KR20110127438A - 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 - Google Patents

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20110127438A
KR20110127438A KR1020100046919A KR20100046919A KR20110127438A KR 20110127438 A KR20110127438 A KR 20110127438A KR 1020100046919 A KR1020100046919 A KR 1020100046919A KR 20100046919 A KR20100046919 A KR 20100046919A KR 20110127438 A KR20110127438 A KR 20110127438A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
convex portion
light emitting
layer
shape
Prior art date
Application number
KR1020100046919A
Other languages
English (en)
Other versions
KR101154795B1 (ko
Inventor
장기연
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100046919A priority Critical patent/KR101154795B1/ko
Publication of KR20110127438A publication Critical patent/KR20110127438A/ko
Application granted granted Critical
Publication of KR101154795B1 publication Critical patent/KR101154795B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

실시 예는 발광 소자 및 발광 소자 제조방법을 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 활성층; 상기 활성층 위에 제2도전형 반도체층; 및 상기 제2도전형 반도체층 위에 형성되며, 상면에 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함하는 투광성 전극층을 포함한다.

Description

발광 소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지에 관한 것이다.
발광 다이오드(Light Emitting Device: LED)는 전기에너지가 빛에너지로 변환되는 특성의 p-n 접합 다이오드를 주기율표상에서 Ⅲ족과 Ⅴ족의 원소가 화합하여 생성될 수 있다. LED는 화합물 반도체의 조성비 및 재질을 조절함으로써 다양한 색상 구현이 가능하다.
발광 다이오드는 순방향 전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 에너지 갭에 해당하는 만큼의 빛 에너지를 생성할 수 있다.
특히, 질화물 반도체를 이용한 청색(Blue) LED, 적색(Red) LED, 녹색(Green) LED, 자외선(UV) LED 등은 상용화되어 널리 사용되고 있다.
실시 예는 광 추출 효율이 향상된 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.
실시 예는 광 추출 구조를 갖는 투명전극층을 포함하는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.
실시 예는 광 추출 구조를 갖는 투명 전극층을 포함하는 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 활성층; 상기 활성층 위에 제2도전형 반도체층; 및 상기 제2도전형 반도체층 위에 형성되며, 상면에 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함하는 투광성 전극층을 포함한다.
실시 예에 따른 발광 소자는, 제1반도체층; 상기 제1반도체층 위에 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 활성층; 상기 활성층 위에 제2도전형 반도체층; 및 상기 제1반도체층 및 상기 제2도전형 반도체층 중 적어도 한 층의 상면에 볼록한 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함한다.
실시 예에 따른 발광 소자는, 상면에 볼록한 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함하는 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제1전극; 상기 제1도전형 반도체층 아래에 활성층; 상기 활성층 아래에 제2도전형 반도체층; 상기 제2도전형 반도체층 아래에 오믹층; 및 상기 오믹층 아래에 반사층을 포함한다.
실시 예에 따른 발광 소자 제조방법은, 기판 위에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 발광 구조물 위에 투광성 전극층을 형성하는 단계; 상기 투광성 전극층의 상면에 에칭하여 삼차원 형상으로 돌출된 복수의 제1볼록부를 형성하는 단계; 및 상기 제1볼록부의 표면에 대해 에칭하여 도트 형상을 갖는 복수의 제2볼록부를 형성하는 단계를 포함한다.
실시 예에 따른 발광 소자 패키지는, 상기의 발광 소자; 상기 발광 소자와 전기적으로 연결된 복수의 리드 전극; 상기 복수의 리드 전극이 배치된 몸체; 및 상기 발광 소자를 커버하는 몰딩 부재를 포함한다.
실시예는 외부 양자 효율이 향상된 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지를 제공할 수 있다.
실시 예는 발광소자 탑측에서의 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 발광소자 내측에서 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 발광소자 탑측 및 그 내측에서 광 추출 효율을 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 패키지 등의 광원에 대한 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광 소자를 나타낸 도면이다.
도 2내지 도6은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 7은 제2실시 예에 따른 발광 소자를 나타낸 도면이다.
도 8은 제3실시 예에 따른 발광 소자를 나타낸 도면이다.
도 9는 제4실시 예에 따른 발광 소자를 나타낸 도면이다.
도 10은 제5실시 예에 따른 발광 소자를 나타낸 도면이다.
도 11은 제6실시 예에 따른 발광 소자를 나타낸 도면이다.
도 12는 제7실시 예에 따른 발광 소자를 나타낸 도면이다.
도 13은 실시 예에 따른 발광 소자 패키지를 나타낸 도면이다.
도 14는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 15는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 16은 실시 예에 따른 조명 장치를 나타낸 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예들에 따른 발광 소자에 대해 상세히 설명한다.
도 1은 제1실시예에 따른 발광 소자의 측 단면도이다.
도 1을 참조하면, 발광 소자(100)는 기판(111), 제1 도전형 반도체층(123), 활성층(124), 제2 도전형 반도체층(125), 투광성 전극층(131), 제1 전극(151) 및 제2 전극(153)을 포함한다.
상기 기판(111)은 도전성 기판 또는 절연 기판을 포함하며, 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ga2O3 또는 Ge 중 적어도 하나로 형성될 수 있으며, 바람직하게는 사파이어(Al2O3) 재질로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 기판(111) 상에는 요철 구조를 포함하며, 상기 요철 구조의 철 구조는 볼록한 반구 형상, 렌즈 형상 또는 돔 형상이거나, 볼록한 스트라이프 형상을 포함할 수 있다. 이러한 요철 구조는 기판 방향으로 입사되는 광을 반사시켜 줄 수 있다.
상기 기판(111) 위에는 화합물 반도체층이 형성된다. 상기 화합물 반도체층은 2족 내지 6족 화합물 반도체를 포함하는 층 또는 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111)과 상기 발광 구조물(121) 사이에는 3족-5족 화합물 반도체층 예컨대, 격자 상수를 줄여주기 위한 버퍼층이 형성되고, 상기 버퍼층보다 두꺼운 언도핑된 반도체층이 형성될 수 있다. 상기 언도프드 반도체층은 도핑하지 않더라도 실질적으로 도전형 도펀트를 포함하고 있는 언도드프드(undoped) GaN층으로서, 표면 결함을 줄여줄 수 있는 층으로 기능하게 된다. 상기 버퍼층 또는/및 언도프드 반도체층 중 적어도 한 층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 또는 다른 반도체층 위에는 발광 구조물(121)이 형성되며, 상기 발광 구조물(121)은 제1 도전형 반도체층(123), 활성층(124) 및 제2 도전형 반도체층(125)이 순차적으로 적층된 구조를 포함할 수 있다.
상기 발광구조물(121)은 예를 들어, 상기 제1 도전형 반도체층(123), 상기 활성층(124) 및 제2 도전형 반도체층(125)이 순차적으로 적층되어 형성될 수 있으나, 상기 층들에 대해 한정하지는 않는다.
상기 발광구조물(121)은 3족 내지 5족 화합물 반도체, 예를 들어, InxAlyGa1-x-yN (0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1)의 조성식을 갖는 반도체 재료, GaAs, GaAsP, GaP 계열의 화합물 반도체 재질 중에서 선택적으로 형성될 수 있으며, 상기 제1,2 도전형 반도체층(123,125)으로부터 제공되는 전자 및 정공이 상기 활성층(124)에서 재결합(Recombination) 됨으로써 빛을 생성할 수 있다.
상기 제1 도전형 반도체층(123)은 제1 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체, 예를 들어, InxAlyGa1-x-yN (0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1)의 조성식을 갖는 반도체 재료, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 도전형 반도체층(123)이 n형 반도체층인 경우, 상기 제1 도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함할 수 있다. 또한, 상기 제1 도전형 반도체층(123)은 단층 또는 다층으로 형성될 수 있다.
상기 제1 도전형 반도체층(123) 상에는 상기 활성층(124)이 형성될 수 있다. 상기 활성층(124)은 제1 도전형 반도체층(123)을 통해서 주입되는 전자와 상기 제2 도전형 반도체층(125)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 파장대를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 교번하여 적층함으로써 형성될 수 있다. 예를 들어, 상기 활성층(124)은 InGaN 우물층 및 GaN 장벽층이 교번하여 적층되거나, InGaN 우물층 및 AlGaN 장벽층이 교번하여 적층됨으로써 형성될 수 있다.
또한, 상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드(Clad)층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 도전형 클래드층의 밴드 갭은 상기 활성층(124)의 밴드 갭보다 큰 물질을 포함하며, 상기 활성층(124)의 장벽층은 상기 우물층의 밴드 갭보다 큰 물질을 포함할 수 있다.
상기 활성층(124) 상에는 상기 제2 도전형 반도체층(125)이 형성될 수 있다. 상기 제2 도전형 반도체층(125)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, InxAlyGa1-x-yN (0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1)의 조성식을 갖는 반도체 재료, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(125)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(125)은 단층 또는 다층으로 형성될 수 있다.
한편, 상기 제2 도전형 반도체층(125) 상에 제3도전형 반도체층이 형성될 수 있으며, 상기 제3도전형 반도체층은 상기 제2 도전형 반도체층(125)과 반대의 극성을 갖는 반도체층으로서, 상기 제2도전형이 p형 반도체이면, 상기 제3도전형은 n형 반도체로 형성될 있다. 또한 상기 제1 도전형 반도체층(123)이 p형 반도체층이고, 상기 제2 도전형 반도체층(125)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(121)은 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 도전형 반도체층(125) 위에 투광성 전극층(131)이 형성될 수 있으며, 상기 투광성 전극층(131)은 투과도가 높은 물질 예컨대, 산화물 계열 또는 산화 질화물 계열로 형성될 수 있다. 상기 투광성 전극층(131)은 ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 중에서 적어도 한 층으로 형성될 수 있다. 상기 투광성 전극층(131)은 상기 화합물 반도체의 굴절률(예: 2.3)보다 낮은 굴절률(예: 1.7±0.2)을 가질 수 있으며, 이에 대해 한정하지는 않는다.
상기 투광성 전극층(131)은 복수의 제1 볼록부(132)를 포함하며, 상기 복수의 제1 볼록부(132)는 서로 이격된다. 상기 복수의 제1 볼록부(132)는 일정한 간격 또는 불규칙한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수의 제1 볼록부(132)는 상기 투광성 전극층(131)의 상면으로부터 상 방향(예: 성장 방향)으로 돌출되며, 그 돌출되는 형상은 타원 형상, 반구 형상, 돔 형상, 원뿔 형상, 다각 뿔 형상, 다각뿔대 형상, 원뿔대 형상, 다각형 형상 등을 포함할 수 있다. 상기 다각형 형상은 하부 폭이 상부 폭보다 넓은 형상을 포함할 수 있다. 여기서, 상기 제1 볼록부(132)의 외 형상은 광 추출 효율 측면에서 구면 형상을 갖는 볼록 렌즈 형상을 갖는 타원, 반구형 형상, 돔 형상 등이 바람직한 형상일 수 있다.
상기 투광성 전극층(131)의 두께(T11)는 400~5000Å의 범위로 형성될 수 있으며, 상기 두께는 상기 투광성 전극층(131)의 하면부터 평탄한 상면까지의 두께일 수 있다. 상기 제1 볼록부(132)의 높이(두께)(T1)는 적어도 0.01㎛~3㎛정도로 형성될 수 있다.
상기 제1 볼록부(132)의 너비(D2) 예컨대, 최대 너비는 1~5㎛로 형성될 수 있다. 상기 제1 볼록부(132)의 최대 너비(D2)는 반구형일 경우 최대 폭 또는 직경일 수 있으며, 상기의 용어로 한정하지는 않는다. 상기 제1 볼록부(132)의 최대 너비는 상기 제1 볼록부(132)의 높이와 같거나 다를 수 있으며, 이에 대해 한정하지는 않는다.
상기 인접한 제1볼록부(132) 간의 간격(D1)은 1~100㎛ 범위로 형성될 수 있으며, 일정한 간격 또는 불규칙한 간격으로 배열될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 볼록부(132)의 표면에는 도트 형상의 제2 볼록부(133)를 포함하며, 상기 제2 볼록부(133)는 상기 제1 볼록부(132)의 표면에 복수개가 형성될 수 있다. 상기 제2 볼록부(133)는 도트 형상으로서, 예컨대 반구형, 돔형, 볼록한 렌즈 형상, 및 타원 형상 중 적어도 하나를 포함할 수 있다.
상기 제2 볼록부(133)의 너비는 상기 제1 볼록부(132)의 너비보다는 작은 너비, 예컨대 수 십 nm 사이즈로 형성될 수 있으며, 예컨대 수십 nm 이상의 너비로 형성될 수 있으며, 바람직하게 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제2볼록부(132)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다.
상기 제1볼록부(132) 또는/및 상기 제2 볼록부(133)는 랜덤한 형상 또는 불규칙한 형상이거나, 랜덤한 사이즈 또는 불규칙한 사이즈를 포함할 수 있다. 상기 제1볼록부(132) 또는/및 상기 제2 볼록부(133) 간의 간격은 불규칙한 간격 또는 랜덤한 간격으로 배열될 수 있다. 또한 인접한 제2볼록부(133) 중 일부는 서로 접촉될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 볼록부(133)는 표면에 상기 제1 볼록부(132)의 표면에 울퉁 불퉁한 형상이 형성되므로, 상기 제1 볼록부(132)를 통해 입사된 영역의 광을 상기 복수의 제2 볼록부(133)를 통해 가이드한 후 굴절시켜 외부로 추출시켜 줄 수 있다. 이러한 제2 볼록부(133)를 통해 추출시켜 줌으로써, 발광 소자(100)의 탑 측으로 방출되는 광 추출 효율을 개선시켜 줄 수 있다.
상기 제2 볼록부(133)의 재질은 상기 제1 볼록부(132)의 재질과 동일한 재질로 형성될 수 있다. 여기서, 상기 제1 볼록부(132)의 재질은 상기 투광성 전극층(131)의 재질과 동일한 재질로서, 예컨대, ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide),ZnO, IrOx, RuOx, NiO 중에서 적어도 하나를 포함하거나, 상기의 화합물 중에서 어느 한 물질을 포함할 수 있다.
상기 제2볼록부(133)의 돌출 형태는 상기 제1볼록부(132)의 표면에서 방사 형태로 돌출될 수 있으며, 예컨대 상기 제1볼록부(132)의 구면에 접하는 접선에 대해 수직한 방향으로 돌출될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 볼록부(132) 및 상기 제2볼록부(133)의 재질은 투광성 전극층과 다른 재질 예컨대, 절연 재질로 형성될 수 있으며, 이러한 절연 재질은 상기 투광성 전극층(131) 위에 절연층을 형성한 후, 상기 절연층을 에칭하여 제1 볼록부(132) 및 제2 볼록부(133)를 각각 형성해 줄 수 있다. 상기 절연층은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 선택될 수 있다.
제1 전극(151)은 상기 제1 도전형 반도체층(123)에 전기적으로 연결되며, 제2 전극(153)은 상기 투광성 전극층(131) 또는/및 상기 제2 도전형 반도체층(125)에 전기적으로 연결될 수 있다. 바람직하게, 상기 제1 전극(151)은 상기 제1 도전형 반도체층(123) 위에 배치되며, 상기 제2 전극(153)은 상기 투광성 전극층(131) 및 상기 제2 도전형 반도체층(125) 위에 형성될 수 있다. 상기 제2 전극(153)은 상기 투광성 전극층(131) 및 상기 제2 도전형 반도체층(125)의 위에 접촉될 수 있다.
상기 발광 소자(100)는 가로와 세로의 비율이 다르거나 같을 수 있으며, 이에 대해 한정하지는 않는다.
도 2 내지 도 6은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 2를 참조하면, 기판(111)를 성장 장비에 로딩하고, 상기 기판(111) 위에 2족 내지 6족 원소의 화합물 반도체층을 형성하게 된다.
상기 성장 장비는 도전성 기판 또는 절연 기판을 포함하며, 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ga2O3 또는 Ge 중 어느 하나로 형성될 수 있으며, 바람직하게는 사파이어(Al2O3) 재질로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 기판(111) 상에는 요철 구조를 포함하며, 상기 요철 구조의 철 구조는 볼록한 반구 형상 또는 돔 형상이거나, 볼록한 스트라이프 형상을 포함할 수 있다. 이러한 요철 구조는 기판 방향으로 입사되는 광을 반사시켜 줄 수 있다.
상기 기판(111) 위에는 복수의 화합물 반도체층이 형성될 수 있다. 상기 화합물 반도체층의 성장 장비는 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy) 또는 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 중 적어도 하나의 성장 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 2족 내지 6족 화합물 반도체를 포함하는 층 또는 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(111) 위에는 상기 기판(111)과 화합물 반도체 사이의 격자 상수를 줄여주기 위한 버퍼층, 상기 버퍼층 위에는 언도프드 반도체층이 형성될 수 있다. 상기 언도프드 반도체층은 상기 버퍼층의 두께보다 두껍게 형성될 수 있으며, 상기 발광 구조물(121)의 표면 결함을 줄여줄 수 있다. 상기 언도프드 반도체층은 언도프드(undoped) GaN계 반도체로 형성될 수 있다. 이하, 설명의 편의를 위해 상기 기판(111) 위에 발광 구조물(121)이 형성되는 예로 설명하기로 한다.
상기 기판(111) 위에는 발광 구조물(121)이 형성되며, 상기 발광 구조물(121)은 제1 도전형 반도체층(123), 활성층(124) 및 제2 도전형 반도체층(125)을 포함한다.
상기 제1 도전형 반도체층(123)은 제1도전형 도펀트가 도핑된다. 상기 제1도전형 도펀트는 예컨대, Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1도전형 반도체층(130)은 예컨대, GaN 반도체인 경우 NH3, TMGa(또는 TEGa), 및 Si와 같은 n형 도펀트를 포함한 실란가스를 공급하여 소정 두께로 형성될 수 있다.
상기 제1 도전형 반도체층(123) 위에는 활성층(124)이 형성되며, 상기 활성층(124)은 상기 제1 도전형 반도체층(123)을 통해서 주입되는 전자와 상기 제2 도전형 반도체층(125)을 통해서 주입되는 정공이 서로 만나서 화합물 반도체 재질 고유의 에너지 밴드에 의해서 결정되는 파장대를 갖는 빛을 방출하는 층이다.
상기 활성층(124)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(124)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 교번하여 적층함으로써 형성될 수 있다. 예를 들어, 상기 활성층(124)은 InGaN 우물층 및 GaN 장벽층이 교번하여 적층되거나, InGaN 우물층 및 AlGaN 장벽층이 교번하여 적층됨으로써 형성될 수 있다.
또한, 상기 활성층(124)의 위 또는/및 아래에는 도전형 클래드(Clad)층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 도전형 클래드층의 밴드 갭은 상기 활성층(124)의 밴드 갭보다 큰 물질을 포함하며, 상기 활성층(124)의 장벽층은 상기 우물층의 밴드 갭보다 큰 물질을 포함할 수 있다.
상기 활성층(124) 상에는 상기 제2 도전형 반도체층(125)이 형성될 수 있다. 상기 제2 도전형 반도체층(125)은 제2 도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, InxAlyGa1-x-yN (0 ≤x ≤1, 0 ≤y ≤1, 0 ≤x+y ≤1)의 조성식을 갖는 반도체 재료, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(125)이 p형 반도체층인 경우, 상기 제2 도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함할 수 있다. 또한, 상기 제2 도전형 반도체층(125)은 단층 또는 다층으로 형성될 수 있다.
그리고, 상기 제2 도전형 반도체층(125) 상에 제3도전형 반도체층을 포함할 수 있으며, 상기 제3도전형 반도체층은 상기 제2 도전형 반도체층(125)과 반대의 극성을 갖는 반도체층으로서, 상기 제2도전형이 p형 반도체이면, 상기 제3도전형은 n형 반도체로 형성될 있다. 또한 상기 제1 도전형 반도체층(123)이 p형 반도체층이고, 상기 제2 도전형 반도체층(125)이 n형 반도체층으로 구현될 수도 있다. 이에 따라 상기 발광 구조물(121)은 np 접합, pn 접합, npn 접합 및 pnp 접합 구조 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 3을 참조하면, 상기 제2 도전형 반도체층(125) 위에는 투광성 전극층(131)이 형성될 수 있으며, 상기 투광성 전극층(131)은 투과도가 높은 물질 예컨대, 산화물 계열 또는 산화 질화물 계열로 형성될 수 있다. 상기 투광성 전극층(131)은 ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide),ZnO, IrOx, RuOx, NiO 중에서 적어도 한 층으로 형성될 수 있다. 상기 투광성 전극층(131)은 900Å~10000Å의 두께로 형성될 수 있다.
도 4를 참조하면, 상기 투광성 전극층(131)의 상면에 대해 레이저 예컨대, CVD(Chemical Vapor Deposition)와 같은 가스 레이저를 이용한 스캔을 통해 제1에칭 과정을 수행하게 된다. 상기 가스 레이저는 He, Ne, CO2, 또는 N 등의 원소 중 적어도 하나를 이용할 수 있으며, 이의 스캔 파워 및 스캔 영역 등은 저장된 제1스캔 데이터를 이용할 수 있다.
상기 제1에칭 과정 후, 상기 투광성 전극층(131)의 두께 예컨대, 그 하면부터 평탄한 상면까지의 두께는 400~5000Å의 범위로 형성될 수 있다.
상기 가스 레이저의 스캔을 통해 상기 투광성 전극층(131)은 삼차원 형상의 구조로 에칭될 수 있으며, 상기 삼차원 형상의 구조는 복수의 제1볼록부(132)를 포함한다.
상기 복수의 제1볼록부(132)는 상기 투광성 전극층(131)의 상면으로부터 삼차원 형상을 갖고 상 방향으로 돌출되며, 그 돌출되는 형상은 타원 형상, 반구 형상, 돔 형상, 원뿔 형상, 다각 뿔 형상, 다각뿔대 형상, 원뿔대 형상, 다각형 형상 등을 포함할 수 있다. 상기 다각형 형상은 하부 폭이 상부 폭보다 넓은 형상을 포함할 수 있다. 여기서, 상기 제1 볼록부(132)의 외 형상은 광 추출 효율 측면에서 구면 형상을 갖는 볼록 렌즈 형상을 갖는 타원, 반구형 형상, 돔 형상 등이 바람직한 형상일 수 있다.
상기 투광성 전극층(131)은 복수의 제1 볼록부(132)를 포함하며, 상기 복수의 제1 볼록부(132)는 서로 이격된다. 상기 인접한 제1 볼록부(132) 간의 간격(D1)은 1~100㎛ 범위로 형성될 수 있으며, 일정한 간격 또는 불규칙한 간격으로 배열될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 볼록부(132)의 두께(높이)(T1)는 적어도 0.01㎛~3㎛정도로 형성될 수 있다. 상기 제1 볼록부(132)의 너비 예컨대, 최대 너비(D2)는 1~5㎛로 형성될 수 있다. 상기 제1 볼록부(132)의 최대 너비(D2)는 반구형일 경우 최대 직경일 수 있으며, 상기의 용어로 한정하지는 않는다. 상기 제1 볼록부(132)의 최대 너비는 상기 제1 볼록부(132)의 두께보다 적어도 넓게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 5를 참조하면, 상기 복수의 제1볼록부(132)를 갖는 상기 투광성 전극층(131)의 상면에 대해 레이저 예컨대, CVD와 같은 가스 레이저를 이용한 스캔을 통해 제2에칭을 수행하게 된다. 상기 스캔 파워 및 스캔 영역은 상기 저장된 제2스캔 데이터를 이용할 수 있다. 여기서, 가스 레이저는 He, Ne, CO2, 또는 N 등의 원소 중 적어도 하나를 이용할 수 있다.
상기 제2에칭 공정은 상기 제1볼록부(132)의 표면에 대해 처리되며, 상기 레이저가 집광되는 영역에는 상기 제1 볼록부(132)의 표면으로부터 돌출된 도트 형상의 제2 볼록부(133)가 각각 형성된다. 상기 제2볼록부(133)의 외 형상은 상기 제1볼록부(132)의 표면으로부터 돌출되며, 그 돌출된 형상은 구면 형상을 포함한다. 상기 제2 볼록부(133)의 형상은 반구형, 돔 형상, 볼록 렌즈 형상, 및 타원 형상 중 적어도 하나를 포함할 수 있다.
상기 제2 볼록부(133)는 예컨대, 상기 제1 볼록부(132)의 표면을 통해 레이저를 조사해 줌으로써, 상기 제1 볼록부(132)의 표면이 울퉁 불퉁한 형상으로 형성될 수 있다. 상기 제1 및 제2 볼록부(132,133)는 광 추출 구조로 정의될 수 있으며, 상기 제2볼록부(133)는 도트 형상의 러프니스, 미세 요철, 또는 나노 클러스터로 정의될 수 있다.
상기 제2 볼록부(133)는 상기 제1 볼록부(132)의 너비보다는 작은 너비, 예컨대 수 십nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 수십 nm 이상으로 형성될 수 있으며, 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제2볼록부는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다.
상기 제2 볼록부(133)는 랜덤한 형상 또는 불규칙한 형상이거나, 랜덤한 사이즈 또는 불규칙한 사이즈를 포함할 수 있다. 상기 제2 볼록부(133) 간의 간격은 불규칙한 간격 또는 랜덤한 간격으로 배열될 수 있다.
상기 제2 볼록부(133)는 상기 제1 볼록부(132)의 표면에 울퉁 불퉁한 형상이 형성되므로, 상기 제1 볼록부(132)를 통해 입사된 영역의 광을 상기 복수의 제2 볼록부(133)를 통해 가이드한 후 굴절시켜 외부로 추출시켜 줄 수 있다. 상기 제2볼록부(133)은 광 가이드 채널로 각각 기능할 수 있다.
상기 제2 볼록부(133)의 재질은 상기 제1 볼록부(132)의 재질과 동일한 재질로 형성될 수 있다. 여기서, 상기 제1 볼록부(132)의 재질은 상기 투광성 전극층(131)의 재질과 동일한 재질 예컨대, ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide),ZnO, IrOx, RuOx, 또는 NiO 중에서 적어도 하나를 포함하거나, 상기의 화합물 중에서 어느 한 물질을 포함할 수 있다.
상기 제2볼록부(133)의 돌출 형태는 상기 제1볼록부(132)의 표면에서 방사 형태로 돌출될 수 있으며, 예컨대 상기 제1볼록부(132)의 구면에 접하는 접선에 대해 수직한 방향으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 제1 볼록부(132) 및 상기 제3볼록부(133)의 재질은 투광성 전극층과 다른 재질 예컨대, 절연 재질로 형성될 수 있으며, 이러한 절연 재질은 상기 투광성 전극층(131) 위에 절연층을 형성한 후, 상기 절연층을 에칭하여 제1 볼록부(132) 및 제2 볼록부(133)를 각각 형성해 줄 수 있다.
도 6을 참조하면, 제3에칭 공정을 통해 제1 도전형 반도체층(123)을 노출시켜 줄 수 있다. 상기 제3에칭 공정은 메사 에칭 공정으로서, 상기 투광성 전극층(131)부터 상기 제1 도전형 반도체층(123)의 일부가 노출될 때까지 에칭하거나, 상기 제2 도전형 반도체층(125)부터 상기 제1 도전형 반도체층(123)의 일부가 노출될 때까지 에칭할 수 있다.
여기서, 상기 제3에칭 공정을 위해 상기 투광성 전극층(131)은 상기 제2 도전형 반도체층(125)의 전 표면에 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3에칭 공정은 상기 투광성 전극층(131)의 형성 전 또는 후에 진행될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 도전형 반도체층(123) 위에 제1 전극(151)이 형성되고, 상기 제2 도전형 반도체층(125) 위에 제2 전극(153)이 형성될 수 있다. 상기 제1 전극(151)은 상기 제1 도전형 반도체층(123) 위가 아닌 아래에 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2 전극(153)은 상기 제2 도전형 반도체층(125) 및 상기 투광성 전극층(131)의 위에 형성될 수 있으며, 예컨대 상기 제2 도전형 반도체층(125)과 상기 투광성 전극층(131)에 접촉될 수 있다. 이 경우, 상기 투광성 전극층(131)에는 상기 제2 도전형 반도체층(125)을 노출시켜 주는 홀이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
제1 전극(151)은 상기 제1 도전형 반도체층(123)에 전기적으로 연결되며, 제2 전극(153)은 상기 투광성 전극층(131) 또는/및 상기 제2 도전형 반도체층(125)에 전기적으로 연결될 수 있다.
그리고, 스크라이빙 또는/및 브레이킹 공정을 통해 개별 칩 크기로 분할하게 되며, 상기 개별 칩 즉, 발광 소자는 가로와 세로의 비율이 다르거나 같을 수 있으며, 이에 대해 한정하지는 않는다.
도 7은 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 7을 참조하면, 발광 소자(101)는 투광성 전극층(131)의 상측 표면에 도트 형상의 광 추출 구조인 제3볼록부(133A)가 더 형성된다.
상기 투광성 전극층(131)은 제1 볼록부(132), 상기 제2 볼록부(133)의 표면에 도트 형상의 제2 볼록부(133), 및 평탄한 상면에 도트 형상의 제3볼록부(133A)를 포함한다. 상기 제1 및 제2 볼록부(133)는 상기의 제1실시 예의 설명을 참조하기로 한다.
상기 제3볼록부(133A)는 상기 제2볼록부(133)의 형성 과정과 동일한 레이스 스캔 과정으로 형성되거나, 별도의 과정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 즉, 상기 제3볼록부(133A)는 예컨대, 상기 투광성 전극층(131)의 상면에 레이저를 조사해 줌으로써, 상기 투광성 전극층(131)의 표면이 울퉁 불퉁한 러프니스로 형성될 수 있다.
상기 제3볼록부(133A)은 상기 투광성 전극층(131)의 평탄한 상면에 도트 형상을 포함하며, 그 형상은 구면 형상을 포함한다. 상기 제3볼록부(133A)의 형상은 반구형, 돔 형상, 볼록 렌즈 형상, 및 타원 형상 중 적어도 하나를 포함할 수 있다.
상기 제3볼록부(133A)는 상기 제1 볼록부(132)의 너비보다는 작은 너비, 예컨대 수 nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 수십 nm 이상으로 형성될 수 있으며, 바람직하게 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제3볼록부(133A)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다.
상기 제2볼록부(133) 및 상기 제3볼록부(133A)는 랜덤한 형상 또는 불규칙한 형상이거나, 랜덤한 사이즈 또는 불규칙한 사이즈를 포함할 수 있다. 상기 제3볼록부(133A) 간의 간격은 불규칙한 간격 또는 랜덤한 간격으로 배열될 수 있다.
상기 제1내지 제3볼록부(132,133, 133A)의 표면은 상기 투광성 전극층(131)의 상면과 다른 방향으로 노출된 표면을 포함하고 있기 때문에, 상기 투광성 전극층(131)을 통해 입사되는 광은 상기 제1 내지 제3볼록부(132,133,133A)를 통해 굴절되어 외부로 추출될 수 있수 있다.
상기 제2 전극(153)의 하면은 상기 투광성 전극층(131)의 평탄한 상면 또는 상기 제1 볼록부(132) 위에 형성될 수 있다. 즉, 상기 투광성 전극층(131)은 상기 제2 전극(153)이 형성될 영역은 평탄하거나, 상기 제3볼록부(133A)가 형성될 수 있다.
상기 투광성 전극층(131)에는 상기 제2 전극(153)의 일부가 상기 제2 도전형 반도체층(125)에 접촉되도록 홀이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 8은 제3실시 예에 따른 발광소자를 나타낸 측 단면도이다.
도 8을 참조하면, 발광 소자(102)는 제2 도전형 반도체층(125)의 상부에 제1볼록부(126) 및 제2 볼록부(127)를 형성한 예이다.
상기 제2 도전형 반도체층(125)을 소정 두께로 성장한 후, 에칭을 통해 상기 제1볼록부(127)의 형상은 삼차원 구조로 형성할 수 있다. 상기 제1볼록부(126)의 형상은 다각 뿔 형상, 다각뿔 대 형상, 또는 원 뿔 형상, 원뿔 대 형상 등을 포함할 수 있다. 상기 제1볼록부(126)의 형상은 상기 반도체층의 결정에 따라 육각 피라미드 형상과 같은 모양으로 형성될 수 있으며, 이러한 모양은 습식 에칭 또는/및 건식 에칭 과정에 의해 변경될 수 있다.
상기 제1볼록부(126)의 최대 너비(D4)는 1~100㎛ 정도이고, 두께(또는 높이)(T2)는 1~100㎛ 범위 정도이며, 상기 인접한 제1볼록부(126) 간의 간격(D3)은 1~100㎛ 범위로 형성될 수 있다. 상기 제1볼록부(126)의 표면에는 CVD와 같은 가스 레이저를 이용하여 스캔하여 도트 형상의 제2 볼록부(127)를 형성시켜 준다. 상기 제2 볼록부(127)는 도트 형상과 같은 구면 형상을 포함하며, 반구형, 돔형, 타원형상, 볼록한 렌즈 형상 등을 선택적으로 포함할 수 있다.
상기 제2 볼록부(127)는 예컨대, 상기 제1볼록부(126)의 표면에 레이저를 스캔하여 조사함으로써, 상기 제1볼록부(126)의 표면에 울퉁 불퉁한 형상으로 돌출될 수 있다. 여기서, 가스 레이저는 He, Ne, CO2, 또는 N 등의 원소 중 적어도 하나를 이용할 수 있다.
상기 제2 볼록부(127)는 상기 제1볼록부(126)의 너비보다는 작은 너비, 예컨대 수십 nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제2볼록부(126)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다.
상기 제2 볼록부(127)는 랜덤한 형상 또는 불규칙한 형상이거나, 랜덤한 사이즈 또는 불규칙한 사이즈를 포함할 수 있다. 상기 제2 볼록부(127) 간의 간격은 불규칙한 간격 또는 랜덤한 간격으로 배열될 수 있다.
상기 제2 볼록부(127)는 표면에 상기 제1볼록부(126)의 표면에 울퉁 불퉁한 형상이 형성되므로, 상기 제1볼록부(126)를 통해 입사된 영역의 광을 상기 복수의 제2 볼록부(127)를 통해 가이드한 후 굴절시켜 외부로 추출시켜 줄 수 있다.
상기 제2 볼록부(127)의 재질은 상기 제1볼록부(126)의 재질과 동일한 재질로 형성될 수 있다. 여기서, 상기 제1볼록부(126)의 재질은 제2도전형 반도체층(125)의 재질이거나 상기 3족-5족 원소의 화합물을 포함할 수 있다. 상기 제1볼록부(126)의 재질은 상기 제2도전형 반도체층(125)와 다른 재질 예컨대, 언도프드 반도체층 또는 n형 반도체층을 포함할 수 있으며, 단층 또는 다층 구조로 형성될 수 있다.
상기 제2 도전형 반도체층(125) 위에 투광성 전극층(131A)을 형성시켜 준다. 상기 투광성 전극층(131A)은 상기 제2 도전형 반도체층(125)을 상측 형상을 따라 울퉁 불퉁하게 형성하거나, 상면은 플랫하게 형성될 수 있다.
상기 투광성 전극층(131A) 위에 제2 전극(153)이 형성되며, 상기 제2 전극(153)은 상기 투광성 전극층(131A) 또는/및 상기 제2 도전형 반도체층(125)에 접촉될 수 있다. 상기 투광성 전극층(131)에는 상기 도1 또는 도 7과 같은 볼록부 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
제3실시 예는, 상기 제2 도전형 반도체층(125)에 대해 소정 두께로 형성한 후 에칭을 통해 제1볼록부(126)를 형성하는 예를 설명하였으나, 상기 제2 도전형 반도체층(125)을 일정 두께로 형성한 다음 상기 제1볼록부(126) 영역을 더 성장시켜 형성할 수 있다. 이러한 제1볼록부(126)는 상기 제2도전형반도체층(125)의 에칭을 통해 형성되거나, 상기 제2 도전형 반도체층(125)의 제1볼록부(126) 영역의 성장을 통해 형성될 수 있다.
도 9는 제4실시 예로서, 도 8의 변형 예이다.
도 9를 참조하면, 발광 소자(102)는 제2도전형 반도체층(125)의 상부에 제1볼록부(126), 및 상기 제1볼록부(126)의 표면에 도트 형상의 제2 볼록부(127), 상기 제2도전형 반도체층(125)의 평탄한 상면에 제3볼록부(127A)를 포함한다.
상기 제2 및 제3볼록부(127,127A)는 상기에 설명된 레이저의 스캔 과정을 통해 동일한 공정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제3볼록부(127A)는 도트 형상의 크기를 갖는 구면 형상 예컨대, 반원 형상, 돔 형상, 볼록한 렌즈 형상, 타원 형상 중 적어도 하나를 포함할 수 있다.
상기 제3볼록부(127A)는 상기 제1볼록부(126)의 너비보다는 작은 너비, 예컨대 수십 nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 10nm 이상으로서, 바람직하게 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제3볼록부(127A)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다.
또한 상기 제1볼록부(126)는 상기 제2 도전형 반도체층(125)과는 동일한 도펀트 농도이거나 다른 도펀트 농도를 포함할 수 있다. 상기 제1볼록부(126)는 상기 언도드프 반도체층, n형 반도체층, p형 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 도전형 반도체층(125)을 통해 탑측으로 진행하는 광은 상기 제1내지 제3볼록부(126,127,127A)를 거쳐 굴절되며, 이때 상기 광의 임계각은 변환된다. 이러한 광의 임계각의 변화는 각 볼록부(126,127,127A)의 표면에서의 광의 재 반사 비율을 줄여주어, 광 추출 효율을 개선시켜 줄 수 있다.
도 10은 제5실시 예로서, 도 9의 변형 예이다.
도 10을 참조하면, 발광 소자(104)는 제1도전형 반도체층(123) 및 제2도전형 반도체층(125)의 상측에 광 추출 구조를 포함한다.
상기 제2도전형 반도체층(125)의 상측에는 도 9에 개시된 제1볼록부(126), 제2볼록부(127), 및 제3볼록부(127A)가 형성될 수 있어, 탑측으로 진행하는 광의 임계각을 변화시켜 주게 된다. 상기 제2내지 제4볼록부(127,127A,123A)는 각 층의 표면에서 울퉁불퉁한 러프니스로 기능하게 된다.
상기 제1 도전형 반도체층(123)의 노출된 상면에는 제4볼록부(123A)가 형성되며, 상기 제4볼록부(123A)는 도트 형상의 크기를 갖는 구면 형상 예컨대, 반원 형상, 돔 형상, 볼록한 렌즈 형상, 타원 형상 중 적어도 하나를 포함할 수 있다.
상기 제4볼록부(123A)는 상기 제1볼록부(126)의 너비보다는 작은 너비, 예컨대 nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 10nm 이상으로서, 바람직하게 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제4볼록부(123A)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다. 상기 제2내지 제4볼록부(127,127A,123A)는 동일 공정으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 발광 구조물(121)의 둘레에는 절연층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 11은 제6실시 예에 따른 발광 소자의 측 단면도이다.
도 11을 참조하면, 발광 소자(105)는 기판(111) 위에 제1반도체층(122) 및 상기 제1반도체층(122) 위에 제1도전형 반도체층(123)이 형성되며, 상기 제1반도체층(122)의 상측에 제1볼록부(122A), 및 상기 제1볼록부(122A)의 표면에 제2볼록부(122B), 상기 제1반도체층(122)의 평탄한 상면에 제3볼록부(122C)를 포함한다.
상기 제1반도체층(122)은 언도프드 반도체층, n형 반도체층 또는 p형 반도체층 중 어느 하나로 형성될 수 있으며, 상기 제1도전형 반도체층(123)은 제1도전형 도펀트가 도핑된 반도체층 예컨대, n형 반도체층을 포함할 수 있다.
상기 제1반도체층(122)에는 복수의 제1볼록부(122A)가 형성되며, 상기 복수의 제1볼록부(122A)는 파라미드 형상과 같은 다각뿔 형상, 다각뿔대 형상, 원뿔 형상, 원뿔대 형상 중 어느 한 형상을 포함하며, 이에 대해 한정하지는 않는다.
상기 복수의 제1볼록부(122A)의 두께는 1~100㎛로 형성될 수 있으며, 상기 복수의 제1볼록부(122A)의 너비 즉, 최대 너비는 1~100㎛이하로 형성될 수 있으며, 상기 인접한 볼록부(122A) 간의 간격은 1~100㎛로 형성될 수 있다.
상기 기판(111) 위의 제1반도체층(122)의 제1볼록부(122A)는 ELO(epitaxial lateral overgrowth) 방식과, PSS (patterned sapphire substrate)를 이용하는 LEPS (lateral epitaxy on patterned sapphire substrate) 방식과, PE(pendeo-epitaxy) 방식과, 패턴된 기판(예: Si)을 이용하는 CE(cantilever epitaxy) 방식 등 다양한 선택적 성장기술을 이용하여 성장될 수 있다. 또한 상기 제1볼록부(122A)는 소정 두께로 성장한 다음 에칭을 통해 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2볼록부(122B) 및 제3볼록부(122C)은 상기 제1반도체층(122)의 재질을 갖고, 도트 형상으로 형성될 수 있다. 상기 제2볼록부(122B) 및 상기 제3볼록부(122C)의 형상은 예컨대, 반원 형상, 돔 형상, 볼록한 렌즈 형상, 타원 형상 중 적어도 하나를 포함할 수 있다.
상기 제2 및 제3 볼록부(122B,122C)는 상기 제1볼록부(122)의 너비보다는 작은 너비, 예컨대 수십 nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 10nm 이상으로서, 바람직하게 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제2 및 제3볼록부(122B,122C)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다. 상기 제2 및 제3볼록부(122B,122C)는 레이저 예컨대, 가스 레이저를 이용한 스캔 공정을 통해 조사되는 레이저 파워 또는/및 레이저 조사 부분에 소정 형상으로 형성될 수 있다. 또한 실시 예는 제1볼록부 및 제2볼록부를 구비한 광 추출 구조를 활성층의 아래의 반도체층 또는/및 위의 반도체층에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 12는 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 12를 참조하면, 발광 소자(106)는 수직형 전극 구조를 갖는 소자이며, 발광 구조물(121), 상기 발광 구조물(121) 위에 전극(171), 상기 발광 구조물(121) 아래에 오믹층(161), 상기 오믹층(161) 아래에 반사층(167), 상기 반사층(167) 아래에 전도성 지지부재(173), 상기 발광 구조물(121)의 하면 둘레에 채널층(163), 상기 발광 구조물(121)의 아래에 상기 전극(171)과 대응되게 형성된 전류 블록킹층(165)을 포함한다.
상기 발광 구조물(121)은 상기 전극(171) 아래에 제1도전형 반도체층(123), 상기 제1도전형 반도체층(123) 아래에 활성층(124), 상기 활성층 아래에 제2도전형 반도체층(125)를 포함한다.
상기 발광 구조물(121)의 도 2와 같은 구조에서 전류 블록킹층(165), 채널층(163), 오믹층(161), 반사층(167) 및 전도성 지지부재(173)을 형성한 다음, 상기 기판 즉, 성장 기판을 제거하게 된다. 상기 성장 기판은 레이저 리프트 오프(LLO) 방법으로 제거하거나 습식 에칭을 통해 제거할 수 있으며, 이에 대해 한정하지는 않는다. 상기 성장 기판이 제거된 방향으로 상기 제1도전형 반도체층(123)이 노출되도록 하게 되며, 상기 제1도전형 반도체층(123)의 상부에 제1볼록부(113), 제2볼록부(113A), 및 제3볼록부(113B)를 형성시켜 줄 수 있다.
상기 제1볼록부(113)의 표면 및 상기 제1도전형 반도체층(123)의 평탄한 상면에 대해 레이저를 조사해 줌으로써, 상기 제1볼록부(113)의 표면에 제2볼록부(113A), 및 상기 제1도전형 반도체층(123)의 평탄한 상면에 제3볼록부(113B)가 울퉁 불퉁한 도트 형상으로 돌출될 수 있다. 즉, 상기 제1볼록부(113)의 표면 및 상기 제1도전형 반도체층(123)의 평탄한 상면에 대해 CVD와 같은 가스 레이저를 이용하여 스캔하여 도트 형상의 제2 볼록부(113A) 및 제3볼록부(113B)를 형성시켜 준다.
상기 제1볼록부(113)에는 파라미드 형상과 같은 다각뿔 형상, 다각뿔대 형상, 원뿔 형상, 원뿔대 형상 중 어느 한 형상을 포함하며, 이에 대해 한정하지는 않는다.
상기 복수의 제1볼록부(113)의 두께는 1~100㎛로 형성되며, 상기 인접한 볼록부(113) 간의 간격은 1~100㎛로 형성될 수 있다. 상기 제1볼록부(113)의 최대 너비는 1~100㎛ 정도로 형성될 수 있다.
상기 제2 볼록부(113A) 및 제3볼록부(113B)는 상기 제1볼록부(113)의 너비보다는 작은 너비, 예컨대 수십 nm 사이즈의 폭으로 형성될 수 있으며, 예컨대 적어도 10nm으로 형성될 수 있으며, 10~1000nm 범위의 너비로 형성될 수 있다. 또한 상기 제2볼록부(113A) 및 제3볼록부(113B)는 10~100nm, 100~500nm, 또는 500~1000nm 그룹 중 적어도 한 그룹을 포함할 수 있다.
상기 제2 볼록부(113A) 및 제3볼록부(113B)는 랜덤한 형상 또는 불규칙한 형상이거나, 랜덤한 사이즈 또는 불규칙한 사이즈를 포함할 수 있다. 상기 제2 볼록부(113A) 및 제3볼록부(113B) 간의 간격은 불규칙한 간격 또는 랜덤한 간격으로 배열될 수 있다.
상기 제1 내지 제3볼록부(113, 113A, 113B)는 상기 제1도전형 반도체층(123)의 상면 즉, 칩 탑측에 울퉁 불퉁한 형상으로 형성되므로, 상기 제1도전형 반도체층(123)을 통해 입사된 광을 상기 제2볼록부(113A) 및 제3볼록부(113B)를 통해 가이드한 후 굴절시켜 외부로 추출시켜 줄 수 있다.
상기 제2 볼록부(113A) 및 제3볼록부(113B)의 재질은 동일한 반도체이거나 다른 반도체로 형성될 수 있다. 여기서, 상기 제1볼록부(113)의 재질은 제1도전형 반도체층(121)의 재질이거나 상기 3족-5족 원소의 화합물을 포함할 수 있다. 상기 제1볼록부(121)의 재질은 상기 제1도전형 반도체층(121)와 다른 재질 예컨대, 언도프드 반도체층 또는 p형 반도체층일 수 있다.
상기 제1 도전형 반도체층(121) 위에는 투광성 전극층 또는/및 절연층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극(171)은 상기 제1도전형 반도체층(123)의 평탄한 상면 즉, 상기 제3볼록부(113B)가 형성된 영역 또는 형성되지 않는 영역에 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 및 제3볼록부(113A,113B)는 레이저 예컨대, 가스 레이저를 이용한 스캔 공정을 통해 조사되는 레이저 파워 또는/및 레이저 조사 부분에 소정 형상으로 형성될 수 있다.
상기 발광 구조물(121) 아래에는 오믹층(161), 채널층(163), 및 전류 블록킹층(165)이 형성될 수 있다.
상기 오믹층(161)은 상기 제2 도전형 반도체층(125) 아래에 형성될 수 있으며, 상기 제2 도전형 반도체층(125)과 오믹 접촉을 형성할 수 있다. 상기 오믹층(161)은 예를 들어, ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, ZnO 중 적어도 하나를 포함하도록 형성될 수 있으며, 단층 또는 다층 구조를 가질 수 있다.
상기 반사층(167)은 상기 오믹층(161) 아래에 형성될 수 있다. 상기 반사층(167)은 상기 발광구조물(121)에서 발생한 빛을 반사시킴으로써 외부로 추출되는 광량을 증가시킬 수 있다. 상기 반사층(167)은 고 반사율을 갖는 재질, 예를 들어 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질을 선택적으로 이용하여 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한 상기 반사층(167)은 오믹층(161)을 포함할 수 있다. 상기 반사층(167)은 상기 제2 도전형 반도체층(125)의 하면에 접촉되며 오믹층, 씨드층, 반사층 등과 같은 층이 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167)은 상기 채널층(163)의 하면에 연장되고, 상기 채널층(163)의 하면 전체를 덮는 구조로 형성된다.
상기 반사층(167)은 발광 구조물(121)의 영역보다 큰 폭(즉, 직경)으로 형성될 수 있으며, 이러한 구조는 입사되는 광을 효과적으로 반사시켜 줄 수 있다. 이에 따라 광 추출 효율은 개선될 수 있다.
상기 반사층(167)은 상기의 금속 물질과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 전도성 산화물질을 이용하여 다층으로 형성할 수 있으며, 예컨대, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.
상기 반사층(167) 상에는 전도성 지지부재(173)가 형성될 수 있다. 상기 전도성 지지부재(173)는 상기 반사층(167) 아래에 도금 방식으로 형성되거나, 금속 플레이트로 접합되거나, 시트 형태로 부착될 수 있다. 여기서, 접합되는 층의 물질은 상기 전도성 지지부재(173) 및 상기 반사층(167) 사이의 계면 접합력을 향상시킬 수 있다. 상기 접합층은 접착력이 좋은 금속 재질, 예를 들어 Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
상기 전도성 지지부재(173)는 상기 발광 구조물(121)을 지지하며, 상기 전극(171)과 함께 상기 발광 소자에 전원을 제공할 수 있다. 상기 전도성 지지부재(173)는 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등) 중 적어도 어느 하나로 형성될 수 있다.
상기 채널층(163)은 상기 제2 도전형 반도체층(125)의 하면 둘레에 접촉된다. 여기서, 상기 발광 구조물(121)의 최 하층은 제2 도전형 반도체층(125)을 일 예로 설명하기로 한다.
상기 채널층(163)은 채널 영역에 배치되며, 상기 채널 영역은 칩과 칩 사이에 분리되는 경계 영역으로서 발광 소자의 둘레 영역이 된다. 상기 채널층(163)의 상면 외측은 외부에 노출되거나, 절연 물질에 의해 덮혀질 수 있다. 상기 채널층(163)의 상면 내측은 상기 제2 도전형 반도체층(125)의 하면 외측에 접촉된다.
상기 채널층(163)은 상기 제2 도전형 반도체층(125)의 하면 둘레에 루프 형상, 고리 형상, 또는 프레임 형상 등의 패턴으로 형성될 수 있다. 상기 채널층(163)은 연속적인 패턴 형상 또는 불연속적인 패턴 형상을 포함할 수 있으며, 또는 제조 과정에서 채널 영역으로 조사되는 레이저의 경로 상에 형성될 수 있다.
상기 채널층(163)은 산화물, 질화물 또는 절연층의 재질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
상기 채널층(163)은 상기 발광 구조물(121)의 외벽이 습기에 노출되더라도, 서로 쇼트가 발생되는 것을 방지하여, 고습에 강한 LED를 제공할 수 있다. 상기 채널층(163)을 투광성 물질로 사용하는 경우 레이저 스크라이빙시 조사되는 레이저가 투과됨으로써, 채널 영역에서 레이저로 인해 금속 물질의 파편 발생을 방지하므로, 발광 구조물(121)의 측벽에서의 층간 단락 문제를 방지할 수 있다.
상기 채널층(163)은 상기 발광 구조물(121)의 각 층(123,124,125)의 외벽과 상기 반사층(167) 사이의 간격을 이격시켜 줄 수 있다. 상기 채널층(163)은 0.02~5um의 두께로 형성될 수 있으며, 상기 두께는 칩 사이즈에 따라 달라질 수 있다.
상기 반사층(167)과 상기 제2 도전형 반도체층(125)의 사이의 일부 영역에는 전류 블록킹층(165)이 형성된다. 상기 전류 블록킹층(165)은 상기 반사층(167) 보다 전기 전도성이 낮은 비금속 물질로 형성될 수 있다. 상기 전류 블록킹층(165)은 예컨대 ITO, ITON,IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 , TiO2 중 적어도 하나를 포함한다. 여기서, 상기 반사층(167)이 Ag인 경우, 상기 전류 블록킹층(165)은 상기에서 언급된 산화물 계열 예컨대, ITO, ZnO, SiO2 등과 같은 물질로 형성될 수 있다.
상기 전류 블록킹층(165)은 상기 채널층(163)의 물질과 동일한 물질로 형성되거나, 다른 물질로 형성될 수 있다. 상기 전류 블록킹층(165)과 상기 채널층(163)이 동일한 물질인 경우, 동일 공정으로 형성될 수 있다.
상기 전류 블록킹층(165)의 위치는 상기 전극(171)과 대응되는 위치에 대응되는 패턴으로 형성될 수 있으며, 그 크기는 상기 전류의 확산 정도에 따라 변경될 수 있다.
상기 전류 블록킹층(165)은 상기 전극(171)과 대응되는 구조로 배치되어 있어, 칩의 전 영역으로 전류를 확산시켜 줄 수 있다.
도 13은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 측 단면도이다.
도 13을 참조하면, 실시예에 따른 발광 소자 패키지(30)는 몸체(31)와, 상기 몸체(31)에 설치된 제1 리드전극(32) 및 제2 리드전극(33)과, 상기 몸체(31)에 설치되어 상기 제1 리드전극(32) 및 제2 전극(153) 리드(33)와 전기적으로 연결되는 실시예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩 부재(37)를 포함한다.
상기 몸체(31)는 실리콘 재질, 합성수지 재질, 금속 재질, 사파이어(Al2O3) 또는 인쇄회로기판(PCB, Printed Circuit Board) 중 적어도 하나를 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드전극(32) 및 제2 리드전극(33)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(32) 및 제2 리드전극(33)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 제1 리드전극(32) 및 제2 리드전극(33)은 일단이 상기 몸체(31) 상에 배치되고, 타단이 상기 몸체(31)의 외측을 따라 하면에 배치된 것으로 도시되었지만 이에 대해 한정하지는 않는다.
상기 발광 소자(100)는 상기 몸체(31) 상에 설치되거나, 상기 제1 리드전극(32) 또는 제2 리드전극(33) 상에 설치될 수 있다.
상기 발광 소자(100)는 와이어(42)를 통해 상기 제1 리드전극(32) 및 제2 리드전극(33)과 전기적으로 연결되는 와이어 방식으로 도시되었으나, 이에 대해 한정하지는 않으며, 예를 들어, 상기 발광 소자(100)는 상기 제1 리드전극(32) 및 제2 리드전극(33)과 플립칩 방식 또는 다이 본딩 방식에 의해 전기적으로 연결될 수도 있다. 상기 발광 소자(100)는 상기에 개시된 수평형 전극 구조 또는 수직형 전극 구조를 갖는 소자일 수 있으며, 이에 대해 한정하지는 않는다.
상기 몰딩부재(37)는 투과성을 갖는 실리콘 또는 수지 재질로 형성될 수 있으며, 상기 발광 소자(100)를 포위하여 보호할 수 있다. 또한, 상기 몰딩부재(37)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 몰딩 부재(37) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 오목, 볼록, 오목과 볼록이 혼합된 형상을 포함할 수 있다.
실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 수지층으로 패키징한 후, 렌즈를 상기 수지층 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다.
<라이트 유닛>
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 14 및 도 15에 도시된 표시 장치, 도 16에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 14는 실시 예에 따른 표시 장치의 분해 사시도이다.
도 14를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 15는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 15를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 16은 실시 예에 따른 조명 장치의 사시도이다.
도 16을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100,101,102,104,106: 발광 소자, 111:기판: 123:제1도전형 반도체층, 124:제2도전형 반도체층, 125:제3도전형 반도체층, 121: 발광 구조물, 122:제1반도체층, 131,131A:투광성 전극층, 132,126,113:제1볼록부, 133,127,113A:제2볼록부, 133A,127A,113B:제3볼록부, 123A:제4블록부, 161:오믹층, 163: 채널층, 165:전류 블록킹층, 167: 반사층, 173: 전도성 지지부재

Claims (26)

  1. 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 활성층;
    상기 활성층 위에 제2도전형 반도체층; 및
    상기 제2도전형 반도체층 위에 형성되며, 상면에 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함하는 투광성 전극층을 포함하는 발광 소자.
  2. 제1반도체층;
    상기 제1반도체층 위에 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 활성층;
    상기 활성층 위에 제2도전형 반도체층; 및
    상기 제1반도체층 및 상기 제2도전형 반도체층 중 적어도 한 층의 상면에 볼록한 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함하는 발광 소자.
  3. 상면에 볼록한 복수의 제1볼록부; 및 상기 제1볼록부의 표면에 도트 형상을 갖는 복수의 제2볼록부를 포함하는 제1도전형 반도체층;
    상기 제1도전형 반도체층 위에 제1전극;
    상기 제1도전형 반도체층 아래에 활성층;
    상기 활성층 아래에 제2도전형 반도체층;
    상기 제2도전형 반도체층 아래에 오믹층; 및
    상기 오믹층 아래에 반사층을 포함하는 발광 소자.
  4. 제1항에 있어서, 상기 제1볼록부 및 상기 제2볼록부의 재질은 상기 투명 전극층의 재질과 동일한 재질을 포함하는 발광 소자.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1볼록부는 타원 형상, 반구 형상, 돔 형상, 원뿔 형상, 다각 뿔 형상, 다각뿔대 형상, 원뿔대 형상, 또는 다각형 형상 중 적어도 한 형상을 포함하는 발광 소자.
  6. 제2항에 있어서, 상기 제1볼록부는 상기 제1반도체층 위에 형성되며,
    상기 제1반도체층은 언도프드 반도체층, n형 반도체층, 또는 p형 반도체층 중 적어도 하나를 포함하는 발광 소자.
  7. 제2항에 있어서, 상기 제1볼록부는 상기 제2도전형 반도체층 위에 형성되며, 언도프드 반도체층, n형 반도체층, 또는 p형 반도체층 중 적어도 하나를 포함하는 발광 소자.
  8. 제6항 또는 제7항에 있어서, 상기 제2볼록부는 상기 제1볼록부의 반도체 재질을 포함하는 발광 소자.
  9. 제1항 또는 제2항에 있어서, 상기 제2볼록부는 반구형, 돔형, 볼록한 렌즈 형상, 또는 타원 형상 중 적어도 하나를 포함하는 발광 소자.
  10. 제1항에 있어서, 상기 제1볼록부의 높이는 0.01㎛~3㎛의 범위를 포함하며,
    상기 제1볼록부의 너비는 1㎛~5㎛의 범위를 포함하는 발광 소자.
  11. 제2항 또는 제3항에 있어서, 상기 제1볼록부의 높이 및 너비는 1~100㎛의 범위를 포함하는 발광 소자.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2볼록부의 너비는 10nm~1000nm인 발광 소자.
  13. 제3항에 있어서, 상기 제1볼록부 및 상기 제2볼록부는 상기 제1도전형 반도체층의 물질을 포함하는 발광 소자.
  14. 제1항에 있어서, 상기 제1볼록부 및 상기 제2볼록부는 ITO(indium tin oxide), ITON(ITO Nitride), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함하는 발광 소자.
  15. 제1항에 있어서, 상기 투명 전극층의 평탄한 상면에 나노 사이즈로 형성된 도트 형상의 제3볼록부를 포함하는 발광 소자.
  16. 제2항에 있어서, 상기 제1반도체층 또는 상기 제2도전형 반도체층의 적어도 한 층의 평탄한 상면에 나노 사이즈로 형성된 도트 형상의 제3블록부를 포함하는 발광 소자.
  17. 제3항에 있어서, 상기 제1도전형 반도체층의 평탄한 상면에 나노 사이즈로 형성된 도트 형상의 제3블록부를 포함하는 발광 소자.
  18. 제2항에 있어서, 상기 제1도전형 반도체층의 노출된 상면에 제1전극이 형성되며,
    상기 제1전극과 상기 제1도전형 반도체층 사이에 나노 사이즈로 형성된 도트 형상의 제4블록부를 포함하는 발광 소자.
  19. 기판 위에 제1도전형 반도체층, 활성층, 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 발광 구조물 위에 투광성 전극층을 형성하는 단계;
    상기 투광성 전극층의 상면에 에칭하여 삼차원 형상으로 돌출된 복수의 제1볼록부를 형성하는 단계; 및
    상기 제1볼록부의 표면에 대해 에칭하여 도트 형상을 갖는 복수의 제2볼록부를 형성하는 단계를 포함하는 발광 소자 제조방법.
  20. 제19항에 있어서, 상기 제2볼록부 형성 단계는, 상기 투광성 전극층의 평탄한 상면에 대해 에칭하여 도트 형상을 갖는 복수의 제3볼록부를 형성하는 발광 소자 제조방법.
  21. 제19항에 있어서, 상기 제1볼록부는 타원 형상, 반구 형상, 돔 형상, 원뿔 형상, 다각 뿔 형상, 다각뿔대 형상, 원뿔대 형상, 또는 다각형 형상 중 적어도 한 형상을 포함하는 발광 소자 제조방법.
  22. 제19항에 있어서, 상기 제2볼록부는 상기 투명 전극층의 재질과 동일한 재질을 포함하는 발광 소자 제조방법.
  23. 제19항에 있어서, 상기 제2볼록부는 반구형, 돔형, 볼록한 렌즈 형상, 또는 타원 형상 중 적어도 하나를 포함하는 발광 소자 제조방법.
  24. 제19항에 있어서, 상기 제1볼록부의 높이는 0.01㎛~3㎛의 범위를 포함하며,
    상기 제1볼록부의 너비는 1㎛~5㎛의 범위를 포함하며,
    상기 제2볼록부의 너비는 10nm~1000nm인 발광 소자 제조방법.
  25. 제24항에 있어서, 상기 제1볼록부 및 상기 제2볼록부는 ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함하는 발광 소자 제조방법.
  26. 상기 제1항 내지 제3항 중 어느 한 항의 발광 소자;
    상기 발광 소자와 전기적으로 연결된 복수의 리드 전극;
    상기 복수의 리드 전극이 배치된 몸체; 및
    상기 발광 소자를 커버하는 몰딩 부재를 포함하는 발광 소자 패키지.
KR1020100046919A 2010-05-19 2010-05-19 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 KR101154795B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100046919A KR101154795B1 (ko) 2010-05-19 2010-05-19 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100046919A KR101154795B1 (ko) 2010-05-19 2010-05-19 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20110127438A true KR20110127438A (ko) 2011-11-25
KR101154795B1 KR101154795B1 (ko) 2012-07-03

Family

ID=45396081

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100046919A KR101154795B1 (ko) 2010-05-19 2010-05-19 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR101154795B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150031836A (ko) * 2013-09-17 2015-03-25 엘지이노텍 주식회사 발광소자 및 조명시스템

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101321994B1 (ko) 2012-09-05 2013-10-28 광주과학기술원 광추출 효율이 향상된 발광 다이오드 및 이의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3782357B2 (ja) * 2002-01-18 2006-06-07 株式会社東芝 半導体発光素子の製造方法
KR100610639B1 (ko) * 2005-07-22 2006-08-09 삼성전기주식회사 수직 구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100816841B1 (ko) 2006-08-14 2008-03-26 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자 및 그 제조방법
KR100868361B1 (ko) 2007-01-03 2008-11-12 삼성전기주식회사 질화물계 반도체 발광소자 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150031836A (ko) * 2013-09-17 2015-03-25 엘지이노텍 주식회사 발광소자 및 조명시스템

Also Published As

Publication number Publication date
KR101154795B1 (ko) 2012-07-03

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
US8575635B2 (en) Light emitting device, light emitting device package, and lighting system
KR101125335B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
US8143639B2 (en) Light emitting device and light emitting device package having the same
US10283673B2 (en) Light emitting device, light emitting device package and illumination system
EP2858127B1 (en) Light emitting diode
US8686456B2 (en) Light emitting device, light emitting device package, and light unit
KR20130028291A (ko) 발광소자 및 발광 소자 패키지
KR101896690B1 (ko) 발광소자 및 발광 소자 패키지
KR20140043635A (ko) 발광소자
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101125334B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20150131533A (ko) 발광소자
KR20140078250A (ko) 발광소자, 발광 소자 제조방법 및 조명 시스템
KR102109089B1 (ko) 발광소자 및 발광소자 패키지
KR20120001388A (ko) 발광 소자
KR20120029868A (ko) 발광 소자, 발광 소자 패키지 및 조명 시스템
KR20130005589A (ko) 발광 소자, 발광 소자 패키지, 라이트 유닛, 발광 소자 제조방법
KR20120038338A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20150060264A (ko) 발광소자
KR20120038337A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150506

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180509

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190514

Year of fee payment: 8