KR20110122243A - 발광 다이오드 패키지의 제조방법 - Google Patents

발광 다이오드 패키지의 제조방법 Download PDF

Info

Publication number
KR20110122243A
KR20110122243A KR1020100041624A KR20100041624A KR20110122243A KR 20110122243 A KR20110122243 A KR 20110122243A KR 1020100041624 A KR1020100041624 A KR 1020100041624A KR 20100041624 A KR20100041624 A KR 20100041624A KR 20110122243 A KR20110122243 A KR 20110122243A
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
phosphor film
emitting diode
diode package
Prior art date
Application number
KR1020100041624A
Other languages
English (en)
Other versions
KR101103396B1 (ko
Inventor
이훈용
Original Assignee
(주)와이솔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)와이솔 filed Critical (주)와이솔
Priority to KR1020100041624A priority Critical patent/KR101103396B1/ko
Publication of KR20110122243A publication Critical patent/KR20110122243A/ko
Application granted granted Critical
Publication of KR101103396B1 publication Critical patent/KR101103396B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광 다이오드 패키지의 제조방법에 관한 것으로서, 기판 상에 복수의 LED 칩을 실장하는 단계; 상기 기판 상에 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅(laminating)시키는 단계; 및 상기 LED 칩 사이의 상기 형광체 필름 및 상기 기판을 절단하여 칩 단위로 분리하는 단계;를 포함하는 발광 다이오드 패키지의 제조방법을 제공한다.

Description

발광 다이오드 패키지의 제조방법{Method of manufacturing light emitting diode package}
본 발명은 발광 다이오드 패키지의 제조방법에 관한 것으로서, 보다 상세하게는, 복수의 LED 칩이 구비된 기판 상에, 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅시킨 후 개별 칩 단위로 분리시킨 발광 다이오드 패키지의 제조방법에 관한 것이다.
일반적으로, 발광 다이오드(Light Emitting Diode; 이하, 'LED'라 칭함)는 GaAs, AlGaAs, GaN, InGaN 및 AlGaInP 등의 화합물 반도체 재료의 변경을 통해 발광원을 구성함으로서, 다양한 색의 빛을 구현할 수 있는 반도체 소자를 말한다.
최근 LED 소자는 비약적인 반도체 기술의 발전에 힘입어, 저휘도의 범용제품에서 탈피하여, 고휘도, 고품질의 제품 생산이 가능해졌으며, 디스플레이, 차세대 조명원 등으로 그 응용가치가 확대되고 있다.
이러한 LED로 백색(white color) 발광 다이오드 패키지를 구현하는 방법으로는, 형광체를 이용하는 방식과, 청색, 녹색 및 적색 LED 칩을 단순 조합하는 방식 등이 알려져 있다.
이 중에서, 형광체를 이용하여 백색 발광 다이오드 패키지를 제조하는 경우, 일반적으로 디스펜싱(dispensing) 방식을 이용하여 패키지를 제작하고 있다. 여기서 디스펜싱 방식은, 일정량의 형광체가 혼합된 에폭시나 실리콘 수지를 구경이 작은 니들(needle)을 통해 토출시켜서 LED 칩 상에 도포하는 방식을 일컫는다.
그러나, 이러한 디스펜싱 방식을 이용하여 패키지를 제작하는 경우, 패키지된 개개의 LED 칩 상에 형광체를 도포하기 때문에 대량 생산에 불리한 단점과 설비투자에 대한 부담이 있다.
따라서, 당 기술분야에서는 대량 생산에 보다 유리하며 하여 가격 경쟁력을 향상시킬 수 있는 새로운 방안이 요구되고 있다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로서, 본 발명의 목적은, 복수의 LED 칩이 구비된 기판 상에, 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅시킴으로써, 대량 생산에 유리하고 가격 경쟁력을 향상시킬 수 있는 발광 다이오드 패키지의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 실시예에 의한 발광 다이오드 패키지의 제조방법은, 기판 상에 복수의 LED 칩을 실장하는 단계; 상기 기판 상에 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅(laminating)시키는 단계; 및 상기 LED 칩 사이의 상기 형광체 필름 및 상기 기판을 절단하여 칩 단위로 분리하는 단계;를 포함할 수 있다.
여기서, 상기 기판 상에 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅시키는 단계는, 상기 LED 칩 상에, 형광체와 투명 수지를 혼합하여 필름 형태로 제조된 형광체 필름을 배치하는 단계; 상기 형광체 필름을 포함한 상기 기판을 진공 챔버 내에 배치시키는 단계; 및 상기 진공 챔버 내부를 진공상태로 유지시킨 상태에서, 누름 지그를 이용하여 상기 LED 칩을 덮도록 상기 형광체 필름을 누르는 단계;를 포함할 수 있다.
또한, 상기 형광체 필름은, 닥터 블레이드 방식, 사출 성형방식 및 압축 성형방식 중 어느 하나에 의해 필름 형태로 제조된 것일 수 있다.
또한, 상기 형광체 필름을 누르는 단계 이후에, 상기 형광체 필름을 경화시키는 단계를 더 포함할 수 있다.
또한, 상기 기판 상에 복수의 LED 칩을 실장하는 단계에서, 상기 LED 칩은 와이어 본딩 방식 또는 플립칩 본딩 방식에 의해 실장될 수 있다.
또한, 상기 기판은, FPCB, MPCB, HTCC, LTCC 및 AlN 중 어느 하나로 이루어진 것일 수 있다.
이상에서 설명한 바와 같이, 본 발명에 따른 발광 다이오드 패키지의 제조방법에 의하면, 복수의 LED 칩이 구비된 기판 상에, 상기 복수의 LED 칩을 모두 덮도록 형광체 필름을 라미네이팅시킨 후 개별 칩 단위로 절단함으로써, 발광 다이오드 패키지 제조의 리드 타임(lead time)을 감소시키고 대량 생산을 가능하게 할 수 있다.
또한, 본 발명은 1대의 라미네이팅 장비가 기존의 디스펜싱 장비 10대 정도를 대신할 수 있으므로, 설비 투자 비용 및 작업 인력 수 등을 감소시킬 수 있는 장점이 있다.
따라서, 본 발명은 발광 다이오드 패키지의 제조 수율을 향상시키고, 제조 원가를 낮추어 제품의 가격 경쟁력을 향상시킬 수 있는 효과가 있다.
도 1 내지 도 4는 본 발명의 실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
도 5는 본 발명의 실시예에 따라 기판 상에 LED 칩이 플립칩 본딩 방식으로 실장된 모습을 나타낸 단면도.
이하, 본 발명의 실시예들은 발광 다이오드 패키지의 제조방법의 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 내지 도 5를 참조하여 본 발명의 실시예에 따른 발광 다이오드 패키지의 제조방법에 대하여 상세히 설명한다.
도 1 내지 도 4는 본 발명의 실시예에 따른 발광 다이오드 패키지의 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이고, 도 5는 본 발명의 실시예에 따라 기판 상에 LED 칩이 플립칩 본딩 방식으로 실장된 모습을 나타낸 단면도이다.
먼저, 도 1에 도시된 바와 같이, 기판(110) 상에 복수의 LED 칩(120)을 서로 일정한 간격을 두고 실장한다.
상기 기판(110)은, FPCB(Flexible Printed Circuit Board) 또는 MPCB(Metal Printed Circuit Board) 등으로 이루어질 수 있다.
상기 FPCB는 두께가 얇고 자유로운 굴곡성과 함께 무게가 가볍다는 장점을 가지며, 상기 MPCB는 방열 특성이 우수한 장점을 갖고 있다.
또한, 상기 기판(110)은 상기한 바와 같은 FPCB 및 MPCB 이외에도 HTCC(High Temperature Co-fired Ceramic), LTCC(Low Temperature Co-fired Ceramic), 또는 AlN 등의 세라믹 기판 등으로 이루어질 수 있으며, 여기서 기판(110)의 재질을 한정하는 것은 아니다.
상기 기판(110)은, 그 상면 및 하면에 상부 배선패턴(113) 및 하부 배선패턴(114)이 각각 구비되어 있다.
상기 상부 배선패턴(113)과 하부 배선패턴(114)은, 상기 기판(110)의 일부분을 수직 관통하도록 형성된 비아홀(via hole; 111)의 내부에 도전성 물질로 채워진 도전성 비아(112)에 의해 상호 전기적으로 연결되어 있다.
상기 상부 배선패턴(113)은 제1 상부 배선패턴(113a) 및 제2 상부 배선패턴(113b)을 포함할 수 있다.
또한, 상기 기판(110)의 하면에 구비된 하부 배선패턴(114)은, 상기 제1 상부 배선패턴(113a)과 전기적으로 연결된 제1 하부 배선패턴(114a) 및 상기 제2 상부 배선패턴(113b)과 전기적으로 연결된 제2 하부 배선패턴(114b)을 포함할 수 있다.
상기 기판(110) 상에 LED 칩(120)을 실장할 때에, 상기 LED 칩(120)은 와이어(130)를 이용한 와이어 본딩(wire bonding) 방식으로 실장될 수 있다.
즉, 상기 제1 및 제2 상부 배선패턴(113a,113b) 중 어느 하나의 상부 배선패턴, 예컨대 제1 상부 배선패턴(113a) 상에 Ag 에폭시 등과 같은 도전성 접착제(도시안함)를 도포한 후, 상기 도전성 접착제 상에, 상면에 본딩패드(121)를 구비하는 LED 칩(120)을 접착시킨다.
그런 다음, 와이어(130)를 이용하여 상기 LED 칩(120)의 본딩패드(121)와, 상기 LED 칩(120)이 실장되지 않은 상부 배선패턴, 예컨대 제2 상부 배선패턴(113b)을 서로 전기적으로 연결시킨다.
상기 와이어(130)로서, 주로 금(Au) 와이어를 사용할 수 있으며, 상기한 금 와이어 대신에 알루미늄(Al) 와이어 등을 사용할 수도 있다.
여기서, 상기 기판(110) 상에 상기 LED 칩(120)을 실장할 때에, 상기한 바와 같이 와이어 본딩 방식으로 실장하는 대신에, 도 5에 도시된 바와 같이, 플립칩 본딩(flip-chip bonding) 방식으로 실장할 수도 있다.
상기 플립칩 방식으로 기판(110) 상에 LED 칩(120)을 실장하는 경우, 상기 LED 칩(120)의 상면에 구비된 본딩패드(121)가 상기 기판(110)을 향하도록 하고, 솔더볼(131) 등을 이용하여 상기 본딩패드(121)와 상기 기판(110)의 상면에 구비된 상부 배선패턴(113)을 서로 전기적으로 연결시킬 수 있다.
여기서, 플립칩은 앞서의 도 1에 도시된 일반 칩과는 다르게 칩을 뒤집어 붙인 칩이라는 의미로 실장 밀도를 높이고 제품의 크기를 줄이는 데 유리하다.
다음으로, 도 2에 도시된 바와 같이, 형광체(141)와 투명 수지(142)를 혼합하여 필름 형태로 제조된 형광체 필름(140)을 준비한 다음, 상기 형광체 필름(140)을 상기 LED 칩(120) 상에 배치한다.
그런 다음, 상기 LED 칩(120) 상에 얹혀 놓여진 상기 형광체 필름(140)을 포함한 상기 기판(110)을 진공 챔버(200) 내에 배치시킨다. 이때, 상기 진공 챔버(200) 내부의 상기 형광체 필름(140) 상에는 누름 지그(300)가 배치될 수 있다.
여기서, 상기 형광체 필름(140)은 소정 두께를 갖도록 형성되며, 실리콘 수지 등과 같은 투명 수지(142)에 형광체(141)를 혼합한 후, 이 혼합물을 닥터 블레이드 방식 등에 의해 필름(film) 형태로 제작한 것일 수 있다. 이때, 상기 형광체 필름(140)은 닥터 블레이드 방식에 이외에도, 사출 성형방식 또는 압축 성형방식 등과 같은 다양한 방식에 의해 제조될 수 있다.
그리고, 상기 투명 수지(142)로서, 상기한 실리콘 수지 대신에 에폭시 수지, 폴리에스테르 수지, 아크릴 수지, 우레탄 수지, 나일론 수지, 폴리아미드 수지, 폴리이미드 수지, 염화비닐 수지, 폴리카보네이트 수지, 폴리에틸렌 수지, 테프론 수지, 폴리스틸렌 수지, 폴리프로필렌 수지 또는 폴리올레핀 수지 등을 사용할 수도 있다.
또한, 상기 형광체(141)는 한 종류의 형광체 뿐만 아니라 필요에 따라 서로 다른 컬러를 갖는 다수의 형광체를 혼합 사용할 수도 있다.
그 다음에, 도 3에 도시된 바와 같이, 상기 진공 챔버(200)의 일측에 구비된 진공 밸브(210)를 이용하여 상기 진공 챔버(200) 내부를 진공상태로 유지시킨다.
그런 다음, 진공상태를 유지한 상태에서 상기 형광체 필름(140)의 상부에 배치된 상기 누름 지그(300)를 이용하여, 상기 복수의 LED 칩(120) 및 와이어(130)를 덮도록 상기 형광체 필름(140)을 눌러서 기판(110) 상에 상기 형광체 필름(140)을 라미네이팅(laminating), 즉 압착시킨다.
이와 같이 진공 챔버(200) 내에서 상기 형광체 필름(140)을 압착시키면, 상기 형광체 필름(140)이 상기 LED 칩(120) 및 와이어(130)를 감싸면서 그 상부 표면은 상기 누름 지그(300)에 의해 평탄한 형상을 갖게 된다.
여기서, 상기 LED 칩(120)이, 도 5에 도시된 바와 같이 플립칩 본딩 방식으로 실장되어 있는 경우, 상기 형광체 필름(140)은 1회의 라미네이팅만으로 형성될 수도 있으나, 상기 LED 칩(120)과 기판(110) 사이 공간의 언더필(underfill)을 고려하여 2회의 라미네이팅을 통해 형성될 수도 있다.
이때, 진공 챔버(200) 내부의 진공 세기와, 누름 지그(300)의 누름 세기 및 누름 시간 등을 조절하여 상기 형광체 필름(140)의 높이나 언더필 형상 등을 원하는 대로 조절할 수 있다.
그런 후에, 도 4에 도시된 바와 같이, 상기 형광체 필름(140)을 포함한 상기 기판(110)을 진공 챔버(200)에서 꺼낸 다음, 상기 형광체 필름(140)을 경화시킨다.
그 다음에, 상기 LED 칩(120) 사이의 절단 라인(dicing line; 점선으로 표시됨)을 따라 상기 형광체 필름(140) 및 상기 기판(110)을 절단하여 칩 단위로 분리한다.
상술한 바와 같은 본 발명의 실시예에 따른 발광 다이오드 패키지의 제조방법에 의하면, 복수의 LED 칩(120)이 구비된 기판(110) 상에, 상기 복수의 LED 칩(120)을 모두 덮도록 형광체 필름(140)을 라미네이팅시킨 후, 개별 칩 단위로 절단함으로써, 발광 다이오드 패키지 제조의 리드 타임을 단축시키고, 대량 생산을 가능케 할 수 있는 효과가 있다.
즉, 본 발명의 실시예에서는, 기판(110) 상에 실장된 복수의 LED 칩(120)을 모두 덮을 수 있는 크기의 형광체 필름(140)을 마련하고, 이 형광체 필름(140)을 기판(110) 상에 라미네이팅하여 복수의 LED 칩(120), 예컨대 수천개 내지 수만개의 LED 칩(120)을 한꺼번에 인캡슐레이션(encapsulation)할 수 있으므로, 대량 생산에 매우 유리하다.
그리고, 본 발명의 실시예에 따르면, 1 대의 라미네이팅 장비가 기존의 디스펜싱 장비 10 대 정도를 대신할 수 있으므로, 설비 투자 비용을 감소시킬 수 있으며, 작업 인력 수의 감소를 통해 인건비를 절감할 수 있는 장점이 있다.
따라서, 본 발명의 실시예에 따르면, 발광 다이오드 패키지의 제조 수율을 향상시킬 수 있고, 제조 원가를 낮추어 제품의 가격 경쟁력을 높일 수 있는 효과가 있다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
110: 기판 111: 비아홀
112: 도전성 비아 113: 상부 배선패턴
113a: 제1 상부 배선패턴 113b: 제2 상부 배선패턴
114: 하부 배선패턴 114a: 제1 하부 배선패턴
114b: 제2 하부 배선패턴 120: LED 칩
121: 본딩패드 130: 와이어
131: 솔더볼 140: 형광체 필름
141: 형광체 142: 투명 수지
200: 진공 챔버 210: 진공 밸브
300: 누름 지그

Claims (6)

  1. 기판 상에 복수의 LED 칩을 실장하는 단계;
    상기 기판 상에 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅(laminating)시키는 단계; 및
    상기 LED 칩 사이의 상기 형광체 필름 및 상기 기판을 절단하여 칩 단위로 분리하는 단계;
    를 포함하는 발광 다이오드 패키지의 제조방법.
  2. 제1항에 있어서,
    상기 기판 상에 상기 LED 칩을 덮도록 형광체 필름을 라미네이팅시키는 단계는,
    상기 LED 칩 상에, 형광체와 투명 수지를 혼합하여 필름 형태로 제조된 형광체 필름을 배치하는 단계;
    상기 형광체 필름을 포함한 상기 기판을 진공 챔버 내에 배치시키는 단계; 및
    상기 진공 챔버 내부를 진공상태로 유지시킨 상태에서, 누름 지그를 이용하여 상기 LED 칩을 덮도록 상기 형광체 필름을 누르는 단계;
    를 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조방법.
  3. 제2항에 있어서,
    상기 형광체 필름은, 닥터 블레이드 방식, 사출 성형방식 및 압축 성형방식 중 어느 하나에 의해 필름 형태로 제조된 것을 특징으로 하는 발광 다이오드 패키지의 제조방법.
  4. 제2항에 있어서,
    상기 형광체 필름을 누르는 단계 이후에,
    상기 형광체 필름을 경화시키는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조방법.
  5. 제1항에 있어서,
    상기 기판 상에 복수의 LED 칩을 실장하는 단계에서,
    상기 LED 칩은 와이어 본딩 방식 또는 플립칩 본딩 방식에 의해 실장되는 것을 특징으로 하는 발광 다이오드 패키지의 제조방법.
  6. 제1항에 있어서,
    상기 기판은, FPCB, MPCB, HTCC, LTCC 및 AlN 중 어느 하나로 이루어진 것을 특징으로 하는 발광 다이오드 패키지의 제조방법.
KR1020100041624A 2010-05-04 2010-05-04 발광 다이오드 패키지의 제조방법 KR101103396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100041624A KR101103396B1 (ko) 2010-05-04 2010-05-04 발광 다이오드 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100041624A KR101103396B1 (ko) 2010-05-04 2010-05-04 발광 다이오드 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20110122243A true KR20110122243A (ko) 2011-11-10
KR101103396B1 KR101103396B1 (ko) 2012-01-05

Family

ID=45392796

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100041624A KR101103396B1 (ko) 2010-05-04 2010-05-04 발광 다이오드 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR101103396B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854109A (zh) * 2019-11-06 2020-02-28 安晟技术(广东)有限公司 一种正装led芯片的封装方法
JP2023017600A (ja) * 2021-07-26 2023-02-07 日亜化学工業株式会社 発光装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7344952B2 (en) * 2005-10-28 2008-03-18 Philips Lumileds Lighting Company, Llc Laminating encapsulant film containing phosphor over LEDs
JP2007324417A (ja) 2006-06-01 2007-12-13 Sharp Corp 半導体発光装置とその製造方法
JP5080881B2 (ja) * 2007-06-27 2012-11-21 ナミックス株式会社 発光ダイオードチップの封止体の製造方法
JP2009200273A (ja) 2008-02-22 2009-09-03 Panasonic Corp 発光装置の製造方法および発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110854109A (zh) * 2019-11-06 2020-02-28 安晟技术(广东)有限公司 一种正装led芯片的封装方法
JP2023017600A (ja) * 2021-07-26 2023-02-07 日亜化学工業株式会社 発光装置の製造方法

Also Published As

Publication number Publication date
KR101103396B1 (ko) 2012-01-05

Similar Documents

Publication Publication Date Title
US8987774B2 (en) Semiconductor light-emitting device and producing method thereof
US9512968B2 (en) LED module
US10177283B2 (en) LED packages and related methods
US9660161B2 (en) Light emitting diode (LED) components including contact expansion frame
US8853730B2 (en) Light emitting device and manufacturing method thereof
KR101601622B1 (ko) 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
KR101766299B1 (ko) 발광소자 패키지 및 그 제조 방법
EP2056014A2 (en) LED array and method for fabricating same
US8535961B1 (en) Light emitting diode (LED) package and method
CN106688115A (zh) 半导体发光元件的制造方法
JP2013183020A (ja) 半導体発光装置およびその製造方法
KR101352967B1 (ko) 발광다이오드 칩, 그 제조방법 및 고출력 발광장치
US9224719B2 (en) Light emitting semiconductor
KR20130036754A (ko) 형광체 막들을 갖는 패키징된 led들, 및 연관 시스템들과 방법들
JP2002094123A (ja) 表面実装型発光ダイオード及びその製造方法
US20120021542A1 (en) Method of packaging light emitting device
JP2005327786A (ja) 発光ダイオード素子の製造方法
TWI407584B (zh) 發光光源及其製造方法
TW201505214A (zh) 具有光學元件而不具有基板載體之印刷電路發光裝置
US20110014732A1 (en) Light-emitting module fabrication method
KR101867304B1 (ko) 반도체 발광장치 제조방법
KR101103396B1 (ko) 발광 다이오드 패키지의 제조방법
JP2018152536A (ja) 光学モジュールの製造方法及び光学モジュール
TW201344977A (zh) 發光二極體封裝結構的製造方法
KR100856233B1 (ko) 고출력 발광장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151130

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee