KR20110118756A - Semiconductor light emitting device - Google Patents

Semiconductor light emitting device Download PDF

Info

Publication number
KR20110118756A
KR20110118756A KR1020110103625A KR20110103625A KR20110118756A KR 20110118756 A KR20110118756 A KR 20110118756A KR 1020110103625 A KR1020110103625 A KR 1020110103625A KR 20110103625 A KR20110103625 A KR 20110103625A KR 20110118756 A KR20110118756 A KR 20110118756A
Authority
KR
South Korea
Prior art keywords
conductive
layer
semiconductor layer
light emitting
region
Prior art date
Application number
KR1020110103625A
Other languages
Korean (ko)
Other versions
KR101205437B1 (en
Inventor
이상돈
홍현권
송광민
윤미정
정수진
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020110103625A priority Critical patent/KR101205437B1/en
Publication of KR20110118756A publication Critical patent/KR20110118756A/en
Application granted granted Critical
Publication of KR101205437B1 publication Critical patent/KR101205437B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

PURPOSE: A semiconductor light emitting device is provided to improve light extraction efficiency by increasing reflection efficiency in the semiconductor light emitting device. CONSTITUTION: A light emitting structure is formed on a conductive substrate. The light emitting structure includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer(140). A first conductive contact layer(160) is arranged between the conductive substrate and the first conductive semiconductor layer. A conductive via is extended from the conductive substrate. The conductive via is connected to the second conductive semiconductor layer via the first conductive contact layer, the second conductive semiconductor layer, and the active layer. An omni-directional reflector includes a laminate structure with a low refractive layer and a metal layer.

Description

반도체 발광 소자{Semiconductor Light Emitting Device}Semiconductor Light Emitting Device

본 발명은 반도체 발광소자에 관한 것으로서, 더욱 상세하게는, 전기적 특성과 외부 광 추출 효율이 향상된 반도체 발광소자에 관한 것이다.The present invention relates to a semiconductor light emitting device, and more particularly, to a semiconductor light emitting device having improved electrical characteristics and external light extraction efficiency.

발광 다이오드는 다수 캐리어가 전자인 n형 반도체와 다수 캐리어가 정공인 p형 반도체가 서로 접합된 구조를 가지는 광전변환 반도체 소자로서, 이들 전자와 정공의 재결합에 의하여 소정의 빛을 발산한다. 특히, AlGaInP계 화합물 반도체는 약 670 nm 파장의 광을 방출하는 고품질 반도체 레이저에 적용되어 왔으며, 또한 알루미늄과 갈륨의 비율을 조정함으로써 560 내지 680 nm 파장 범위의 광을 방출하는 발광 다이오드에 적용되어 왔다. 다만, 본 발명이 AlGaInP계 화합물 반도체에만 적용되는 것으로 제한되는 것은 아니며, GaN계 화합물 반도체에도 적용될 수 있다. A light emitting diode is a photoelectric conversion semiconductor device having a structure in which an n-type semiconductor having a majority carrier as an electron and a p-type semiconductor having a plurality of carriers is bonded to each other, and emits predetermined light by recombination of these electrons and holes. In particular, AlGaInP-based compound semiconductors have been applied to high-quality semiconductor lasers that emit light of about 670 nm wavelength, and have been applied to light emitting diodes that emit light in the wavelength range of 560 to 680 nm by adjusting the ratio of aluminum and gallium. . However, the present invention is not limited to being applied only to AlGaInP-based compound semiconductors, but may also be applied to GaN-based compound semiconductors.

이러한 AlGaInP계 LED(Light Emitting Diode)는 일반적으로 GaAs 기판 상에 n형 AlGaInP 클래드층, AlGaInP(또는 GaInP) 활성층, p형 AlGaInP 클래드층이 순차적으로 적층되어 구성된다. 이때, 종래의 AlGaInP계 반도체 발광소자는 전극이 수평방향으로 배열되는 것이 일반적이므로, 전류흐름이 협소 해지게 된다. 이러한 협소한 전류 흐름으로 인해, 발광소자의 동작 전압(Vf)이 증가하여 전류효율이 저하되며, 이와 더불어 정전기 방전(Electrostatic discharge)에 취약해지는 문제가 있다. 이러한 문제를 해결하기 위해서, 전극이 수직 방향으로 배열되는 구조를 갖는 반도체 발광소자가 연구되고 있다.
Such an AlGaInP-based LED (Light Emitting Diode) is generally formed by sequentially stacking an n-type AlGaInP cladding layer, an AlGaInP (or GaInP) active layer, and a p-type AlGaInP cladding layer on a GaAs substrate. In this case, in the conventional AlGaInP-based semiconductor light emitting device, since the electrodes are generally arranged in the horizontal direction, the current flow becomes narrow. Due to such a narrow current flow, the operating voltage (Vf) of the light emitting device is increased, the current efficiency is lowered, and at the same time, there is a problem of being vulnerable to electrostatic discharge. In order to solve this problem, semiconductor light emitting devices having a structure in which electrodes are arranged in a vertical direction have been studied.

일반적으로, 전극이 수직 방향으로 배열되는 반도체 발광소자는 n형 반도체층, 활성층 및 p형 반도체층으로 이루어진 발광구조물의 상면 및 하면에 서로 다른 극성의 전극을 형성한 구조로서, 전극이 수평방향으로 배열되는 구조에 비하여 정전기 방전에 강한 장점이 있다. 그러나, 전극이 수직 방향으로 배열되는 구조에서도 충분한 전류 분산 효과를 얻기 위해서는 전극을 대면적으로 형성할 필요가 있으며, 전극의 면적이 커질수록 발광구조물에서 방출되는 빛의 추출 효율이 저하되는 문제가 있다.In general, a semiconductor light emitting device in which electrodes are arranged in a vertical direction has a structure in which electrodes having different polarities are formed on upper and lower surfaces of a light emitting structure consisting of an n-type semiconductor layer, an active layer, and a p-type semiconductor layer. There is a strong advantage in the electrostatic discharge compared to the arrangement arranged. However, even in the structure in which the electrodes are arranged in the vertical direction, in order to obtain a sufficient current dispersion effect, it is necessary to form the electrodes in a large area, and as the area of the electrodes increases, the extraction efficiency of light emitted from the light emitting structure decreases. .

본 발명의 일 목적은 칩 내부의 수직방향의 광 추출 효율이 증대된 반도체 발광소자를 제공하는 것이다.An object of the present invention is to provide a semiconductor light emitting device in which the light extraction efficiency in the vertical direction inside the chip is increased.

본 발명의 또 다른 목적은 동작 전압을 낮추어 전기적으로 신뢰성이 개선된 반도체 발광소자를 제공하는 것이다.It is still another object of the present invention to provide a semiconductor light emitting device having an improved electrical reliability by lowering an operating voltage.

상기한 목적을 달성하기 위하여, 본 발명의 일 측면은,In order to achieve the above object, an aspect of the present invention,

도전성 기판; 상기 도전성 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물; 상기 도전성 기판과 상기 제1 도전형 반도체층 사이에 배치되고, 복수의 격벽부와 상기 격벽부 사이에 형성된 저면부를 구비하여 상기 저면부에서 반사된 광이 상기 격벽부에 의하여 상부로 유도되는 제1 도전형 컨택층; 및 상기 도전성 기판으로부터 연장되어 형성되며, 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속된 도전성 비아; 를 포함하는 반도체 발광 소자를 제공한다.
Conductive substrates; A light emitting structure formed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A first surface disposed between the conductive substrate and the first conductive semiconductor layer and having a bottom portion formed between the plurality of barrier rib portions and the barrier rib portion to guide the light reflected from the bottom portion to the upper portion by the barrier rib portion; Conductive contact layers; And conductive vias extending from the conductive substrate and connected to the second conductive semiconductor layer through the first conductive contact layer, the first conductive semiconductor layer, and the active layer; It provides a semiconductor light emitting device comprising a.

본 발명의 또 다른 측면은,Another aspect of the invention,

도전성 기판; 상기 도전성 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물; 상기 도전성 기판과 상기 제1 도전형 반도체층 사이에 배치된 제1 도전형 컨택층; 및 상기 도전성 기판으로부터 연장되어 형성되며, 상기 제1 도전형 컨택층, 제2 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속된 도전성 비아;를 포함하고, 상기 제1 도전형 컨택층의 일부가 투광성과 전기전도성을 갖는 물질로 이루어진 저굴절층 및 금속층이 적층된 구조를 구비하는 무지향성 반사기(Omnidirectional reflector)로 이루어진 반도체 발광 소자를 제공한다.
Conductive substrates; A light emitting structure formed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; A first conductivity type contact layer disposed between the conductive substrate and the first conductivity type semiconductor layer; And conductive vias extending from the conductive substrate and connected to the second conductive semiconductor layer through the first conductive contact layer, the second conductive semiconductor layer, and the active layer. Provided is a semiconductor light emitting device comprising an omnidirectional reflector having a structure in which a portion of a type contact layer is formed of a material having light transmissivity and electrical conductivity and a metal layer is laminated.

본 발명의 일 실시예에서, 상기 도전성 기판을 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함할 수 있다.
In one embodiment of the present invention, the conductive substrate may further include an insulator for electrically separating the first conductive type contact layer, the first conductive type semiconductor layer and the active layer.

본 발명의 일 실시예에서, 상기 도전성 비아는 상기 도전성 기판과 연장되어 상기 제1 도전형 반도체층에 형성된 제1 영역; 및 상기 제1 영역에서 연장되어 상기 활성층 및 상기 제2 도전형 반도체층에 형성되고, 상기 제1 영역보다 작거나 같은 직경을 갖는 제2 영역;으로 이루어질 수 있다.In an embodiment of the present disclosure, the conductive via may include a first region extending from the conductive substrate and formed in the first conductive semiconductor layer; And a second region extending from the first region and formed in the active layer and the second conductive semiconductor layer and having a diameter smaller than or equal to the first region.

이 경우, 상기 제1 영역 및 제2 영역 중 적어도 하나는 상기 제2 도전형 반도체층에 가까워질수록 직경이 좁아질 수 있다.
In this case, at least one of the first region and the second region may have a smaller diameter as it approaches the second conductive semiconductor layer.

본 발명의 일 실시예에서, 상기 제1 도전형 컨택층이 상기 제1 영역 표면의 일부를 덮도록 연장될 수 있다.
In one embodiment of the present invention, the first conductivity type contact layer may extend to cover a portion of the surface of the first region.

본 발명의 일 실시예에서, 상기 제1 도전형 컨택층은 상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되며, 상기 발광구조물의 외부로 노출된 전기 연결부를 포함할 수 있다.
In one embodiment of the present invention, the first conductivity type contact layer is formed to be electrically connected to the first conductivity type semiconductor layer, it may include an electrical connection exposed to the outside of the light emitting structure.

본 발명의 일 실시예에서, 상기 제2 도전형 반도체층 상면에 주기가 불규칙한 요철구조를 포함할 수 있다.
In one embodiment of the present invention, the second conductive semiconductor layer may include a concave-convex structure of irregular periods.

본 발명의 일 실시예에서, 상기 제1 및 제2 도전형 반도체층은 각각 p형 및 n형 반도체층일 수 있다.
In one embodiment of the present invention, the first and second conductivity-type semiconductor layer may be a p-type and n-type semiconductor layer, respectively.

본 발명의 일 실시예에서, 상기 제1 도전형 컨택층 및 상기 제1 도전형 반도체층 사이에 형성된 반사금속층을 더 포함할 수 있다.
In one embodiment of the present invention, it may further include a reflective metal layer formed between the first conductivity type contact layer and the first conductivity type semiconductor layer.

본 발명의 일 실시예에서, 상기 도전성 비아의 상면에 제2 도전형 전극을 더 포함할 수 있고, 이 때, 상기 제2 도전형 전극의 면적은 칩 전체 면적의 1% 내지 30%에 해당할 수 있다.
In one embodiment of the present invention, the upper surface of the conductive via may further include a second conductive electrode, wherein the area of the second conductive electrode may correspond to 1% to 30% of the total area of the chip. Can be.

본 발명의 일 실시예에서, 상기 제2 도전형층의 두께는 0.03㎛ 내지 5.0㎛일 수 있다.
In one embodiment of the present invention, the thickness of the second conductivity type layer may be 0.03㎛ to 5.0㎛.

본 발명의 일 실시예에서, 상기 제1 도전형 컨택층의 격벽은 상기 활성층에서 저면으로 방출된 광을 상부로 반사할 수 있도록 경사진 형태를 가질 수 있다.
In one embodiment of the present invention, the barrier rib of the first conductivity type contact layer may have an inclined shape so as to reflect the light emitted from the active layer to the bottom.

본 발명의 일 실시예에서, 상기 제1 도전형 컨택층의 일부가 투광성과 전기전도성을 갖는 물질로 이루어진 저굴절층 및 금속층이 적층된 구조를 구비하는 무지향성 반사기로 이루어질 수 있다.
In one embodiment of the present invention, a portion of the first conductivity type contact layer may be made of a non-directional reflector having a structure in which a low refractive index layer and a metal layer made of a light transmitting and electrically conductive material are stacked.

본 발명의 일 실시예에서, 상기 저굴절층은 투명 전도성 산화물로 이루어질 수 있다.
In one embodiment of the present invention, the low refractive index layer may be made of a transparent conductive oxide.

본 발명의 일 실시예에서, 상기 금속층은 Ag, Al 및 Au로 구성된 그룹으로부터 선택된 물질을 포함할 수 있다.In one embodiment of the present invention, the metal layer may include a material selected from the group consisting of Ag, Al and Au.

본 발명에 따른 반도체 발광 소자의 경우, 반도체 발광 소자 내부에서의 반사 효율을 높여 광 추출 효율을 개선시킬 수 있다. 또한, 본 발명에 따르면, 충분한 전류 분산이 구현되고, 넓은 면적에서 오믹 접촉이 형성되어 동작전압을 낮추는 효과를 얻을 수 있다. In the case of the semiconductor light emitting device according to the present invention, the light extraction efficiency can be improved by increasing the reflection efficiency inside the semiconductor light emitting device. In addition, according to the present invention, sufficient current distribution is realized, and ohmic contact is formed in a large area, thereby achieving an effect of lowering an operating voltage.

도1은 본 발명의 일 실시형태에 따른 반도체 발광소자의 제2 도전형 반도체층을 상부에서 바라본 개략적인 평면도이다.
도2는 도1을 기준으로 AA'라인으로 자른 개략적인 단면도이다.
도3 내지 도6은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도7은 본 발명의 다른 실시형태에 따른 반도체 발광 소자의 제2 도전형 반도체층을 상부에서 바라본 개략적인 평면도이다.
도8은 도7을 기준으로 CC'라인으로 자른 개략적인 단면도이다.
도9는 본 발명의 또 다른 실시형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다.
도 10 내지 19는 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도20은 본 발명의 일 실시형태에 따른 모사실험의 단면 구조이다.
도21은 제1 도전형 컨택층(160)의 격벽과 격벽 사이에 위치하는 상부면의 폭에 따른 광추출 효율의 개선정도를 모사 실험한 결과이다.
도22는 제2 도전형 반도체층(140) 상면에 형성될 수 있는 제2 도전형 전극의 크기에 따른 전류 분포를 모사실험한 결과이다.
도23은 제2 도전형 반도체층(140) 상면에 형성될 수 있는 제2 도전형 전극의 크기에 따른 LED의 순방향전압을 모사실험한 결과이다.
도24는 제2 도전형 반도체층(140)의 두께 변화에 따른 전류 분포를 모사실험한 결과이다.
도25는 제2 도전형 반도체층(140)의 두께 변화에 따른 동작전압의 변화를 모사실험한 결과이다.
도26은 본 발명의 일 실시형태에 따른 파장변화에 따른 반사율을 나타내는 그래프이다.
도27은 본 발명의 일 실시형태에 따른 입사각도에 따른 반사율을 나타내는 그래프이다.1 is a schematic plan view of a second conductive semiconductor layer of a semiconductor light emitting device according to an embodiment of the present invention as viewed from above.
FIG. 2 is a schematic cross-sectional view taken along line AA ′ of FIG. 1.
3 to 6 are cross-sectional views schematically showing a semiconductor light emitting device according to still another embodiment of the present invention.
FIG. 7 is a schematic plan view of a second conductive semiconductor layer of a semiconductor light emitting device according to another embodiment of the present invention, viewed from above. FIG.
FIG. 8 is a schematic cross-sectional view taken along line CC ′ of FIG. 7.
9 is a schematic cross-sectional view of a semiconductor light emitting device according to still another embodiment of the present invention.
10 to 19 are cross-sectional views of processes for describing a method of manufacturing a semiconductor light emitting device according to one embodiment of the present invention.
20 is a cross-sectional structure of a simulation test according to an embodiment of the present invention.
FIG. 21 is a simulation result of the improvement of light extraction efficiency according to the width of the upper surface located between the partition walls and the partition walls of the first conductivity type contact layer 160.
FIG. 22 illustrates a simulation result of current distribution according to a size of a second conductivity type electrode that may be formed on an upper surface of the second conductivity type semiconductor layer 140.
FIG. 23 illustrates simulation results of the forward voltage of the LED according to the size of the second conductive electrode that may be formed on the upper surface of the second conductive semiconductor layer 140.
24 is a result of a simulation of current distribution according to a change in thickness of the second conductivity-type semiconductor layer 140.
FIG. 25 is a result of a simulation experiment of a change in operating voltage according to a change in thickness of the second conductivity-type semiconductor layer 140.
26 is a graph showing reflectance according to a wavelength change according to an embodiment of the present invention.
27 is a graph showing reflectance according to an incident angle according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도1은 본 발명의 일 실시형태에 따른 반도체 발광소자의 제2 도전형 반도체층을 상부에서 바라본 개략적인 평면도이다. 또한, 도2는 도1을 기준으로 AA'라인으로 자른 개략적인 단면도이다. 도1 및 도2를 참조하면, 본 실시형태에 따른 반도체 발광소자(100)는 도전성 기판(110) 상에 제1 도전형 컨택층(160)이 형성되며, 제1 도전형 컨택층(160) 상에는 발광구조물, 즉, 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함하는 구조가 형성된다. 제1 도전형 컨택층(160)은 상기 도전성 기판(110)과 상기 제1 도전형 반도체층(120) 사이에 배치되고, 복수의 격벽부와 상기 격벽부 사이에 형성된 저면부를 구비하여 상기 저면부에서 반사된 광이 상기 격벽부에 의하여 상부로 유도되도록 형성될 수 있다. 또한, 본 실시형태에서는 도전성 기판(110)으로부터 연장되어 형성되며, 제1 도전형 컨택층(160), 제1 도전형 반도체층(120) 및 활성층(130)을 관통하여 상기 제2 도전형 반도체층(140)과 접속된 도전성 비아(v)를 를 포함한다. 도전형 컨택층(160)은 전기적으로 도전성 기판(110)과 분리되어 있으며, 이를 위하여 제1 도전형 컨택층(160)과 도전성 기판(110) 사이에는 절연체(150)가 개재될 수 있다.
1 is a schematic plan view of a second conductive semiconductor layer of a semiconductor light emitting device according to an embodiment of the present invention as viewed from above. 2 is a schematic cross-sectional view taken along line AA ′ of FIG. 1. 1 and 2, in the semiconductor light emitting device 100 according to the present embodiment, a first conductive contact layer 160 is formed on a conductive substrate 110, and a first conductive contact layer 160 is formed. On the light emitting structure, that is, a structure including the first conductive semiconductor layer 120, the active layer 130 and the second conductive semiconductor layer 140 is formed. The first conductive contact layer 160 is disposed between the conductive substrate 110 and the first conductive semiconductor layer 120, and includes a plurality of partitions and a bottom portion formed between the partitions. The light reflected from may be formed to be guided upward by the partition wall. In the present embodiment, the second conductive semiconductor is formed to extend from the conductive substrate 110 and penetrate the first conductive contact layer 160, the first conductive semiconductor layer 120, and the active layer 130. Conductive vias v connected with layer 140. The conductive contact layer 160 is electrically separated from the conductive substrate 110, and an insulator 150 may be interposed between the first conductive contact layer 160 and the conductive substrate 110.

본 실시 형태에서, 제1 및 제2 도전형 반도체층(120, 140)은 각각 p형 및 n형 반도체층이 될 수 있으며, AlGaInP계 반도체층으로 이루어질 수 있다. 따라서, 이에 제한되는 것은 아니지만, 본 실시 형태의 경우, 제1 및 제2 도전형은 각각 p형 및 n형 의미하는 것으로 이해될 수 있다. 제1 및 제2 도전형 반도체층(120, 140)은 AlxGayIn(1-x-y)P 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가질 수 있다. 제1 및 제2 도전형 반도체층(120, 140) 사이에 형성되는 활성층(130)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조로 이루어질 수 있다. 다중 양자우물 구조의 경우, 예컨대, AlGaInP/GaInP 구조가 사용될 수 있다.
In the present embodiment, the first and second conductivity-type semiconductor layers 120 and 140 may be p-type and n-type semiconductor layers, respectively, and may be formed of AlGaInP-based semiconductor layers. Therefore, the present invention is not limited thereto, but in the present embodiment, the first and second conductivity types may be understood to mean p-type and n-type, respectively. The first and second conductivity-type semiconductor layers 120 and 140 have an Al x Ga y In (1-xy) P composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. ) The active layer 130 formed between the first and second conductivity-type semiconductor layers 120 and 140 emits light having a predetermined energy by recombination of electrons and holes, and the quantum well layer and the quantum barrier layer alternate with each other. It may be made of a multi-quantum well (MQW) structure stacked. In the case of a multi-quantum well structure, for example, an AlGaInP / GaInP structure may be used.

제1 도전형 컨택층(160)은 활성층(130)에서 방출된 빛을 반도체 발광소자(100)의 상부, 즉, 제2 도전형 반도체층(140) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 도전형 반도체층(120)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 제1 도전형 컨택층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 제1 도전형 컨택층(160)은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 본 실시 형태에서 제1 도전형 컨택층(160)은 일부가 외부로 노출될 수 있으며, 도시된 것과 같이, 상기 노출 영역은 상기 발광구조물이 형성되지 않은 영역이 될 수 있다. 제1 도전형 컨택층(160)의 상기 노출 영역은 전기 신호를 인가하기 위한 전기연결부에 해당하며, 그 위에는 전극 패드(120a)가 형성될 수 있다. 이와 같이, 제1 도전형 컨택층(160)을 오믹 전극으로 사용하면, 비교적 넓은 면적에서 오믹접촉이 형성되기 때문에 좁은 면적에서만 오믹 접촉이 형성되어 동작 전압이 상승하는 종래 기술의 문제점을 해결할 수 있다.
The first conductive contact layer 160 may reflect the light emitted from the active layer 130 toward the upper portion of the semiconductor light emitting device 100, that is, the second conductive semiconductor layer 140. Furthermore, it is preferable to form an ohmic contact with the first conductivity type semiconductor layer 120. In consideration of this function, the first conductivity type contact layer 160 may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or the like. In this case, although not shown in detail, the first conductivity type contact layer 160 may be adopted in two or more layers to improve reflection efficiency. As a specific example, Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. Ir / Au, Pt / Ag, Pt / Al, Ni / Ag / Pt, etc. are mentioned. In the present embodiment, a portion of the first conductivity type contact layer 160 may be exposed to the outside, and as shown, the exposed area may be an area where the light emitting structure is not formed. The exposed region of the first conductivity type contact layer 160 corresponds to an electrical connection part for applying an electrical signal, and an electrode pad 120a may be formed thereon. As such, when the first conductivity type contact layer 160 is used as an ohmic electrode, since the ohmic contact is formed in a relatively large area, the ohmic contact is formed only in a small area, thereby solving the problem of the related art. .

도전성 기판(110)은 레이저 리프트 오프 등의 공정에서 상기 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 하나 이상을 포함하는 물질, 예컨대, Si에 Al이 도핑된 형태의 물질로 이루어질 수 있다. 이 경우, 선택된 물질에 따라, 도전성 기판(110)은 도금 또는 본딩 접합 등의 방법으로 형성될 수 있을 것이다. 본 실시 형태의 경우, 도전성 기판(110)은 제2 도전형 반도체층(140)과 전기적으로 연결되며, 이에 따라, 도전성 기판(110)을 통하여 제2 도전형 반도체층(140)에 전기 신호가 인가될 수 있다. 이를 위하여, 도 2 내지 6에 도시된 것과 같이, 도전성 기판(110)으로부터 연장되어 제2 도전형 반도체층(140)과 접속된 도전성 비아(v)가 구비될 필요가 있다.
The conductive substrate 110 serves as a support for supporting the light emitting structure in a process such as laser lift-off, and includes a material including at least one of Au, Ni, Al, Cu, W, Si, Se, and GaAs. , Si may be formed of a material doped with Al. In this case, depending on the selected material, the conductive substrate 110 may be formed by a method such as plating or bonding bonding. In the present embodiment, the conductive substrate 110 is electrically connected to the second conductive semiconductor layer 140, and accordingly, an electrical signal is transmitted to the second conductive semiconductor layer 140 through the conductive substrate 110. Can be applied. 2 to 6, a conductive via v extending from the conductive substrate 110 and connected to the second conductive semiconductor layer 140 needs to be provided.

도전성 비아(v)는 제2 도전형 반도체층(140)과 접속되며, 접촉 저항이 낮아지도록 개수, 형상, 피치, 제2 도전형 반도체층(140)과의 접촉 면적 등이 적절히 조절될 수 있다. 본 실시 형태의 경우, 도전성 비아(v)는 제2 도전형 반도체층(140)과 그 내부에서 접속되어 있으나, 실시 형태에 따라, 도전성 비아(v)는 제2 도전형 반도체층(140)의 표면과 접속되도록 형성될 수도 있을 것이다. 도전성 비아(v)는 활성층(130), 제1 도전형 반도체층(120) 및 제1 도전형 컨택층(160)과는 전기적으로 분리될 필요가 있으므로, 도전성 비아(v)과 이들 사이에는 절연체(150)가 형성된다. 절연체(150)는 전기 절연성을 갖는 물체라면 어느 것이나 채용 가능하지만, 빛을 최소한으로 흡수하는 것이 바람직하므로, 예컨대, SiO2, SiOxNy, SixNy 등의 실리콘 산화물, 실리콘 질화물을 이용할 수 있을 것이다.
The conductive vias v are connected to the second conductive semiconductor layer 140, and the number, shape, pitch, and contact area with the second conductive semiconductor layer 140 may be appropriately adjusted to reduce contact resistance. . In the present embodiment, the conductive via v is connected to the second conductive semiconductor layer 140 therein, but according to the embodiment, the conductive via v is formed of the second conductive semiconductor layer 140. It may be formed to be in contact with the surface. Since the conductive via v needs to be electrically separated from the active layer 130, the first conductive semiconductor layer 120 and the first conductive contact layer 160, the conductive via v and an insulator therebetween. 150 is formed. The insulator 150 may be any object having electrical insulation, but it is preferable to absorb light to a minimum, so that silicon oxide such as SiO 2 , SiO x N y , Si x N y , or silicon nitride may be used. Could be.

상술한 바와 같이, 본 실시 형태의 경우, 도전성 기판(110)이 도전성 비아(v)에 의하여 제2 도전형 반도체층(140)과 연결되며, 제2 도전형 반도체층(140) 상면에 따로 전극을 형성할 필요가 없다. 이에 따라, 제2 도전형 반도체층(140) 상면으로 방출되는 빛의 양이 증가될 수 있다. 이 경우, 활성층(130)의 일부에 도전성 비아(v)가 형성되어 발광 영역이 줄어들기는 하지만, 제2 도전형 반도체층(140) 상면의 전극이 없어짐으로써 얻을 수 있는 광 추출 효율 향상 효과가 더 크다고 할 수 있다. 한편, 본 실시 형태에 따른 반도체 발광소자(100)는 제2 도전형 반도체층(140) 상면에 전극이 배치되지 않음에 따라 전체적인 전극의 배치가 수직 전극 구조보다는 수평 전극 구조와 유사하다고 볼 수 있지만, 제2 도전형 반도체층(140) 내부에 형성된 도전성 비아(v)에 의하여 전류 분산 효과가 충분히 보장될 수 있다.
As described above, in the present embodiment, the conductive substrate 110 is connected to the second conductivity-type semiconductor layer 140 by the conductive via (v), and the electrode is separately formed on the upper surface of the second conductivity-type semiconductor layer 140. There is no need to form Accordingly, the amount of light emitted to the upper surface of the second conductivity-type semiconductor layer 140 may be increased. In this case, although a conductive via (v) is formed in a part of the active layer 130 to reduce the light emitting area, the light extraction efficiency improvement effect obtained by eliminating the electrode on the upper surface of the second conductive semiconductor layer 140 is further improved. It can be said to be large. On the other hand, in the semiconductor light emitting device 100 according to the present embodiment, since the electrode is not disposed on the upper surface of the second conductivity-type semiconductor layer 140, the overall electrode arrangement may be considered to be similar to the horizontal electrode structure rather than the vertical electrode structure. The current dispersion effect may be sufficiently secured by the conductive vias v formed in the second conductive semiconductor layer 140.

제1 도전형 컨택층(160)은 도전성 기판(110)과 제1 도전형 반도체층(120) 사이에 형성된 복수의 격벽부와 상기 격벽부 사이에 형성된 저면부를 갖는 형태로 형성될 수 있다. 제1 도전형 컨택층(160)이 이와 같은 구조를 가지는 경우, 활성층(130)으로부터 도전성 기판(110)을 향해 방출된 빛이, 제1 도전형 컨택층(160)의 저면부에서 반사되어 칩의 상부인 제2 도전형 반도체층(140) 쪽으로 효과적으로 유도되므로 높은 광 추출 효율을 얻을 수 있다. 도2에 도시된 바와 같이, 제1 도전형 컨택층(160)의 격벽은 활성층(130)에서 저면으로 방출된 광을 상부로 반사할 수 있도록 경사진 형태를 가질 수 있고, 격벽과 격벽 사이에는 별도의 상면을 포함할 수 있다. 또한, 제1 도전형 컨택층(160)은 격벽과 격벽 사이에 별도의 상면을 포함하지 않고, 두 개의 격벽이 한쌍을 이루어 저면을 사이에 두고 복수 개 연결된 형태로 형성될 수 있다.
The first conductive contact layer 160 may be formed to have a plurality of partitions formed between the conductive substrate 110 and the first conductive semiconductor layer 120 and a bottom portion formed between the partitions. When the first conductivity type contact layer 160 has such a structure, the light emitted from the active layer 130 toward the conductive substrate 110 is reflected by the bottom of the first conductivity type contact layer 160 to form a chip. Since it is effectively guided toward the second conductivity-type semiconductor layer 140, which is the upper portion of, high light extraction efficiency may be obtained. As shown in FIG. 2, the barrier rib of the first conductivity-type contact layer 160 may have an inclined shape so as to reflect the light emitted from the active layer 130 to the bottom to an upper side, and between the barrier rib and the barrier rib. It may include a separate top surface. In addition, the first conductive contact layer 160 may not include a separate upper surface between the partition wall and the partition wall, and may be formed in a form in which two partition walls are connected in pairs with a bottom surface interposed therebetween.

도전성 비아(v)는 도전성 기판(110)과 연장되어 제1 도전형 반도체층(120)에 형성된 제1 영역(v1)과, 상기 제1 영역(v1)에서 연장되어 상기 활성층(130) 및 상기 제2 도전형 반도체층(140)에 형성되고 상기 제1 영역(v1)보다 작거나 같은 직경을 같는 제2 영역(v2)으로 이루어질 수 있다. 본 실시형태에서, 도전성 비아(v)는 제2 도전형 반도체층(140)과 접속되며, 제1 영역(v1) 및 제2 영역(v2)은 제2 도전형 반도체층(140)에 가까운 영역의 직경이 더 좁아지는 형태로 형성될 수 있다. 제1 도전형 컨택층(160)은 저면부로부터 제1 영역(v1) 표면의 일부를 덮도록 연장될 수 있다. 이 경우, 도전성 비아(v)와 제1 도전형 컨택층(160) 사이의 저면에서 반사된 광이 도전성 비아(v)의 제1 영역(v1)을 통해 반사되어 상부로 유도될 수 있다. 제1 도전형 컨택층(160)은 제1 도전형 반도체층(120)과 전기적으로 연결되도록 형성되므로, 제1 도전형 컨택층(160)은 제2 도전형 반도체층(140)과 전기적으로 분리되어야 한다. 이를 위하여, 제1 도전형 컨택층(160)은 도전성 비아(v)의 제1 영역(v1)또는 그 일부에만 형성될 수 있고, 도전성 비아의 제2 영역(v2)까지 연장될 수 없다.
The conductive via v extends from the conductive substrate 110 to the first region v1 formed in the first conductive semiconductor layer 120, and extends from the first region v1 to the active layer 130 and the The second conductive semiconductor layer 140 may be formed of a second region v2 having a diameter smaller than or equal to the first region v1. In the present embodiment, the conductive via v is connected to the second conductive semiconductor layer 140, and the first region v1 and the second region v2 are regions close to the second conductive semiconductor layer 140. It can be formed in the form that the diameter of the narrower. The first conductive contact layer 160 may extend from the bottom portion to cover a portion of the surface of the first region v1. In this case, the light reflected from the bottom between the conductive via v and the first conductive contact layer 160 may be reflected through the first region v1 of the conductive via v to be led upward. Since the first conductive contact layer 160 is formed to be electrically connected to the first conductive semiconductor layer 120, the first conductive contact layer 160 is electrically separated from the second conductive semiconductor layer 140. Should be. To this end, the first conductivity-type contact layer 160 may be formed only in the first region v1 or a portion of the conductive via v, and may not extend to the second region v2 of the conductive via.

도3 내지 도6은 본 발명의 또 다른 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도이다. 도3을 참조하면, 제1 도전형 컨택층(160)은 복수의 격벽부와 상기 격벽부 사이에 형성된 저면부를 구비하며, 도2의 실시형태와 비교할 때, 제1 도전형 컨택층(160)을 구성하는 격벽의 경사도에서 차이가 존재한다. 이 경우, 활성층(130)으로부터 임의의 각도로 입사된 광을 저면을 통해 반사시켜 상부로 유도하여 발광 효율을 높일 수 있다. 또한, 격벽은 도전성 기판(110)에 대하여 경사진 형태로 형성될 수 있다. 본 실시형태에서, 도전성 비아의 제1 영역(v1) 및 제2 영역(v2)은 직경이 동일하고, 제1 영역(v1)에 제1 도전형 컨택층(160)을 형성하고 있지 않다. 그러나 본 실시형태에서도, 제1 도전형 컨택층(160)은 저면부로부터 제1 영역(v1) 또는 제1 영역(v1)의 일부까지 연장될 수 있다.
3 to 6 are cross-sectional views schematically showing a semiconductor light emitting device according to still another embodiment of the present invention. Referring to FIG. 3, the first conductivity-type contact layer 160 includes a plurality of partitions and a bottom portion formed between the partitions, and compared with the embodiment of FIG. 2, the first conductivity-type contact layer 160. There is a difference in the inclination of the partition wall constituting. In this case, the light incident from the active layer 130 at an angle may be reflected through the bottom to guide the light upwards to increase the luminous efficiency. In addition, the partition wall may be formed in an inclined form with respect to the conductive substrate 110. In the present embodiment, the first region v1 and the second region v2 of the conductive via have the same diameter and do not form the first conductive type contact layer 160 in the first region v1. However, in the present embodiment, the first conductivity type contact layer 160 may extend from the bottom portion to the first region v1 or a part of the first region v1.

도4는 본 발명의 또 다른 실시형태에 따른 반도체 발광소자를 개략적으로 나타내는 단면도로, 도전성 비아(v)의 제1 영역(v1) 및 제2 영역(v2)의 직경이 다를 수 있다. 제1 영역(v1)은 제2 영역(v2)보다 더 넓은 직경을 가질 수 있고, 제1 영역(v1) 내에서도 직경이 서로 다른 영역을 포함할 수 있다. 또한, 제1 영역(v1)의 일부까지 제1 도전형 컨택층(160)이 연장되어 반사면을 형성할 수 있다.
FIG. 4 is a cross-sectional view schematically illustrating a semiconductor light emitting device according to another embodiment of the present invention, in which diameters of the first region v1 and the second region v2 of the conductive via v may be different. The first region v1 may have a larger diameter than the second region v2, and may include regions having different diameters within the first region v1. In addition, the first conductive contact layer 160 may extend to a part of the first region v1 to form a reflective surface.

도5는 도4의 변형된 실시 형태를 개략적으로 나타내는 단면도이다. 제1 도전형 컨택층(160)의 격벽, 도전성 비아(v)의 제1 영역(v1) 및 제2 영역(v2)은 경사진 구조로 형성될 수 있다. 제1 영역(v1)은 서로 다른 직경을 가지는 둘 이상의 영역으로 구분될 수 있고, 제1 영역(v1)의 일부에 제1 도전형 컨택층(160)이 연장될 수 있다.
5 is a cross-sectional view schematically showing a modified embodiment of FIG. The barrier rib of the first conductive contact layer 160, the first region v1 and the second region v2 of the conductive via v may be formed to have an inclined structure. The first region v1 may be divided into two or more regions having different diameters, and the first conductive contact layer 160 may extend to a portion of the first region v1.

도6은 도1을 기준으로 BB'라인으로 자른 개략적인 단면도이다. 도6의 반도체 발광 소자에서는 도전성 비아(v)가 개시되어 있지 않으며, 복수의 격벽 및 저면을 갖는 제1 도전형 컨택층(160)이 개시되어 있다. 앞서 설명한 바와 같이, 활성층(130)으로부터 도전성 기판(110)의 방향으로 방출된 빛이 제1 도전형 컨택층(160)의 저면에서 반사되어 격벽을 통해 상부로 유도될 수 있다. 상부로 유도된 빛을 보다 효율적으로 방출시키기 위하여, 제2 도전형 반도체층(140) 상면에는 요철구조(170)를 형성할 수 있다.
FIG. 6 is a schematic cross-sectional view taken along the line BB ′ based on FIG. 1. FIG. In the semiconductor light emitting device of FIG. 6, the conductive via v is not disclosed, and the first conductive contact layer 160 having a plurality of barrier ribs and a bottom surface is disclosed. As described above, light emitted from the active layer 130 in the direction of the conductive substrate 110 may be reflected from the bottom surface of the first conductive contact layer 160 to be guided upward through the partition wall. In order to more efficiently emit the light guided upward, the uneven structure 170 may be formed on an upper surface of the second conductivity-type semiconductor layer 140.

도7은 본 발명의 또다른 실시형태에 따른 반도체 발광 소자의 제2 도전형 반도체층을 상부에서 바라본 개략적인 평면도이다. 또한 도8은 도7을 기준으로 CC'라인으로 자른 개략적인 단면도이다. 도7 및 도8을 참조하면, 본 실시형태에 따른 반도체 발광소자(200)는 도전성 기판(210) 상에 제1 도전형 컨택층(260)이 형성되며, 제1 도전형 컨택층(260) 상에는 발광구조물, 즉, 제1 도전형 반도체층(220), 활성층(230) 및 제2 도전형 반도체층(240)을 포함하는 구조가 형성된다. 제1 도전형 컨택층(260)은 상기 도전성 기판(210)과 제1 도전형 반도체층(220) 사이에 배치되고, 제1 도전형 컨택층(260)의 일부가 투광성과 전기전도성을 갖는 물질로 이루어진 저굴절층(263) 및 금속층(262)이 적층된 구조를 구비하는 무지향성 반사기로 이루어질 수 있다. 무지향성 반사기는 높은 반사율을 가짐으로써 활성층(230)에서 방출된 빛이 흡수되어 소멸되는 것을 최소화하기 위한 것이며, 저굴절층(263)과 금속층(262)이 적층된 구조를 갖는다. 추가적으로 부가될 수 있는 구성으로서, 무지향성 반사기의 저굴절층(263) 상면에는 와이어 본딩 등에 이용되기 위한 본딩 패드가 구비될 수 있다.
7 is a schematic plan view of a second conductive semiconductor layer of a semiconductor light emitting device according to still another embodiment of the present invention as viewed from the top. 8 is a schematic cross-sectional view taken along line CC ′ of FIG. 7. 7 and 8, in the semiconductor light emitting device 200 according to the present embodiment, a first conductive contact layer 260 is formed on a conductive substrate 210, and a first conductive contact layer 260 is formed. On the light emitting structure, that is, a structure including the first conductive semiconductor layer 220, the active layer 230 and the second conductive semiconductor layer 240 is formed. The first conductive contact layer 260 is disposed between the conductive substrate 210 and the first conductive semiconductor layer 220, and a part of the first conductive contact layer 260 has a light transmissive property and an electrical conductivity. The low refractive index layer 263 and the metal layer 262 may be made of a non-directional reflector having a stacked structure. The omnidirectional reflector has a high reflectance to minimize the absorption and disappearance of the light emitted from the active layer 230, and has a structure in which the low refractive index layer 263 and the metal layer 262 are stacked. As an additional configuration, a bonding pad may be provided on the upper surface of the low refractive layer 263 of the non-directional reflector.

무지향성 반사기(Omnidirectional reflector)는 활성층(130)으로부터 방출된 빛에 대하여 반사율이 높아 광 추출 효율의 향상에 기여할 수 있다. 상술한 바와 같이, 무지향성 반사기는 저굴절층(263)과 금속층(262)을 구비하여 구성되며, 저굴절층(263)은 투광성과 전기전도성을 갖는 물질로 이루어진다. 이러한 물질로서 바람직하게 투명 전도성 산화물(TCO)을 사용할 수 있으며, ITO, CIO, ZnO 등이 이에 해당한다. 이 경우, 무지향성 반사기 구조가 구현되기 위하여, 저굴절층(263)의 두께는 활성층(230)에서 방출된 빛의 파장의 1/(4n)에 비례하는 것이 바람직하며, 여기서, 상기 n은 저굴절층(263)의 굴절률에 해당한다. 이러한 두께 조건을 충족함으로써 무지향성 반사기는 해당 소자, 구체적으로, 발광구조물 중 활성층(230)에서 방출된 빛에 대하여 반사율이 극대화될 수 있다. 무지향성 반사기를 구성하는 금속층(262)은 저굴절층(263)과 접촉되도록 그 아래에 형성되며, 소멸 계수(extinction coefficient)가 높은 물질, 예컨대, Ag, Al, Au 등의 물질을 포함할 수 있다.
The omnidirectional reflector may have a high reflectance with respect to light emitted from the active layer 130, thereby contributing to the improvement of light extraction efficiency. As described above, the non-directional reflector includes a low refractive index layer 263 and a metal layer 262, and the low refractive index layer 263 is made of a material having transparency and electrical conductivity. As such a material, a transparent conductive oxide (TCO) may be preferably used, and ITO, CIO, ZnO, and the like correspond to this. In this case, in order to realize the non-directional reflector structure, the thickness of the low refractive layer 263 is preferably proportional to 1 / (4n) of the wavelength of the light emitted from the active layer 230, where n is low. It corresponds to the refractive index of the refractive layer 263. By satisfying the thickness condition, the omni-directional reflector may maximize the reflectance of light emitted from the active layer 230 of the device, specifically, the light emitting structure. The metal layer 262 constituting the non-directional reflector is formed under the contact with the low refractive index layer 263 and may include a material having a high extinction coefficient, for example, Ag, Al, Au, or the like. have.

도8을 참조하면, 무지향성 반사기를 포함하는 제1 도전형 컨택트층(260)이 도전성 비아(v) 제1 영역(v1)의 일부와 제1 도전형 반도체층(220) 및 도전성 기판 (210) 사이에 형성되어 있으나, 도전성 비아의 제1 영역(v1)을 제외한 영역에만 형성될 수 있다. 또한, 앞선 실시형태에서와 같이, 제1 도전형 컨택층(260)이 복수의 격벽부와 격벽부 사이에 형성된 저면부를 구비한 형태에서도 적용 가능하다. 도9는 도8의 실시형태에 대한 변형예로, 도전성 비아(v)는 앞서 설명한 바와 같이 도전성 기판(210)으로부터 수직한 형태로 형성되거나, 일정한 경사도를 갖는 형태로 형성될 수 있다.
Referring to FIG. 8, a first conductive contact layer 260 including an omnidirectional reflector may include a portion of the conductive via (v) first region v1, a first conductive semiconductor layer 220, and a conductive substrate 210. Formed between the first and second regions, except for the first region v1 of the conductive via. In addition, as in the foregoing embodiment, the first conductive contact layer 260 is also applicable to a form having a bottom portion formed between the plurality of partition walls and the partition walls. FIG. 9 is a modification to the embodiment of FIG. 8, wherein the conductive via v may be formed vertically from the conductive substrate 210 as described above, or may have a shape having a predetermined inclination.

본 발명의 실시형태에 따른 반도체 발광소자에서, 제1 도전형 컨택층(160,260) 및 제1 도전형 반도체층(120,220) 사이에는 반사금속층을 더 포함할 수 있다. 반사금속층은 활성층(130,230)에서 방출된 빛을 반도체 발광소자(100, 200)의 상부, 즉, 제2 도전형 반도체층(140,240) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제1 도전형 반도체층(120,220)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 반사금속층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 반사금속층은 2층 이상의 구조로 채용되어 반사 효율을 향상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 다만, 반사금속층은 본 실시 형태에서 반드시 요구되는 구성은 아니며, 경우에 따라, 사용되지 않을 수 있다. 이 경우에는 제1 도전형 반도체층(120, 220)과 도전성 기판(110, 210)이 도전성 접합층 등을 매개로 접합될 수 있다.
In the semiconductor light emitting device according to the embodiment of the present invention, a reflective metal layer may be further included between the first conductive contact layer 160 and 260 and the first conductive semiconductor layer 120 and 220. The reflective metal layer may function to reflect the light emitted from the active layers 130 and 230 toward the top of the semiconductor light emitting devices 100 and 200, that is, the second conductive semiconductor layers 140 and 240. It is preferable to make an ohmic contact with the type semiconductor layers 120 and 220. In consideration of this function, the reflective metal layer may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or the like. In this case, the reflective metal layer may have a structure of two or more layers to improve reflection efficiency. As a specific example, Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. Ir / Au, Pt / Ag, Pt / Al, Ni / Ag / Pt, etc. are mentioned. However, the reflective metal layer is not necessarily required in the present embodiment, and in some cases, may not be used. In this case, the first conductive semiconductor layers 120 and 220 and the conductive substrates 110 and 210 may be bonded through a conductive bonding layer or the like.

도 10 내지 17은 본 발명의 일 실시 형태에 따른 반도체 발광소자의 제조방법을 설명하기 위한 공정별 단면도이다. 구체적으로, 도 5에서 설명한 구조를 갖는 반도체 발광소자의 제조방법에 해당한다.
10 to 17 are cross-sectional views of processes for describing a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention. Specifically, the method corresponds to a method of manufacturing a semiconductor light emitting device having the structure described with reference to FIG. 5.

우선, 도 10에 도시된 것과 같이, 반도체 성장용 기판(10) 위에 제2 도전형 반도체층(140), 활성층(130) 및 제1 도전형 반도체층(110)을 MOCVD, MBE, HVPE 등과 같은 반도체층 성장 공정을 이용하여 순차적으로 성장시켜 발광구조물을 형성한다. 이 경우, 상술한 바와 같이, 발광구조물은 제2 도전형 반도체층(140), 활성층(130) 및 제1 도전형 반도체층(120)을 포함하며, 상기 반도체 성장용 기판(10)과 제2 도전형 반도체층(140) 사이에는 버퍼층이 더 포함될 수 있다.
First, as shown in FIG. 10, the second conductive semiconductor layer 140, the active layer 130, and the first conductive semiconductor layer 110 are disposed on the semiconductor growth substrate 10 such as MOCVD, MBE, HVPE, or the like. A light emitting structure is formed by sequentially growing using a semiconductor layer growth process. In this case, as described above, the light emitting structure includes the second conductive semiconductor layer 140, the active layer 130, and the first conductive semiconductor layer 120, and the semiconductor growth substrate 10 and the second semiconductor layer 120. A buffer layer may be further included between the conductive semiconductor layers 140.

다음으로, 도 11에 도시된 바와 같이, 제1 도전형 반도체층(120)에 홈을 형성한다. 상기 홈의 일부는 후속 공정에서 도전성 물질을 충진하여 제2 도전형 반도체층(140)과 연결되는 도전성 비아(v)를 형성하기 위한 것이고, 또 다른 일부는 활성층에서 방출된 광을 효율적으로 반사시키는 구조를 형성하기 위한 것이다. 본 실시형태의 경우 식각면은 일정한 경사를 갖도록 형성되어 있으나, 기판과 수직인 형태로도 형성될 수 있고, 상기 식각면의 일부는 후속 공정에서 제1 도전형 컨택층(160)의 격벽을 이룬다. 한편, 도 11의 홈 형성 공정은, 당 기술 분야에서 공지된 식각 공정, 예컨대, ICP-RIE 등을 이용하여 실행될 수 있다.
Next, as shown in FIG. 11, a groove is formed in the first conductivity type semiconductor layer 120. A portion of the groove is filled with a conductive material in a subsequent process to form conductive vias (v) connected to the second conductive semiconductor layer 140, and another portion of the grooves efficiently reflects light emitted from the active layer. It is for forming a structure. In the present embodiment, the etching surface is formed to have a predetermined inclination, but may also be formed perpendicular to the substrate, and a portion of the etching surface forms a partition of the first conductive type contact layer 160 in a subsequent process. . Meanwhile, the groove forming process of FIG. 11 may be performed using an etching process known in the art, for example, ICP-RIE.

다음으로, 도 12에 도시된 바와 같이, 상기 홈의 일부는 도전성 비아를 형성하기 위하여, 활성층(130) 및 제2 도전형 반도체층(140)을 관통하도록 추가적인 식각공정이 이루어진다. 이러한 공정을 통해 상기 홈은 후속 공정에서 도전성 물질을 충진하여 제2 도전형 반도체층(140)과 연결되는 도전성 비아를 형성한다. 추가적인 식각 영역은 제1 도전형 반도체층(120) 및 활성층(130)을 관통하며, 제2 도전형 반도체층(140)의 일부가 노출되는 형상을 갖는다. 도전성 비아를 형성하기 위한 추가적인 식각공정 후, SiOxNy, SixNy 등과 같은 물질을 증착시켜 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)의 노출된 면을 덮도록 절연체를 형성한다.
Next, as shown in FIG. 12, a portion of the groove is further etched to penetrate the active layer 130 and the second conductive semiconductor layer 140 to form conductive vias. Through this process, the groove is filled with a conductive material in a subsequent process to form conductive vias connected to the second conductive semiconductor layer 140. The additional etching region penetrates the first conductive semiconductor layer 120 and the active layer 130 and has a shape in which a portion of the second conductive semiconductor layer 140 is exposed. After the additional etching process for forming the conductive via, a material such as SiO x N y , Si x N y is deposited to deposit the first conductive semiconductor layer 120, the active layer 130, and the second conductive semiconductor layer 140. An insulator is formed to cover the exposed side of the.

다음으로, 도 13에 도시된 바와 같이, 도전성 비아(v)를 형성하기 위한 홈의 일부 영역을 제외한 영역의 절연체를 제거한다. 이러한 공정은 습식각 또는 건식각을 통해 이루어질 수 있다. 도전성 비아(v)를 형성하기 위한 추가 에칭 공정에 의해 생성된 홈은 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140) 내에 형성되므로, 이 영역에 제1 도전형 컨택층(160)이 형성될 경우 단락이 일어날 수 있다. 이를 방지하기 위하여, 추가 에칭 공정에 의해 생성된 홈 영역에는 절연체를 제거하지 않을 수 있다. 제거되지 않는 절연체의 영역은 제1 도전형 반도체층(120)과 제2 도전형 반도체층(140)을 전기적으로 분리하는 범위 내에서 변경 가능하다.
Next, as shown in FIG. 13, the insulator in the region except for the partial region of the groove for forming the conductive via v is removed. This process may be accomplished by wet or dry etching. The grooves generated by the additional etching process for forming the conductive vias v are formed in the first conductive semiconductor layer 120, the active layer 130, and the second conductive semiconductor layer 140, so that the grooves are formed in this region. When the first conductive contact layer 160 is formed, a short circuit may occur. To prevent this, the insulator may not be removed in the groove region created by the additional etching process. The region of the insulator that is not removed may be changed within a range in which the first conductive semiconductor layer 120 and the second conductive semiconductor layer 140 are electrically separated.

도전성 비아(v)를 통해 후속 공정에서 도전성 기판(110)과 제2 도전형 반도체층(140)이 전기적으로 연결될 수 있도록, 일부 영역에 절연체를 제거하고 제2 도전형 전극 역할을 하는 별도의 금속을 개재시킬 수 있다. 이러한 금속은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다. 또한, 본 실시형태와는 달리, 후속 공정에서 도전성 기판(110)과 제2 도전형 반도체층(140)의 전기적 접촉을 위하여, 제2 도전형 반도체층(140)의 식각면의 절연체를 제거한 후에, 도전성 비아(v)를 통해 직접 도전성 기판(110)과 연결되도록 할 수 있다.
A separate metal that removes an insulator and serves as a second conductive electrode so that the conductive substrate 110 and the second conductive semiconductor layer 140 can be electrically connected in a subsequent process through the conductive via (v). Can be interposed. The metal may be made of a material including any one of Au, Ni, Al, Cu, W, Si, Se, and GaAs, and may be appropriately formed by a process such as plating, sputtering, and deposition. In addition, unlike the present embodiment, in order to make electrical contact between the conductive substrate 110 and the second conductive semiconductor layer 140 in a subsequent process, the insulator of the etching surface of the second conductive semiconductor layer 140 is removed. In some embodiments, the conductive via 110 may be directly connected to the conductive substrate 110 through the conductive via v.

다음으로, 도14에 도시된 바와 같이, 제1 도전형 반도체층(120)의 식각면, 절연체 및 전극의 전면에 제1 도전형 컨택층(160)을 형성한다. 제1 도전형 컨택층(160)은 광 반사 기능과 제1 도전형 반도체층(120)과 오믹 컨택 기능을 고려하여 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함하도록 형성할 수 있으며, 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용할 수 있다. 또한, 단일지향성 반사기 구조를 형성하기 위하여, ITO와 같이 투광성과 전기전도성을 갖는 물질과 Ti/Ag/Ni/Ti/Au로 이루어진 금속층을 차례로 증착시킬 수 있으며, P 전극과의 용이한 오믹 접촉을 위해 Ti/Au/Ti로 이루어진 PIM(P Interconnection metal)을 추가로 증착시킬 수 있다.
Next, as shown in FIG. 14, the first conductive contact layer 160 is formed on the etched surface, the insulator, and the front surface of the first conductive semiconductor layer 120. The first conductivity type contact layer 160 may include Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, in consideration of the light reflection function and the ohmic contact function with the first conductivity type semiconductor layer 120. It may be formed to include a material such as Au, and may be suitably used a process such as sputtering or vapor deposition known in the art. In addition, in order to form a unidirectional reflector structure, a light-transmitting material such as ITO and a metal layer made of Ti / Ag / Ni / Ti / Au may be sequentially deposited, and easy ohmic contact with the P electrode may be provided. In order to do this, a P Interconnection metal (PIM) made of Ti / Au / Ti may be further deposited.

다음으로, 도15에 도시된 바와 같이, 제1 도전형 반도체층(120), 활성층(130), 제2 도전형 반도체층(140)을 관통하여 절연물질을 증착한 부분 및 전극에 증착된 제1 도전형 컨택층(160)을 제거하고, 도16에 도시된 바와 같이 그 상면에 절연층(150)을 형성한다. 상기 절연층(150)은 제1 도전형 컨택층(160)과 후속 공정에 의해 생성되는 도전성 기판(110) 사이의 단락을 방지한다. 절연층(150)은 앞서 설명한 절연체와 마찬가지로, SiO2, SiOxNy, SixNy 등과 같은 물질을 증착시켜 형성할 수 있다. 다음으로, 도17에 도시된 바와 같이, 제2 도전형 반도체층(140)과의 전기적 접속을 위하여 전극이 형성된 부분에 증착된 절연체를 제거한다.
Next, as shown in FIG. 15, the portion of the insulating material deposited through the first conductive semiconductor layer 120, the active layer 130, and the second conductive semiconductor layer 140 and the electrode deposited on the electrode may be formed. The first conductive contact layer 160 is removed, and an insulating layer 150 is formed on the upper surface thereof, as shown in FIG. The insulating layer 150 prevents a short circuit between the first conductive contact layer 160 and the conductive substrate 110 generated by a subsequent process. Like the insulator described above, the insulating layer 150 may be formed by depositing a material such as SiO 2 , SiO x N y , Si x N y, or the like. Next, as shown in FIG. 17, the insulator deposited on the portion where the electrode is formed for the electrical connection with the second conductivity-type semiconductor layer 140 is removed.

다음으로, 도18에 도시된 바와 같이, 상기 홈 내부와 절연층(150) 상에 도전 물질을 형성하여 도전성 비아(v) 및 도전성 기판(110)을 형성한다. 도전성 기판(110)은 제2 도전형 반도체층(140)과 접속되는 도전성 비아(v)와 연결된 구조가 된다. 도전성 기판(110)은 Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질로 이루어질 수 있으며, 도금, 스퍼터링, 증착 등의 공정으로 적절히 형성될 수 있다. 이 경우, 도전성 비아(v)와 도전성 기판(110)을 동일한 물질로 형성할 수 있으나, 경우에 따라, 도전성 비아(v)는 도전성 기판(110)과 다른 물질로 이루어져 서로 별도의 공정으로 형성될 수도 있다. 예컨대, 도전성 비아(v)를 증착 공정으로 형성한 후, 도전성 기판(110)은 미리 형성되어 발광구조물에 본딩될 수 있을 것이다.
Next, as shown in FIG. 18, a conductive material is formed on the inside of the groove and the insulating layer 150 to form a conductive via v and a conductive substrate 110. The conductive substrate 110 has a structure connected to the conductive via v connected to the second conductive semiconductor layer 140. The conductive substrate 110 may be made of a material including any one of Au, Ni, Al, Cu, W, Si, Se, and GaAs, and may be appropriately formed by a process such as plating, sputtering, and deposition. In this case, the conductive via v and the conductive substrate 110 may be formed of the same material, but in some cases, the conductive via v may be formed of a different material from the conductive substrate 110 to be formed by separate processes. It may be. For example, after the conductive via v is formed by a deposition process, the conductive substrate 110 may be previously formed and bonded to the light emitting structure.

다음으로, 도19에 도시된 바와 같이, 반도체 성장용 기판(10)을 제거한다. 이 경우, 반도체 성장용 기판(10)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있다. 도 17는 반도체 성장용 기판(10)이 제거된 상태로서, 도 18과 비교하여 180°회전시켜 도시하였다. 본 실시형태에서, 제1 도전형 컨택층(160)은 제1 도전형 반도체층(120)과 전기적으로 연결되도록 형성되어, 제1 도전형 전극(120a)을 형성할 수 있다.
Next, as shown in FIG. 19, the semiconductor growth substrate 10 is removed. In this case, the semiconductor growth substrate 10 may be removed using a process such as laser lift off or chemical lift off. FIG. 17 illustrates a state in which the semiconductor growth substrate 10 is removed and is rotated 180 ° as compared to FIG. 18. In the present embodiment, the first conductivity type contact layer 160 may be formed to be electrically connected to the first conductivity type semiconductor layer 120 to form the first conductivity type electrode 120a.

도20은 복수의 격벽부와 저면부를 가지는 본 발명의 일 실시형태에 따른 모사실험의 단면 구조이다. 본 발명의 일 실시형태에 따른 격벽구조를 포함하지 않는 경우, 광 추출 효율이 11.5%로 나타난 데 반해, 본 발명의 일 실시형태에 따른 광 추출 효율은 14%로 증가하여, 광 추출 효율이 약 21% 증가하는 개선된 효과를 얻을 수 있다.
20 is a cross-sectional structure of a simulation test according to one embodiment of the present invention having a plurality of partition walls and a bottom face. When the partition structure according to one embodiment of the present invention is not included, the light extraction efficiency is shown to be 11.5%, while the light extraction efficiency according to the embodiment of the present invention is increased to 14%, so that the light extraction efficiency is weak. An improved effect of up to 21% is achieved.

도 21은 제1 도전형 컨택층(160)의 격벽과 격벽 사이에 위치하는 상부면의 폭에 따른 광추출 효율의 개선정도를 모사 실험한 결과이다. 폭을 25㎛, 30㎛, 35㎛로 증가시키며 광추출 효율의 개선정도를 비교해본 결과, 반사율이 90%인 경우 폭이 증가할수록 개선 정도가 증가하고, 반사율이 100%인 경우는 폭이 증가할수록 개선 정도가 감소하는 결과를 나타냈다. 따라서, 무지향성 반사기를 형성하는 금속층/굴절층의 반사율에 따라 광추출효율의 개선 정도가 달라짐을 알 수 있다. ITO/Ag로 구성된 무지향성 반사기를 포함하는 구조에서, 반사율이 약 96%를 나타내므로 가장 높은 광추출 효율을 얻을 수 있는 폭의 범위를 선택할 수 있다.
FIG. 21 is a simulation result of the improvement of light extraction efficiency according to the width of the upper surface located between the partition walls and the partition walls of the first conductivity type contact layer 160. When the width was increased to 25㎛, 30㎛, 35㎛, and the improvement of light extraction efficiency was compared, the improvement was increased as the width was increased when the reflectance was 90%, and the width was increased when the reflectance was 100%. As the result, the degree of improvement decreased. Accordingly, it can be seen that the degree of improvement in light extraction efficiency varies depending on the reflectance of the metal layer / refraction layer forming the non-directional reflector. In the structure including the omni-directional reflector composed of ITO / Ag, since the reflectance is about 96%, it is possible to select a range in which the highest light extraction efficiency can be obtained.

도22 및 도23은 제2 도전형 반도체층(140) 상면에 형성될 수 있는 제2 도전형 전극의 크기에 따른 전류 분포의 정도 및 LED의 순방향전압을 모사실험한 결과이다. 도22의 (a)는 전극의 지름이 40㎛이고, (b)는 50㎛, (c)는 60㎛일 때 전류 분포를 나타낸다. 도22에 도시된 바와 같이, 전극의 지름이 증가할수록 전류분포가 균일하게 되며, 도23에 도시된 바와 같이, 전극의 지름이 증가함에 따라 LED의 순방향 전압이 감소하는 결과를 얻을 수 있다. 전극의 지름이 40㎛일 때의 순방향 전압은 1.85V이고, 전극의 지름이 60㎛일 때 순방향 전압은 1.76V로 약 5%의 전압감소 효과를 나타낸다. 전극의 크기를 크게 할수록 전류 확산 및 동작전압의 감소에는 유용하지만, 활성층의 면적이 줄어들어 발광 면적이 감소하는 반대 효과가 나타나므로 전극의 합산 면적은 이를 고려하여 칩 전체 면적의 1% 내지 30%, 보다 바람직하게는 5% 내지 20% 범위로 할 수 있다.
22 and 23 are results of simulations of the degree of current distribution and the forward voltage of the LED according to the size of the second conductivity type electrode that may be formed on the top surface of the second conductivity type semiconductor layer 140. Figure 22 (a) shows the current distribution when the diameter of the electrode is 40 mu m, (b) 50 mu m and (c) 60 mu m. As shown in FIG. 22, the current distribution becomes uniform as the diameter of the electrode increases, and as shown in FIG. 23, the forward voltage of the LED decreases as the diameter of the electrode increases. When the diameter of the electrode is 40 μm, the forward voltage is 1.85 V. When the diameter of the electrode is 60 μm, the forward voltage is 1.76 V, which shows a voltage reduction effect of about 5%. Increasing the size of the electrode is useful for current spreading and reducing the operating voltage. However, since the area of the active layer is reduced, the light emitting area is reduced, and the combined area of the electrode is 1% to 30% of the total chip area, More preferably, it can be 5 to 20% of range.

도 24 및 도25는 제2 도전형 반도체층(140)의 두께 변화에 따른 전류 분포 및 동작전압의 변화를 모사실험한 결과이다. 도24의 (a)는 제1 도전형 반도체층(140)의 두께가 0.1㎛이고, (b)는 0.2㎛, (c)는 0.3㎛, (d)는 0.5㎛, (e)는 1.0㎛, (f)는 2.0㎛일 때 전류분포를 나타낸다. 도24에 도시된 바와 같이, 제1 도전형 반도체층(140)의 두께가 두꺼울수록 전류 확산이 더 잘 일어난다. 또한, 도 25에 도시된 바와 같이, 제1 도전형 반도체층(140)의 두께가 두꺼워짐에 따라, 동작 전압은 1.85V에서 1.59V까지 감소한다. 다만, 제1 도전형 반도체층(140)의 두께를 과도하게 설정할 경우, 공정시간 증가로 인한 생산단가 증가의 요인이 되므로, 0.3㎛ 내지 5.0㎛ 범위 내에서 적정한 두께로 선택할 수 있다.
24 and 25 illustrate simulation results of changes in current distribution and operating voltage according to the thickness change of the second conductivity-type semiconductor layer 140. 24A, the thickness of the first conductivity-type semiconductor layer 140 is 0.1 μm, (b) is 0.2 μm, (c) is 0.3 μm, (d) is 0.5 μm, and (e) is 1.0 μm. , (f) shows the current distribution when 2.0µm. As shown in FIG. 24, the thicker the first conductivity type semiconductor layer 140 is, the better current spreading occurs. In addition, as shown in FIG. 25, as the thickness of the first conductivity-type semiconductor layer 140 increases, the operating voltage decreases from 1.85V to 1.59V. However, when the thickness of the first conductivity-type semiconductor layer 140 is excessively set, the production cost increases due to an increase in process time, and thus, an appropriate thickness may be selected within a range of 0.3 μm to 5.0 μm.

도26 및 도27은 ITO(800Å)/Ag(2000Å)으로 구성된 무지향성 반사기의 반사율 모사실험 결과로, 도26는 파장변화에 따른 반사율을, 도 27는 입사각도에 따른 반사율을 나타내는 그래프이다. 이때, ITO를 p-오믹 접촉 전극으로 사용하기 위하여 에피층의 최상층은 탄소를 도펀트로 이용하여 3.0×1019/㎤으로 도핑하였다. 이때, 도26에 도시된 바와 같이, 반사율은 적색 LED의 발광 파장에 해당하는 620nm의 파장 범위에서 95% 이상을 나타냈다. 또한, 도27을 살펴보면, 입사 각도에 따른 반사율 변화는, 브루스터 각(Brewster's angle)인 40°에서 TE 편광 및 TM 편광의 평균 반사율이 85%로 감소하나, 그 이외의 각도에서는 95% 이상의 반사율을 유지한다.
FIG. 26 and FIG. 27 show reflectance simulation results of an omni-directional reflector composed of ITO (800 kHz) / Ag (2000 kHz). FIG. 26 is a graph showing reflectance according to a wavelength change, and FIG. 27 is a graph showing reflectance according to an incident angle. At this time, in order to use ITO as a p-omic contact electrode, the uppermost layer of the epi layer was doped at 3.0 × 10 19 / cm 3 using carbon as a dopant. At this time, as shown in Figure 26, the reflectance was 95% or more in the wavelength range of 620nm corresponding to the emission wavelength of the red LED. In addition, referring to FIG. 27, the reflectance change according to the incident angle, the average reflectance of the TE polarization and TM polarization is reduced to 85% at 40 ° Brewster's angle, but at other angles of 95% or more Keep it.

본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is intended to be limited only by the appended claims. It will be apparent to those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims. something to do.

100: 반도체 발광 소자 110, 210: 도전성 기판
120, 220: 제1 도전형 반도체층 120a, 220a: 제1 도전형 전극
130, 230: 활성층 140, 240: 제2 도전형 반도체층
150, 250: 절연체 160, 260: 제1 도전형 컨택층
262: 금속층 263: 저굴절층
v: 비아 v1:제1 영역, v2:제2 영역100: semiconductor light emitting element 110, 210: conductive substrate
120, 220: first conductivity type semiconductor layer 120a, 220a: first conductivity type electrode
130 and 230: active layers 140 and 240: second conductive semiconductor layer
150, 250: insulator 160, 260: first conductivity type contact layer
262: metal layer 263: low refractive layer
v: Via v1: first zone, v2: second zone

Claims (14)

도전성 기판;
상기 도전성 기판 상에 형성되며, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 구비하는 발광구조물;
상기 도전성 기판과 상기 제1 도전형 반도체층 사이에 배치된 제1 도전형 컨택층; 및
상기 도전성 기판으로부터 연장되어 형성되며, 상기 제1 도전형 컨택층, 제2 도전형 반도체층 및 활성층을 관통하여 상기 제2 도전형 반도체층과 접속된 도전성 비아;를 포함하고,
상기 제1 도전형 컨택층의 일부가 투광성과 전기전도성을 갖는 물질로 이루어진 저굴절층 및 금속층이 적층된 구조를 구비하는 무지향성 반사기(Omnidirectional reflector)로 이루어진 반도체 발광 소자.
Conductive substrates;
A light emitting structure formed on the conductive substrate and including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer;
A first conductivity type contact layer disposed between the conductive substrate and the first conductivity type semiconductor layer; And
A conductive via extending from the conductive substrate and penetrating the first conductive contact layer, the second conductive semiconductor layer, and the active layer to be connected to the second conductive semiconductor layer;
And a non-directional reflector having a structure in which a part of the first conductive contact layer is formed of a material having a light transmissive property and a low refractive index layer and a metal layer is laminated.
제1항에 있어서,
상기 도전성 기판을 상기 제1 도전형 컨택층, 제1 도전형 반도체층 및 활성층과 전기적으로 분리시키기 위한 절연체를 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And an insulator for electrically separating the conductive substrate from the first conductive type contact layer, the first conductive type semiconductor layer, and the active layer.
제1항에 있어서,
상기 도전성 비아는 상기 도전성 기판과 연장되어 상기 제1 도전형 반도체층에 형성된 제1 영역; 및 상기 제1 영역에서 연장되어 상기 활성층 및 상기 제2 도전형 반도체층에 형성되고, 상기 제1 영역보다 작거나 같은 직경을 갖는 제2 영역;으로 이루어진 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The conductive via may include a first region extending from the conductive substrate and formed in the first conductive semiconductor layer; And a second region extending from the first region and formed in the active layer and the second conductivity-type semiconductor layer, the second region having a diameter smaller than or equal to the first region.
제3항에 있어서,
상기 제1 영역 및 제2 영역 중 적어도 하나는 상기 제2 도전형 반도체층에 가까워질수록 직경이 좁아지는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 3,
At least one of the first region and the second region is narrower as the diameter approaches the second conductive semiconductor layer.
제3항에 있어서,
상기 제1 도전형 컨택층이 상기 제1 영역 표면의 일부를 덮도록 연장된 것을 특징으로 하는 반도체 발광 소자.
The method of claim 3,
And the first conductive contact layer extends to cover a portion of the surface of the first region.
제1항에 있어서,
상기 제1 도전형 컨택층은 상기 제1 도전형 반도체층과 전기적으로 연결되도록 형성되며, 상기 발광구조물의 외부로 노출된 전기 연결부를 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The first conductive type contact layer is formed to be electrically connected to the first conductive type semiconductor layer, the semiconductor light emitting device, characterized in that it comprises an electrical connection exposed to the outside of the light emitting structure.
제1항에 있어서,
상기 제2 도전형 반도체층 상면에 주기가 불규칙한 요철구조를 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And a concave-convex structure having an irregular period on the upper surface of the second conductive semiconductor layer.
제1항에 있어서,
상기 제1 및 제2 도전형 반도체층은 각각 p형 및 n형 반도체층인 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And the first and second conductivity type semiconductor layers are p-type and n-type semiconductor layers, respectively.
제1항에 있어서,
상기 제1 도전형 컨택층 및 상기 제1 도전형 반도체층 사이에 형성된 반사금속층을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The semiconductor light emitting device of claim 1, further comprising a reflective metal layer formed between the first conductive contact layer and the first conductive semiconductor layer.
제1항에 있어서,
상기 도전성 비아의 상면에 제2 도전형 전극을 더 포함하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
And a second conductivity type electrode on an upper surface of the conductive via.
제10항에 있어서,
상기 제2 도전형 전극의 면적은 칩 전체 면적의 1% 내지 30%에 해당하는 것을 특징으로 하는 반도체 발광 소자.
The method of claim 10,
The area of the second conductivity type electrode is a semiconductor light emitting device, characterized in that 1% to 30% of the total area of the chip.
제1항에 있어서,
상기 제2 도전형 반도체층의 두께는 0.03㎛ 내지 5.0㎛인 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The thickness of the second conductivity-type semiconductor layer is a semiconductor light emitting device, characterized in that 0.03㎛ to 5.0㎛.
제1항에 있어서,
상기 저굴절층은 투명 전도성 산화물로 이루어진 것을 특징으로 하는 반도체 발광 소자.
The method of claim 1,
The low refractive index layer is a semiconductor light emitting device, characterized in that made of a transparent conductive oxide.
제1항에 있어서,
상기 금속층은 Ag, Al 및 Au로 구성된 그룹으로부터 선택된 물질을 포함하는 것을 특징으로 하는 반도체 발광 소자.The method of claim 1,
The metal layer is a semiconductor light emitting device comprising a material selected from the group consisting of Ag, Al and Au.
KR1020110103625A 2011-10-11 2011-10-11 Semiconductor Light Emitting Device KR101205437B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110103625A KR101205437B1 (en) 2011-10-11 2011-10-11 Semiconductor Light Emitting Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110103625A KR101205437B1 (en) 2011-10-11 2011-10-11 Semiconductor Light Emitting Device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020100037487A Division KR101111750B1 (en) 2010-04-22 2010-04-22 Semiconductor Light Emitting Device

Publications (2)

Publication Number Publication Date
KR20110118756A true KR20110118756A (en) 2011-11-01
KR101205437B1 KR101205437B1 (en) 2012-11-28

Family

ID=45390492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103625A KR101205437B1 (en) 2011-10-11 2011-10-11 Semiconductor Light Emitting Device

Country Status (1)

Country Link
KR (1) KR101205437B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183901A1 (en) * 2012-06-08 2013-12-12 엘지이노텍 주식회사 Light-emitting device, light-emitting device package, and light unit
WO2017131397A1 (en) * 2016-01-25 2017-08-03 서울반도체주식회사 Ultraviolet light-emitting element

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004297095A (en) 2001-11-19 2004-10-21 Sanyo Electric Co Ltd Process for fabricating compound semiconductor light emitting device
JP3671938B2 (en) 2002-06-11 2005-07-13 松下電工株式会社 Semiconductor light emitting device
KR100849826B1 (en) 2007-03-29 2008-07-31 삼성전기주식회사 Light emitting device and package including the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013183901A1 (en) * 2012-06-08 2013-12-12 엘지이노텍 주식회사 Light-emitting device, light-emitting device package, and light unit
US9530937B2 (en) 2012-06-08 2016-12-27 Lg Innotek Co., Ltd Light-emitting device, light-emitting device package, and light unit
WO2017131397A1 (en) * 2016-01-25 2017-08-03 서울반도체주식회사 Ultraviolet light-emitting element

Also Published As

Publication number Publication date
KR101205437B1 (en) 2012-11-28

Similar Documents

Publication Publication Date Title
KR101111750B1 (en) Semiconductor Light Emitting Device
KR100887139B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
TWI584496B (en) Semiconductor light emitting structure
KR20130006408A (en) Optoelectronic device and the manufacturing method thereof
US20230261157A1 (en) Contact structures of led chips for current injection
CN109997234B (en) Semiconductor element and semiconductor element package including the same
CN111433921B (en) Light-emitting diode
US20080099776A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US20150008465A1 (en) Reflective electrode structure, light emitting device and package
US20210217931A1 (en) Contact structures for light emitting diode chips
KR100752696B1 (en) VERTICALLY STRUCTURED GaN TYPE LED DEVICE
US10862004B2 (en) Ultraviolet semiconductor light emitting devices
JP2022153366A (en) Semiconductor element and semiconductor element package including the same
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20120002130A (en) Flip-chip light-emitting device and method of manufacturing the same
KR101489375B1 (en) Semiconductor light emimitting device
KR101478761B1 (en) Semiconductor light emimitting device
US20110284893A1 (en) Optoelectronic Semiconductor Chip
KR101205437B1 (en) Semiconductor Light Emitting Device
CN110199398B (en) Semiconductor device and semiconductor device package including the same
KR101805301B1 (en) Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction
TWI575783B (en) Optoelectronic semiconductor chip and method for manufacturing optoelectronic semiconductor chip
KR101521081B1 (en) Light Emitting Diode Package
US20230402490A1 (en) Semiconductor light-emitting device
CN220324473U (en) Flip-chip light-emitting element and light-emitting device

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 8