KR20110118001A

KR20110118001A - 액정표시장치

Info

Publication number: KR20110118001A
Application number: KR1020100037539A
Authority: KR
Inventors: 신경주; 이준우; 전백균; 김경태
Original assignee: 삼성전자주식회사
Priority date: 2010-04-22
Filing date: 2010-04-22
Publication date: 2011-10-28
Also published as: KR101698973B1

Abstract

액정표시장치에서, 제1 기판에 형성되는 제1 배향막은 제1 방향으로 배향된 제1 영역 및 제1 방향과 반대하는 제2 방향으로 배향된 제2 영역으로 이루어지고, 제1 기판과 마주하는 제2 기판에 형성된 제2 배향막은 제1 방향과 다른 제3 방향으로 배향된 제3 영역 및 제3 방향과 반대하는 제4 방향으로 배향된 제4 영역으로 이루어진다. 제1 및 제2 배향막 사이에 개재된 액정 분자들은 제1 내지 제4 영역에 의해서 정의된 다수의 도메인에서 서로 다른 방향으로 배향된다. 화소전극은 각 도메인의 액정 배향 방향에 따라 제1 내지 제4 방향 중 적어도 한 방향으로 연장된 연장부를 구비한다. 따라서, 액정표시장치의 개구율 및 투과율을 향상시킬 수 있다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY APPARATUS}

본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시품질을 개선할 수 있는 액정표시장치에 관한 것이다.

일반적으로, 액정표시장치는 액정층에 전압을 인가하여 광의 투과율을 제어함으로써 영상을 표시한다. 그러나, 액정표시장치는 액정층의 액정 분자들이 배향된 방향으로만 광이 투과시키기 때문에 다른 표시장치들에 비해 상대적으로 좁은 시야각을 갖는다.

따라서, 하나의 픽셀을 액정 분자들이 서로 다른 방향으로 배향되는 다수의 도메인으로 나누어 구동하는 피브이에이(Patterned Vertical Alignment: PVA) 모드 및 에스피브이에이(Super Patterned Vertical Alignment: SPVA) 모드 등이 개발되고 있다. PVA 모드 및 SPVA 모드에서는 수직 배향 액정을 이용하며, 서로 마주하는 픽셀 전극과 공통 전극에 일정한 크기의 슬릿 개구 패턴을 형성하여 픽셀에 멀티 도메인을 형성한다.

그러나, PVA 모드 및 SPVA 모드에서 슬릿 개구 패턴을 형성하기 위해서는 별도의 공정이 요구되며, 슬릿 개구 패턴에 의해서 개구율이 감소된다.

따라서, 본 발명의 목적은 개구율 및 투과율을 증가시켜 표시품질을 개선할 수 있는 액정표시장치를 제공하는 것이다.

본 발명의 일 측면에 따른 액정표시장치는 제1 기판, 배향막, 제2 기판, 및 액정층을 포함한다.

상기 제1 기판은 다수의 화소 영역에 각각 대응하여 구비된 다수의 화소전극을 포함하고, 상기 제2 기판은 상기 다수의 화소전극과 마주하는 공통전극을 포함한다. 상기 배향막은 상기 제1 및 제2 기판 사이에 개재되고, 상기 화소 영역들 각각에 대응하여 제1 방향으로 배향된 제1 영역, 상기 제1 방향과 반대하는 제2 방향으로 배향된 제2 영역, 상기 제1 방향과 다른 제3 방향으로 배향된 제3 영역 및 상기 제3 방향과 반대하는 제4 방향으로 배향된 제4 영역으로 이루어진다. 상기 액정층은 상기 제1 및 제2 기판 사이에 개재되고, 상기 제1 내지 제4 영역에 의해서 상기 각 화소 영역에 정의된 다수의 도메인에서 서로 다른 방향으로 배향되는 액정 분자들을 포함한다.

이 경우, 상기 다수의 화소전극 각각은 상기 다수의 도메인 중 적어도 한 도메인에 대응하여 상기 제1 내지 제4 방향 중 적어도 한 방향으로 연장된 연장부를 구비한다.

본 발명의 다른 측면에 따른 액정표시장치는 제1 기판, 제1 배향막, 제2 기판, 제2 배향막, 및 액정층을 포함한다.

상기 제1 기판은 다수의 화소 영역에 각각 대응하여 구비된 다수의 화소를 포함하고, 각 화소가 동일한 계조에 대하여 서로 다른 전압을 수신하는 제1 및 제2 화소 전극을 구비한다. 상기 제1 배향막은 상기 제1 및 제2 화소전극을 커버하고, 상기 화소 영역들 각각에 대응하여 제1 방향으로 배향된 제1 영역 및 상기 제1 방향과 반대하는 제2 방향으로 배향된 제2 영역을 포함한다. 상기 제2 기판은 상기 제1 및 제2 화소전극과 마주하는 공통전극을 포함한다. 상기 제2 배향막은 상기 공통전극을 커버하고, 상기 제1 및 제2 화소 전극 각각에 대응하여 상기 제1 방향과 다른 제3 방향으로 배향된 제3 영역 및 상기 제3 방향과 반대하는 제4 방향으로 배향된 제4 영역을 포함한다. 상기 액정층은 상기 제1 및 제2 배향막 사이에 개재되고, 상기 제1 내지 제4 영역에 의해서 상기 각 화소 영역에 정의된 다수의 도메인에서 서로 다른 방향으로 배향되는 액정 분자들을 포함한다.

이 경우, 상기 제1 및 제2 화소전극 각각은 상기 다수의 도메인 중 적어도 한 도메인에서 상기 제1 내지 제4 방향 중 적어도 한 방향으로 연장된 연장부를 구비한다.

이와 같은 액정표시장치에 따르면, 제1 배향막이 제1 및 제2 방향으로 배향되고, 제2 배향막이 제3 및 제4 방향으로 배향된 경우, 화소 전극에는 상기 제1 내지 제4 방향 중 적어도 한 방향으로 연장된 연장부를 구비한다. 화소 영역에 액정 배향 방향이 서로 다른 다수의 도메인이 정의된 경우, 각 도메인의 액정 배향 방향에 따라서 상기 연장부가 형성되는 위치가 결정될 수 있다.

따라서, 액정 배향 방향이 인접하는 화소 전극 측을 향하는 도메인의 경계에서 발생하는 프린지 필드(fringe field) 영역을 블랙 매트릭스가 형성된 차광 영역 내측으로 이동시킬 수 있다. 이로써, 액정표시장치의 전체 개구율 및 투과율을 향상시킬 수 있다.

도 1a 및 도 1b는 표시패널의 어레이 기판 상에 구비된 제1 배향막의 배향 과정을 나타낸 단면도들이다.
도 2는 도 1a에 도시된 제1 마스크의 평면도이다.
도 3a 및 도 3b는 표시패널의 대향 기판 상에 구비된 제2 배향막의 배향 과정을 나타낸 단면도들이다.
도 4는 도 3a에 도시된 제2 마스크의 평면도이다.
도 5는 제1 및 제2 배향막의 배향 방향 및 화소 전극의 화소 전극의 형상을 나타낸 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향 및 화소 전극의 형상을 나타낸 평면도이다.
도 7은 본 발명의 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향, 제1 및 제2 화소 전극의 형상을 나타낸 평면도이다.
도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 화소의 등가 회로도이다.
도 9는 도 8에 도시된 화소의 레이아웃이다.
도 10은 도 9에 도시된 절단선 I-I`를 따라 절단한 단면도이다.
도 11은 본 발명의 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향, 제1 및 제2 화소 전극의 형상을 나타낸 평면도이다.
도 12는 도 11의 (c)에 도시된 제1 및 제2 화소 전극이 구비된 어레이 기판의 평면도이다.
도 13은 도 12에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다.
도 14는 본 발명의 다른 실시예에 따른 액정표시장치에 구비된 화소의 등가 회로도이다.
도 15는 도 14에 도시된 화소를 구비하는 어레이 기판의 평면도이다.
도 16은 본 발명의 또 다른 실시예에 따른 액정표시장치에 구비된 화소의 등가 회로도이다.
도 17은 도 16에 도시된 화소를 구비하는 어레이 기판의 평면도이다.
도 18은 본 발명의 다른 실시예에 따른 액정표시장치에 구비된 화소의 등가 회로도이다.
도 19는 도 18에 도시된 화소가 구비된 어레이 기판의 평면도이다.
도 20은 도 18에 도시된 화소가 구비된 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.
도 21은 본 발명의 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향, 제1 및 제2 화소 전극의 형상을 나타낸 평면도이다.
도 22는 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.

도 1a 및 도 1b는 표시패널의 어레이 기판 상에 구비된 제1 배향막의 배향 과정을 나타낸 단면도이고, 도 2는 도 1a에 도시된 제1 마스크의 평면도이다.

도 1a 및 도 1b를 참고하면, 어레이 기판(100)은 다수의 화소 영역(PA)이 정의된 제1 베이스 기판(110) 및 상기 다수의 화소 영역(PA)에 각각 대응하여 구비된 다수의 화소 전극(111)을 포함한다. 도 1a 및 도 1b에서는 하나의 화소 전극(111)만을 도시하였으나, 나머지 화소 전극들은 동일한 구조를 갖는다. 또한, 상기 제1 베이스 기판(110)과 상기 화소 전극(111) 사이에는 하나 이상의 층이 개재되지만, 설명의 편의상 도 1a 및 도 1b에서는 생략하였다.

상기 어레이 기판(100) 상에는 상기 화소 전극들(111)을 커버하는 제1 배향막(120)이 구비된다. 상기 제1 배향막(120)은 광(예를 들어, 자외선(UV) 또는 레이저)의 조사에 의해 분해(decomposition), 이합체화 반응(dimerization), 이성질체화반응(isomerization) 중 하나의 반응이 이루어지는 폴리비닐 신나메이트(polyvinyl cinnamate: PVCN)계 물질 또는 폴리실록산 신나메이트(polysiloxane cinnamate: PSCN)계 물질, 셀룰로오즈 신나메이트(Cellulose cinnamate: CelCN)계 물질 등과 같은 고분자 물질을 포함할 수 있다.

상기 제1 배향막(120) 상부에는 다수의 제1 개구부(131)가 형성된 제1 마스크(130)가 배치된다. 도 2에 도시된 바와 같이, 상기 제1 마스크(130)에서 상기 다수의 제1 개구부(131)는 제1 방향(D1)으로 서로 나란하게 연장된다.

한편, 상기 화소 영역(PA)은 상기 제1 방향(D1)과 수직한 방향으로 이분할된 제1 영역(A1)과 제2 영역(A2)을 포함한다. 이 경우, 상기 제1 마스크(130)의 상기 제1 개구부들(131) 각각은 상기 화소 영역(PA)의 상기 제1 영역(A1)에 대응하여 위치한다. 상기 제1 개구부들(131)이 상기 제1 영역(A1)에 대응하여 배치되면, 상기 광을 비스듬한 각도로 조사하여 상기 제1 배향막(120)의 상기 제1 영역(A1)을 1차 노광한다. 특히, 상기 1차 노광시 상기 광을 출사하는 노광 장치(미도시)는 상기 제1 방향(D1)으로 이동하면서 상기 제1 영역(A1)에 상기 광을 조사할 수 있다.

상기 제1 배향막(120) 표면에 비스듬하게 상기 광을 조사하는 방법은 상기 제1 베이스 기판(110)을 기울이거나 상기 노광 장치를 기울임으로써 가능하다.

이어서, 상기 제1 개구부들(131)이 상기 화소 영역(PA)의 상기 제2 영역(A2)에 대응하도록 상기 제1 마스크(130)를 쉬프트시킨다. 상기 제1 개구부들(131)이 상기 제2 영역(A2)에 대응하여 배치되면, 상기 제1 배향막(120)의 상기 제2 영역(A2)에 상기 광을 비스듬하게 기울여 조사함으로써 2차 노광을 수행한다. 특히, 상기 2차 노광시 상기 노광 장치는 상기 제1 방향(D1)과 반대하는 제2 방향(D2)으로 이동하며 상기 제2 영역(A2)에 상기 광을 조사한다.

위와 같은 노광 공정이 완료되면, 상기 제1 배향막(120)의 상기 제1 영역(A1)에는 상기 제1 방향(D1)으로 기울어진 선경사각(Pretilt angle)이 형성되고, 상기 제2 영역(A2)에는 상기 제2 방향(D2)으로 이루어진 선경사각이 형성된다. 예를 들어, 상기 선경사각은 85°내지 89°일 수 있다. 따라서, 상기 제1 배향막(120)은 무전계 상태에서 상기 선경사각 만큼 상기 액정층(미도시)의 액정분자들을 기울어지게 수직 배향시킬 수 있다.

본 실시예에서는, 정교하게 액정의 배향 방향을 제어할 수 있어 광 배향 방식을 예로 들어 상기 제1 배향막(120)을 배향하는 경우를 설명하였지만, 이에 한정되는 것은 아니며 러빙 방식 또는 반응성 메조겐(Reactive Mesogens) 방식과 같은 다양한 방식을 적용하여 배향할 수 있음은 물론이다.

도 3a 및 도 3b는 표시패널의 대향 기판 상에 구비된 제2 배향막의 배향 과정을 나타낸 단면도이고, 도 4는 도 3a에 도시된 제2 마스크의 평면도이다.

도 3a 및 도 3b를 참조하면, 대향 기판(200)은 제2 베이스 기판(210) 및 상기 제2 베이스 기판(210) 상에 구비된 공통 전극(211)을 포함한다. 도 3a 및 도 3b에서는 설명의 편의를 위하여, 상기 공통 전극(211)이 하나의 화소 영역(PA)에 대응하여 형성된 구조를 도시하였으나, 상기 공통 전극(211)은 상기 제2 베이스 기판(210) 상에 전체적으로 형성된다. 또한, 상기 제2 베이스 기판(210)과 상기 공통 전극(211) 사이에는 하나 이상의 층이 개재되나 설명의 편의상 도 3a 및 도 3b에서는 생략하였다.

상기 대향 기판(200) 상에는 상기 공통 전극(211)을 커버하는 제2 배향막(220)이 구비된다. 상기 제2 배향막(220)은 광(예를 들어, 자외선(UV) 또는 레이저)의 조사에 의해 분해(decomposition), 이합체화 반응(dimerization), 이성질체화반응(isomerization) 중 하나의 반응이 이루어지는 폴리비닐 신나메이트(polyvinyl cinnamate: PVCN)계 물질 또는 폴리실록산 신나메이트(polysiloxane cinnamate: PSCN)계 물질, 셀룰로오즈 신나메이트(Cellulose cinnamate: CelCN)계 물질 등과 같은 고분자 물질을 포함할 수 있다.

상기 제2 배향막(220) 상부에는 다수의 제2 개구부(231)가 형성된 제2 마스크(230)가 배치된다. 도 4에 도시된 바와 같이, 상기 제2 마스크(230)에서 상기 다수의 제2 개구부(231)는 상기 제1 방향(D1, 도 2에 도시됨)과 직교하는 제3 방향(D3)으로 서로 나란하게 연장된다.

한편, 상기 화소 영역(PA)은 상기 제1 방향(D1)으로 이분할된 제3 영역(A3)과 제4 영역(A4)을 포함한다. 이 경우, 상기 제2 마스크(230)의 상기 제2 개구부들(231) 각각은 상기 화소 영역(PA)의 상기 제3 영역(A3)에 대응하여 위치한다. 상기 제2 개구부들(231)이 상기 제3 영역(A3)에 대응하여 배치되면, 상기 광을 비스듬한 각도로 조사하여 상기 제2 배향막(220)의 상기 제3 영역(A3)을 3차 노광한다. 특히, 상기 3차 노광시 상기 노광 장치는 상기 제3 방향(D3)으로 이동하면서 상기 제3 영역(A3)에 상기 광을 조사할 수 있다.

상기 제2 배향막(220) 표면에 비스듬하게 상기 광을 조사하는 방법은 상기 제2 베이스 기판(210)을 기울이거나 상기 노광 장치를 기울임으로써 가능하다.

이어서, 상기 제2 개구부들(231)이 상기 각 화소 영역(PA)의 제4 영역(A4)에 대응하도록 상기 제2 마스크(230)를 쉬프트시킨다. 상기 제2 개구부들(231)이 상기 제4 영역(A4)에 대응하여 배치되면, 상기 제2 배향막(220)의 상기 제4 영역(A4)에 상기 광을 비스듬하게 기울여 조사함으로써 4차 노광 공정을 수행한다. 특히, 상기 4차 노광시 상기 노광 장치는 상기 제3 방향(D3)과 반대하는 제4 방향(D4)으로 이동하며 상기 제4 영역(A4)에 상기 광을 조사한다.

위와 같은 노광 공정이 완료되면, 상기 제2 배향막(220)의 상기 제3 영역(A3)에는 상기 제3 방향(D3)으로 기울어진 선경사각이 형성되고, 상기 제4 영역(A4)에는 상기 제4 방향(D4)으로 기울어진 선경사각이 형성된다. 예를 들면, 상기 선경사각은 85°내지 89°일 수 있다. 따라서, 상기 제2 배향막(220)은 무전계 상태에서 상기 선경사각 만큼 상기 액정층(미도시)의 액정분자들을 기울어지게 수직 배향시킬 수 있다.

도 5는 제1 및 제2 배향막의 배향 방향 및 화소 전극의 형상을 나타낸 평면도이다. 특히, 도 5의 (a)는 도 1b의 제1 배향막의 배향 방향을 나타낸 평면도이고, 도 5의 (b)는 도 3b의 제2 배향막의 배향 방향을 나타낸 평면도이며, 도 5의 (c)는 화소 전극의 평면도이다.

도 5를 참조하면, 상기 어레이 기판(100)에서 상기 화소 영역(PA)은 상기 제1 및 제2 영역(A1, A2)으로 구분되고, 상기 제1 영역(A1)에서 상기 제1 배향막(120)은 상기 제1 방향(D1)으로 광배향되고, 상기 제2 영역(A2)에서 상기 제1 배향막(120)은 상기 제2 방향(D2)으로 광배향된다.

한편, 상기 대향 기판(200)에서 상기 화소 영역(PA)은 상기 제3 및 제4 영역(A3, A4)으로 구분되고, 상기 제3 영역(A3)에서 상기 제2 배향막(220)은 상기 제3 방향(D3)으로 광배향되고, 상기 제4 영역(A4)에서 상기 제2 배향막(220)은 상기 제4 방향(D4)으로 광배향된다.

상기 어레이 기판(100)과 상기 대향 기판(200)이 서로 마주하여 결합하면, 도 5의 (c)에 도시된 바와 같이, 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제3 영역(A1, A3)이 중첩하는 영역에 대응하는 제1 도메인(DM1), 상기 제1 및 제4 영역(A1, A4)이 중첩하는 영역에 대응하는 제2 도메인(DM2), 상기 제2 및 제3 영역(A2, A3)이 중첩하는 영역에 대응하는 제3 도메인(DM3) 및 상기 제2 및 제4 영역(A2, A4)이 중첩하는 영역에 대응하는 제4 도메인(DM4)이 형성된다.

상기 제1 내지 제4 도메인(DM1~DM4)에서 액정 분자들은 서로 다른 방향으로 배열될 수 있다. 구체적으로, 상기 액정 분자들은 상기 제1 도메인(DM1)에서 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제5 방향(D5)으로 배열되고, 상기 제2 도메인(DM2)에서 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제6 방향(D6)으로 배열되며, 상기 제3 도메인(DM3)에서 상기 제2 및 제3 방향(D2, D3)의 벡터 합으로 정의된 제7 방향(D7)으로 배열되고, 상기 제4 도메인(DM4)에서 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제8 방향(D8)으로 배열될 수 있다.

따라서, 도 5의 (c)에 도시된 바와 같이, 상기 제1 내지 제4 도메인(DM1~DM4)에서 상기 액정층의 배향 방향은 시계 방향으로 순환할 수 있다. 이처럼, 상기 화소 영역에 서로 다른 배향 방향을 갖는 다수의 도메인(DM1~DM4)을 형성함으로써, 액정표시장치의 넓은 시야각을 확보할 수 있다.

또한, 상기 어레이 기판(100)에 구비된 상기 화소 전극(111)은 상기 제1 내지 제4 도메인(DM1~DM4) 중 적어도 한 도메인에 대응하여 상기 제1 내지 제4 방향(D1~D4) 중 적어도 한 방향으로 연장된 연장부를 구비한다.

구체적으로, 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 시계 방향으로 순환하는 경우, 상기 화소 전극(111)의 상기 연장부는 상기 제1 내지 제4 도메인(DM1~DM4)에 각각 대응하여 구비된 제1 연장부(111a), 제2 연장부(111b), 제3 연장부(111c) 및 제4 연장부(111d)로 이루어질 수 있다.

상기 제1 연장부(111a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 연장부(111b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장된다. 또한, 상기 제3 연장부(111c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되며, 상기 제4 연장부(111d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다.

상기 화소 전극(111)과 상기 화소 전극(111)에 인접하는 인접 화소 전극 사이의 프린지 필드(fringe field)에 의해서 상기 화소 전극(111)과 상기 인접 화소 전극 사이의 경계에서 상기 액정 분자들이 비정상적으로 배향(이하, 오배향)될 수 있다. 상기 화소 전극(111) 중 상기 인접 화소 전극과의 사이에서 상기 프린지 필드가 형성되는 위치는 상기 액정 분자의 배향 방향에 의해서 결정될 수 있다. 즉, 도 5의 (c)에 도시된 바와 같이 액정 분자의 배향 방향이 상기 인접 화소 전극을 향하는 영역에서 상기 화소 전극(111)과 상기 인접 화소 전극 사이에 상기 프린지 필드가 형성된다.

본 발명의 일 실시예에서, 상기 화소 전극(111)과 상기 인접 화소 전극 사이에 상기 프린지 필드가 형성되는 위치에 상기 제1 내지 제4 연장부(111a, 111b, 111c, 111d)가 형성된다. 이처럼, 상기 제1 내지 제4 연장부(111a, 111b, 111c, 111d)를 형성하면, 상기 화소 전극(111)과 상기 인접 화소 전극 사이의 경계는 광을 차단하여 빛샘을 방지하는 블랙 매트릭스(미도시)가 형성된 차광 영역으로 이동될 수 있다. 이처럼, 상기 프린지 필드가 형성되는 경계 부분이 상기 차광 영역으로 이동되면, 오배향 영역이 상기 차광 영역 내측에 위치하게 된다. 그 결과, 오배향 영역에 의해서 상기 액정 표시 장치의 전체 개구율 및 투과율이 감소되는 것을 방지할 수 있다.

도면에 도시하지는 않았지만, 상기 블랙 매트릭스는 상기 제1 및 제2 기판(100, 200) 중 어느 한 기판 상에 구비될 수 있다. 상기 블랙 매트릭스에 대해서는 이후 도 10을 참조하여 구체적으로 설명하기로 한다.

도 6는 본 발명의 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향 및 화소 전극의 형상을 나타낸 평면도이다. 특히, 도 6의 (a)는 본 발명의 다른 실시예에 따른 제1 배향막의 배향 방향을 나타내고, 도 6의 (b)는 본 발명의 다른 실시예에 따른 제2 배향막의 배향 방향을 나타내며, 도 6의 (c)는 본 발명의 다른 실시예에 따른 화소 전극의 평면도이다.

도 6을 참조하면, 상기 어레이 기판(100)에서 상기 화소 영역(PA)은 상기 제1 및 제2 영역(A1, A2)으로 구분되고, 상기 제1 배향막(120)은 상기 제1 영역(A1)에서 상기 제1 방향(D11)으로 광배향되고, 상기 제2 영역(A2)에서 상기 제2 방향(D2)으로 광배향된다.

한편, 상기 대향 기판(200)에서 상기 화소 영역(PA)은 상기 제3 및 제4 영역(A3, A4)으로 구분되고, 상기 제2 배향막(220)은 상기 제3 영역(A3)에서 상기 제3 방향(D3)으로 광배향되고, 상기 제4 영역(A4)에서 상기 제4 방향(D4)으로 광배향된다.

상기 어레이 기판(100)과 상기 대향 기판(200)이 서로 마주하여 결합하면, 도 6의 (c)에 도시된 바와 같이, 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제3 영역(A1, A3)이 중첩하는 영역에 대응하여 제1 도메인(DM1), 상기 제1 및 제4 영역(A1, A4)이 중첩하는 영역에 대응하여 제2 도메인(DM2), 상기 제2 및 제3 영역(A2, A3)이 중첩하는 영역에 대응하여 제3 도메인(DM3) 및 상기 제2 및 제4 영역(A2, A4)이 중첩하는 영역에 대응하여 제4 도메인(DM4)이 형성된다.

이 경우, 상기 액정 분자들은 상기 제1 도메인(DM1)에서 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제5 방향(D5)으로 배열되고, 상기 제2 도메인(DM2)에서 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제6 방향(D6)으로 배열되며, 상기 제3 도메인(DM3)에서 상기 제2 및 제3 방향(D2, D3)의 벡터 합으로 정의된 제7 방향(D7)으로 배열되고, 상기 제4 도메인(DM4)에서 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제8 방향(D8)으로 배열된다.

따라서, 상기 제2 및 제3 도메인(DM2, DM3)에서 상기 액정층의 배향 방향은 서로 마주하고, 상기 제1 및 제4 도메인(DM1, DM4)에서 상기 액정층의 배향 방향은 서로 반대한다.

또한, 상기 어레이 기판(100)에 구비된 상기 화소 전극(111)은 상기 제1 내지 제4 도메인(DM1~DM4) 중 적어도 한 도메인에 대응하여 상기 제1 내지 제4 방향(D1~D4) 중 적어도 한 방향으로 연장된 연장부를 구비한다. 구체적으로, 상기 제2 및 제3 도메인(DM2, DM3)의 액정 배향 방향이 서로 마주하는 경우, 상기 화소 전극(111)의 상기 연장부는 상기 제1 도메인(DM1)에 대응하여 구비된 제1 연장부(111e) 및 제2 연장부(111f), 상기 제4 도메인(DM4)에 대응하여 구비된 제3 연장부(111g) 및 제4 연장부(111h)로 이루어진다.

상기 제1 연장부(111e)는 상기 제1 방향(D1)으로 연장되고, 상기 제2 연장부(111f)는 제3 방향(D3)으로 연장된다. 또한, 상기 제3 연장부(111g)는 상기 제2 방향(D2)으로 연장되며, 상기 제4 연장부(111h)는 상기 제4 방향(D4)으로 연장된다.

액정 배향 방향이 서로 마주하는 상기 제2 및 제3 도메인(DM2, DM3)에서는 인접 화소 전극과의 사이에 프린지 필드가 발생하지 않는다. 그러나, 액정 배향 방향이 서로 반대하는 상기 제1 및 제4 도메인(DM1, DM4)에서는 인접 화소 전극과의 사이에 프린지 필드가 발생한다. 따라서, 상기 제1 및 제4 도메인(DM1, DM4)에 대응하여 상기 화소 전극(111)에 상기 제1 내지 제4 연장부(111e~111h)를 형성함으로써, 상기 액정 분자들이 오배향되는 영역을 상기 차광 영역의 내측으로 이동시킬 수 있다. 그 결과, 상기 액정 표시 장치의 개구율 및 투과율을 증가시킬 수 있다.

도 7은 본 발명의 또 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향 및 제1 및 제2 화소 전극의 형상을 나타낸 평면도이다. 특히, 도 7의 (a)는 본 발명의 다른 실시예에 따른 제1 배향막의 배향 방향을 나타내고, 도 7의 (b)는 본 발명의 다른 실시예에 따른 제2 배향막의 배향 방향을 나타내며, 도 7의 (c)는 화소 영역에 구비된 화소 전극을 나타낸다.

도 7을 참조하면, 상기 어레이 기판(100)에서 화소 영역(PA)은 제1 서브 화소 영역(SPA1) 및 제2 서브 화소 영역(SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 상기 제1 및 제2 영역(A1, A2)으로 구분된다. 상기 제1 영역(A1)은 상기 제1 방향(D1)으로 광배향되고, 상기 제2 영역(A2)은 상기 제2 방향(D2)으로 광배향된다.

한편, 상기 대향 기판(200)에서 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2)은 상기 제3 및 제4 영역(A3, A4)으로 구분된다. 상기 제3 영역(A3)은 상기 제3 방향(D3)으로 광배향되고, 상기 제4 영역(A4)은 상기 제4 방향(D4)으로 광배향된다.

상기 어레이 기판(100)과 상기 대향 기판(200)이 서로 마주하여 결합하면, 도 7의 (c)에 도시된 바와 같이, 상기 제1 서브 화소 영역(SPA1)에 대응하여 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제3 영역(A1, A3)이 중첩하여 형성된 제1 도메인(DM1), 상기 제1 및 제4 영역(A1, A4)이 중첩하여 형성된 제2 도메인(DM2), 상기 제2 및 제3 영역(A2, A3)이 중첩하는 제3 도메인(DM3) 및 상기 제2 및 제4 영역(A2, A4)이 중첩하여 형성된 제4 도메인(DM4)이 형성된다.

또한, 상기 제2 서브 화소 영역(SPA2)에 대응하여 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제3 영역(A1, A3)이 중첩하여 형성된 제1 도메인(DM1), 상기 제1 및 제4 영역(A1, A4)이 중첩하여 형성된 제2 도메인(DM2), 상기 제2 및 제3 영역(A2, A3)이 중첩하여 형성된 제3 도메인(DM3) 및 상기 제2 및 제4 영역(A2, A4)이 중첩하여 형성된 제4 도메인(DM4)이 형성된다.

상기 제1 내지 제4 도메인(DM1~DM4)에서 액정층에 포함된 액정 분자들은 서로 다른 방향으로 배열된다. 구체적으로, 상기 액정 분자들은 상기 제1 도메인(DM1)에서 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제5 방향(D5)으로 배열되고, 상기 제2 도메인(DM2)에서 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제6 방향(D6)으로 배열되며, 상기 제3 도메인(DM3)에서 상기 제2 및 제3 방향(D2, D3)의 벡터 합으로 정의된 제7 방향(D7)으로 배열되고, 상기 제4 도메인(DM4)에서 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제8 방향(D8)으로 배열된다.

따라서, 상기 제1 내지 제4 도메인(DM1~DM4)에서 상기 액정층의 배향 방향은 반시계 방향으로 순환한다. 이처럼, 상기 각 서브 화소 영역(SPA1, SPA2)에 서로 다른 배향 방향을 갖는 다수의 도메인(DM1~DM4)이 형성됨으로써, 액정표시장치는 넓은 시야각을 확보할 수 있다.

또한, 상기 어레이 기판(100)의 상기 제1 서브 화소 영역(SPA1)에 제1 화소 전극(141)이 구비되고, 상기 제2 서브 화소 영역(SPA2)에 제2 화소 전극(142)이 구비된다. 상기 제1 및 제2 화소 전극(141, 142)은 상기 제1 방향(D1)으로 서로 인접하여 배치된다.

상기 제1 화소 전극(141)은 상기 제1 내지 제4 도메인(DM1~DM4) 중 적어도 한 도메인에 대응하여 상기 제1 내지 제4 방향(D1~D4) 중 적어도 한 방향으로 연장된 연장부를 구비한다. 구체적으로, 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 반시계 방향으로 순환하는 경우, 상기 제1 화소 전극(141)의 상기 연장부는 상기 제1 내지 제4 도메인(DM1~DM4)에 각각 대응하여 구비된 제1 연장부(141a), 제2 연장부(141b), 제3 연장부(141c) 및 제4 연장부(141d)로 이루어질 수 있다.

특히, 상기 제1 연장부(141a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되고, 상기 제2 연장부(141b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제3 연장부(141c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장되며, 상기 제4 연장부(141d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장된다.

한편, 상기 제2 화소 전극(142)은 상기 제1 내지 제4 도메인(DM1~DM4) 중 적어도 한 도메인에 대응하여 상기 제1 내지 제4 방향(D1~D4) 중 적어도 한 방향으로 연장된 연장부를 구비한다. 구체적으로, 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 반시계 방향으로 순환하는 경우, 상기 제2 화소 전극(141)의 상기 연장부는 상기 제1 내지 제4 도메인(DM1~DM4)에 각각 대응하여 구비된 제5 연장부(142a), 제6 연장부(142b), 제7 연장부(142c) 및 제8 연장부(142d)로 이루어질 수 있다.

상기 제5 연장부(142a)는 상기 제3 방향(D3)으로 연장되고, 상기 제6 연장부(142b)는 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제7 연장부(142c)는 상기 상기 제2 방향(D2)으로 연장되며, 상기 제8 연장부(142d)는 상기 제4 방향(D4)으로 연장된다.

이후, 도 8 내지 도 10을 참조하여 각 화소에 두 개의 서브 화소가 구비된 구조를 예로 들어, 화소 전극에 형성된 연장부를 구체적으로 설명하기로 한다.

도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 화소의 등가 회로도이다. 본 발명의 다른 실시예에 따른 액정 표시 장치는 다수의 화소를 포함한다. 그러나, 도 8에서는 설명의 편의를 위하여 하나의 화소만을 도시하였으나, 나머지 화소들도 이와 유사한 구조를 갖는다.

도 8을 참조하면, 화소(PX)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 상기 제1 서브 화소(SPX1)는 제1 박막 트랜지스터(Tr1), 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)로 이루어지고, 상기 제2 서브 화소(SPX2)는 제2 박막 트랜지스터(Tr2), 제2 액정 커패시터(Clc2), 제2 스토리지 커패시터(Cst2), 제3 박막 트랜지스터(Tr3) 및 커플링 커패시터(Ccp)로 이루어진다. 상기 제1 및 제2 서브 화소(SPX1, SPX2)는 서로 인접하는 두 개의 데이터 라인(이하, 제1 데이터 라인(DLm) 및 제2 데이터 라인(DLm+1)이라 함) 사이에 구비된다.

또한, 상기 제1 서브 화소(SPX1)의 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인(DLm) 및 제1 게이트 라인(GLn)에 연결되고, 상기 제2 서브 화소(SPX2)의 상기 제2 박막 트랜지스터(Tr2)는 상기 제1 데이터 라인(DLm) 및 제1 게이트 라인(GLn)에 연결된다.

구체적으로, 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인(DLm)에 연결된 제1 소스 전극, 상기 제1 게이트 라인(GLn)에 연결된 제1 게이트 전극, 및 상기 제1 액정 커패시터(Clc1)에 연결된 제1 드레인 전극을 포함한다. 상기 제1 스토리지 커패시터(Cst1)는 상기 제1 드레인 전극과 제1 스토리지 라인(SLn) 사이에 제공되어 상기 제1 액정 커패시터(Clc1)에 병렬 연결된다. 상기 제2 박막 트랜지스터(Tr2)는 상기 제1 데이터 라인(DLm)에 연결된 제2 소스 전극, 상기 제1 게이트 라인(GLn)에 연결된 제2 게이트 전극 및 상기 제2 액정 커패시터(Clc2)에 연결된 제2 드레인 전극을 포함한다. 상기 제2 스토리지 커패시터(Cst2)는 상기 제2 드레인 전극과 상기 제2 스토리지 라인(SLn+1) 사이에 제공되어 상기 제2 액정 커패시터(Clc2)에 병렬 연결된다.

상기 제1 게이트 라인(GLn)에 제1 게이트 신호가 인가되면, 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)가 동시에 턴-온된다. 상기 제1 데이터 라인(DLm)으로 인가된 데이터 전압은 턴-온된 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)를 통해 상기 제1 및 제2 액정 커패시터(Clc1, Clc2)로 각각 인가된다. 따라서, 상기 제1 게이트 신호의 하이 구간동안 상기 제1 및 제2 액정 커패시터(Clc1, Clc2)에는 동일한 크기의 화소 전압이 충전된다.

한편, 상기 제3 박막 트랜지스터(Tr3)는 상기 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극에 연결된 제3 소스 전극, 제2 게이트 라인(GLn+1)에 연결된 제3 게이트 전극 및 상기 커플링 커패시터(Ccp)에 연결된 제3 드레인 전극을 포함한다. 상기 제2 게이트 라인(GLn+1)은 상기 제1 게이트 신호가 폴링된 이후에 라이징되는 제2 게이트 신호를 수신한다. 상기 제2 게이트 신호에 응답하여 상기 제3 박막 트랜지스터(Tr3)가 턴-온되면, 상기 제2 액정 커패시터(Clc2)와 상기 커플링 커패시터(Ccp) 사이에서 전압 분배가 일어나고, 그 결과 상기 제2 액정 커패시터(Clc2)에 충전된 화소 전압이 다운된다. 상기 화소 전압이 다운되는 크기는 상기 커플링 커패시터(Ccp)의 충전률에 따라서 변화될 수 있다.

결국, 상기 제2 게이트 신호가 발생된 이후에, 상기 제1 액정 커패시터(Clc1)에는 제1 화소 전압이 충전되고, 상기 제2 액정 커패시터(Clc2)에는 상기 제1 화소 전압보다 낮은 크기의 제2 화소 전압이 충전될 수 있다.

도 9는 도 8에 도시된 화소의 레이아웃이고, 도 10은 도 9에 도시된 절단선 I-I`를 따라 절단한 단면도이다.

도 9 및 도 10을 참조하면, 액정 표시 장치(400)는 어레이 기판(100), 상기 어레이 기판(100)과 마주하여 결합하는 대향 기판(200) 및 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에 개재된 액정층(300)을 포함한다.

상기 어레이 기판(100)은 제1 베이스 기판(110), 상기 제1 베이스 기판(110) 상에서 상기 제1 방향(D1)으로 서로 평행하게 연장된 상기 제1 및 제2 데이터 라인(DLm, DLm+1), 상기 제1 베이스 기판(110) 상에서 상기 제3 방향(D3)으로 연장된 상기 제1 및 제2 게이트 라인(GLn, GLn+1)을 포함한다.

또한, 상기 어레이 기판(100)은 상기 제3 방향(D3)으로 연장된 상기 제1 스토리지 라인(SLn), 상기 제1 스토리지 라인(SLn)으로부터 분기되어 상기 제1 방향(D1)으로 연장된 제1 및 제2 분기 전극(LSLn, RSLn)을 더 포함한다. 또한, 상기 어레이 기판(100)은 상기 제3 방향(D3)으로 연장된 상기 제2 스토리지 라인(SLn+1), 상기 제2 스토리지 라인(SLn+1)으로부터 분기되어 상기 제2 방향(D2)으로 연장된 제3 및 제4 분기 전극(LSLn+1, RSLn+1)을 더 포함한다.

상기 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(GE1)은 상기 제1 게이트 라인(GLn)으로부터 분기되고, 제1 소스 전극(SE1)은 상기 제1 데이터 라인(DLm)으로부터 분기된다. 상기 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(DE1)은 제1 화소 전극(141)과 전기적으로 연결된다.

상기 제1 화소 전극(141)은 상기 제1 스토리지 라인(SLn), 제1 및 제2 분기 전극(LSLn, RSLn)과 부분적으로 오버랩되어 상기 제1 스토리지 커패시터(Cst1, 도 8에 도시됨)를 형성한다.

상기 제1 화소 전극(141)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 특히, 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향은 반시계 방향으로 순환한다.

상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향은 반시계 방향으로 순환하는 경우, 상기 제1 화소 전극(141)의 상기 제1 연장부(141a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩된다. 상기 제1 화소 전극(141)의 상기 제2 연장부(141b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제1 화소 전극(141)의 상기 제3 연장부(141c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다. 상기 제1 화소 전극(141)의 상기 제4 연장부(141d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩된다.

한편, 상기 제2 박막 트랜지스터(Tr2)의 제2 게이트 전극(GE2)은 상기 제1 게이트 라인(GLn)으로부터 분기되고, 제2 소스 전극(SE2)은 상기 제1 데이터 라인(DLm)으로부터 분기된다. 상기 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(DE2)은 제2 화소 전극(142)과 전기적으로 연결된다.

상기 제2 화소 전극(142)은 상기 제2 스토리지 라인(SLn+1), 제3 및 제4 분기 전극(LSLn+1, RSLn+1)과 부분적으로 오버랩되어 상기 제2 스토리지 커패시터(Cst2, 도 8에 도시됨)를 형성한다.

상기 제2 화소 전극(142)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 특히, 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향은 반시계 방향으로 순환한다.

상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향은 반시계 방향으로 순환하는 경우, 상기 제2 화소 전극(142)의 상기 제5 연장부(142a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩된다. 상기 제2 화소 전극(142)의 상기 제6 연장부(142b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제2 화소 전극(142)의 상기 제7 연장부(142c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다. 상기 제2 화소 전극(142)의 상기 제8 연장부(142d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩된다.

상기 어레이 기판(100)은 상기 제3 박막 트랜지스터(Tr3) 및 상기 커플링 커패시터(Ccp)를 더 포함한다. 상기 제3 박막 트랜지스터(Tr3)의 제3 게이트 전극(GE3)은 상기 제2 게이트 라인(GLn+1)으로부터 분기되고, 제3 소스 전극(SE3)은 상기 제2 드레인 전극(DE2)으로부터 연장되며, 제3 드레인 전극(DE3)은 상기 커플링 커패시터(Ccp)에 연결된다. 상기 커플링 커패시터(Ccp)는 상기 제3 드레인 전극(DE3)으로부터 연장된 제1 전극(CE1) 및 상기 제2 분기 전극(RSLn)으로부터 연장되어 상기 제1 전극(CE1)과 마주하는 제2 전극(CE2)으로 이루어진다. 그러나, 상기 커플링 커패시터(Ccp)의 구조는 여기에 한정되지는 않는다.

도 10을 참조하면, 상기 어레이 기판(100)은 게이트 절연막(151), 보호막(152) 및 유기 절연막(153)을 더 포함한다.

한편, 상기 대향 기판(200)은 제2 베이스 기판(210), 블랙 매트릭스(241), 컬러필터층(R,G,B), 및 공통 전극(211)을 포함한다. 상기 블랙 매트릭스(241)는 상기 어레이 기판(100)의 차광 영역에 대응하여 형성된다. 상기 차광 영역은 상기 제1 및 제2 데이터 라인(DLm, DLm+1), 제1 내지 제3 박막 트랜지스터(Tr1~Tr3), 커플링 커패시터(Ccp) 및 상기 제1 및 제2 게이트 라인(GLn, GLn+1)이 형성된 영역으로 정의될 수 있다. 상기 차광 영역에는 제1 및 제2 화소 전극(141, 142)이 형성되지 않으므로, 액정 분자들이 배향되지 않아 빛샘이 발생할 수 있다. 따라서, 상기 블랙 매트릭스(241)는 상기 차광 영역에 형성되어 상기 빛샘을 차단한다.

본 발명의 일 실시예에 따르면, 상기 블랙 매트릭스(241)는 상기 제1 화소 전극(141)의 제1 및 제4 연장부(141a, 141d)와 부분적으로 오버랩될 수 있다. 도면에 도시하지는 않았지만, 상기 블랙 매트릭스(241)는 상기 제1 화소 전극(141)의 제2 및 제3 연장부(141b, 141c)와 부분적으로 오버랩되고, 상기 제2 화소 전극(142)의 제5 내지 제8 연장부(142a, 142b, 142c, 142d)와 부분적으로 오버랩될 수 있다.

상기 제1 내지 제8 연장부(141a~141d, 142a~142d)를 상기 블랙 매트릭스(241)와 오버랩시키면, 프린지 필드에 의해서 상기 액정 분자들이 오배향되는 영역이 상기 차광 영역 내측으로 이동될 수 있다. 그 결과, 오배향 영역에 의해서 상기 액정 표시 장치의 전체 개구율 및 투과율이 감소되는 것을 방지할 수 있다.

한편, 상기 공통 전극(211)은 상기 제1 화소 전극(141)과 마주하여 상기 제1 액정 커패시터(Clc1)를 형성한다. 도면에 도시하지는 않았지만, 상기 공통 전극(211)은 상기 제2 화소 전극(142)과 마주하여 상기 제2 액정 커패시터(Clc2)를 형성한다.

도 11은 본 발명의 또 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향과 제1 및 제2 화소 전극의 형상을 나타낸 평면도이다. 특히, 도 11의 (a)는 본 발명의 다른 실시예에 따른 제1 배향막의 배향 방향을 나타내고, 도 11의 (b)는 본 발명의 다른 실시예에 따른 제2 배향막의 배향 방향을 나타내며, 도 11의 (c)는 화소 영역에 구비된 제1 및 제2 화소 전극을 나타낸다.

도 11을 참조하면, 상기 어레이 기판(100)에서 화소 영역(PA)은 제1 서브 화소 영역(SPA1) 및 제2 서브 화소 영역(SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 상기 제1 및 제2 영역(A1, A2)으로 구분된다. 상기 제1 영역(A1)은 상기 제1 방향(D11)으로 광배향되고, 상기 제2 영역(A2)은 상기 제2 방향(D2)으로 광배향된다.

상기 어레이 기판(100)과 상기 대향 기판(200)이 서로 마주하여 결합하면, 도 11의 (c)에 도시된 바와 같이, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2)에 대응하여 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제3 영역(A1, A3)이 중첩하는 제1 도메인(DM1), 상기 제1 및 제4 영역(A1, A4)이 중첩하는 제2 도메인(DM2), 상기 제2 및 제3 영역(A2, A3)이 중첩하는 제3 도메인(DM3) 및 상기 제2 및 제4 영역(A2, A4)이 중첩하는 제4 도메인(DM4)이 형성된다.

따라서, 상기 제2 및 제3 도메인(DM2, DM3)에서 상기 액정층의 배향 방향은 서로 마주하고, 상기 제1 및 제4 도메인(DM1, DM4)에서 상기 액정층의 배향 방향은 서로 반대한다. 이처럼, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각에 서로 다른 배향 방향을 갖는 다수의 도메인(DM1~DM4)이 형성됨으로써, 액정표시장치는 넓은 시야각을 확보할 수 있다.

상기 제1 및 제4 도메인(DM1, DM4)의 액정 배향 방향이 서로 마주하는 경우, 상기 제1 화소 전극(141)은 상기 제2 도메인(DM2)에 대응하여 구비된 제1 연장부(141e) 및 제2 연장부(141f), 상기 제3 도메인(DM3)에 대응하여 구비된 제3 연장부(141g) 및 제4 연장부(141h)로 이루어진다.

상기 제1 연장부(141e)는 상기 제1 방향(D1)으로 연장되고, 상기 제2 연장부(141f)는 상기 제4 방향(D4)으로 연장된다. 또한, 상기 제3 연장부(141g)는 상기 상기 제2 방향(D2)으로 연장되며, 상기 제4 연장부(141h)는 상기 제3 방향(D3)으로 연장된다.

상기 제1 및 제4 도메인(DM1, DM4)의 액정 배향 방향이 서로 마주하는 경우, 상기 제2 화소 전극(142)은 상기 제2 도메인(DM2)에 대응하여 구비된 제5 연장부(142e) 및 제6 연장부(142f), 상기 제3 도메인(DM3)에 대응하여 구비된 제7 연장부(142g) 및 제8 연장부(142h)로 이루어진다.

상기 제5 연장부(142e)는 상기 제1 방향(D1)으로 연장되고, 상기 제6 연장부(142f)는 상기 제4 방향(D4)으로 연장된다. 또한, 상기 제7 연장부(142g)는 상기 제2 방향(D2)으로 연장되며, 상기 제8 연장부(142h)는 상기 제3 방향(D3)으로 연장된다.

도 12는 도 11의 (c)에 도시된 제1 및 제2 화소 전극이 구비된 어레이 기판의 평면도이고, 도 13은 도 12에 도시된 절단선 Ⅱ-Ⅱ`에 따라 절단한 단면도이다. 단, 도 12에 도시된 구성 요소 중 도 9에 도시된 구성 요소와 동일한 구성요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 12를 참조하면, 상기 제1 화소 전극(141)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 상기 제2 및 제3 도메인(DM2, DM3)에서 상기 액정층의 배향 방향은 서로 마주하다.

상기 제2 및 제3 도메인(DM2, DM3)의 배향 방향이 서로 마주하는 경우, 상기 제1 화소 전극(141)의 상기 제1 연장부(141e)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장되고, 상기 제1 화소 전극(141)의 상기 제2 연장부(141f)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제1 데이터 라인(DLm)과 부분적으로 오버랩된다. 또한, 상기 제1 화소 전극(141)의 상기 제3 연장부(141g)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장되고, 상기 제1 화소 전극(141)의 상기 제4 연장부(141h)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 부분적으로 오버랩된다.

또한, 상기 제2 화소 전극(142)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 상기 제2 및 제3 도메인(DM2, DM3)에서 상기 액정층의 배향 방향은 서로 마주하다.

상기 제2 및 제3 도메인(DM2, DM3)의 배향 방향이 서로 마주하는 경우, 상기 제2 화소 전극(142)의 상기 제5 연장부(142e)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 화소 전극(142)의 상기 제6 연장부(142f)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제1 데이터 라인(DLm)과 부분적으로 오버랩된다. 또한, 상기 제2 화소 전극(142)의 상기 제7 연장부(142g)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장되고, 상기 제2 화소 전극(142)의 상기 제8 연장부(142h)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 부분적으로 오버랩된다.

도 13에 도시된 바와 같이, 상기 제1 화소 전극(141)의 제1 내지 제4 연장부(141e, 141f, 141g, 141h)는 상기 블랙 매트릭스(241)과 부분적으로 오버랩될 수 있다. 또한, 상기 제2 화소 전극(142)의 제5 내지 제8 연장부(142e, 142f, 142g, 142h)도 상기 블랙 매트릭스(241)와 부분적으로 오버랩될 수 있다.

상기 제1 내지 제8 연장부(141e~141h, 142e~142h)를 상기 블랙 매트릭스(241)와 오버랩시키면, 프린지 필드에 의해서 상기 액정 분자들이 오배향되는 영역을 상기 차광 영역 내측으로 이동시킬 수 있다. 그 결과, 상기 액정 표시 장치(400)의 개구율 및 투과율을 향상시킬 수 있다.

도 14는 본 발명의 다른 실시예에 따른 액정표시장치에 구비된 화소의 등가 회로도이다.

도 14를 참조하면, 본 발명의 다른 실시예에 따른 화소(PX)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 상기 제1 서브 화소(SPX1)는 제1 박막 트랜지스터(Tr1), 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)로 이루어지고, 상기 제2 서브 화소(SPX2)는 제2 박막 트랜지스터(Tr2), 제2 액정 커패시터(Clc2), 제2 스토리지 커패시터(Cst2), 제3 박막 트랜지스터(Tr3) 및 커플링 커패시터(Ccp)로 이루어진다.

상기 제1 박막 트랜지스터(Tr1)는 제1 데이터 라인(DLm)에 연결된 제1 소스 전극, 제1 게이트 라인(GLn)에 연결된 제1 게이트 전극, 상기 제1 액정 커패시터(Clc1)에 연결된 제1 드레인 전극을 포함한다. 상기 제1 스토리지 커패시터(Cst1)는 상기 제1 드레인 전극과 제1 스토리지 라인(SLn) 사이에 제공되어, 상기 제1 액정 커패시터(Clc1)에 병렬 연결된다.

상기 제2 박막 트랜지스터(Tr2)는 제1 데이터 라인(DLm)에 연결된 제2 소스 전극, 제1 게이트 라인(GLn)에 연결된 제2 게이트 전극, 상기 제2 액정 커패시터(Clc2)에 연결된 제2 드레인 전극을 포함한다. 상기 제2 스토리지 커패시터(Cst2)는 상기 제2 드레인 전극과 제2 스토리지 라인(SLn+1) 사이에 제공되어, 상기 제2 액정 커패시터(Clc2)에 병렬 연결된다.

상기 제3 박막 트랜지스터(Tr3)는 상기 제2 드레인 전극에 연결된 제3 소스 전극, 상기 제1 스토리지 라인(SLn)에 연결된 제3 게이트 전극 및 상기 커플링 커패시터(Ccp)에 연결된 제3 드레인 전극을 포함한다. 상기 커플링 커패시터(Ccp)는 상기 제3 드레인 전극과 상기 제1 스토리지 라인(SLn) 사이에 제공된다.

상기 제1 게이트 라인(GLn)에 제1 게이트 신호가 인가되면, 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)가 동시에 턴-온된다. 상기 제1 데이터 라인(DLm)으로 인가된 데이터 전압은 턴-온된 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)를 통해 상기 제1 및 제2 액정 커패시터(Clc1, Clc2)로 각각 인가된다. 따라서, 상기 제1 및 제2 액정 커패시터(Clc1, Clc2)에는 동일한 크기의 화소 전압이 충전된다. 본 발명의 일 예로, 상기 데이터 전압은 0V 내지 15V 사이의 크기를 가질 수 있다.

상기 제3 박막 트랜지스터(Tr3)는 상기 제1 스토리지 라인(SLn)으로 인가되는 스토리지 전압에 응답하여 턴-온된다. 예를 들어, 상기 제1 스토리지 라인(SLn)에는 7.5V의 스토리지 전압이 인가된다. 상기 제3 박막 트랜지스터(Tr3)의 채널 폭(width)은 상기 스토리지 전압에 의해 상기 제3 박막 트랜지스터(Tr3)가 턴-온될 정도의 크기를 갖도록 설정될 수 있다.

본 발명의 일 실시예에서, 상기 스토리지 전압에 의해서 상기 제3 박막 트랜지스터(Tr3)는 턴-온 상태에 있으므로, 상기 제1 액정 커패시터(Clc1)의 충전률와 상기 커플링 커패시터(Ccp)의 충전률에 따라서 상기 제1 액정 커패시터(Clc1)와 상기 커플링 커패시터(Ccp) 사이에서 전압 분배가 일어난다. 상기 전압 분배에 의해서 제1 노드(N1)의 전위가 변화된다. 즉, 상기 제1 노드(N1)에 정극성의 데이터 전압이 인가되는 경우, 상기 전압 분배에 의해서 상기 제1 노드(N1)의 전위는 감소하고, 상기 제1 노드(N1)에 부극성의 데이터 전압이 인가되는 경우, 상기 전압 분배에 의해서 상기 제1 노드(N1)의 전위는 증가한다. 여기서, 상기 제1 노드(N1)의 전위의 변동 폭은 상기 커플링 커패시터(Ccp)의 충전률에 따라서 조정될 수 있다.

결국, 상기 제1 액정 커패시터(Clc1)에 제1 화소 전압이 충전될 때, 상기 제2 액정 커패시터(Clc2)에는 상기 제3 박막 트랜지스터(Tr3) 및 상기 커플링 커패시터(Ccp)에 의해서 상기 제1 화소 전압보다 작은 크기의 제2 화소 전압이 충전된다.

도 15는 도 14에 도시된 화소를 구비하는 어레이 기판의 평면도이다.

도 15를 참조하면, 어레이 기판(100)은 상기 제1 방향(D1)으로 서로 평행하게 연장된 상기 제1 및 제2 데이터 라인(DLm, DLm+1), 상기 제3 방향(D3)으로 연장된 상기 제1 게이트 라인(GLn), 상기 제3 방향(D3)으로 연장된 상기 제1 및 제2 스토리지 라인(SLn, SLn+1)을 포함한다. 상기 어레이 기판(100)은 상기 제1 스토리지 라인(SLn)으로부터 분기되어 상기 제1 방향(D1)으로 연장된 제1 분기 전극(LSLn), 제2 분기 전극(RSLn) 및 상기 제1 및 제2 분기 전극(LSLn, RSLn)의 일단부를 연결하는 연결 전극(CSLn)을 더 포함한다.

상기 제1 화소 전극(141)은 상기 제1 스토리지 라인(SLn), 상기 연결 전극(CSLn), 제1 및 제2 분기 전극(LSLn, RSLn)과 부분적으로 오버랩되어 상기 제1 스토리지 커패시터(Cst1, 도 14에 도시됨)를 형성한다.

상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 반시계 방향으로 순환하는 경우, 상기 제1 화소 전극(141)의 상기 제1 연장부(141a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩된다. 상기 제1 화소 전극(141)의 상기 제2 연장부(141b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제1 화소 전극(141)의 상기 제3 연장부(141c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다. 상기 제1 화소 전극(141)의 상기 제4 연장부(141d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩된다.

상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 반시계 방향으로 순환하는 경우, 상기 제2 화소 전극(142)의 상기 제5 연장부(142a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩된다. 상기 제2 화소 전극(142)의 상기 제6 연장부(142b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제2 화소 전극(142)의 상기 제7 연장부(142c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다. 상기 제2 화소 전극(142)의 상기 제8 연장부(142d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩된다.

상기 어레이 기판(100)은 상기 제3 박막 트랜지스터(Tr3) 및 상기 커플링 커패시터(Ccp)를 더 포함한다. 상기 제3 박막 트랜지스터(Tr3)의 제3 게이트 전극(GE3)은 상기 제1 스토리지 라인(SLn)으로부터 분기되고, 제3 소스 전극(SE3)은 상기 제2 드레인 전극(DE2)으로부터 연장되며, 제3 드레인 전극(DE3)은 상기 커플링 커패시터(Ccp)에 연결된다. 상기 커플링 커패시터(Ccp)는 상기 제3 드레인 전극(DE3)으로부터 연장된 제1 전극(CE1) 및 상기 제1 스토리지 라인(SLn)으로부터 연장되어 상기 제1 전극(CE1)과 마주하는 제2 전극(CE2)으로 이루어진다. 그러나, 상기 커플링 커패시터(Ccp)의 구조는 여기에 한정되지는 않는다.

도 16은 본 발명의 또 다른 실시예에 따른 액정표시장치에 구비된 화소의 등가 회로도이고, 도 17은 도 16에 도시된 화소를 구비하는 어레이 기판의 평면도이다.

단, 도 16 및 도 17의 화소는 제2 커플링 커패시터(Ccp2)를 추가로 구비한다는 점을 제외하고는 도 8 및 도 9에 도시된 화소와 유사한 구조를 갖는다.

도 16 및 도 17을 참조하면, 제1 커플링 커패시터(Ccp1)는 제3 박막 트랜지스터(Tr3)의 제3 드레인 전극(DE3)과 제1 스토리지 라인(SLn) 사이에 제공된다. 구체적으로, 상기 제1 커플링 커패시터(Ccp1)는 상기 제3 드레인 전극(DE3)으로부터 연장된 제1 전극(CE1) 및 상기 제1 스토리지 라인(SLn)으로부터 연장되어 상기 제1 전극(CE1)과 마주하는 제2 전극(CE2)을 포함한다.

한편, 상기 제2 커플링 커패시터(Ccp2)는 상기 제3 박막 트랜지스터(Tr3)의 제3 드레인 전극(DE3)과 상기 제1 액정 커패시터(Ccp1)의 제1 화소전극(141) 사이에 제공된다. 구체적으로, 상기 제2 커플링 커패시터(Ccp2)는 상기 제1 전극(CE1)으로부터 연장된 제3 전극(CE3) 및 상기 제1 화소 전극(141)으로부터 연장되어 상기 제3 전극(CE3)과 마주하는 제4 전극(CE4)을 포함한다.

상기 제2 게이트 라인(GLn+1)으로 인가되는 제2 게이트 신호에 응답하여 상기 제3 박막 트랜지스터(Tr3)가 턴-온되면, 상기 제1 커플링 커패시터(Ccp1)와 상기 제2 액정 커패시터(Ccp2) 사이에서 전압 분배가 일어난다. 전압 분배에 의해서, 상기 제1 커플링 커패시터(Ccp1)와 상기 제2 액정 커패시터(Clc2)에는 동일한 전압이 충전되지만, 상기 제2 액정 커패시터(Ccl2)에 충전된 제2 화소 전압은 상기 제1 액정 커패시터(Clc1)에 충전된 제1 화소 전압보다 낮아진다.

또한, 상기 제2 커플링 커패시터(Ccp2)를 통해 상기 제1 액정 커패시터(Clc1)와 상기 제1 커플링 커패시터(Ccp1)를 연결하면, 상기 제1 커플링 커패시터(Ccp2)의 커플링에 의해서 상기 제1 액정 커패시터(Clc1)에 충전된 상기 제1 화소 전압이 상승하게 된다.

한편, 도 17을 참조하면, 상기 제1 화소 전극(141)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 특히, 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향은 반시계 방향으로 순환한다.

위와 같이, 상기 제1 및 제2 화소 전극(141, 142)에 연장부가 형성되면, 상기 액정 표시 장치(400)의 개구율 및 투과율이 향상될 수 있다.

도 18은 본 발명의 다른 실시예에 따른 액정표시장치에 구비된 화소의 등가 회로도이다.

본 발명의 다른 실시예에 따른 액정 표시 장치는 다수의 화소를 포함한다. 그러나, 도 18에서는 설명의 편의를 위하여 하나의 화소만을 도시하였으나, 나머지 화소들도 이와 유사한 구조를 갖는다.

도 18을 참조하면, 화소(PX)는 제1 서브 화소(SPX1) 및 제2 서브 화소(SPX2)를 포함한다. 상기 제1 서브 화소(SPX1)는 제1 박막 트랜지스터(Tr1), 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)로 이루어지고, 상기 제2 서브 화소(SPX2)는 제2 박막 트랜지스터(Tr2), 제2 액정 커패시터(Clc2) 및 제2 스토리지 커패시터(Cst2)로 이루어진다. 상기 제1 및 제2 서브 화소(SPX1, SPX2)는 서로 인접하는 두 개의 데이터 라인(이하, 제1 데이터 라인(DLm) 및 제2 데이터 라인(DLm+1)이라 함) 사이에 구비된다.

또한, 상기 제1 서브 화소(SPX1)의 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인(DLm) 및 게이트 라인(GLn)에 연결되고, 상기 제2 서브 화소(SPX2)의 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 데이터 라인(DLm+1) 및 게이트 라인(GLn)에 연결된다.

상기 제1 액정 커패시터(Clc1)는 상기 제1 스토리지 커패시터(Cst1)에 병렬 연결되고, 상기 제2 액정 커패시터(Clc2)는 상기 제2 스토리지 커패시터(Cst2)에 병렬 연결된다.

상기 게이트 라인(GLn)에 게이트 신호가 인가되면, 상기 제1 및 제2 박막 트랜지스터(Tr1, Tr2)가 동시에 턴-온된다. 상기 제1 데이터 라인(DLm)으로 인가된 제1 데이터 전압은 턴-온된 상기 제1 박막 트랜지스터(Tr1)를 통해 상기 제1 액정 커패시터(Clc1)로 인가되고, 상기 제2 데이터 라인(DLm+1)으로 인가된 제2 데이터 전압은 턴-온된 상기 제2 박막 트랜지스터(Tr2)를 통해 상기 제2 액정 커패시터(Clc2)로 인가된다. 상기 제1 및 제2 데이터 전압의 크기는 서로 다르다. 따라서, 상기 제1 및 제2 액정 커패시터(Clc1, Clc2)에는 서로 다른 크기의 화소 전압이 충전된다. 본 발명의 일 예로, 상기 제1 액정 커패시터(Clc1)에 제1 화소 전압이 충전되면, 상기 제2 액정 커패시터(Clc2)에는 상기 제1 화소 전압보다 낮은 크기의 제2 화소 전압이 충전될 수 있다.

도 19는 도 18에 도시된 화소가 구비된 어레이 기판의 평면도이다.

도 19를 참조하면, 상기 어레이 기판(100)은 상기 제1 방향(D1)으로 서로 평행하게 연장된 제1 및 제2 데이터 라인(DLm, DLm+1), 상기 제3 방향(D3)으로 연장된 게이트 라인(GLn)을 포함한다.

상기 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(GE1)은 상기 게이트 라인(GLn)으로부터 분기되고, 제1 소스 전극(SE1)은 상기 제1 데이터 라인(DLm)으로부터 분기된다. 상기 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(DE1)은 제1 화소 전극(141)과 전기적으로 연결된다.

상기 제1 화소 전극(141)은 상기 제1 스토리지 라인(SLn), 제1 및 제2 분기 전극(LSLn, RSLn)과 부분적으로 오버랩되어 상기 제1 스토리지 커패시터(Cst1, 도 14에 도시됨)를 형성한다.

상기 제1 화소 전극(141)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 시계 반대 방향으로 순환하는 경우, 상기 제1 화소 전극(141)의 상기 제1 연장부(141a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩된다. 상기 제1 화소 전극(141)의 상기 제2 연장부(141b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제1 화소 전극(141)의 상기 제3 연장부(141c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다. 상기 제1 화소 전극(141)의 상기 제4 연장부(141d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩된다.

한편, 상기 제2 박막 트랜지스터(Tr2)의 제2 게이트 전극(GE2)은 상기 게이트 라인(GLn)으로부터 분기되고, 제2 소스 전극(SE2)은 상기 제2 데이터 라인(DLm+1)으로부터 분기된다. 상기 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(DE2)은 제2 화소 전극(142)과 전기적으로 연결된다.

상기 제2 화소 전극(142)은 상기 제2 스토리지 라인(SLn+1), 제3 및 제4 분기 전극(LSLn+1, RSLn+1)과 부분적으로 오버랩되어 상기 제2 스토리지 커패시터(Cst2, 도 14에 도시됨)를 형성한다.

상기 제2 화소 전극(142)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 반시계 방향으로 순환하는 경우, 상기 제2 화소 전극(142)의 상기 제5 연장부(142a)는 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩된다. 상기 제2 화소 전극(142)의 상기 제6 연장부(142b)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된다. 또한, 상기 제2 화소 전극(142)의 상기 제7 연장부(142c)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된다. 상기 제2 화소 전극(142)의 상기 제8 연장부(142d)는 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩된다.

따라서, 상기 제1 화소 전극(141)의 제1 내지 제4 연장부(141a, 141b, 141c, 141d)는 상기 블랙 매트릭스(241, 도 10에 도시됨)과 부분적으로 오버랩될 수 있다. 또한, 상기 제2 화소 전극(142)의 제5 내지 제8 연장부(142a, 142b, 142c, 142d)도 상기 블랙 매트릭스(241)와 부분적으로 오버랩될 수 있다.

상기 제1 내지 제8 연장부(141a~141b, 142a~142b)를 상기 블랙 매트릭스(241)와 오버랩시키면, 프린지 필드에 의해서 상기 액정 분자들이 오배향되는 영역이 상기 차광 영역 내측으로 이동될 수 있다. 그 결과, 오배향 영역에 의해서 상기 액정 표시 장치(400)의 개구율 및 투과율이 감소하는 것을 방지할 수 있다.

도 20은 도 18에 도시된 화소가 구비된 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다. 단, 도 20에 도시된 구성 요소 중 도 19에 도시된 구성 요소와 동일한 구성 요소에 대해서는 동일한 참조부호를 병기하고, 그에 대한 구체적인 설명은 생략한다.

도 20을 참조하면, 상기 제1 및 제2 화소 전극(141, 142)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다.

또한, 상기 제2 및 제3 도메인(DM2, DM3)의 배향 방향이 서로 마주하는 경우, 상기 제2 화소 전극(142)의 상기 제5 연장부(142e)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장되고, 상기 제2 화소 전극(142)의 상기 제6 연장부(142f)는 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제1 데이터 라인(DLm)과 부분적으로 오버랩된다. 또한, 상기 제2 화소 전극(142)의 상기 제7 연장부(142g)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장되고, 상기 제2 화소 전극(142)의 상기 제8 연장부(142h)는 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 부분적으로 오버랩된다.

따라서, 상기 제1 화소 전극(141)의 제1 내지 제4 연장부(141e, 141f, 141g, 141h)는 상기 블랙 매트릭스(241, 도 13에 도시됨)과 부분적으로 오버랩될 수 있다. 또한, 상기 제2 화소 전극(142)의 제5 내지 제8 연장부(142e, 142f, 142g, 142h)도 상기 블랙 매트릭스(241)와 부분적으로 오버랩될 수 있다.

상기 제1 내지 제8 연장부(141e~141h, 142e~142h)를 상기 블랙 매트릭스(241)와 오버랩시키면, 프린지 필드에 의해서 상기 액정 분자들이 오배향되는 영역을 상기 차광 영역 내측으로 이동시킬 수 있다. 그 결과, 오배향 영역에 의해서 상기 액정 표시 장치(400)의 개구율 및 투과율이 감소하는 것을 방지할 수 있다.

도 21은 본 발명의 또 다른 실시예에 따른 제1 및 제2 배향막의 배향 방향과 제1 및 제2 화소 전극의 형상을 나타낸 평면도이다. 특히, 도 21의 (a)는 본 발명의 다른 실시예에 따른 제1 배향막의 배향 방향을 나타내고, 도 21의 (b)는 본 발명의 다른 실시예에 따른 제2 배향막의 배향 방향을 나타내며, 도 21의 (c)는 화소 영역에 구비된 제1 및 제2 화소 전극을 나타낸다.

도 21을 참조하면, 상기 어레이 기판(100)에서 화소 영역(PA)은 제1 서브 화소 영역(SPA1) 및 제2 서브 화소 영역(SPA2)으로 구분된다. 또한, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각은 상기 제1 및 제2 영역(A1, A2)으로 구분된다. 상기 제1 영역(A1)은 상기 제1 방향(D11)으로 광배향되고, 상기 제2 영역(A2)은 상기 제2 방향(D2)으로 광배향된다.

한편, 상기 대향 기판(200)에서 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2)은 상기 제3 및 제4 영역(A3, A4)으로 구분된다. 상기 제3 영역(A3)은 상기 제3 방향(D3)으로 광배향되고, 상기 제4 영역(A4)은 상기 제4 방향(D4)으로 배향된다. 여기서, 상기 제1 서브 화소 영역(SPA1)의 제4 영역(A4)과 상기 제2 서브 화소 영역(SPA2)의 제4 영역(A4)은 서로 인접하여 배치된다. 본 발명의 다른 일 예로, 상기 제1 서브 화소 영역(SPA1)의 제3 영역(A3)과 상기 제2 서브 화소 영역(SPA2)의 제3 영역(A3)은 서로 인접하여 배치될 수도 있다.

상기 제1 서브 화소 영역(SPA1)에 대응하여 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제3 영역(A1, A3)이 중첩하는 제1 도메인(DM1), 상기 제1 및 제4 영역(A1, A4)이 중첩하는 제2 도메인(DM2), 상기 제2 및 제3 영역(A2, A3)이 중첩하는 제3 도메인(DM3) 및 상기 제2 및 제4 영역(A2, A4)이 중첩하는 제4 도메인(DM4)이 형성된다.

따라서, 상기 제1 내지 제4 도메인(DM1~DM4)에서 상기 액정층의 배향 방향은 반시계 방향으로 순환한다.

한편, 상기 제2 서브 화소 영역(SPA2)에 대응하여 상기 어레이 기판(100)과 상기 대향 기판(200) 사이에는 상기 제1 및 제4 영역(A1, A4)이 중첩하는 제5 도메인(DM5), 상기 제1 및 제3 영역(A1, A3)이 중첩하는 제6 도메인(DM6), 상기 제2 및 제4 영역(A2, A4)이 중첩하는 제7 도메인(DM7) 및 상기 제2 및 제3 영역(A2, A3)이 중첩하는 제8 도메인(DM8)이 형성된다.

상기 제5 내지 제6 도메인(DM1~DM4)에서 액정층에 포함된 액정 분자들은 서로 다른 방향으로 배열된다. 구체적으로, 상기 액정 분자들은 상기 제5 도메인(DM5)에서 상기 제1 및 제4 방향(D1, D4)의 벡터 합으로 정의된 제9 방향(D9)으로 배열되고, 상기 제6 도메인(DM6)에서 상기 제1 및 제3 방향(D1, D3)의 벡터 합으로 정의된 제10 방향(D10)으로 배열되며, 상기 제7 도메인(DM7)에서 상기 제2 및 제4 방향(D2, D4)의 벡터 합으로 정의된 제11 방향(D11)으로 배열되고, 상기 제8 도메인(DM8)에서 상기 제2 및 제3 방향(D2, D3)의 벡터 합으로 정의된 제12 방향(D12)으로 배열된다.

따라서, 상기 제5 및 제8 도메인(DM5, DM8)에서 상기 액정층의 배향 방향은 서로 마주하고, 상기 제6 및 제7 도메인(DM6, DM7)에서 상기 액정층의 배향 방향은 서로 반대한다. 이처럼, 상기 제1 및 제2 서브 화소 영역(SPA1, SPA2) 각각에 서로 다른 배향 방향을 갖는 다수의 도메인(DM1~DM8)이 형성됨으로써, 액정표시장치는 넓은 시야각을 확보할 수 있다.

상기 제1 내지 제4 도메인(DM1~DM4)의 액정 배향 방향이 반시계 방향으로 순환하는 경우, 상기 제1 화소 전극(141)은 상기 제1 도메인(DM1)에 대응하여 상기 제3 방향(D3)으로 연장된 제1 연장부(141a), 상기 제2 도메인(DM2)에 대응하여 상기 제1 방향(D1)으로 연장된 제2 연장부(141b), 상기 제3 도메인(DM3)에 대응하여 상기 제2 방향(D2)으로 연장된 제3 연장부(141c) 및 상기 제4 도메인(DM4)에 대응하여 상기 제4 방향(D4)으로 연장된 제4 연장부(141d)로 이루어진다.

한편, 상기 제5 및 제8 도메인(DM5, DM8)의 액정 배향 방향이 서로 마주하는 경우, 상기 제2 화소 전극(142)은 상기 제6 도메인(DM6)에 대응하여 상기 제1 및 제3 방향(D1, D3)으로 각각 연장된 제5 연장부(142e) 및 제6 연장부(142f), 상기 제7 도메인(DM7)에 대응하여 상기 제2 및 제4 방향(D2, D4)으로 각각 연장된 제7 연장부(142g) 및 제8 연장부(142h)로 이루어진다.

도 21의 (c)에서는 상기 제1 서브 화소 영역(SPA1)에서 배향 방향이 반시계 방향으로 순환하고, 상기 제2 서브 화소 영역(SPA2)에서 상기 제5 및 제8 도메인(DM5, DM8)의 액정 배향 방향이 서로 마주하는 경우만을 도시하였다. 그러나, 상기 제1 서브 화소 영역(SPA1)에서 배향 방향이 시계 방향으로 순환하고, 이 경우, 제2 서브 화소 영역(SPA2)에서 상기 제6 및 제7 도메인(DM6, DM7)의 액정 배향 방향이 서로 마주할 수도 있다.

도 22는 본 발명의 다른 실시예에 따른 어레이 기판의 평면도이다. 단, 도 22에서는 상기 어레이 기판(100)에 구비된 다수의 화소 중 하나의 화소만을 도시하였다.

도 22를 참조하면, 상기 어레이 기판(100)은 상기 제1 방향(D1)으로 서로 평행하게 연장된 제1 및 제2 데이터 라인(DLm, DLm+1), 상기 제3 방향(D3)으로 연장된 게이트 라인(GLn)을 포함한다. 상기 어레이 기판(100)의 각 화소는 제1 박막 트랜지스터(Tr1), 제1 화소 전극(143), 제2 박막 트랜지스터(Tr2) 및 제2 화소 전극(144)을 포함한다.

상기 제1 박막 트랜지스터(Tr1)는 상기 제1 데이터 라인(DLm) 및 게이트 라인(GLn)에 연결되고, 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 데이터 라인(DLm+1) 및 게이트 라인(GLn)에 연결된다.

구체적으로, 상기 제1 박막 트랜지스터(Tr1)의 제1 게이트 전극(GE1)은 상기 게이트 라인(GLn)으로부터 분기되고, 제1 소스 전극(SE1)은 상기 제1 데이터 라인(DLm)으로부터 분기된다. 상기 제1 박막 트랜지스터(Tr1)의 제1 드레인 전극(DE1)은 상기 제1 화소 전극(143)과 전기적으로 연결된다. 상기 제2 박막 트랜지스터(Tr2)의 제2 게이트 전극(GE2)은 상기 게이트 라인(GLn)으로부터 분기되고, 제2 소스 전극(SE2)은 상기 제2 데이터 라인(DLm+1)으로부터 분기된다. 상기 제2 박막 트랜지스터(Tr2)의 제2 드레인 전극(DE2)은 상기 제2 화소 전극(144, 145)과 전기적으로 연결된다.

상기 제2 화소 전극(144, 145)은 상기 제1 방향(D1)을 따라 서로 소정 간격 이격되고 서로 전기적으로 연결된 제1 전극부(144) 및 제2 전극부(145)를 포함한다. 상기 제1 화소 전극(143)은 상기 제1 전극부(144)와 상기 제2 전극부(145) 사이에 배치되고, 상기 제1 및 제2 전극부(144, 145)와 전기적으로 절연된다.

도 22에 도시된 바와 같이, 상기 제1 화소 전극(143)은 서로 다른 배향 방향을 갖는 상기 제1 내지 제4 도메인(DM1~DM4)으로 구분된다. 상기 제1 내지 제4 도메인(DM1~DM4)의 배향 방향이 시계 반대 방향으로 순환하는 경우, 상기 제1 화소 전극(143)은 상기 제1 도메인(DM1)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩되는 제1 연장부(143a) 및 상기 제2 도메인(DM2)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된 제2 연장부(143b)를 포함한다. 또한, 상기 제1 화소 전극(143)은 상기 제3 도메인(DM3)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된 제3 연장부(143c) 및 상기 제4 도메인(DM4)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제2 데이터 라인(DLm+1)과 오버랩되는 제4 연장부(143d)를 더 포함한다.

상기 제2 화소 전극(144, 145)은 서로 다른 배향 방향을 갖는 상기 제5 내지 제8 도메인(DM5~DM8)으로 구분된다. 상기 제5 내지 제8 도메인(DM5~DM8)의 배향 방향이 시계 반대 방향으로 순환하는 경우, 상기 제2 화소 전극(144, 145)의 상기 제1 전극부(144)는 상기 제5 도메인(DM5)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된 제5 연장부(144a), 상기 제5 도메인(DM5)에 대응하는 영역에서 상기 제3 방향(D3)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩되는 제6 연장부(144b) 및 상기 제7 도메인(DM7)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된 제7 연장부(144c)를 포함한다.

상기 제2 화소 전극(142)의 상기 제2 전극부(145)는 상기 제6 도메인(DM6)에 대응하는 영역에서 상기 제1 방향(D1)으로 연장된 제8 연장부(145a), 상기 제8 도메인(DM8)에 대응하는 영역에서 상기 제2 방향(D2)으로 연장된 제9 연장부(145b) 및 상기 제8 도메인(DM8)에 대응하는 영역에서 상기 제4 방향(D4)으로 연장되어 상기 제1 데이터 라인(DLm)과 오버랩되는 제10 연장부(145c)를 포함한다.

도면에 도시하지는 않았지만, 상기 제1 화소 전극(143)의 제1 내지 제4 연장부(143a, 143b, 143c, 143d)는 상기 블랙 매트릭스(241, 도 10에 도시됨)과 부분적으로 오버랩될 수 있다. 또한, 상기 제2 화소 전극(144, 145)의 제5 내지 제10 연장부(144a, 144b, 144c, 145a, 145b, 145c)도 상기 블랙 매트릭스(241)와 부분적으로 오버랩될 수 있다.

상기 제1 내지 제10 연장부(141a~141b, 144a~144c, 145a~145c)를 상기 블랙 매트릭스(241)와 오버랩시키면, 프린지 필드에 의해서 상기 액정 분자들이 오배향되는 영역이 상기 차광 영역 내측으로 이동될 수 있다. 그 결과, 오배향 영역에 의해서 상기 액정 표시 장치(400)의 개구율 및 투과율이 감소하는 것을 방지할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 어레이 기판 111 : 화소 전극
120 : 제1 배향막 141, 142 : 제1 및 제2 화소 전극
200 : 대향 기판 220 : 제2 배향막
241 : 블랙 매트릭스 300 : 액정층
400 : 액정표시장치

Claims

제1 기판, 상기 제1 기판은 다수의 화소 영역에 각각 대응하여 구비된 다수의 화소전극을 포함하고;
상기 다수의 화소전극과 마주하는 공통전극을 포함하는 제2 기판;
상기 제1 및 제2 기판 사이에 개재된 배향막, 상기 배향막은 상기 화소 영역들 각각에 대응하여 제1 방향으로 배향된 제1 영역, 상기 제1 방향과 다른 제2 방향으로 배향된 제2 영역, 상기 제1 및 제2 방향과 다른 제3 방향으로 배향된 제3 영역, 및 상기 제1 내지 제3 방향과 다른 제4 방향으로 배향된 제4 영역으로 이루어지며; 및
상기 제1 및 제2 기판 사이에 개재된 액정 분자들을 포함하는 액정층, 상기 액정 분자들은 상기 제1 내지 제4 영역에 의해서 각 화소 영역에 정의된 다수의 도메인에서 서로 다른 방향으로 배향되며,
상기 다수의 화소전극 각각은 상기 다수의 도메인 중 적어도 한 도메인에 대응하여 상기 제1 내지 제4 방향 중 적어도 한 방향으로 연장된 연장부를 구비하는 것을 특징으로 하는 액정표시장치.
제1항에 있어서, 상기 배향막은 조사되는 광에 의해 분해(decomposition), 이합체화 반응(dimerization), 및 이성질체화반응(isomerization) 중 어느 하나의 반응이 일어나는 고분자 물질로 이루어지고,
상기 다수의 도메인은 상기 제1 영역과 상기 제3 영역이 중첩하는 영역으로 정의된 제1 도메인, 상기 제1 및 제4 영역이 중첩하는 영역으로 정의된 제2 도메인, 상기 제2 및 제3 영역이 중첩하는 영역으로 정의된 제3 도메인 및 상기 제2 및 제4 영역이 중첩하는 영역으로 정의된 제4 도메인을 포함하고,
상기 액정 분자들은 상기 제1 도메인에서 상기 제1 및 제3 방향의 벡터 합으로 정의된 제5 방향으로 배향되고, 상기 제2 도메인에서 상기 제1 및 제4 방향의 벡터 합으로 정의된 제6 방향으로 배향되며, 상기 제3 도메인에서 상기 제2 및 제3 방향의 벡터 합으로 정의된 제7 방향으로 배향되고, 상기 제4 도메인에서 상기 제2 및 제4 방향의 벡터 합으로 정의된 제8 방향으로 배향되는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 제1 내지 제4 도메인의 배향 방향이 반시계 방향으로 순환하는 경우,
상기 각 화소 전극의 상기 연장부는,
상기 제1 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제1 연장부,
상기 제2 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제2 연장부,
상기 제3 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제3 연장부, 및
상기 제4 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 제1 내지 제4 도메인의 배향 방향이 시계 방향으로 순환하는 경우,
상기 각 화소 전극의 상기 연장부는,
상기 제1 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제1 연장부,
상기 제2 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제2 연장부,
상기 제3 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제3 연장부, 및
상기 제4 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정표시장치.
제2항에 있어서, 상기 제1 및 제4 도메인의 배향 방향이 서로 마주하는 경우,
상기 각 화소 전극의 상기 연장부는,
상기 제2 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제1 연장부,
상기 제2 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제2 연장부,
상기 제3 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제3 연장부, 및
상기 제3 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서, 상기 제2 및 제3 도메인의 배향 방향이 서로 마주하는 경우,
상기 각 화소 전극의 상기 연장부는,
상기 제1 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제1 연장부,
상기 제1 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제2 연장부,
상기 제4 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제3 연장부, 및
상기 제4 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서, 상기 배향막은 상기 화소 전극을 커버하는 제1 배향막 및 상기 공통 전극을 커버하는 제2 배향막을 포함하고,
상기 제1 배향막은 상기 제1 방향으로 배향된 상기 제1 영역 및 상기 제1 방향과 반대하는 상기 제2 방향으로 배향된 상기 제2 영역으로 이루어지며,
상기 제2 배향막은 상기 제1 방향과 직교하는 상기 제3 방향으로 배향된 상기 제3 영역 및 상기 제3 방향과 반대하는 상기 제4 방향으로 배향된 제4 영역으로 이루어진 것을 특징으로 하는 액정표시장치.
다수의 화소 영역에 각각 대응하여 구비된 다수의 화소를 포함하는 제1 기판, 각 화소는 동일한 계조에 대하여 서로 다른 전압을 수신하는 제1 및 제2 화소 전극을 구비하고;
상기 제1 및 제2 화소전극을 커버하는 제1 배향막, 상기 제1 배향막은 상기 화소 영역들 각각에 대응하여 제1 방향으로 배향된 제1 영역 및 상기 제1 방향과 다른 제2 방향으로 배향된 제2 영역을 포함하며;
상기 제1 및 제2 화소전극과 마주하는 공통전극을 포함하는 제2 기판;
상기 공통전극을 커버하는 제2 배향막, 상기 제2 배향막은 상기 제1 및 제2 화소 전극 각각에 대응하여 상기 제1 및 제2 방향과 다른 제3 방향으로 배향된 제3 영역 및 상기 제1 내지 제3 방향과 다른 제4 방향으로 배향된 제4 영역을 포함하고; 및
상기 제1 및 제2 배향막 사이에 개재된 액정 분자들을 포함하는 액정층, 상기 액정 분자들은 상기 제1 내지 제4 영역에 의해서 각 화소 영역에 정의된 다수의 도메인에서 서로 다른 방향으로 배향되며,
상기 제1 및 제2 화소전극 각각은 상기 다수의 도메인 중 적어도 한 도메인에서 상기 제1 내지 제4 방향 중 적어도 한 방향으로 연장된 연장부를 구비하는 것을 특징으로 하는 액정표시장치.
제8항에 있어서, 상기 제1 및 제2 배향막 각각은 조사되는 광에 의해 분해(decomposition), 이합체화 반응(dimerization), 및 이성질체화반응(isomerization) 중 어느 하나의 반응이 일어나는 고분자 물질로 이루어지고,
상기 제1 및 제2 화소 전극 각각에 대응하여 상기 다수의 도메인은 상기 제1 영역과 상기 제3 영역이 중첩하는 영역으로 정의된 제1 도메인, 상기 제1 및 제4 영역이 중첩하는 영역으로 정의된 제2 도메인, 상기 제2 및 제3 영역이 중첩하는 영역으로 정의된 제3 도메인 및 상기 제2 및 제4 영역이 중첩하는 영역으로 정의된 제4 도메인을 포함하고,
상기 액정 분자들은 상기 제1 도메인에서 상기 제1 및 제3 방향의 벡터 합으로 정의된 제5 방향으로 배향되고, 상기 제2 도메인에서 상기 제1 및 제4 방향의 벡터 합으로 정의된 제6 방향으로 배향되며, 상기 제3 도메인에서 상기 제2 및 제3 방향의 벡터 합으로 정의된 제7 방향으로 배향되고, 상기 제4 도메인에서 상기 제2 및 제4 방향의 벡터 합으로 정의된 제8 방향으로 배향되는 것을 특징으로 하는 액정표시장치.
제9항에 있어서, 상기 제1 내지 제4 도메인의 배향 방향이 반시계 방향으로 순환하는 경우,
상기 제1 및 제2 화소 전극 각각의 상기 연장부는,
상기 제1 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제1 연장부,
상기 제2 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제2 연장부,
상기 제3 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제3 연장부, 및
상기 제4 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정표시장치.
제10항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되어 상기 제3 방향으로 배열된 다수의 데이터 라인 및 상기 제3 방향으로 연장되어 상기 제1 방향으로 배열된 다수의 게이트 라인을 더 포함하고,
상기 제1 및 제2 화소 전극은 상기 제1 방향으로 서로 인접하여 배치되는 것을 특징으로 하는 액정표시장치.
제11항에 있어서, 상기 각 화소는 서로 인접하는 두 개의 데이터 라인 사이에 구비되고, 상기 제1 및 제2 화소 전극 각각의 상기 제1 및 제4 연장부는 상기 두 개의 데이터 라인과 각각 오버랩되는 것을 특징으로 하는 액정표시장치.
제9항에 있어서, 상기 제1 내지 제4 도메인의 배향 방향이 시계 방향으로 순환하는 경우,
상기 제1 및 제2 화소 전극 각각의 상기 연장부는,
상기 제1 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제1 연장부,
상기 제2 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제2 연장부,
상기 제3 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제3 연장부, 및
상기 제4 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정표시장치.
제9항에 있어서, 상기 제1 및 제4 도메인의 배향 방향이 서로 마주하는 경우,
상기 제1 및 제2 화소 전극 각각의 상기 연장부는,
상기 제2 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제1 연장부,
상기 제2 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제2 연장부,
상기 제3 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제3 연장부, 및
상기 제3 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정표시장치.
제9항에 있어서, 상기 제2 및 제3 도메인의 배향 방향이 서로 마주하는 경우,
상기 제1 및 제2 화소 전극 각각의 상기 연장부는,
상기 제1 도메인에 대응하는 영역에서 상기 제1 방향으로 연장된 제1 연장부,
상기 제1 도메인에 대응하는 영역에서 상기 제3 방향으로 연장된 제2 연장부,
상기 제4 도메인에 대응하는 영역에서 상기 제2 방향으로 연장된 제3 연장부, 및
상기 제3 도메인에 대응하는 영역에서 상기 제4 방향으로 연장된 제4 연장부를 포함하는 것을 특징으로 하는 액정 표시 장치.
제8항에 있어서, 상기 제2 기판은 블랙 매트릭스를 더 포함하고,
상기 각 화소 전극의 상기 연장부는 상기 블랙 매트릭스와 부분적으로 중첩하여 구비되는 것을 특징으로 하는 액정표시장치.
제8항에 있어서, 상기 각 화소는 상기 제1 화소 전극에 연결된 제1 트랜지스터 및 상기 제2 화소 전극에 연결된 제2 트랜지스터를 더 포함하고,
상기 제1 및 제2 화소 전극은 상기 제1 방향으로 서로 인접하여 배치되며, 상기 제1 및 제2 트랜지스터는 상기 제1 및 제2 화소 전극 사이에 위치하는 것을 특징으로 하는 액정표시장치.
제17항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되어 상기 제3 방향으로 배열된 다수의 데이터 라인 및 상기 제3 방향으로 연장되어 상기 제1 방향으로 배열된 다수의 게이트 라인을 더 포함하고,
상기 제1 및 제2 트랜지스터는 동일한 데이터 라인 및 동일한 게이트 라인에 연결되는 것을 특징으로 하는 액정표시장치.
제17항에 있어서, 상기 제1 기판은 상기 제1 방향으로 연장되어 상기 제3 방향으로 배열된 다수의 데이터 라인 및 상기 제3 방향으로 연장되어 상기 제1 방향으로 배열된 다수의 게이트 라인을 더 포함하고,
상기 각 화소는 서로 인접하는 두 개의 데이터 라인 사이에 구비되며,
상기 각 화소의 상기 제1 트랜지스터는 상기 두 개의 데이터 라인 중 하나에 연결되며, 상기 제2 트랜지스터는 나머지 하나에 연결되는 것을 특징으로 하는 액정표시장치.
제8항에 있어서, 상기 제2 화소 전극은 상기 제1 방향을 따라 서로 소정 간격 이격되고 서로 전기적으로 연결된 두 개의 전극부를 포함하고, 상기 제1 화소 전극은 상기 두 개의 전극부 사이에 배치된 것을 특징으로 하는 액정표시장치.