KR20110116511A - 피크 윈도윙을 위한 스무딩 장치 - Google Patents

피크 윈도윙을 위한 스무딩 장치 Download PDF

Info

Publication number
KR20110116511A
KR20110116511A KR1020100035963A KR20100035963A KR20110116511A KR 20110116511 A KR20110116511 A KR 20110116511A KR 1020100035963 A KR1020100035963 A KR 1020100035963A KR 20100035963 A KR20100035963 A KR 20100035963A KR 20110116511 A KR20110116511 A KR 20110116511A
Authority
KR
South Korea
Prior art keywords
input signal
window
signal
coefficient combination
window coefficient
Prior art date
Application number
KR1020100035963A
Other languages
English (en)
Other versions
KR101677294B1 (ko
Inventor
강인태
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100035963A priority Critical patent/KR101677294B1/ko
Priority to US13/089,126 priority patent/US8862649B2/en
Publication of KR20110116511A publication Critical patent/KR20110116511A/ko
Application granted granted Critical
Publication of KR101677294B1 publication Critical patent/KR101677294B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2614—Peak power aspects
    • H04L27/2623—Reduction thereof by clipping
    • H04L27/2624—Reduction thereof by clipping by soft clipping
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3252—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using multiple parallel paths between input and output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0202—Two or more dimensional filters; Filters for complex signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Picture Signal Circuits (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

본 발명은 피크 윈도윙을 위한 스무딩 장치를 개시한다. 상기 스무딩 장치는, 피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와, 상기 제1 입력 신호에서 피드백 신호를 감산하는 감산기와, 상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와, 상기 제2 입력 신호의 각 샘플에, 제1 윈도우 계수 조합과 미리 정해지는 이득을 곱하여 합산함으로써 다음 스무딩 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와, 상기 제2 입력 신호의 각 샘플에, 저역통과필터링을 위한 제2 윈도우 계수 조합을 곱하여 합산함으로써 스무딩된 신호를 생성하는 길쌈 연산기를 포함한다. 여기서 상기 제2 윈도우 계수 조합은 상기 제1 윈도우 계수 조합과, 상기 제1 윈도우 계수 조합과 상이한 제3 윈도우 계수 조합을 포함한다.

Description

피크 윈도윙을 위한 스무딩 장치{SMOOTHING APPARATUS FOR PEAK WINDOWING}
본 발명은 전력 증폭기(Power Amplifier: PA)에 관한 것으로서, 보다 상세하게는 전력 증폭기의 선형화를 위해 피크대평균전력비(Peak to Average Power Ratio: PAPR)를 감소시키는 피크 윈도윙을 위한 스무딩 장치에 관한 것이다.
무선 통신 시장에서 음성 통화뿐 아니라 다양한 멀티미디어 인터넷 서비스와 같은 대용량의 데이터 서비스에 대한 요구가 증대됨에 따라 이를 만족시킬 수 있는 무선 전송 기술로 직교주파수 분할 다중화(Orthogonal Frequency Division Multiplexing: OFDM), 단일 반송파 주파수 분할 다중화(Single Carrier Frequency Division Multiplexing: SC-FDMA), 또는 광대역 부호 분할 다중화(Wideband Code Division Multiple Access: WCDMA) 등이 주목받고 있으며, 이러한 기술들은 IEEE 802.16e WiBro(Wireless Broadband) 혹은 이동 WiMAX(Worldwide Interoperability for Microwave Access), 무선 LAN(Local Area Network) 및 3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution) 등의 표준에 적용되고 있다.
OFDM 방식은 주파수 축(frequency domain)의 각 부반송파(subcarrier)에 신호 정보를 실어 전송하는 다중반송파 변조(Multicarrier modulation: MCM)의 일종이다. 따라서 실질적으로 전송되는 신호는 심볼 단위로 역고속 퓨리에변환(Inverse Fast Fourier Transform: IFFT)를 취한 시간영역(time domain)의 신호가 되는데, 여기서 IFFT 이후의 신호는 신호의 크기가 일정하게 유지되지 않는 특성을 가진다. 이 때문에 OFDM에서는 PAPR이 다른 변조 방식과 비교하여 매우 크며, 이러한 특성은 전력 증폭기(Power Amplifier: PA)를 효율적으로 사용하는데 장애로 작용한다.
PAPR이 높은 입력 신호는 전력 증폭기의 선형 동작 범위를 벗어나게 되어 전력 증폭기의 출력단에서 왜곡을 일으킨다. 이런 경우 최대 출력을 얻기 위해서 입력 신호의 전력을 하향 조정하여 전력 증폭기가 선형 동작 범위에서 동작하도록 하는 백오프 방식이 이용될 수 있다. 그러나 백오프 방식은 입력 신호의 전력을 하향 조절하기 위한 백오프(back-off) 값이 커질수록 전력의 소모를 증가시켜, 전력 증폭기의 효율을 악화시킨다. 이와 같이 PAPR이 높은 신호는 전력 효율(power efficiency)을 감소시키거나 혹은 높은 사양의 PA를 요구하여 하드웨어 가격을 높이는 문제점을 야기한다.
따라서 OFDM이나 SC-FDMA와 같은 MCM 또는 단일반송파 변조(Single carrier modulation: SCM)를 사용하는 이동 통신 시스템에서는, 다수 신호들이 혼합될 때 발생하는 PAPR을 효율적으로 낮추기 위한 기술을 필요로 한다. PAPR을 감소시키기 위한 방법으로는 클리핑(Clipping), 블록 코딩(Block coding), 위상 조정 등이 있다. PAPR을 감소시키기 위한 대표적인 기법인 클리핑은 IFFT 이후의 시간 축 신호에 대해, 위상을 유지하면서 그 크기만을 원하는 임계레벨 이하로 제한하는 기법이다. 그러나 클리핑 기법에서는 입력 신호를 임계레벨에서 절단(cut)하기 때문에 비선형 왜곡을 발생하게 되며, 이러한 비선형 왜곡을 보상하기 위해 필터링과 같은 추가적인 처리를 필요로 한다. 그러나 필터링은, 클리핑을 통해 잘라낸 신호 성분을 다시 증가시키는 피크 리그로스(Peak regrowth)를 발생시켜, PAPR이 다시 커지게 하는 문제점을 가지고 있었다.
따라서 OFDM이나 SC-FDMA와 같은 MCM 또는 SCM을 사용하는 통신 시스템에서 전력 증폭기를 위한 입력 신호의 PAPR을 감소시키기 위한 보다 효율적인 기술을 필요로 하게 되었다.
본 발명은 전력 증폭기의 선형화를 위해 PAPR을 감소시키기 위한 장치를 제공한다.
본 발명은 MCM 또는 SCM 신호의 PAPR을 감소시키기 위해 피크 윈도윙을 적용하는 장치를 제공한다.
본 발명은 피크 윈도윙을 적용하여 PAPR을 감소시키기 위한 스무딩 장치를 제공한다.
본 발명의 바람직한 실시예는; 피크 윈도윙을 위한 스무딩 장치에 있어서,
피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와, 상기 제1 입력 신호에서 피드백 신호를 감산하는 감산기와, 상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와, 상기 제2 입력 신호의 각 샘플에, 제1 윈도우 계수 조합과 미리 정해지는 이득을 곱하여 합산함으로써 다음 스무딩 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와, 상기 제2 입력 신호의 각 샘플에, 저역통과필터링을 위한 제2 윈도우 계수 조합을 곱하여 합산함으로써 스무딩된 신호를 생성하는 길쌈 연산기를 포함한다. 여기서 상기 제2 윈도우 계수 조합은 상기 제1 윈도우 계수 조합과, 상기 제1 윈도우 계수 조합과 상이한 제3 윈도우 계수 조합을 포함한다.
본 발명의 다른 실시예는; 피크 윈도윙을 위한 스무딩 장치에 있어서,
피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와, 저역통과필터링을 위한 대칭 구조의 제1 윈도우 계수들을 포함하는 제1 윈도우 계수 조합과 제1 이득을 이용하여 상기 제1 입력 신호를 필터링하는 제1 필터 블록과, 상기 제1 입력 신호에서 상기 제1 필터 블록의 출력을 감산하는 감산기와, 상기 감산기의 출력의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와, 저역통과필터링을 위한 비대칭 구조의 제2 윈도우 계수들을 포함하는 제2 윈도우 계수 조합과 제2 이득을 이용하여 상기 제2 입력 신호를 필터링하는 제2 필터 블록과, 상기 제1 필터 블록의 출력과 상기 제2 필터 블록의 출력을 가산하여 스무딩된 신호를 생성하는 가산기를 포함한다.
본 발명의 다른 실시예는; 피크 윈도윙을 위한 스무딩 장치에 있어서,
피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와, 상기 제1 입력 신호에서 피드백 신호를 감산하는 감산기와, 상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와, 상기 제2 입력 신호의 각 샘플에, 제1 윈도우 계수 조합의 윈도우 계수들을 곱하여 합산함으로써 다음 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와, 상기 제1 입력 신호와 상기 피드백 신호의 비를 미리 정해지는 적어도 하나의 임계값들과 비교하는 비교기와, 상기 비교 결과에 따라 저역통과필터링을 위한 제2 윈도우 계수 조합의 윈도우 계수들을 이용하여 상기 제2 입력 신호를 필터링하는 필터 블록과, 상기 필터 블록의 출력을 합산하여 스무딩된 신호를 생성하는 합산기를 포함한다.
본 발명에서는 전력 증폭기를 위한 입력 신호의 PAPR을 감소시키기 위하여 다중 피드백 구조를 포함하는 피크 윈도윙을 적용함으로써 스펙트럼 성능을 유지하면서도 EVM 성능을 보다 향상시킨다.
도 1a, 도 1b, 도 1c는 본 발명의 바람직한 실시예가 적용되는 OFDM 시스템에서의 PAPR 발생을 설명하기 위한 도면.
도 2는 OFDMA와 SC-FDMA의 PAPR 특성을 비교한 그래프.
도 3은 본 발명의 바람직한 실시예에 따라 PAPR의 감소를 위한 구성을 포함하는 OFDM 시스템의 증폭부 구조를 나타낸 블록도.
도 4는 입력 신호에 대한 클리핑된 신호를 시간축(Time Domain)에서 비교하여 나타낸 도면.
도 5는 입력 신호의 PAPR을 감소시키기 위한 클리핑 및 피크 윈도윙 기법을 설명하기 위한 도면.
도 6은 본 발명의 일 실시예에 따른 피크 윈도윙 구조를 가지는 CFR 블록의 구현 예를 나타낸 블록도.
도 7은 본 발명의 일 실시예에 따른 FIR(Finite Impulse Response) 피드백 구조를 포함하는 스무딩부의 구조를 나타낸 도면.
도 8은 일반적인 저역통과필터를 사용하는 경우의 윈도윙 결과를 나타낸 그래프.
도 9는 도 6의 피크 윈도윙 구조를 신호 변환과 필터링 연산으로 구현된 FIR 피드백 구조를 포함하는 형태로 다시 도시한 블록도.
도 10은 도 9의 FIR 피드백 구조에 의한 EVM 효율에서의 문제를 나타낸 그래프.
도 11 및 도 12는 전술한 FIR 피드백 구조에 의한 EVM 성능을 나타낸 그래프.
도 13은 본 발명의 바람직한 실시예에 따른 피크 윈도윙 구조를 가지는 CFR 블록의 구성을 나타낸 도면.
도 14는 본 발명의 실시예에 따른 ACW 구조를 가지는 스무딩부를 나타낸 도면.
도 15a 및 도 15b는 오버슈팅 상황에서 ACW를 사용한 효과를 설명하기 위한 도면.
도 16은 본 발명의 실시예에 따른 VFG 구조를 가지는 스무딩부를 나타낸 도면.
도 17은 본 발명의 실시예에 따른 VFG의 동작을 설명하기 위한 도면.
도 18은 본 발명의 실시예에 따른 ISM 구조를 가지는 스무딩부를 나타낸 도면.
도 19a 및 도 19b는 본 발명의 실시예에 따른 ISM의 동작을 설명하기 위한 도면.
도 20은 본 발명의 실시예에 따른 AFW 구조를 가지는 스무딩부를 나타낸 도면.
도 21은 본 발명의 실시예에 따른 AFW 구조의 동작을 설명하기 위한 도면.
도 22 및 도 23은 본 발명의 바람직한 실시예에 따른 스무딩부의 EVM 향상 성능을 나타낸 그래프.
도 24는 본 발명의 바람직한 실시예에 따른 스무딩부의 대역외 방사 성능을 나타낸 그래프.
도 25는 본 발명의 바람직한 실시예에 따른 스무딩부의 EVM 성능 향상을 나타낸 그래프.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 하기 설명에서는 본 발명의 동작을 이해하는데 필요한 부분만을 설명하며 그 이외의 배경 기술은 본 발명의 요지를 흩트리지 않도록 생략한다.
후술되는 본 발명의 바람직한 실시예는, OFDM이나 SC-FDMA와 같이 큰 PAPR을 가지는 신호에 대해 PAPR을 감소시키기 위한 피크 윈도윙(Peak windowing) 기법에 대한 것이다.
도 1(도 1a, 1b, 1c로 구성됨)는 본 발명의 바람직한 실시예가 적용되는 OFDM 시스템에서의 PAPR 발생을 설명하기 위한 것이다.
도 1a를 참조하면, 전송하고자 하는 심볼들 x0, x1, x2, x3은 OFDM 변조기들(102,104,106,108)에 의해 각각 다른 부반송파 f0, f1, f2, f3로 변조된다. 합산기(110)는 상기 변조된 신호들을 합산하여 합산된 신호 x(t)를 생성하며, 상기 합산된 신호는 증폭부(112)에 의해 증폭된 후 안테나를 통해 전송된다.
도 1b는 각 OFDM 변조기(102-108)로 입력되는 부반송파 신호들의 파형들을 나타낸 것이며, 도 1c는 OFDM 변조 이후 합산기(110)로부터 출력되는 신호의 파형을 나타낸 것이다. 도 1b에 도시한 바와 같이 OFDM 변조 이전의 신호들은 시간에 따라 그 크기가 일정하게 유지되고 있음에 비하여, 도 1c에 도시한 바와 같이 OFDM 변조 이후의 신호는 그 크기가 매우 크게 변화함을 알 수 있다. 즉 OFDM 변조 이후의 신호는 다른 변조 방식에 비해 상대적으로 매우 큰 PAPR을 가지며, 이는 증폭기를 효율적으로 구동하는데 있어 장애로 작용한다.
LTE 시스템에서 상향링크에 적용되는 SC-FDMA 방식은 OFDMA 방식에 비해 작은 PAPR을 보인다.
도 2는 OFDMA와 SC-FDMA의 PAPR 특성을 비교한 그래프로서, 여기에서는 OFDMA와 SC-FDMA의 QPSK(Quadrature Phase Shift Keying), 16QAM(16-ary Quadrature Amplitude Modulation), 64QAM(64-ary QAM)에 대한 심볼 PAPR의 CCDF(Complementary Cumulative Distribution Function)을 각각 나타내었다.
도시한 바와 같이 SC-FDMA의 PAPR은 OFDMA인 경우에 비해 약 2.5dB (64QAM, 10^(-4) 기준) 이상 작다. 다만 OFDMA는 변조방식 별 PAPR의 차이가 거의 없으나, SC-FDMA는 변조방식에 따른 PAPR 차이가 크다는 특이점이 있다. 따라서 OFDMA 방식과 달리 SC-FDMA 방식에서는 고차 변조방식(high modulation)을 사용하지 않음으로써 PAPR을 고려한 백오프(back-off)를 좀더 줄여줄 수 있다.
도 3은 본 발명의 바람직한 실시예에 따라 PAPR의 감소를 위한 구성을 포함하는 OFDM 시스템의 증폭부 구조를 나타낸 블록도이다.
도 3을 참조하면, 시스템에서 사용되는 변조방식에 따라 부호화 및 변조된 동위상(In-phase: I) 신호 성분 및 직교위상(Quadrature-phase: Q) 신호 성분으로 구성된 입력 신호가 CFR(Crest Factor Reduction) 블록(302)로 입력된다. CFR 블록(302)에서는 상기 입력 신호에 대해 요구되는 클리핑 임계레벨(Clipping threshold)에 따라 적절하게 클리핑을 수행한다. DPD(Digital Pre-Distortion block)(304)는 상기 CFR 블록(302)에서 출력되는 클리핑된 신호에 전치 왜곡(pre-distortion) 신호를 부가함으로써, 전력 증폭시 발생하는 고조파 신호들의 조합인 상호변조 왜곡(Inter-Modulation Distortion: IMD) 신호를 억제하여 인접 채널의 신호와의 상호 간섭을 피하고 상기 입력 신호의 EVM을 개선한다.
상기 DPD(304)의 출력 신호는 디지털 아날로그 변환기(Digital to Analog Converter: DAC)(306)에 의해 아날로그 신호로 변환되며, 전력 증폭기(PA)(308)는 상기 아날로그 신호를 요구되는 전력 레벨로 변환하여 안테나를 통해 송출한다.
기본적으로 CFR 블록(302)은 클리핑을 포함한다. 클리핑은 입력된 입력된 I/Q 신호의 샘플별 전력 레벨을 요구되는 클리핑 임계레벨과 비교하여 클리핑 임계레벨보다 높은 샘플들을 클리핑 임계레벨로 절단(cut)함으로써 클리핑된 신호 샘플들로 이루어진 클리핑된 신호를 생성한다. 상기와 같이 클리핑은 입력 신호가 특정 클리핑 임계레벨 이상이 되면 단순히 상기 입력 신호를 잘라내는(cut) 역할을 수행하므로 입력 신호에 비선형 왜곡을 발생시킬 수 있다. 상기한 비선형 왜곡을 보상하기 위하여 CFR 블록(302)은 피크 윈도윙을 포함할 수 있다. 피크 윈도윙은 클리핑으로 인한 비선형 왜곡을 감소시키기 위해 상기 클리핑된 신호에 대해 필터링을 수행함으로써 상기 클리핑된 신호의 날카로운 부분을 부드럽게(smoothly) 만든다.
전송하고자 하는 입력 신호 x(n)에 대해 클리핑 임계레벨을 A라고 하면, 클리핑 이후의 신호 xc(n)은 하기 <수학식 1>과 같이 정의된다.
Figure pat00001
여기서 c(n)은 클리핑 윈도우를 나타내는 클리핑 함수이다.
클리핑 비율(Clipping ratio: CR)는 다음과 같이 정의된다.
Figure pat00002
여기서
Figure pat00003
는 입력 신호 x(n)의 RMS(Root Mean Square) 전력을 의미한다.
도 4는 입력 신호에 대한 클리핑된 신호를 시간축(Time Domain)에서 비교하여 나타낸 것이다. 도시한 바와 같이, 입력 신호 x(n)(402)은 클리핑 윈도우 c(n)(406)과 곱해짐으로써 클리핑 임계레벨 A(408)을 기준으로 날카롭게 클리핑된다. 따라서 클리핑된 신호 y(n)[=xc(n)](404)는 시간축상에서 급격한 변화를 보이는 부분들을 포함하게 된다.
이와 같이 클리핑은 입력 신호 중 임계 레벨을 넘는 부분을 잘라주는 역할을 하므로, 입력 신호에 급격한 변화를 일으키는 날카로운 부분을 야기하여 높은 주파수를 발생시킨다. 이로 인해 높은 대역내왜곡(in-band distortion) 현상과 대역외방사(out-of-band radiation) 현상이 초래된다. 일반적으로 대역내왜곡은 통제하기가 힘들지만, 대역외방사는 피크 윈도우 필터링을 통해 줄일 수 있다.
피크 윈도윙 방식은 클리핑 윈도우 c(n)을 입력신호 x(n)에 직접 곱하지 않고, c(n)을 스무딩(smoothing)시킨 후 곱해주는 방식으로 구현될 수 있다.
도 5는 입력 신호의 PAPR을 감소시키기 위한 클리핑 및 피크 윈도윙 기법을 설명하기 위한 도면이다. 도시한 바와 같이 입력 신호(500)는 클리핑 임계레벨(504) 이하로 날카롭게 클리핑된다.(502) 상기 클리핑된 신호(502)의 급격한 변화를 일으키는 날카로운 성분들은 피크 윈도윙에 의해 부드럽게 정형(shaping)된다.(506)
도 6은 본 발명의 일 실시예에 따른 피크 윈도윙 구조를 가지는 CFR 블록의 구현 예를 나타낸 블록도이다.
도 6을 참조하면, OFDM 변조된 입력 신호 x(n)은 지연기(602) 및 연산기(Operator)(604)로 입력된다. 지연기(602)는 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하는 경우, 연산기(604)와 스무딩부(smoothing operator)(606) 및 감산기(608)에 의한 경로 지연 D를 보상하기 위하여 상기 입력 신호를 D 만큼 지연시킨 후 곱셈기(610)로 전달한다. 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하지 않는 경우, 곱셈기(610)는 상기 지연기(610)를 통해 제공된 상기 입력 신호에 '1'을 곱하여, 즉 변경하지 않고 그대로 출력한다.
연산기(604)는 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하는 경우, 미리 정해지는 임계레벨 A에 상기 입력 신호의 역을 곱하여 클리핑 함수 c(n)을 계산하고, '1'에서 c(n)을 감산하여 하기 <수학식 3>과 같이 정의되는 스무딩 입력 신호 p(n)을 출력한다.
Figure pat00004
상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하지 않는 경우, 클리핑 함수 c(n)은 '1'이 되므로 연산기(604)는 0을 출력한다. 스무딩부(606)는 입력된 p(n)에 대해 스무딩 동작을 수행하여 L{p(n)}을 출력하며, 감산기(608)는 '1'에서 L{p(n)}을 감산함으로써, 하기 <수학식 4>와 같이 표현되는 스무딩된 신호, 즉 c'(n)을 생성한다.
Figure pat00005
여기서 c'(n)은 스무딩된 클리핑 함수를 의미하며 L{}은 스무딩 함수를 의미한다.
최종적으로 곱셈기(610)는 지연기(602)를 통해 전달된 입력 신호 x(n)에 상기 감산기(608)로부터의 출력을 곱함으로써, 피크 윈도윙된 신호 xpw(n)을 생성한다.
p(n)=1-c(n)이라 정의되므로, 피크 윈도윙된 신호는 하기 <수학식 5>와 같다.
Figure pat00006
L{p(n)}이 스무딩된 신호이므로 c'(n)도 스무딩된 신호이고, 따라서 c'(n)의 스펙트럼에서는 높은 주파수 성분(components)이 줄어들게 된다. 시간축에서 c'(n)을 곱하는 것은 주파수 영역에서 퓨리에 변환을 컨벌루션(convolution)하는 것에 해당하므로, 높은 주파수 성분을 가지지 않는 신호를 컨벌루션(convolution)한 결과에서는 대역외방사가 줄어들게 된다.
도 7은 본 발명의 일 실시예에 따른 FIR(Finite Impulse Response) 피드백 구조를 포함하는 스무딩부의 구조를 나타낸 것이다.
도 7을 참조하면, 스무딩 입력 신호 p(n) = 1-c(n)의 각 샘플이 피드백 구조를 가지는 FIR 필터로 구현된 스무딩부(606)로 순차적으로 입력된다. 감산기(702)는 입력된 신호 p(n)로부터, 피드백 경로를 통해 피드백된 신호 fb(n)를 감산함으로써 신호 y(n)을 생성하여 출력한다. 최대값 연산기(maximum operator)(706)는 상기 y(n)과 0 중 큰 값을 선택하여 직렬 연결된 지연기들로 구성된 지연부(708)의 첫단으로 입력한다. 지연기들의 각 출력 탭에서 출력된 신호들은 제1 곱셈부(712)에 의해 W개의 필터링 계수들 w(n)={w-L, w-(L-1), ... , w-1, w0, ... , w1, , wL -1, wL}과 각각 곱해진다. 여기서 상기 필터링 계수들은 통상적으로 대칭적 구조, 즉 w-k=wk (k=1, ..., L)의 관계를 가질 수 있다.
제1 합산기(714)는 제1 곱셈부(712)로부터 출력되는 신호들을 합산하여 스무딩된 p(n)인 L{p(n)}을 생성하며, 상기 L{p(n)}는 도 6의 감산기(608)로 제공된다. 여기서 필터링 계수들의 개수 W(=2L+1), 즉 필터 길이 혹은 필터링 탭 수는 컴퓨터 모의실험을 통해 적정 요구조건을 만족시키도록 결정된다.
한편, 지연기들의 각 출력에서 출력된 신호들은 제2 곱셈부(710)에 의해 상기 필터링 계수들 중 일부인 w1, , wL -1, wL과 각각 곱해진 후 제2 합산기(704)로 제공한다. 제2 합산기(704)는 제2 곱셈부(710)로부터 출력되는 신호들을 합산하여 감산기(702)로 피드백한다. 이러한 제2 곱셈부(710) 및 제2 합산기(704)는 스무딩부(606) 내에서 피드백 경로를 구성한다.
이상에서 설명한 바와 같은 피크 윈도윙은 클리핑 이후 피크 윈도윙 필터를 추가함으로써 구현되며, 클리핑된 신호를 도 5에서와 같이 부드럽게 정형해준다. 따라서 부엽 레벨(sidelobe level)이 현저하게 낮아지게 되나 클리핑된 신호가 아닌 주변 신호의 일부도 정형되기 때문에 EVM(Error Vector Magnitude) 성능이 약간 열화된다. 그러므로 필터의 탭 수를 컴퓨터 모의 실험을 통해 테스트하여 적정 요구조건을 만족시키는 선에서 조정할 필요가 있다.
앞서 이미 기술하였듯이 클리핑은 대역내 왜곡(in-band distortion)과 대역외 방사(out-of-band radiation)을 초래한다. 대역내 왜곡현상은 EVM, SNR(Signal to Noise Ratio), BER(Bit Error Rate)과 직접적인 연관성이 있으므로, 클리핑이 적용된 단말 혹은 기지국 자체의 처리율(throughput)에 영향을 미치게 된다. 반면 대역외 방사는 다른 사용자들에게 간섭(interference)으로 작용하게 된다. 따라서 인접 채널 누설율(Adjacent Channel Leakage Ratio: ACLR) 등의 성능 지표로 표시된다. 일반적으로 대역외 방사는 FCC(Federal Communications Commission)나 통신표준문서 등에 의해 규제되어 SEM(Spectral Emission Mask)을 만족하도록 강제되고 있다.
EVM과 ACLR 성능은 피크 윈도윙에서 가장 중요한 블록인 스무딩 함수 L{p(n)}을 어떻게 디자인 하느냐에 따라 결정된다. 만약 스무딩부로써 일반적인 길쌈 필터(convolutional filter)를 사용하는 경우, L{p(n)}는 p(n)*w(n) 또는 p(n)*hw(n)와 같이 정의된다. 여기서 윈도우 함수 w(n)는 낮은 절단 주파수(low cutoff frequency)를 가지는 벨 형태의 저역통과필터(bell-shaped low pass filter)의 윈도우 계수들을 의미하며 w(0)=w0=1을 만족한다. 또한 hw(n)은 일반적인 저역통과필터(low pass filter: LPF)를 의미하며 통상 필터링 전후에 이득 변화(gain change)가 없도록 Σh(n)=1을 만족하도록 설계된다. 따라서 w(n)은 높은 이득을 가진 LPF라 칭할 수 있으며, 마찬가지로 hw(n)은 정규화된 윈도우(normalized window)라고 칭할 수 있다. ( hw(n)=w(n)/Σw(n) )
도 8은 일반적인 저역통과필터를 사용하는 경우의 윈도윙 결과를 나타낸 그래프이다.
먼저 L{p(n)}=p(n)*hw(n)이면, L{p(n)}<p(n)인 경우가 발생한다. c'(n)=[1-L{p(n)}]>1-p(n)=c(n)이므로 c'(n)x(n)>c(n)x(n)>=A 인 경우가 발생하여 피크 리그로스가 발생한다. 피크 리그로스는 피크 윈도윙이 아닌 클리핑 및 필터링(clipping and filtering: CNF)에 흔히 발생하는 현상으로, 피크 리그로스가 발생하는 것은 적합한 피크 윈도윙 알고리듬이 될 수 없다.
다음으로 L{p(n)}=p(n)*w(n)의 경우, L{p(n)}>=p(n)을 항상 만족하기는 하지만 L{p(n)}가 p(n)에 비해 지나치게 큰 경우, 즉 오버슈팅(overshooting) 현상 (L{p(n)}>>p(n))이 발생한다. 따라서 c'(n)<<c(n)일 경우 과보상(overcompensation)이 발생하여 EVM에 큰 손실을 입히게 된다. 더욱이 L{p(n)}>1이 되면 c'(n)<0이 되어 c'(n)x(n)에서 신호의 부호가 바뀌므로, EVM 성능열화에 더욱 큰 영향을 미친다. 과보상은 클리핑 임계레벨 A를 넘어가는 샘플이 그룹 지어서 발생하는 그룹 피크(clustered peaks)에 대해 더 크게 영향을 미치는데, 이러한 현상은 신호의 대역폭이 작거나 오버샘플링율(oversampling ratio)이 클수록 더 자주 발생하여 EVM 성능을 열화시킨다.
상기와 같은 일반적인 길쌈필터링의 문제를 완화시키기 위하여, p(n)을 다른 입력신호인 g(n)으로 변환한 후(p(n)-to-g(n) transformation) w(n)에 적용할 수 있다. 이때 상기 변환은 g(n)*w(n)>=p(n)을 만족하도록 정의된다. 앞서 설명한 바와 같이 w(n)을 사용함으로써 피크 리그로스의 발생은 제거될 수 있다. 또한 g(n)은 p(n)과 비교했을 때 일반적으로 이득이 작거나 밀도가 작은 신호로 구성되어야 과보상을 줄일 수 있다.
도 9는 도 6의 피크 윈도윙 구조를 신호 변환과 필터링 연산으로 구현된 FIR 피드백 구조를 포함하는 형태로 다시 도시한 블록도이다. 도 9의 전형적인 피크 윈도윙 구조(Conventional Feedback Structure: CFS)는 VFS(Vaananen's Feedback Structure)로서 알려져 있다.
도 9를 참조하면, 입력 신호 x(n)은 지연기(902) 및 연산기(904)로 입력된다. 지연기(902)는 상기 입력 신호를 D만큼 지연시킨 후 곱셈기(910)로 전달한다.
연산기(904)는 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하는 경우, 미리 정해지는 임계레벨 A에 상기 입력 신호의 역을 곱하여 클리핑 함수 c(n)을 계산하고, '1'에서 c(n)을 감산하여 스무딩 입력 신호 p(n)을 출력한다. 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하지 않는 경우, 클리핑 함수 c(n)은 '1'이 되므로 연산기(904)는 0을 출력한다. 스무딩부(906)는 입력된 p(n)에 대해 스무딩 동작을 수행하여 L{p(n)}을 출력하며, 감산기(908)는 '1'에서 L{p(n)}을 감산함으로써, 스무딩된 신호, 즉 c'(n)을 생성한다. 최종적으로 곱셈기(910)는 지연기(902)를 통해 전달된 입력 신호 x(n)에 감산기(908)로부터의 출력을 곱함으로써, 피크 윈도윙된 신호 xpw(n)을 생성한다.
여기서 스무딩부(906)는 변환기(912)와 길쌈 연산기(914)로 구성된다. 변환기(912)는 L{p(n)}=p(n)*w(n)인 경우의 오버슈팅 문제를 개선하기 위해 피드백 루프을 통해 p(n)에서 g(n)으로의 변환을 수행한다. 여기서 g(n)과 피드백 값인 fb(n)은 하기 <수학식 6>을 만족한다.
Figure pat00007
위 수식에서 fb(n)은 윈도우 w(n)의 오른쪽 계수들, 즉 w(n), n=1,…,L에만 영향을 받는다.
만약 길쌈 연산기(914)에서 사용되는 윈도우 계수들과 피드백 경로의 상위 계수들이 일치하지 않으면 g(n)*w(n) >= p(n)의 조건이 보장되지 않는다.
도 9의 구성은 일반적으로 널리 쓰이는 FIR 필터의 하드웨어 구조에 기반하고 있어 구현이 효율적이고 대역외 방사가 작아 스펙트럼 성능도 만족스러우나, EVM 성능에 문제가 있다. 즉, 도 8에서와 같은 p(n)*w(n)의 극단적인 오버슈팅 문제점을 개선했다고는 하나 여전히 심한 오버슈팅 현상을 보여주고 있다.
도 10은 도 9의 FIR 피드백 구조에 의한 EVM 효율에서의 문제를 나타낸 그래프이다. 여기서 라인(1002)은 p(n)=1, n=1,…,100을 나타내며, 라인(1004)은 L{p(n)}=g(n)*w(n)을 나타낸다. 라인(1004)의 평평한 부위의 크기는 하기 <수학식 7>을 만족한다.
Figure pat00008
윈도우의 길이 L이 클 때 상기 <수학식 7>은 약 '2'의 결과를 보인다. 즉 p(n)의 원래 크기인 '1'보다 2배 이상 과보상이 발생하여 x(n)의 크기가 A보다 크게 감소된다.
이러한 EVM 성능의 열화는 (1) 클리핑 비율(CR)이 작은 경우, 즉 A의 값이 낮아 클리핑이 많이 발생하는 경우, 또는 (2) 오버샘플링율(oversampling ratio)을 높일 경우, 피크가 밀집(cluster)된 형태일 때 크게 발생한다. 도 9의 구조는 L{p(n)} >>p(n) 또는 (1-L{p(n)}) << c(n)이 되어 x(n)을 지나지게 크게 과보상하므로, 입력 신호가 크게 줄어들게 된다. 이는 대역내 왜곡 현상을 심화하여 EVM을 크기 만들고 결과적으로 SNR을 낮춰 BER 성능에 악영향을 미치게 된다.
도 11 및 도 12는 전술한 FIR 피드백 구조에 의한 EVM 성능을 나타낸 그래프이다. 도 11에서, 라인(1102)은 L{p(n)}=g(n)*w(n)을 의미하며 라인(1104)은 x(n)에 대한 p(n)을 의미한다. 도 12에서, 라인(1202)은 입력 신호 x(n)을 의미하고 라인(1204)는 클리핑된 신호 xc(n)=c(n)x(n)을 의미하며, 라인(1206)은 피크 윈도윙된 신호 xpw(n)을 의미한다. 도시한 바와 같이 1-L{p(n)}>=c(n)일 경우 신호의 부호가 바뀌는 피크 리그로스가 발생하는데, 이는 EVM에 큰 악영향을 미친다.
후술되는 본 발명의 실시예에서는 클리핑 이후 피크 윈도윙을 적용하여 PAPR을 줄임과 동시에 대역내 및 대역외 방사를 BER과 ACLR 성능에 대한 영향을 최소화 한다. 앞서 설명한 FIR 피드백 구조는 ACLR 성능을 지나치게 좋게 만드는 반면 EVM 성능에는 문제가 있다. EVM은 처리율(Throughput)과 직접적인 연관이 있으므로, ACLR 성능은 SEM을 만족하는 선에서 유지하고 EVM 성능을 개선하는 것이 바람직하다.
이하, 본 발명의 실시예에 따른 피크 윈도윙 방식을 먼저 설명하고, 다음으로 피크 윈도윙 적용시 클리핑 윈도우 c(n)을 스무딩하기 위한 다양한 기법들을 설명한다.
도 13은 본 발명의 바람직한 실시예에 따른 피크 윈도윙 구조를 가지는 CFR 블록의 구성을 나타낸 것이다.
도 13을 참조하면, OFDMA, SC-FDMA, WCDMA 등의 방식으로 변조된 데이터 스트림으로 구성된 입력 신호 x(n)은 지연기(1302) 및 연산기(1304)로 입력된다. 지연기(1302)는 상기 입력 신호를 D만큼 지연시킨 후 곱셈기(1312)로 전달한다.
연산기(1304)는 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하는 경우, 상기 입력 신호의 절대값에서 미리 정해지는 임계레벨 A를 감산하여 스무딩 입력 신호 q(n)을 생성한다. 상기 입력 신호의 신호 레벨이 클리핑 임계레벨 A를 초과하지 않는 경우, 스무딩 입력 함수 q(n)은 0이 된다.
도 6의 피크 윈도윙 구조에서 반전된 신호인 A/|x(n)|을 다루는 것과 달리, 도 13의 피크 윈도윙 구조에서는 반전되지 안은 원래 형태의 신호 x(n)를 그대로 다룬다. 즉 입력 신호 x(n)에 대해 클리핑 임계레벨 A 보다 큰 신호부에서 A를 빼면 하기 <수학식 8>과 같은 스무딩 입력 신호가 얻어진다.
Figure pat00009
q(n)는 클리핑된 포락선 신호(clipped envelope)가 된다. 여기서 q(n)>=0가 항상 만족한다.
스무딩부(1306)는 입력된 q(n)에 대해 스무딩 동작을 수행하여 L{q(n)}을 출력하며, 가산기(1308)는 L{q(n)}에 'A'를 합산한다. 역원 계산기(1310)는 클리핑 임계레벨 A에 상기 가산기(1308)로부터의 출력 신호의 역을 곱하여 하기 <수학식 9>와 같이 스무딩된 신호 d'(n)을 생성한다.
Figure pat00010
최종적으로 곱셈기(1312)는 지연기(1302)를 통해 전달된 입력 신호 x(n)에 역원 계산기(1310)로부터의 출력을 곱함으로써, 피크 윈도윙된 신호 xpw(n)을 생성한다. 상기 피크 윈도윙된 신호는 하기 <수학식 9>와 같다.
Figure pat00011
스무딩부(1306)는 앞서 설명한 도 7 혹은 도 9와 같이 구현되거나, 혹은 후술되는 실시예들 중 하나에 따라 구현될 수 있다.
하기에서는 도 6 혹은 도 9 (혹은 도 13) 의 피크 윈도윙 구조에 적용 가능한 스무딩부의 다양한 실시예들을 설명한다.
구체적으로, 적어도 하나의 확장 피드백 구조(Extended Feedback Structure: EFS)를 사용하여 도 7 및 도 9의 FIR 피드백 구조보다 EVM 성능을 향상시키는 4가지 해결 방법을 제시한다.
1) 비대칭 길쌈 윈도우(Asymmetric Convolutional Window: ACW)
2) 가변 피드백 이득(Variable Feedback Gain: VFG)
3) 입력 스케일링 방식(Input Scaling Method: ISM)
4) 적응적 피드백 윈도윙(Adaptive Feedback Windowing: AFW)
후술되는 스무딩부의 실시예들은 앞서 설명한 도 6의 피크 윈도윙 구조, 혹은 도 13의 피크 윈도윙 구조에 적용 가능함에 유의하여야 한다. 도 6에 적용되는 경우 스무딩부의 입력은 <수학식 3>과 같이 정의되는 p(n)이 되며, 도 13에 적용되는 경우 스무딩부의 입력은 <수학식 8>과 같이 정의되는 q(n)이 된다. 이하에서는 설명의 편의를 위해 스무딩부의 입력이 p(n)이 되는 경우를 설명하기로 하나, 별도의 설명이 없더라도 하기의 설명이 q(n)에 대해서도 적용 가능함은 당업자에게 있어 자명할 것이다.
1) ACW
ACW는 EFS{G, w(n)=asymmetric} 구조를 사용한다. 다시 말해서 ACW는 좌우가 비대칭인 윈도우 계수 조합 w(n)을 가진다.
도 14는 본 발명의 실시예에 따른 ACW 구조를 가지는 스무딩부를 나타낸 것이다. 도시하지 않을 것이지만 스무딩부는 피크 윈도윙 구조에 따라 p(n) 혹은 q(n)을 계산하는 연산기를 더 포함할 수 있다. 도시한 바와 같이 피드백 경로에 이득 G가 적용되어 있으며, 윈도우 계수들 w(n)은 좌우가 비대칭인 형태를 가진다.
도 14를 참조하면, 스무딩 입력 신호 p(n) = 1-c(n) (혹은 q(n)=|x(n)|-A)의 각 샘플이 순차적으로 입력된다. 감산기(1402)는 입력된 신호 p(n)로부터, 피드백 경로를 통해 피드백된 신호 f(n)를 감산하여 출력한다. 최대값 연산기(1406)는 상기 p(n)-f(n)과 '0' 중 큰 값을 선택하여 길쌈 연산기(1420) 내의 직렬 연결된 2L+1개의 지연기들로 구성된 제1 지연부(1414)의 첫단으로 입력하는 한편, 직렬 연결된 L개의 지연기들로 구성된 제2 지연부(1410)의 첫단으로 입력한다. 상기 최대값 연산기(1506)의 출력은 g(n)이라 칭한다.
제1 지연부(1414) 내의 지연기들의 각 출력 탭에서 출력된 신호들은 제1 곱셈부(1416)에 의해 길쌈 연산을 위한 2L+1개의 윈도우 계수들 w(n) = {w-L, w-(L-1), ... , w-1, w0, ... , w1, , wL -1, wL}과 각각 곱해진다. 제1 합산기(1418)는 제1 곱셈부(1416)로부터 출력되는 신호들을 합산하여 스무딩된 신호인 L{p(n)} 혹은 L{q(n)}을 생성하며, 상기 스무딩된 신호는 도 6의 감산기(608) 혹은 도 13의 가산기(1308)로 제공된다.
한편, 제2 지연부(1410) 내의 지연기들의 각 출력 탭에서 출력된 신호들은 제2 곱셈부(1412)에 의해 w1G, w2G, ... wLG와 각각 곱해진 후 제2 합산기(1404)로 제공한다. 여기서 G는 피드백 경로(1410, 1408, 1404)에서 길쌈 연산을 위한 윈도우 계수들에 곱해지는 이득 값을 의미하는 것으로, 일 예로서 '1'이 될 수 있다. 제2 합산기(1404)는 제2 곱셈부(1408)로부터 출력되는 신호들을 합산하여 감산기(1402)로 피드백한다. 이러한 제2 지연부(1410)와 제2 곱셈부(1408) 및 제2 합산기(1404)는 스무딩부 내에서 피드백 경로를 구성하며, 피드백 경로와 감산기(1402) 및 최대값 연산기(1406)은 p(n)을 q(n) [->g(n)]으로 변환하는 변환기(1412)를 구성한다. 또한 제1 지연부(1414)와 제1 곱셈부(1416) 및 제1 합산기(1418)는 g(n)에 윈도윙 필터 w(n)을 곱하는 길쌈 연산기(1420)를 구성한다. 여기서 제1 지연부(1414)는 길쌈 연산기(1420) 내에서 w-L~wL까지의 곱셈 연산이 이루어지기까지 입력을 지연시키는 역할을 담당한다. 실제 구현에서 길쌈 연산기(1420)는 곱셈기들을 사용하는 대신 CSD(Canonical Signed Digit)를 이용하여 효율적으로 구현될 수 있다.
길쌈 연산기(1420) 내의 제1 곱셈부(1416)의 필터링 계수들 w(n)은 좌우가 비대칭인 형태를 가진다. 즉, 하기 <수학식 11>의 조건을 만족한다.
Figure pat00012
여기서 피드백되지 않는 신호에 관련된 좌측의 계수들 w-k는 피드백되는 신호에 관련된 우측의 계수들 wk보다 작은 것이 바람직하다.
일 예로 w(n)의 우측에 헤닝 윈도우(Hanning window), 좌측에 가우시안 윈도우(Gaussian window)가 적용될 경우 w(n)의 정의는 하기 <수학식 12>와 같다.
Figure pat00013
여기서 L은 헤닝 윈도우의 우측 길이를 뜻하고, γ(gamma)는 가우시안 윈도우(Gaussian window)의 형상(shape)를 결정한다. γ의 값이 클수록 신호의 크기는 더욱 급하게 감소한다. 또한 G=1이면 피드백 경로의 계수들은 w(n)의 우측 계수들과 동일해 지는데, 이 경우 피드백 경로의 출력인 g(n)은 하기 <수학식 13>을 만족한다.
Figure pat00014
이때 w(n)이 대칭이든 비대칭이든 g(n)*w(n)>=p(n)이 항상 만족한다. 이는 하기 <수학식 14>에 의해 증명될 수 있다.
Figure pat00015
즉 w(n)=0 for n<0 의 경우에도 g(n)*w(n)>=p(n)을 만족하므로 비대칭의 경우도 상기 부등식이 성립됨을 알 수 있다. L{p(n)}=g(n)*w(n)>=p(n)을 만족하면 스무딩된 클리핑 함수 c'(n)<=c(n) 이므로 c'(n)x(n) <= c(n)x(n) <= A가 되어 피크 윈도윙된 신호가 클리핑 임계레벨 A 보다 항상 작은 값으로 유지될 수 있다. g(n)*w(n)>=p(n)인 것은 w(n)의 우측 계수들와 연관이 있고, 오버슈팅 현상이 발생하는 것은 w(n)의 좌측 계수와 연관이 있다. 이는 하기 <수학식 15>에 의해 증명된다.
Figure pat00016
즉 w(n)의 좌측 계수들의 크기를 줄임으로써 오버슈팅 현상을 완화할 수 있다.
도 15a 및 도 15b는 오버슈팅 상황에서 ACW를 사용한 효과를 설명하기 위한 도면이다.
도 15a는 스무딩 입력 신호 p(n)(1502)에 대해 좌우가 대칭인 윈도우를 사용하는 VFS의 출력(1504)를 나타낸 것이다. 도시한 바와 같이 크기가 '1'인 입력에 비하여 최대 출력이 1.5가 되어 오버슈팅 현상이 발생함을 알 수 있다.
도 15b의 상단 그래프는 우측 윈도우 계수들은 고정시키고 좌측에 가우시안 윈도우를 사용한 경우 스무딩 입력 신호 p(n)(1506)에 대한 출력(1508)을 나타낸 것이다. 도시한 바와 같이 최대 출력이 1.2 이하로 줄어든다. 도 15c의 하단 그래프는 가우시안 윈도우의 형상을 결정하는 γ의 값을 보다 증가시킨 경우 스무딩 입력 신호 p(n)(1510)에 대한 출력(1512)을 나타낸 것이다. 도시한 바와 같이 더욱 급하게 감소하는 가우시안 윈도우가 적용된 경우 최대 출력이 1.1 이하로 보다 줄어든다.
오버슈팅 값이 줄어들면 EVM 성능이 향상된다. 반면 도 15b에 나타낸 바와 같이 고주파 성분은 조금씩 증가하게 된다. 즉 ACW는, 대역외 방사를 스펙트럼 마스크(spectral mask)를 만족시키는 적절한 레벨에서 유지시키면서 EVM도 동시에 감소시키는 효과를 얻는다.
2) VFG
VFG는 복수의 ACW 구조, EFS{G, w(n)}를 서브블록으로 사용한다.
도 16은 본 발명의 실시예에 따른 VFG 구조를 가지는 스무딩부를 나타낸 것이다. 도시하지 않을 것이지만 스무딩부는 피크 윈도윙 구조에 따라 p(n) 혹은 q(n)을 계산하는 연산기를 더 포함할 수 있다. 여기서 두 개 이상의 EFS 블록이 캐스캐이드 단(cascade stage)으로 구현될 수 있지만, 설명의 편의를 위해 2개의 단 만을 사용한 구조를 도시하였다.
도 16을 참조하면, 스무딩 입력 신호 p(n) = 1-c(n) (혹은 q(n)=|x(n)|-A)의 각 샘플이 순차적으로 입력된다. 제1 지연기(1602)는 입력된 신호 p(n)을 D1만큼 지연시켜 p(n-D1)을 감산기(1604)로 입력한다. 제1 EFS 블록(1608)은 도 14에 도시한 바와 같이 구성되며 p(n)을 입력으로 하여 이득 G1와 윈도우 계수 조합 w1(n)을 이용하여 y1(n)=g1(n)*w1(n)을 계산한다. 여기서 g1(n)은 도 14 내부의 최대값 연산에 의해 획득된다.
감산기(1604)는 제1 지연기(1602)로부터의 출력에서 상기 제1 EFS 블록(1608)의 출력을 감산하여 r(n)=p(n-D1)-g1(n)*w1(n)을 계산한다. 최대값 연산기(1606)는 감산기(1604)의 출력인 r(n)과 '0' 중 큰 값을 계산하여 출력한다.
제2 EFS 블록(1614)는 도 14에 도시한 바와 같이 구성되며, 최대값 연산기(1606)의 출력을 입력으로 하여 이득 G2과 윈도우 계수 조합 w2(n)을 이용하여 y2(n)=g2(n)*w2(n)을 계산한다. 여기서 g2(n)은 도 14 내부의 최대값 연산에 의해 획득된다. 가산기(1612)는 제2 지연기(1510)에 의해 D2만큼 지연된 g1(n)*w1(n)과 제2 EFS 블록(1614)의 출력인 g2(n)*w2(n)을 더하여 스무딩된 최종 신호인 L{p(n)} 혹은 L{q(n)}을 생성한다.
여기서 G1, G2는 EFS 블록의 개수에 따라 여러 번 실험을 통해 성능이 가장 좋은 값으로 선택되며, 일 예로서 G1=2, G2=1가 될 수 있다. w1(n)은 대칭인(symmetric) 계수 조합, w2(n)는 비대칭인(asymmetric) 계수 조합으로 구성되도록 디자인 하는 것이 성능에 유리하다.
상기한 바와 같이 VFG는 적어도 2개의 EFS 블록들을 직렬로 연결한 구조를 가진다. EFS{G, w(n)}에서 일반적으로 G>1일 경우 L{p(n)}=g(n)*w(n)>=p(n) 조건이 더 이상 성립하지 않는다. 하지만 피드백 이득 G가 클수록 g(n)=max{p(n)-f(n), 0}이므로 g(n)의 크기가 줄어들어 오버슈팅 현상은 감소하게 된다. 따라서 평균적으로 L{p(n)}이 p(n)의 곡선을 유사한 수준에서 잘 따라갈 수 있도록 하는 G의 값을 실험적으로 구할 수 있는데, 일 예로 EFS 블록의 개수가 2개인 경우 G=2가 된다. VFG 알고리듬은 하기 <수학식 16>과 같이 요약될 수 있다.
Figure pat00017
상기 <수학식 15>의 첫번째 라인은 첫번째 EFS{p(n), G1, w1(n)}을 계산하며, 그 출력 결과는 y1(n)=g1(n)*w1(n)이다. 여기서 w1(n)은 대칭 윈도우를 사용하는 것이 최종 출력의 스펙트럼 성능을 높이는데 도움이 된다. y1(n)>=p(n)을 항상 성립하지 않으므로 p(n)에서 커버되지 않은 잔여(residual) 부분 r(n)=max{p(n)-y1(n), 0}가 존재한다. 상기 잔여 부분은 두번째 EFS{r(n), G2, w2(n)}를 통과한다. 이때 G2=1로 셋팅하면 그 출력 결과는 g2(n)*w2(n)>=r(n)을 항상 만족한다. 따라서 최종 출력은 y(n)=y1(n)+y2(n)=g1(n)*w1(n)+g2(n)*w2(n) >= p(n)을 항상 만족한다.
두번째 EFS 블록은 첫번째 EFS 블록에서 커버되지 못한 일부 샘플들만을 커버하는 역할을 하므로 전체 스펙트럼은 w1(n)이 좌우한다. w2(n)은 대칭 또는 비대칭 윈도우 둘 다 사용 가능하지만 앞에서 살펴봤듯이 오버슈팅은 좌측 윈도우에 의해 좌우되므로 w2(n)는 비대칭 윈도우, 즉 ACW 방식으로 구현하는 것이 EVM 성능에 유리하다.
도 17은 본 발명의 실시예에 따른 VFG의 동작을 설명하기 위한 도면이다. 여기에서는 극단적인 예로 입력 p(n)=1, n=20,…,100인 경우 각 단의 출력을 도시하였다.
도 17을 참조하면, 라인(1702)은 스무딩 입력 신호 p(n)을 나타내며, 라인(1704)은 첫번째 EFS 블록의 출력 y1(n)을 나타낸다. 여기서 p(n)>y1(n)이 존재함을 확인 가능하다. 라인(1706)은 p(n)과 y1(n)의 차에 해당하는 r(n)을 나타낸다. r(n)을 두번째 EFS 블록을 통과시키면 y2(n)인 라인(1708)이 출력된다. y(n)=y1(n)+y2(n)을 계산하면 최종 결과인 라인(1710)이 출력된다. y(n)>=p(n)임을 확인 가능하다.
도 17의 VFG를 도 15a의 전형적인 피드백 구조와 비교하면, 도 15a는 약 2배의 오버슈팅이 발생한 반면 도 17의 최종 출력(1710)은 좌우 에지 부분의 오버슈팅을 제외하고는 p(n)과 비교적 잘 일치됨을 알 수 있다. 따라서 EVM이 개선된다.
VFG의 실제 하드웨어 구현을 위해서는 2개의 지연기(1602, 1610)을 사용할 필요가 있다. 각 지연기(1602, 1610)의 지연값은 제1 및 제2 EFS 블록(1608, 1614)의 처리 지연 시간에 맞춰져 있다.
3) ISM
ISM에서도 VFG와 유사하게 복수의 EFS{G, w(n)}을 서브블록으로 사용한다.
도 18은 본 발명의 실시예에 따른 ISM 구조를 가지는 스무딩부를 나타낸 것이다. 도시하지 않을 것이지만 스무딩부는 피크 윈도윙 구조에 따라 p(n) 혹은 q(n)을 계산하는 연산기를 더 포함할 수 있다. 여기서 두 개 이상의 EFS 블록이 캐스캐이드 단(cascade stage)으로 구현될 수 있지만, 설명의 편의를 위해 2개의 단 만을 사용한 구조를 도시하였다.
도 18을 참조하면, 스무딩 입력 신호 p(n) = 1-c(n) (혹은 q(n)=|x(n)|-A)의 각 샘플이 순차적으로 입력된다. 제1 지연기(1802)는 입력된 신호 p(n)을 D1만큼 지연시켜 p(n-D1)을 감산기(1804)로 입력한다. 곱셈기(1816)는 스무딩 입력 신호 p(n)에 미리 정해지는 소정의 스케일 값 S를 곱하여 출력한다. 제1 EFS 블록(1808)은 도 14에 도시한 바와 같이 구성되며 곱셈기(1816)의 출력을 입력으로 하여 이득 G1=2와 윈도우 계수 조합 w1(n)을 이용하여 y1(n)=g1(n)*w1(n)을 계산한다. (EFS{p(n)S, G1, w1(n)})
감산기(1804)는 제1 지연기(1802)로부터의 출력에서 상기 제1 EFS 블록(1808)의 출력을 감산하여 r(n)=p(n-D1)-g1(n)*w1(n)을 계산한다. 최대값 연산기(1806)는 감산기(1804)의 출력인 r(n)과 '0' 중 큰 값을 계산하여 출력한다.
제2 EFS 블록(1814)는 도 14에 도시한 바와 같이 구성되며, 최대값 연산기(8606)의 출력을 입력으로 하여 이득 G2=1과 윈도우 계수 조합 w2(n)을 이용하여 y2(n)=g2(n)*w2(n)을 계산한다. (EFS{r(n), G2, w2(n)}) 가산기(1812)는 제2 지연기(1810)에 의해 D2만큼 지연된 g1(n)*w1(n)과 제2 EFS 블록(1814)의 출력인 g2(n)*w2(n)을 더하여 스무딩된 최종 신호인 L{p(n)} 혹은 L{q(n)}을 생성한다.
여기서 각 EFS 블록에서의 이득, 즉 G1, G2는 EFS 블록들의 개수에 따라 실험을 통해 선택될 수 있다. VFG에서와 마찬가지로 w1(n)은 대칭인(symmetric) 계수 조합, w2(n)는 비대칭인(asymmetric) 계수 조합으로 구성되도록 디자인 하는 것이 성능에 유리하다.
ISM의 전체적인 원리는 VFG와 거의 유사하며, 다만 첫번째 EFS 블록은 EFS{p(n)S, G1, w1(n)}을 사용하는데, 바람직한 예로서 G1=1, w1(n)=대칭 윈도우를 사용한다. 첫번째 EFS 블록에 적용되는 스케일 값 S는 하기 <수학식 17>과 같이 계산된다.
Figure pat00018
두번째 EFS 블록은 EFS{r(n), G2, w2(n)}을 사용하는데, 바람직한 일 예로서 G2=1, w2(n)=비대칭 윈도우를 사용한다.
ISM은 전형적인 피드백 구조의 오버슈팅 동작을 철저히 분석한 결과로 도출되었다. 즉 스케일 값 S는 p(n)에 대한 L{p(n)}의 비율을 나타내며, VFS의 방식이 결정론적(deterministic)하므로 VFS의 결과는 사전 예측이 가능하다. 따라서 ISM은 오버슈팅이 발생하는 양(즉 S)만큼을 스무딩 입력 신호 p(n)에 대해 보상함으로써 최종 출력이 p(n)을 잘 따라가도록 한다. 이로써 ISM은 전형적인 피드백 구조에 비해 EVM 성능을 현저하게 향상시킨다.
ISM 알고리듬은 하기 <수학식 18>과 같이 요약될 수 있다.
Figure pat00019
ISM의 실제 하드웨어 구현을 위해서는 2개의 지연기(1802, 1810)를 사용하는 것이 유리하다. 각 지연기(1802, 1810)의 지연값은 제1 및 제2 EFS 블록(1608, 1614)의 처리 지연 시간에 맞춰져 있다.
도 19a 및 도 19b는 본 발명의 실시예에 따른 ISM의 동작을 설명하기 위한 도면이다.
도 19a를 참조하면, 라인(1902)은 스무딩 입력 신호 p(n)을 나타내며, 라인(1904)은 L{p(n)}을 나타내며, 라인(1908)은 스케일된 입력인 p(n)S를 나타낸다. 라인(1906)은 제1 EFS 블록의 출력인 y1(n)=g1(n)*w1(n)을 나타낸다. 이때 피드백 신호 g1(n)은 라인(1910)으로 표시되어 있다. 여기서 y1(n)<p(n)인 부분이 존재함을 확인할 수 있다.
도 19b를 참조하면, 라인(1912)은 스무딩 입력 신호 p(n)을 나타내며, 라인(1914)은 r(n)=max{y1(n)-p(n)S, 0}을 나타낸다. 또한 라인(1916)은 두번째 EFS 블록의 출력인 y2(n)를 나타내며, 라인(1918)은 y1(n)을 나타낸다. y(n)=y1(n)+y2(n)은 라인(1920)으로 표시되어 있다. y(n)>=p(n)을 항상 만족하되 EVM 영향을 줄이면서 p(n)의 높은 주파수 성분이 제거된 부드러운 곡선 y(n)=L{p(n)}이 출력됨을 알 수 있다.
4) AFW
VFG와 ISM에서 각 EFS를 위해 고정된 윈도우 계수들을 사용하는 것과 달리, AFW는 피드백 출력 f(n)과 p(n)의 비에 따라 좌측 윈도우 계수들을 변화시켜 주는 확장된 개념의 비대칭 길쌈 윈도우(asymmetric convolutional window: ACW) 방식이라 할 수 있다.
도 20은 본 발명의 실시예에 따른 AFW 구조를 가지는 스무딩부를 나타낸 것이다. 도시하지 않을 것이지만 스무딩부는 피크 윈도윙 구조에 따라 p(n) 혹은 q(n)을 계산하는 연산기를 더 포함할 수 있다. 여기에서는 일 예로서 피드백 출력 f(n)과 p(n)의 비를 고려하기 위해 3종류의 비대칭 윈도우 단으로 구성된 필터 블록을 사용하는 경우의 구조를 도시하였다.
도 20을 참조하면, 스무딩 입력 신호 p(n) = 1-c(n) (혹은 q(n)=|x(n)|-A)의 각 샘플이 순차적으로 입력된다. 감산기(2002)는 입력된 신호 p(n)으로부터, 피드백 경로를 통해 피드백된 신호 f(n)을 감산하여 출력한다. 최대값 연산기(2004)는 상기 p(n)-f(n)과 '0' 중 큰 값을 선택하여 길쌈 연산기(2006) 내의 직렬 연결된 L개의 지연기들로 입력하는 한편, 비대칭 윈도우 단들(2012a/b, 2014a/b, 2016a/b) 내의 선택기들(2012a, 2014a, 2016a)로 입력한다. 상기 최대값 연산기(1704)의 출력은 g(n)이라 칭한다. 길쌈 연산기(2006) 내에서 g(n)의 샘플들은 길쌈 연산을 위한 L개의 윈도우 계수들 w(n) = {w-L, w-(L-1), ... , w-1}과 각각 곱해진다. 제1 합산기(2008)는 길쌈 연산기(2006)로부터 출력되는 신호들을 합산하여 피드백 신호인 f(n)을 생성하며, 상기 f(n)은 감산기(2002) 및 비교기(2010)로 제공된다.
비교기(2010)는 스무딩 입력 신호 p(n) 및 피드백 신호 f(n)을 비교하여, 그 비에 따라 복수의 비대칭 윈도우 단들(2012a/b, 2014a/b, 2016a/b) 중 하나로 선택 신호를 제공한다. 각 비대칭 윈도우 단(2012a/b, 2014a/b, 2016a/b)은 비교기(2010)로부터 선택 신호가 입력된 경우 최대값 연산기(2004)로부터 제공된 g(n)에 w1(n), w2(n), w3(n) 중 해당하는 윈도우 계수들을 곱하여 출력한다. 여기서 w1(n)은 w(1) -L, w(1) -(L-1), ... w(1) -1, w0, w1, ... wL -1, wL로 구성되며, , w2(n)은 w(2) -L, w(2) -(L-1), ... w(2) -1로 구성되고, w3(n)은 w(3) -L, w(3) -(L-1), ... w(3) -1로 구성된다. 다시 말해서 두번째 이후의 비대칭 윈도우 단(2014a/b, 2016a/b)은 첫번째 비대칭 윈도우 단(2012a/b)비대칭 윈도우 계수들 중 좌측 절반을 선택적으로 변경함으로써 구성된다. 실제 구현에서 비대칭 윈도우 단들(2012, 2014, 2016)은 곱셈기들을 사용하는 대신 CSD를 이용하여 효율적으로 구현될 수 있다.
구체적으로 비교기(2010)는 f(n)과 p(n)의 비를 복수의 임계값들, 일 예로서 α 및 β와 비교한다. 일 예로서 α=0.9이고 β=0.1이 될 수 있다. 만일 f(n)>=αp(n)인 경우 w1(n)의 윈도우 단(2012a/b)이 사용되고, βp(n)<=f(n)<αp(n)인 경우 w2(n)의 윈도우 단(2014a/b)이 사용되며, f(n)<βp(n)인 경우 w3(n)의 윈도우 단(2016a/b)이 사용된다. 여기서 f(n)이 작을수록 대칭에 가까워지는 윈도우를 사용하는 것이 바람직하다.
제1 합산기(2018)는 비대칭 윈도우 단들(2012, 2014, 2016) 중 좌측 윈도우 계수들과 곱해진 출력들을 계수별로 합산하며, 제2 합산기(2020)는 전체 윈도우 계수들과 곱해진 출력들을 합산하여 스무딩된 신호인 L{p(n)) 혹은 L{q(n)}을 생성하며, 상기 스무딩된 신호는 도 6의 감산기(608) 혹은 도 13의 가산기(1308)로 제공된다.
상기와 같이 구성되는 AFW 구조에서, 중심 윈도우 계수 w0 및 우측 L개의 윈도우 계수들 w1, ... wL은 고정적으로 정해져 있으나, 좌측 L개의 윈도우 계수들은 스무딩 입력 신호 p(n) 및 피드백 신호 f(n)의 비에 따라서 적응적으로 정해짐을 알 수 있다. 여기서 f(n)이 상대적으로 작을수록 대칭에 가까워지는 윈도우 계수들을 사용하는 것이 바람직하다. 다시 말해서 f(n)이 p(n)에 비해 상대적으로 작을수록 좌측 L개의 윈도우 계수들은 우측 L개의 윈도우 계수들에 근접한다.
즉 피드백 신호 f(n)이 작을수록 0이 아닌 p(n)이 발생할 경우 이전의 샘플과 멀리 떨어져 있는 것을 의미하므로 대칭인 윈도우를 사용하는 게 스펙트럼 성능을 향상시킬 수 있다. f(n)의 p(n)에 대한 비율이 커질수록 이전 샘플이 현재 샘플과 가까이 있다는 것을 의미하므로 좌측의 크기가 작은 윈도우를 사용하여 오버슈팅 현상을 줄일 수가 있다.
도 21은 본 발명의 실시예에 따른 AFW 구조의 동작을 설명하기 위한 도면이다.
도 21을 참조하면, 라인(2102)은 스무딩 입력 신호 p(n)을 나타내고, 라인(2104)은 피드백 신호 f(n)을 나타내며, AFW의 출력 결과인 L{p(n)}=p'(n)은 라인(2106)으로 표시되어 있다. 대칭인 윈도우를 사용하는 도 15a의 결과에 비해, AFW 구조는 서로 다른 비대칭 윈도우들을 적응적으로 사용함으로써 지나친 오버슈팅 현상을 피하고 있다.
도 21에서 p(n)=1, n=11의 입력 샘플에 대해 피드백 샘플은 f(n)=0, n=11 이므로 f(n)<=0.1p(n)에 해당하여 p(11)을 중심으로 좌우 대칭인 윈도우가 사용되었음을 알 수 있다. n=15, 19에서 p(n)과 f(n)의 값을 비교하면 0.1p(n)<=f(n)<0.9p(n) 이므로 비대칭인 윈도우가 사용되었다. 따라서 전반적으로 부드러운 곡선이 출력되며 EVM 성능이 VFS 대비 개선되었음을 알 수 있다.
전형적인 피드백 구조는 지나치게 부드러운 곡선을 출력하여 대역외 방사 스펙트럼 성능이 필요 이상으로 좋은 반면, EVM 성능은 만족스럽지 못하다. 스펙트럼 성능은 다른 사용자들에 간섭으로 작용하므로 원하는 스펙트럼 마스크(spectral mask)를 만족하는 수준에서 결정되면 되지만, EVM은 비트 에러율(Bit error rate: BER)에 직접적인 영향을 미쳐 자신의 처리율과 직결되므로 EVM 열화를 최소화하는 것이 바람직하다.
도 22는 본 발명의 바람직한 실시예에 따른 스무딩부의 EVM 향상 성능을 나타낸 그래프이다. 여기서 라인(2202)은 스무딩 입력 신호 q(n)을 나타내며, VFG 또는 ISM을 사용한 경우의 출력 결과인 L{q(n)}은 라인(2204)로 표시되어 있다. 도 22의 라인(2204)을 도 11과 비교하여 보면, 입력신호 x(n)과 클리핑 임계레벨 A가 주어졌을 때 VFG 또는 ISM은 전형적인 피드백 구조와 달리 오버슈팅 현상이 거의 발생하지 않음을 알 수 있다.
도 23은 본 발명의 바람직한 실시예에 따른 피크 윈도윙 구조의 EVM 향상 성능을 나타낸 다른 그래프이다. 여기서 라인(2302)은 입력 신호 x(n)을 나타내며, 라인(2304)은 클리핑 신호 xc(n)을 나타내고, 피크 윈도윙된 신호 xpw(n)은 라인(2306)으로 표시되어 있다. 도 23의 라인(2306)을 도 12와 비교하여 보면, 아주 낮은 임계레벨에서도 피크 리그로스가 발생하지 않고 피크 윈도윙된 신호가 A보다 항상 작은 값을 유지한다. 클리핑 곡선(2304) 대비 입력 신호 x(n)(2302)과 유사한 수준의 부드러운 곡선(2306)이 출력되므로 대역외 방사가 크지 않음을 알 수 있다.
도 24는 본 발명의 바람직한 실시예에 따른 스무딩부의 대역외 방사 성능을 나타낸 그래프이다. 도시한 바와 같이 길이가 21인 윈도우를 사용하는 VFG 곡선(2406)은 클리핑 신호(2402) 대비 대역외 방사가 많이 줄어들었음을 알 수 있다. 이는 스펙트럼 마스크를 쉽게 만족할 수 있는 수준이다.
도 25는 본 발명의 바람직한 실시예에 따른 스무딩부의 EVM 성능 향상을 나타낸 그래프이다. 도시한 바와 같이, 길이가 21인 윈도우를 사용하는 VFG 곡선(2504)는, VFS(2506)에 비하여 최악의 경우(worst case)에서도 강건함(robust)을 알 수 있고 전반적으로 EVM 성능이 클리핑 신호(2502)과 유사한 수준으로 개선되었다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (19)

  1. 피크 윈도윙을 위한 스무딩 장치에 있어서,
    피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와,
    상기 제1 입력 신호에서 피드백 신호를 감산하는 감산기와,
    상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와,
    상기 제2 입력 신호의 각 샘플에, 제1 윈도우 계수 조합과 미리 정해지는 이득을 곱하여 합산함으로써 다음 스무딩 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와,
    상기 제2 입력 신호의 각 샘플에, 저역통과필터링을 위한 제2 윈도우 계수 조합을 곱하여 합산함으로써 스무딩된 신호를 생성하는 길쌈 연산기를 포함하며,
    여기서 상기 제2 윈도우 계수 조합은 상기 제1 윈도우 계수 조합과, 상기 제1 윈도우 계수 조합과 상이한 제3 윈도우 계수 조합을 포함하는 것을 특징으로 하는 스무딩 장치.
  2. 제 1 항에 있어서, 상기 제1 입력 신호는,
    하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00020

    여기서 x(n)은 상기 입력 신호를 나타내며, A는 상기 클리핑 임계레벨을 나타냄.
  3. 제 1 항에 있어서, 상기 제1 입력 신호는,
    하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00021

    여기서 x(n)은 상기 입력 신호를 나타내며, A는 상기 클리핑 임계레벨을 나타냄.
  4. 제 1 항에 있어서, 상기 제1 윈도우 계수 조합은, {wL, wL-1, ... , w1}을 포함하며, 상기 제2 윈도우 계수 조합은 {w-L, w-(L-1), ... , w-1, w0, ... , w1, , wL -1, wL}을 포함하며, 여기서 상기 윈도우 계수 조합들에 포함되는 윈도우 계수들은 하기의 수학식을 만족함을 특징으로 하는 스무딩 장치.
    wk ≠ w-k, k=1, ..., L
    여기서 L은 상기 제1 윈도우 계수 조합에 포함된 윈도우 계수들의 개수임.
  5. 제 1 항에 있어서, 상기 피드백 경로는,
    상기 제2 입력 신호를 입력받는 직렬 연결된 L개의 지연기들과,
    상기 지연기들의 출력 탭들로부터 출력된 신호들에, 상기 제1 윈도우 계수 조합을 구성하는 L개의 윈도우 계수들과 상기 이득을 곱하는 곱셈부와,
    상기 곱셈부의 출력들을 합산하여 출력하는 합산부를 포함하는 것을 특징으로 하는 스무딩 장치.
  6. 제 5 항에 있어서, 상기 길쌈 연산기는,
    상기 제2 입력 신호를 입력받는 직렬 연결된 2L+1개의 지연기들과,
    상기 지연기들의 출력 탭들로부터 출력된 신호들에, 상기 제2 윈도우 계수 조합을 구성하는 2L+1개의 윈도우 계수들을 곱하는 곱셈부와,
    상기 곱셈부의 출력들을 합산하여 출력하는 합산부를 포함하는 것을 특징으로 하는 스무딩 장치.
  7. 피크 윈도윙을 위한 스무딩 장치에 있어서,
    피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와,
    저역통과필터링을 위한 대칭 구조의 제1 윈도우 계수들을 포함하는 제1 윈도우 계수 조합과 제1 이득을 이용하여 상기 제1 입력 신호를 필터링하는 제1 필터 블록과,
    상기 제1 입력 신호에서 상기 제1 필터 블록의 출력을 감산하는 감산기와,
    상기 감산기의 출력의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와,
    저역통과필터링을 위한 비대칭 구조의 제2 윈도우 계수들을 포함하는 제2 윈도우 계수 조합과 제2 이득을 이용하여 상기 제2 입력 신호를 필터링하는 제2 필터 블록과,
    상기 제1 필터 블록의 출력과 상기 제2 필터 블록의 출력을 가산하여 스무딩된 신호를 생성하는 가산기를 포함하는 것을 특징으로 하는 스무딩 장치.
  8. 제 7 항에 있어서, 상기 제1 입력 신호는,
    하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00022

    여기서 x(n)은 상기 입력 신호를 나타내며, A는 상기 클리핑 임계레벨을 나타냄.
  9. 제 7 항에 있어서, 상기 제1 입력 신호는,
    하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00023

    여기서 x(n)은 상기 입력 신호를 나타내며, A는 상기 클리핑 임계레벨을 나타냄.
  10. 제 7 항에 있어서, 상기 제2 윈도우 계수 조합은 {w-L, w-(L-1), ... , w-1, w0, ... , w1, , wL -1, wL}을 포함하며, 여기서 상기 윈도우 계수 조합들에 포함되는 상기 제2 윈도우 계수들은 하기의 수학식을 만족함을 특징으로 하는 스무딩 장치.
    wk ≠ w-k, k=1, ..., L
    여기서 L은 상기 제2 윈도우 계수 조합에 포함된 윈도우 계수들의 개수임.
  11. 제 7 항에 있어서, 상기 제1 필터 블록은,
    상기 제1 입력 신호에서 피드백 신호를 감산하는 감산기와,
    상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제3 입력 신호를 생성하는 최대값 연산기와,
    상기 제3 입력 신호의 각 샘플에, 상기 제1 윈도우 계수 조합 중 일부 윈도우 계수들과 상기 제1 이득을 곱하여 합산함으로써 다음 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와,
    상기 제3 입력 신호의 각 샘플에, 상기 제1 윈도우 계수 조합의 모든 윈도우 계수들을 곱하여 합산하는 길쌈 연산기를 포함하는 것을 특징으로 하는 스무딩 장치.
  12. 제 7 항에 있어서, 상기 제2 필터 블록은,
    상기 제2 입력 신호에서 피드백 신호를 감산하는 감산기와,
    상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제3 입력 신호를 생성하는 최대값 연산기와,
    상기 제3 입력 신호의 각 샘플에, 상기 제2 윈도우 계수 조합 중 일부 윈도우 계수들과 상기 제2 이득을 곱하여 합산함으로써 다음 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와,
    상기 제3 입력 신호의 각 샘플에, 상기 제2 윈도우 계수 조합의 모든 윈도우 계수들을 곱하여 합산하는 길쌈 연산기를 포함하는 것을 특징으로 하는 스무딩 장치.
  13. 제 7 항에 있어서, 상기 제1 입력 신호에 미리 정해지는 소정의 스케일 값을 곱하여 상기 제1 필터 블록으로 입력하는 곱셈기를 더 포함하는 것을 특징으로 하는 스무딩 장치.
  14. 제 13 항에 있어서, 상기 스케일 값은, 하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00024

    여기서 p(n)은 상기 피크 윈도윙을 위한 입력 신호를 나타내며, w1(k)은 상기 제1 윈도우 계수 조합의 k번째 윈도우 계수를 나타내며, L은 상기 제1 윈도우 계수들의 개수를 나타냄.
  15. 피크 윈도윙을 위한 스무딩 장치에 있어서,
    피크 윈도윙을 위한 입력 신호와 미리 정해진 클리핑 임계레벨을 이용하여 스무딩을 위한 제1 입력 신호를 생성하는 연산기와,
    상기 제1 입력 신호에서 피드백 신호를 감산하는 감산기와,
    상기 감산된 신호의 각 샘플과 '0' 중 큰 값으로 구성된 제2 입력 신호를 생성하는 최대값 연산기와,
    상기 제2 입력 신호의 각 샘플에, 제1 윈도우 계수 조합의 윈도우 계수들을 곱하여 합산함으로써 다음 입력 신호를 위한 피드백 신호를 생성하는 피드백 경로와,
    상기 제1 입력 신호와 상기 피드백 신호의 비를 미리 정해지는 적어도 하나의 임계값들과 비교하는 비교기와,
    상기 비교 결과에 따라 저역통과필터링을 위한 제2 윈도우 계수 조합의 윈도우 계수들을 이용하여 상기 제2 입력 신호를 필터링하는 필터 블록과,
    상기 필터 블록의 출력을 합산하여 스무딩된 신호를 생성하는 합산기를 포함하는 것을 특징으로 하는 스무딩 장치.
  16. 제 15 항에 있어서, 상기 제1 입력 신호는,
    하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00025

    여기서 x(n)은 상기 입력 신호를 나타내며, A는 상기 클리핑 임계레벨을 나타냄.
  17. 제 15 항에 있어서, 상기 제1 입력 신호는,
    하기 수학식에 의해 계산됨을 특징으로 하는 스무딩 장치.
    Figure pat00026

    여기서 x(n)은 상기 입력 신호를 나타내며, A는 상기 클리핑 임계레벨을 나타냄.
  18. 제 15 항에 있어서, 상기 제2 윈도우 계수 조합은,
    고정된 중심 윈도우 계수 및 고정된 L개의 제1 윈도우 계수들과, 상기 비교 결과에 따라 적응적으로 결정되는 L개의 제2 윈도우 계수들을 포함하며, 여기서 L은 상기 제1 윈도우 계수 조합에 포함되는 윈도우 계수들의 개수와 동일한 것을 특징으로 하는 스무딩 장치.
  19. 제 18 항에 있어서, 상기 제2 윈도우 계수들은,
    상기 피드백 신호가 상기 입력 신호에 비대 상대적으로 작을수록 상기 제1 윈도우 계수들에 근접한 것을 특징으로 하는 스무딩 장치.
KR1020100035963A 2010-04-19 2010-04-19 피크 윈도윙을 위한 스무딩 장치 KR101677294B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100035963A KR101677294B1 (ko) 2010-04-19 2010-04-19 피크 윈도윙을 위한 스무딩 장치
US13/089,126 US8862649B2 (en) 2010-04-19 2011-04-18 Smoothing apparatus for peak windowing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100035963A KR101677294B1 (ko) 2010-04-19 2010-04-19 피크 윈도윙을 위한 스무딩 장치

Publications (2)

Publication Number Publication Date
KR20110116511A true KR20110116511A (ko) 2011-10-26
KR101677294B1 KR101677294B1 (ko) 2016-11-18

Family

ID=44789021

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100035963A KR101677294B1 (ko) 2010-04-19 2010-04-19 피크 윈도윙을 위한 스무딩 장치

Country Status (2)

Country Link
US (1) US8862649B2 (ko)
KR (1) KR101677294B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101593396B1 (ko) 2015-01-15 2016-02-12 주식회사 이노와이어리스 파고율 개선 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9014319B1 (en) * 2013-11-22 2015-04-21 Xilinx, Inc. Cancellation pulse crest factor reduction
US9660624B1 (en) * 2014-03-21 2017-05-23 Altera Corporation Methods and apparatus for implementing feedback loops
US9479272B2 (en) 2014-05-14 2016-10-25 Samsung Electronics Co., Ltd Method and apparatus for processing a transmission signal in communication system
US9806929B2 (en) * 2014-12-12 2017-10-31 Intel IP Corporation Communication device with power amplifier crest factor reduction
CN105991489B (zh) * 2015-02-10 2019-11-22 鄢炎新 利用频域过采样来实现信道均衡的方法
US10044543B2 (en) * 2015-07-30 2018-08-07 Futurewei Technologies, Inc. Reducing crest factors
US9906428B2 (en) 2016-04-28 2018-02-27 Samsung Electronics Co., Ltd. System and method for frequency-domain weighted least squares
US10594530B2 (en) * 2018-05-29 2020-03-17 Qualcomm Incorporated Techniques for successive peak reduction crest factor reduction
CN109937532B (zh) * 2018-08-08 2023-06-20 深圳市汇顶科技股份有限公司 功率放大器电路中的波峰因子削减
KR20220108811A (ko) * 2019-12-13 2022-08-03 지티이 코포레이션 낮은 피크 평균 전력비를 위한 주파수-도메인 변조 방식
CN114747259A (zh) * 2019-12-13 2022-07-12 中兴通讯股份有限公司 用于低峰值平均功率比的时域调制方案
US11540230B2 (en) 2020-05-18 2022-12-27 Samsung Electronics Co., Ltd. Parametric and non-parametric peak-to-average power ratio (PAPR) reduction techniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356559A (en) * 1980-08-01 1982-10-26 Bell Telephone Laboratories, Incorporated Logic arrangement for recursive digital filter
US20030086507A1 (en) * 2001-11-07 2003-05-08 Jaehyeong Kim Peak limiting architecture and method
KR20060109997A (ko) * 2004-01-21 2006-10-23 파워웨이브 테크놀로지스, 인크. 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208670A (ja) * 1985-03-13 1986-09-17 Victor Co Of Japan Ltd ノイズ低減回路
US5058047A (en) * 1989-05-30 1991-10-15 Advanced Micro Devices, Inc. System and method for providing digital filter coefficients

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356559A (en) * 1980-08-01 1982-10-26 Bell Telephone Laboratories, Incorporated Logic arrangement for recursive digital filter
US20030086507A1 (en) * 2001-11-07 2003-05-08 Jaehyeong Kim Peak limiting architecture and method
KR20060109997A (ko) * 2004-01-21 2006-10-23 파워웨이브 테크놀로지스, 인크. 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101593396B1 (ko) 2015-01-15 2016-02-12 주식회사 이노와이어리스 파고율 개선 방법

Also Published As

Publication number Publication date
KR101677294B1 (ko) 2016-11-18
US20110258244A1 (en) 2011-10-20
US8862649B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
KR101677294B1 (ko) 피크 윈도윙을 위한 스무딩 장치
KR101714784B1 (ko) 피크 윈도윙을 이용한 피크대평균전력비 감소 방법 및 장치
JP4436410B2 (ja) クリッピングおよび修正されたコンステレーションを使用するｏｆｄｍにおけるピーク低減
US8724721B2 (en) Method and apparatus for crest factor reduction
JP5016035B2 (ja) 通信システムにおけるピーク電力を低減する装置および方法
CN110710114B (zh) 利用非线性放大器用于量化线性放大的装置
US9374256B2 (en) Transmitter and method for reducing peak-to-average power ratio
JP2005509365A (ja) 直交周波数分割多重化方式の移動通信システムでピーク電力対平均電力の減少装置及び方法
EP3226502B1 (en) Signal processing circuits
CN107005517A (zh) 用于hd无线电信号qam调制的峰均功率比抑制
US8654891B2 (en) Peak suppressing apparatus, peak suppressing method and wireless communications apparatus
EP1706975B1 (en) Peak reduction in ofdm using clipping and modified constellations
CN107483379B (zh) 一种针对tdd-ofdm系统优化定标装置及方法
RU2280953C2 (ru) Способ адаптивного управления пик-фактором сигнала
EP1723759B1 (en) Peak reduction in ofdm using clipping and modified constellations
EP4164120A1 (en) Cfr error deposition out of the transmission band
JP2018019246A (ja) ピーク抑圧回路及びピーク抑圧方法
Masaki et al. A non-linear distortion noise power control method for multi-band OFDM transmission
Liao et al. DPD with PAPR Suppression for F-OFDM Systems
WO2022186711A1 (en) Method and apparatus for predistortion of a digital signal in a transmitter chain
CN114884793A (zh) 基于凸优化的ofdm信号峰均比抑制算法、系统、设备及介质
Uengª et al. An Overview of Peak-to-Average Power

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 4