KR20110110968A - Paper-substrate transistor and method of manufacturing the same - Google Patents

Paper-substrate transistor and method of manufacturing the same Download PDF

Info

Publication number
KR20110110968A
KR20110110968A KR1020100030292A KR20100030292A KR20110110968A KR 20110110968 A KR20110110968 A KR 20110110968A KR 1020100030292 A KR1020100030292 A KR 1020100030292A KR 20100030292 A KR20100030292 A KR 20100030292A KR 20110110968 A KR20110110968 A KR 20110110968A
Authority
KR
South Korea
Prior art keywords
paper
substrate
transistor
channel forming
insulating layer
Prior art date
Application number
KR1020100030292A
Other languages
Korean (ko)
Other versions
KR101723684B1 (en
Inventor
박병은
Original Assignee
서울시립대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울시립대학교 산학협력단 filed Critical 서울시립대학교 산학협력단
Priority to KR1020100030292A priority Critical patent/KR101723684B1/en
Publication of KR20110110968A publication Critical patent/KR20110110968A/en
Application granted granted Critical
Publication of KR101723684B1 publication Critical patent/KR101723684B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명은 기판으로서 종이를 사용하여 제조된 트랜지스터와, 그 제조방법에 관한 것이다. 본 발명에 있어서는 펄프를 원료로 하는 종이, 또는 실리콘 등의 내열성 재료가 코팅된 종이를 기판으로 하여 트랜지스터가 제조된다. 본 발명은 종이 기판상에 진공증착법 등을 이용하여 게이트 전극 등의 금속 배선층이 형성되고, 여기에 절연층과 채널형성층이 적층되어 구성된다.TECHNICAL FIELD This invention relates to the transistor manufactured using paper as a board | substrate, and its manufacturing method. In the present invention, a transistor is manufactured using a paper made of pulp as a raw material or a paper coated with a heat resistant material such as silicon. According to the present invention, a metal wiring layer such as a gate electrode is formed on a paper substrate by using a vacuum deposition method or the like, and an insulating layer and a channel forming layer are laminated thereon.

Description

종이를 기판으로 이용하는 트랜지스터 및 그 제조방법{Paper-substrate transistor and method of manufacturing the same}Transistor using paper as substrate and its manufacturing method {Paper-substrate transistor and method of manufacturing the same}

본 발명은 트랜지스터에 관한 것으로, 특히 기판으로서 종이를 사용하여 제조된 트랜지스터와, 이 트랜지스터의 제조방법에 관한 것이다.TECHNICAL FIELD This invention relates to a transistor. Specifically, It is related with the transistor manufactured using paper as a board | substrate, and the manufacturing method of this transistor.

트랜지스터나 메모리 등의 반도체 소자의 경우에는 예컨대 실리콘 등의 기판상에 다수의 배선층이나 무기물 층을 형성하는 방법을 통해 제조된다. 그런데, 이와 같은 실리콘 기판을 만들기 위해서는 일정한 방향성을 갖도록 실리콘을 성장시켜 잉곳을 만든 후, 이를 절단 및 경면가공하는 복잡한 과정이 요구되므로 제조시간 및 비용이 많이 소요되는 문제가 있게 된다.In the case of a semiconductor element such as a transistor or a memory, it is manufactured by a method of forming a plurality of wiring layers or inorganic layers on a substrate such as silicon. However, in order to make such a silicon substrate, after growing the silicon to have a certain direction to make an ingot, a complicated process of cutting and mirror-processing it is required, there is a problem that takes a lot of manufacturing time and cost.

한편, 대한민국 특허출원 10-2007-0030811 및 10-2009-0014155에는 종이, 코팅된 종이 또는 플라스틱 상에 일렉트로포토그래피 기술을 이용하여 다양한 배선층을 형성하는 방법을 통해 전자 소자를 제조하는 방법에 대하여 개시된 바 있다.Meanwhile, Korean Patent Application Nos. 10-2007-0030811 and 10-2009-0014155 disclose a method of manufacturing an electronic device through a method of forming various wiring layers by using an electrophotography technique on paper, coated paper or plastic. There is a bar.

그러나, 상기한 방법은 드럼을 대전시킨 후, 여기에 토너를 부착시켜 인쇄를 실행하기 때문에 나노급 배선을 형성하기가 곤란하고, 또한 다른 배선층을 형성할 때 이전에 드럼에 부착된 토너가 완전하게 제거되지 않고 오염물질로서 작용함으로 인하여 반도체 장치와 같은 정밀한 소자를 제조하는데 부적절하다는 문제가 있다.However, the above-described method is difficult to form nanoscale wiring because the printing is carried out by attaching toner to the drum after charging the drum, and the toner previously adhered to the drum is completely removed when forming another wiring layer. There is a problem in that it is not suitable for manufacturing a precision device such as a semiconductor device because it acts as a contaminant without being removed.

이에, 본 발명은 상기한 사정을 감안하여 창출된 것으로서, 종이 기판상에 트랜지스터를 제조할 수 있는 제조방법을 제공함에 그 목적이 있다.Accordingly, the present invention has been made in view of the above circumstances, and an object thereof is to provide a manufacturing method capable of manufacturing a transistor on a paper substrate.

또한, 본 발명은 상기한 제조방법에 의해 제조된 트랜지스터를 제공함에 또 다른 목적이 있다.In addition, another object of the present invention is to provide a transistor manufactured by the above-described manufacturing method.

상기 목적을 실현하기 위한 본 발명의 제1 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극상에 절연층을 형성하는 단계, 상기 절연층상에 채널형성층을 형성하는 단계 및, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to a first aspect of the present invention, there is provided a method of manufacturing a transistor using paper as a substrate, comprising preparing a paper substrate, forming a gate electrode on the paper substrate, and insulating the gate electrode. Forming a layer, forming a channel forming layer on the insulating layer, and forming source and drain electrodes on the channel forming layer.

또한, 본 발명의 제2 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계, 상기 종이 기판과 소스 및 드레인 전극 상에 전체적으로 채널형성층을 형성하는 단계, 상기 채널형성층상에 절연층을 형성하는 단계 및, 상기 절연층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.In addition, according to a second aspect of the present invention, a method of manufacturing a transistor using paper as a substrate includes preparing a paper substrate, forming a source and a drain electrode on the paper substrate, and the paper substrate and the source and drain electrodes. Forming a channel forming layer on the whole, forming an insulating layer on the channel forming layer, and forming a gate electrode on the insulating layer.

또한, 본 발명의 제3 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 전체적으로 채널형성층을 형성하는 단계, 상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계, 상기 소스 및 드레인 전극의 사이 구간에 절연층을 절연층을 형성하는 단계 및, 상기 절연층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.In addition, according to a third aspect of the present invention, there is provided a method of manufacturing a transistor using paper as a substrate, preparing a paper substrate, forming a channel forming layer on the paper substrate as a whole, and forming a source and drain electrode on the channel forming layer. Forming an insulating layer in an interval between the source and drain electrodes, and forming a gate electrode on the insulating layer.

또한, 본 발명의 제4 관점에 따른 종이를 기판으로 하는 트랜지스터의 제조방법은 종이 기판을 준비하는 단계와, 상기 종이 기판상에 게이트 전극을 형성하는 단계, 상기 게이트 전극을 피복하면서 절연층을 형성하는 단계, 상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및, 상기 절연층상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.In addition, according to a fourth aspect of the present invention, there is provided a method of manufacturing a transistor using paper as a substrate, preparing a paper substrate, forming a gate electrode on the paper substrate, and forming an insulating layer while covering the gate electrode. And forming source and drain electrodes on both sides of the gate electrode, and forming a channel forming layer on the insulating layer.

또한, 상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 한다.In addition, the step of preparing the paper substrate is characterized in that it further comprises the step of removing the moisture or air contained in the paper tissue.

또한, 본 발명의 제5 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 절연층, 상기 절연층상에 형성되는 채널형성층 및, 상기 채널형성층상의 상기 게이트 전극에 대응하는 부분의 양측에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 한다.In addition, a transistor having a paper as a substrate according to a fifth aspect of the present invention includes a paper substrate, a gate electrode formed on the paper substrate, an insulating layer formed on the gate electrode, a channel forming layer formed on the insulating layer, And source and drain electrodes formed on both sides of portions corresponding to the gate electrodes on the channel formation layer.

또한, 본 발명의 제6 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극과 종이 기판상에 전체적으로 형성되는 채널형성층 및, 상기 채널형성층상의 상기 소스 및 드레인 전극의 사이 구간에 대응하는 부분에 형성되는 절연층 및, 상기 절연층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.In addition, a transistor having a paper as a substrate according to a sixth aspect of the present invention includes a paper substrate, a source and drain electrode formed on the paper substrate, a channel forming layer formed entirely on the source and drain electrodes, and a paper substrate; And an insulating layer formed in a portion corresponding to a section between the source and drain electrodes on the channel forming layer, and a gate electrode formed on the insulating layer.

또한, 본 발명의 제7 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 채널형성층, 상기 채널형성층상에 형성되는 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이에 형성되는 절연층 및, 상기 절연층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 한다.Further, a transistor having a paper as a substrate according to a seventh aspect of the present invention includes a paper substrate, a channel forming layer formed on the paper substrate, a source and drain electrode formed on the channel forming layer, and between the source and drain electrodes. And an insulating layer formed on the insulating layer and a gate electrode formed on the insulating layer.

또한, 본 발명의 제8 관점에 따른 종이를 기판으로 하는 트랜지스터는 종이 기판과, 상기 종이 기판상에 형성되는 게이트 전극, 상기 게이트 전극상에 형성되는 절연층, 상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및, 상기 절연층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 한다.In addition, a transistor having a paper as a substrate according to an eighth aspect of the present invention is formed on a paper substrate, a gate electrode formed on the paper substrate, an insulating layer formed on the gate electrode, and both sides of the gate electrode, respectively. And a channel forming layer formed on the insulating layer and the source and drain electrodes.

또한, 상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 한다.In addition, the channel forming layer is characterized in that composed of an organic semiconductor.

또한, 상기 채널형성층이 절연층으로 구성되는 것을 특징으로 한다.In addition, the channel forming layer is characterized by consisting of an insulating layer.

상기한 구성으로 된 본 발명에 의하면, 트랜지스터를 기존의 실리콘 기판이 아닌 종이 기판상에 형성할 수 있게 된다. 따라서. 트랜지스터의 제조가격이 매우 낮아짐은 물론, 이후 트랜지스터 상에 형성된 금속 등을 용이하게 회수할 수 있게 된다.According to the present invention having the above-described configuration, the transistor can be formed on a paper substrate rather than a conventional silicon substrate. therefore. The manufacturing cost of the transistor is very low, and the metal formed on the transistor can be easily recovered.

도 1은 본 발명의 일실시예에 따른 트랜지스터의 구조를 나타낸 단면도.
도 2는 본 발명의 다른 실시예에 따른 트랜지스터의 구조예를 나타낸 단면도.1 is a cross-sectional view showing the structure of a transistor according to an embodiment of the present invention.
2 is a cross-sectional view showing a structural example of a transistor according to another embodiment of the present invention.

이하, 도면을 참조하여 본 발명에 따른 실시예를 설명한다. 단, 이하에서 설명하는 실시예들은 본 발명의 하나의 바람직한 구현예들을 나타낸 것으로서, 이러한 실시예의 예시는 본 발명의 권리범위를 제한하기 위한 것이 아니다. 본 발명은 그 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.Hereinafter, embodiments according to the present invention will be described with reference to the drawings. However, the embodiments described below show one preferred embodiments of the present invention, the examples of such embodiments are not intended to limit the scope of the present invention. The present invention can be variously modified without departing from the technical idea thereof.

본 발명에서 종이라 함은 펄프를 주원료로 하여 제조된 일체의 종이와 더불어, 이러한 종이에 실리콘 등의 내열성 물질이 코팅된 것을 포함한다.In the present invention, the term "paper" includes any paper made from pulp as a main raw material, and a paper coated with a heat-resistant material such as silicon.

도 1은 본 발명에 따른 트랜지스터의 구조예를 나타낸 것이다.1 shows a structural example of a transistor according to the present invention.

도 1에서 참조번호 1은 종이 기판이다. 이 종이 기판(1)상에는 금(Au), 백금(Pt), 은(Ag) 등의 도전성 금속으로 이루어지는 금속배선(2)이 형성된다.In FIG. 1, reference numeral 1 is a paper substrate. On this paper substrate 1, metal wirings 2 made of a conductive metal such as gold (Au), platinum (Pt), and silver (Ag) are formed.

상기 금속배선(2)은 트랜지스터의 게이트 전극으로서 제공된 것으로서, 이는 종이 기판(1)상에 진공증착방법을 통해 형성된다. 또한, 이때의 진공증착공정에 있어서 만일 종이의 조직내에 수분이나 산소를 포함하는 공기가 흡착되어 있는 경우 증착공정에서 가해지는 열에 의해 종이가 연소될 수 있다. 따라서, 종이 기판(1)에 금속배선(2)을 형성하기 전에 종이 기판(1)을 진공상태 또는 예컨대 아르곤(Ar), 네온(Ne) 등의 비활성 가스분위기내에서 열처리함으로써 종이에 흡착되어 있는 수분이나 공기를 제거하는 방법도 바람직하다.The metal wiring 2 is provided as a gate electrode of the transistor, which is formed on the paper substrate 1 by a vacuum deposition method. In addition, in this vacuum deposition process, if air containing moisture or oxygen is adsorbed in the tissue of the paper, the paper may be burned by the heat applied in the deposition process. Therefore, before the metal wiring 2 is formed on the paper substrate 1, the paper substrate 1 is adsorbed to the paper by heat treatment in a vacuum state or in an inert gas atmosphere such as argon (Ar), neon (Ne), or the like. Also preferred is a method of removing water or air.

이어, 상기 금속배선(2)이 형성되어 있는 구조체상에 절연층(3)을 도포하고, 절연층(3)상에 채널형성층(4)을 형성한다. 이때, 채널형성층(4)으로서는 펜타센(Pentacene) 등의 유기물 반도체를 진공증착 또는 스핀코팅하여 형성하게 된다.Subsequently, the insulating layer 3 is coated on the structure on which the metal wiring 2 is formed, and the channel forming layer 4 is formed on the insulating layer 3. In this case, the channel forming layer 4 is formed by vacuum deposition or spin coating an organic semiconductor such as pentacene.

또한, 상기 유기물 반도체로서는 펜타센 이외에 예컨대 Cu-프탈로시아닌(Cu-phthalocyanine), 폴리아세틸렌(Polyacetylene), 메로시아닌(Merocyanine), 폴리티오펜(Polythiophene), 프탈로시아닌(Phthalocyanine), 폴리(3-헥실티오펜)[Poly(3-hexylthiophene)], 폴리(3-알킬티오펜) [Poly(3-alkylthiophene)], α-섹시티오펜(α-sexithiophene), α-ω-디헥실-섹시티오펜(α-ω-dihexyl-sexithiophene), 폴리티닐렌비닐렌(Polythienylenevinylene), Bis(dithienothiophene), α-ω-디헥실-쿼터티오펜(α-ω-dihexyl-quaterthiophene), 디헥실-안트라디티오펜(Dihexyl-anthradithiophene), α-ω-디헥실-퀸퀘티오펜(α-ω-dihexyl-quinquethiophene), F8T2, Pc2Lu, Pc2Tm, C60/C70, TCNQ, C60, PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 등을 이용할 수 있다.In addition to the pentacene, the organic semiconductor may include, for example, Cu-phthalocyanine, polyacetylene, merocyanine, polythiophene, phthalocyanine, and poly (3-hexylthione). Offen) [Poly (3-hexylthiophene)], poly (3-alkylthiophene) [Poly (3-alkylthiophene)], α-sexithiophene, α-ω-dihexyl-Sexythiophene ( α-ω-dihexyl-sexithiophene, Polythienylenevinylene, dithienothiophene, Bis, α-ω-dihexyl-quaterthiophene, dihexyl-anthrathiothiophene Dihexyl-anthradithiophene), α-ω-dihexyl-quinquethiophene, F8T2, Pc 2 Lu, Pc 2 Tm, C 60 / C 70 , TCNQ, C 60 , PTCDI-Ph, TCNNQ, NTCDI, NTCDA, PTCDA, F16CuPc, NTCDI-C8F, DHF-6T, PTCDI-C8 and the like can be used.

또한, 상기 채널형성층(4)으로서는 절연층을 이용하는 것도 가능하다. 이때 절연층으로서는 ZrO2, SiO4, Y2O3, CeO2 등의 무기물이나, BCB, 폴리이미드(Polyimide), 아크릴(Acryl), 파릴린 C(Parylene C), PMMA, CYPE 등의 유기물이 이용될 수 있다.It is also possible to use an insulating layer as the channel forming layer 4. At this time, as the insulating layer, inorganic materials such as ZrO 2 , SiO 4 , Y 2 O 3 , CeO 2 , or organic materials such as BCB, polyimide, acryl, parylene C, PMMA, CYPE, etc. Can be used.

그리고, 상기 채널형성층(4)상에는 소스전극(5) 및 드레인전극(6)을 형성하여 트랜지스터를 완성하게 된다.The source electrode 5 and the drain electrode 6 are formed on the channel forming layer 4 to complete the transistor.

이때, 상기 소스전극(5) 및 드레인전극(6)으로는 금, 은, 알루미늄, 플라티늄, 인듐주석화합물(ITO), 스트론튬티타네이트화합물(SrTiO3)이나, 그 밖의 전도성 금속 산화물과 이것들의 합금 및 화합물, 또는 전도성 중합체를 기재로 하는 예컨대 폴리아닐린, 폴리(3, 4-에틸렌디옥시티오펜)/폴리스티렌술포네이트(PEDOT:PSS) 등의 혼합물이나 화합물 또는 다층물 등의 재질이 이용된다.In this case, the source electrode 5 and the drain electrode 6 may include gold, silver, aluminum, platinum, indium tin compound (ITO), strontium titanate compound (SrTiO 3 ), other conductive metal oxides, and alloys thereof. And materials such as polyaniline, poly (3,4-ethylenedioxythiophene) / polystyrenesulfonate (PEDOT: PSS), compounds, or multilayers based on the compound or conductive polymer.

상술한 실시예에 있어서는 종이 기판(1)상에 금속 배선을 이용하여 게이트 전극(2)을 형성하고, 이 위에 절연층(3)과 채널형성층(4)을 순차 형성하는 인버티드 스태거드 구조(Inverted staggered)의 트랜지스터를 예로 들어 설명하였으나, 본 발명은 상기 구조 이외에 스태거드(Staggered) 구조, 코플래너(Coplanar) 구조 및 인버티드 코플래너(Inverted coplanar) 구조의 트랜지스터에 대해서도 동일한 방식으로 적용할 수 있다.In the above-described embodiment, the inverted staggered structure in which the gate electrode 2 is formed on the paper substrate 1 by using metal wires, and the insulating layer 3 and the channel forming layer 4 are sequentially formed thereon. Inverted staggered transistor has been described as an example, but the present invention is applied to the staggered structure, the coplanar structure, and the inverted coplanar structure in the same manner in addition to the above structure. can do.

도 2는 본 발명이 적용될 수 있는 트랜지스터의 다른 구조예를 나타낸 단면도로서, 도 2a는 스태거드 구조, 도 2b는 코플래너 구조, 도 2c는 인버티드 코플래너 구조를 나타낸 것이다. 또한, 도 2에서 도 1과 대응하는 부분에는 동일한 참조번호가 부가되어 있다.Figure 2 is a cross-sectional view showing another structure example of the transistor to which the present invention can be applied, Figure 2a is a staggered structure, Figure 2b is a coplanar structure, Figure 2c shows an inverted coplanar structure. In FIG. 2, the same reference numerals are added to the corresponding parts in FIG.

도 2a에 나타낸 스태거드 구조에 있어서는, 종이 기판(1)상에 진공증착을 이용하여 소스 전극(5) 및 드레인 전극(6)을 형성하고, 이들 전극(5, 6)이 형성된 구조체 상에 예컨대 진공증착 또는 스핀코팅을 이용하여 전체적으로 채널형성층(4)을 형성하게 된다.In the staggered structure shown in Fig. 2A, the source electrode 5 and the drain electrode 6 are formed on the paper substrate 1 by vacuum deposition, and on the structure on which these electrodes 5, 6 are formed. For example, the channel forming layer 4 is formed as a whole by vacuum deposition or spin coating.

물론, 이 경우에 있어서도 상기 채널형성층(4)으로서는 유기물 반도체층이나 절연층을 이용할 수 있다.Of course, also in this case, as the channel forming layer 4, an organic semiconductor layer or an insulating layer can be used.

그리고, 상기 채널형성층(4)상에 절연층(3) 및 게이트 전극(2)을 순차 형성하여 트랜지스터를 구성하게 된다.The insulating layer 3 and the gate electrode 2 are sequentially formed on the channel forming layer 4 to form a transistor.

도 2b에 나타낸 코플래너 구조에 있어서는, 종이 기판(1)상에 유기물 반도체 또는 절연층의 채널형성층(4)을 형성하고, 이 위에 소스 및 드레인 전극(5, 6)을 형성한다.In the coplanar structure shown in Fig. 2B, the channel forming layer 4 of the organic semiconductor or the insulating layer is formed on the paper substrate 1, and the source and drain electrodes 5, 6 are formed thereon.

그리고, 상기 채널형성층(4)상의 소스 및 드레인 전극(5, 6) 사이에 절연층(3)을 형성한 후, 절연층(3)상에 게이트 전극(2)을 형성하여 트랜지스터를 구성하게 된다.After the insulating layer 3 is formed between the source and drain electrodes 5 and 6 on the channel forming layer 4, the gate electrode 2 is formed on the insulating layer 3 to form a transistor. .

도 2c에 나타낸 인버티드 코플래너 구조에 있어서는 종이 기판(1)상에 진공증착법으로 금속 배선 등의 게이트 전극(2)을 형성하고, 이 게이트 전극(2)상에 절연층(3)을 형성하게 된다. 그리고, 이 절연층(3)상에 유기물 반도체 또는 절연층의 채널형성층(4)을 형성함과 더불어, 그 양측에 소스 및 드레인 전극(5, 6)을 형성하여 트랜지스터를 구성하게 된다.In the inverted coplanar structure shown in Fig. 2C, a gate electrode 2 such as metal wiring is formed on the paper substrate 1 by vacuum deposition, and the insulating layer 3 is formed on the gate electrode 2. do. On the insulating layer 3, a channel forming layer 4 of an organic semiconductor or insulating layer is formed, and source and drain electrodes 5 and 6 are formed on both sides of the transistor to form a transistor.

이상으로 본 발명에 따른 실시예를 설명하였다. 그러나, 본 발명은 상술한 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.The embodiment according to the present invention has been described above. However, the present invention is not limited to the above-described embodiments and can be carried out in various modifications without departing from the technical spirit of the present invention.

예를 들어, 상술한 실시예에 있어서는 게이트 전극의 형성을 금속 배선을 이용하여 형성하는 것에 대하여 설명하였으나, 도전성 유기물 등을 잉크젯이나 스크린인쇄 등의 인쇄방법을 통해 형성하는 것도 가능하다.For example, in the above-described embodiment, the formation of the gate electrode is described using metal wiring, but it is also possible to form the conductive organic material through a printing method such as inkjet or screen printing.

1: 종이 기판, 2: 게이트 전극,
3: 절연층, 4: 채널형성층,
5: 소스 전극, 6: 드레인 전극.1: paper substrate, 2: gate electrode,
3: insulating layer, 4: channel forming layer,
5: source electrode, 6: drain electrode.

Claims (41)

종이 기판을 준비하는 단계와,
상기 종이 기판상에 게이트 전극을 형성하는 단계,
상기 게이트 전극상에 절연층을 형성하는 단계,
상기 절연층상에 채널형성층을 형성하는 단계 및,
상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.Preparing a paper substrate,
Forming a gate electrode on the paper substrate,
Forming an insulating layer on the gate electrode;
Forming a channel forming layer on the insulating layer;
And forming a source and a drain electrode on the channel formation layer. 제1항에 있어서,
상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 1,
The preparing of the paper substrate further comprises the step of removing moisture or air contained in the paper tissue. 제1항에 있어서,
상기 게이트 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 1,
Forming the gate electrode is performed by a method of vacuum depositing a conductive metal. 제1항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 1,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제1항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 1,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is composed of an insulating layer. 종이 기판을 준비하는 단계와,
상기 종이 기판상에 소스 및 드레인 전극을 형성하는 단계,
상기 종이 기판과 소스 및 드레인 전극 상에 채널형성층을 형성하는 단계,
상기 채널형성층상에 절연층을 형성하는 단계 및,
상기 절연층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.Preparing a paper substrate,
Forming a source and a drain electrode on the paper substrate,
Forming a channel forming layer on the paper substrate and the source and drain electrodes;
Forming an insulating layer on the channel forming layer;
And forming a gate electrode on said insulating layer. 제6항에 있어서,
상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 6,
The preparing of the paper substrate further comprises the step of removing moisture or air contained in the paper tissue. 제6항에 있어서,
상기 소스 및 드레인 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 6,
Forming the source and drain electrodes is performed by a method of vacuum depositing a conductive metal. 제6항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 6,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제6항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 6,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is composed of an insulating layer. 종이 기판을 준비하는 단계와,
상기 종이 기판상에 채널형성층을 형성하는 단계,
상기 채널형성층상에 소스 및 드레인 전극을 형성하는 단계,
상기 채널형성층상의 소스 및 드레인 전극의 사이 구간에 절연층을 형성하는 단계 및,
상기 절연층상에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.Preparing a paper substrate,
Forming a channel forming layer on the paper substrate,
Forming a source and a drain electrode on the channel forming layer;
Forming an insulating layer in a section between the source and drain electrodes on the channel forming layer;
And forming a gate electrode on said insulating layer. 제11항에 있어서,
상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 11,
The preparing of the paper substrate further comprises the step of removing moisture or air contained in the paper tissue. 제11항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 11,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제11항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.The method of claim 11,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is composed of an insulating layer. 종이 기판을 준비하는 단계와,
상기 종이 기판상에 게이트 전극을 형성하는 단계,
상기 게이트 전극상에 절연층을 형성하는 단계,
상기 게이트 전극의 양측면에 소스 및 드레인 전극을 형성하는 단계 및,
상기 절연층상에 채널형성층을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.Preparing a paper substrate,
Forming a gate electrode on the paper substrate,
Forming an insulating layer on the gate electrode;
Forming source and drain electrodes on both sides of the gate electrode;
And forming a channel forming layer on said insulating layer. 제15항에 있어서,
상기 종이 기판을 준비하는 단계는 종이 조직내에 포함되어 있는 수분 또는 공기를 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.16. The method of claim 15,
The preparing of the paper substrate further comprises the step of removing moisture or air contained in the paper tissue. 제15항에 있어서,
상기 게이트 전극과 소스 및 드레인 전극을 형성하는 단계는 도전성 금속을 진공증착하는 방법을 통해 실행되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.16. The method of claim 15,
And forming the gate electrode, the source and the drain electrode by a method of vacuum depositing a conductive metal. 제15항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.16. The method of claim 15,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제15항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터의 제조방법.16. The method of claim 15,
A method for manufacturing a transistor using paper as a substrate, wherein the channel forming layer is composed of an insulating layer. 종이 기판과,
상기 종이 기판상에 형성되는 게이트 전극,
상기 게이트 전극상에 형성되는 절연층,
상기 절연층상에 형성되는 채널형성층 및,
상기 채널형성층상에 형성되는 소스 및 드레인 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.Paper substrate,
A gate electrode formed on the paper substrate,
An insulating layer formed on the gate electrode,
A channel forming layer formed on the insulating layer,
And a source and a drain electrode formed on said channel forming layer. 제20항에 있어서,
상기 게이트 전극이 금속을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 20,
A transistor comprising a paper as a substrate, characterized in that the gate electrode comprises a metal. 제20항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 20,
A transistor comprising paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제20항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 20,
A transistor comprising paper as a substrate, wherein the channel forming layer is formed of an insulating layer. 제20항에 있어서,
상기 게이트 전극이 도전성 유기물로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 20,
A transistor comprising paper as a substrate, wherein the gate electrode is made of a conductive organic material. 제20항에 있어서,
상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 20,
And the paper substrate is a paper on which a heat resistant material is coded. 종이 기판과,
상기 종이 기판상에 형성되는 소스 및 드레인 전극,
상기 소스 및 드레인 전극과 종이 기판상에 형성되는 채널형성층 및,
상기 채널형성층상에 형성되는 절연층 및,
상기 절연층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.Paper substrate,
Source and drain electrodes formed on the paper substrate,
A channel forming layer formed on the source and drain electrodes and a paper substrate;
An insulating layer formed on the channel forming layer;
A transistor comprising a paper as a substrate, comprising a gate electrode formed on the insulating layer. 제26항에 있어서,
상기 소스 및 드레인 전극이 금속을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 26,
A transistor comprising paper as a substrate, wherein the source and drain electrodes comprise a metal. 제26항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 26,
A transistor comprising paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제26항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 26,
A transistor comprising paper as a substrate, wherein the channel forming layer is formed of an insulating layer. 제26항에 있어서,
상기 소스 및 드레인 전극이 도전성 유기물로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 26,
A transistor comprising paper as a substrate, wherein the source and drain electrodes are made of a conductive organic material. 제26항에 있어서,
상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 26,
And the paper substrate is a paper on which a heat resistant material is coded. 종이 기판과,
상기 종이 기판상에 형성되는 채널형성층,
상기 채널형성층상에 형성되는 소스 및 드레인 전극,
상기 채널형성층상의 소스 및 드레인 전극 사이에 형성되는 절연층 및,
상기 절연층상에 형성되는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.Paper substrate,
A channel forming layer formed on the paper substrate,
Source and drain electrodes formed on the channel forming layer,
An insulating layer formed between the source and drain electrodes on the channel forming layer;
A transistor comprising a paper as a substrate, comprising a gate electrode formed on the insulating layer. 제32항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.33. The method of claim 32,
A transistor comprising paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제32항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.33. The method of claim 32,
A transistor comprising paper as a substrate, wherein the channel forming layer is formed of an insulating layer. 제32항에 있어서,
상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.33. The method of claim 32,
And the paper substrate is a paper on which a heat resistant material is coded. 종이 기판과,
상기 종이 기판상에 형성되는 게이트 전극,
상기 게이트 전극상에 형성되는 절연층,
상기 게이트 전극의 양측면에 각각 형성되는 소스 및 드레인 전극 및,
상기 절연층과 소스 및 드레인 전극 상에 형성되는 채널형성층을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.Paper substrate,
A gate electrode formed on the paper substrate,
An insulating layer formed on the gate electrode,
Source and drain electrodes formed on both side surfaces of the gate electrode,
And a channel forming layer formed on the insulating layer and the source and drain electrodes. 제36항에 있어서,
상기 게이트 전극과 소스 및 드레인 전극이 금속을 포함하여 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 36,
A transistor comprising a paper as a substrate, wherein the gate electrode, the source and the drain electrode comprise a metal. 제36항에 있어서,
상기 채널형성층이 유기물 반도체로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 36,
A transistor comprising paper as a substrate, wherein the channel forming layer is made of an organic semiconductor. 제36항에 있어서,
상기 채널형성층이 절연층으로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 36,
A transistor comprising paper as a substrate, wherein the channel forming layer is formed of an insulating layer. 제36항에 있어서,
상기 게이트 전극과 소스 및 드레인 전극이 도전성 유기물로 구성되는 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 36,
A transistor comprising paper as a substrate, wherein the gate electrode, the source and the drain electrode are made of a conductive organic material. 제36항에 있어서,
상기 종이 기판이 내열성 물질이 코딩된 종이인 것을 특징으로 하는 종이를 기판으로 하는 트랜지스터.The method of claim 36,
And the paper substrate is a paper on which a heat resistant material is coded.
KR1020100030292A 2010-04-02 2010-04-02 Paper-substrate transistor and method of manufacturing the same KR101723684B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100030292A KR101723684B1 (en) 2010-04-02 2010-04-02 Paper-substrate transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100030292A KR101723684B1 (en) 2010-04-02 2010-04-02 Paper-substrate transistor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20110110968A true KR20110110968A (en) 2011-10-10
KR101723684B1 KR101723684B1 (en) 2017-04-18

Family

ID=45027266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100030292A KR101723684B1 (en) 2010-04-02 2010-04-02 Paper-substrate transistor and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101723684B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081248A1 (en) * 2012-11-22 2014-05-30 University Of Seoul Industry Cooperation Foundation Semiconductor device using paper as a substrate and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000160322A (en) * 1998-11-27 2000-06-13 Matsushita Electric Ind Co Ltd Method and device for sputtering
KR100966301B1 (en) * 2005-05-11 2010-06-28 서울시립대학교 산학협력단 Manufacturing method of ferroelectric Memory Device
JP2007108241A (en) * 2005-10-11 2007-04-26 Oji Paper Co Ltd Substrate for electrode
KR100793859B1 (en) * 2007-01-16 2008-01-10 한국기계연구원 Paper electro luminance lighting element and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081248A1 (en) * 2012-11-22 2014-05-30 University Of Seoul Industry Cooperation Foundation Semiconductor device using paper as a substrate and method of manufacturing the same

Also Published As

Publication number Publication date
KR101723684B1 (en) 2017-04-18

Similar Documents

Publication Publication Date Title
Liu et al. Enabling gate dielectric design for all solution-processed, high-performance, flexible organic thin-film transistors
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
CN107408510B (en) Thin film transistor, method for manufacturing thin film transistor, and image display device using thin film transistor
Konwar et al. Multifunctional flexible organic transistors with a high-k/natural protein bilayer gate dielectric for circuit and sensing applications
US7888671B2 (en) Semiconductor device
RU2475893C2 (en) Electronic switching device and such device manufacture method
KR101393636B1 (en) Organic thin film transistor array panel and manufacturing method of the same
JP5141476B2 (en) FIELD EFFECT TRANSISTOR, MANUFACTURING METHOD THEREOF, AND IMAGE DISPLAY DEVICE
JP2004134694A (en) Organic thin film transistor and manufacturing method thereof
KR101687834B1 (en) Paper-substrate transistor and memory device, and method of manufacturing the same
KR20110110968A (en) Paper-substrate transistor and method of manufacturing the same
Taylor Progress in organic integrated circuit manufacture
US20150295193A1 (en) Semiconductor device using paper as a substrate and method of manufacturing the same
KR20120035998A (en) Oled with a paper substrate and mathod of manufacturing the same
KR101004735B1 (en) Organic Thin Film Transistor, Method for Preparation of the Transistor and Biosenser Using the Same
US9391168B2 (en) Manufacturing method of a thin film transistor utilizing a pressing mold and active-matrix display devices made therefrom
KR20080029279A (en) Thin film transistor array panel and manufacturing method thereof
KR101811807B1 (en) Transistor, inverter comprising the same and methods of manufacturing transistor and inverter
KR100749502B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device using the same
JP2008177398A (en) Organic thin-film transistor, and integrated circuit using the transistor
KR20070073393A (en) Thin film transistor array panel and method for manufacturing the same
KR20140066116A (en) Paper-substrate transistor and method of manufacturing the same
WO2016152284A1 (en) Electronic circuit device and method for producing electronic circuit device
KR101363255B1 (en) Organic Thin-Film Transistor and Manufacturing Method thereof
EP3051579B1 (en) Thin film transistor array and image display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 4