KR20110110798A - 병렬 패턴 검색 엔진의 패턴 정합 결과를 전달하는 장치, 시스템 및 방법 - Google Patents

병렬 패턴 검색 엔진의 패턴 정합 결과를 전달하는 장치, 시스템 및 방법 Download PDF

Info

Publication number
KR20110110798A
KR20110110798A KR1020117018778A KR20117018778A KR20110110798A KR 20110110798 A KR20110110798 A KR 20110110798A KR 1020117018778 A KR1020117018778 A KR 1020117018778A KR 20117018778 A KR20117018778 A KR 20117018778A KR 20110110798 A KR20110110798 A KR 20110110798A
Authority
KR
South Korea
Prior art keywords
result
results
output
matrix
registers
Prior art date
Application number
KR1020117018778A
Other languages
English (en)
Other versions
KR101320713B1 (ko
Inventor
해롤드 비 노이즈
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20110110798A publication Critical patent/KR20110110798A/ko
Application granted granted Critical
Publication of KR101320713B1 publication Critical patent/KR101320713B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/02—Indexing scheme relating to groups G06F7/02 - G06F7/026
    • G06F2207/025—String search, i.e. pattern matching, e.g. find identical word or best match in a string

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Image Processing (AREA)

Abstract

방법 및 장치, 그 중에서도 데이터 스트림(12)을 검색하는 하나 이상의 패턴 인식 프로세서(14, 93)를 포함하는 장치를 포함하는 시스템이 개시되어 있다. 패턴 인식 프로세서(14, 93)의 클러스터는 다양한 검색 기능을 수행하는 데 이용될 수 있는 다양한 검색 패턴 정합 매트릭스(40, 42, 44, 46, 48, 50) 및 마스크 모듈(94, 96, 98, 100)을 포함할 수 있다. 또한, 버퍼(25)는 차후의 검색을 위해 패턴 정합 매트릭스(40, 42, 44, 46, 48, 50) 및 마스크 모듈(94, 96, 98, 100)로부터의 다양한 결과를 개별적으로 저장하는 데 이용될 수 있다.

Description

병렬 패턴 검색 엔진의 패턴 정합 결과를 전달하는 장치, 시스템 및 방법{DEVICES, SYSTEMS, AND METHODS FOR COMMUNICATING PATTERN MATCHING RESULTS OF A PARALLEL PATTERN SEARCH ENGINE}
본 발명의 실시예는 일반적으로 패턴 인식 프로세서에 관한 것이며, 보다 구체적으로는, 특정 실시예에서, 패턴 인식 프로세서의 다중 동작으로부터 얻어진 데이터를 전달하는 것에 관한 것이다.
컴퓨팅 분야에서, 패턴 인식 작업이 점점 어려워지고 있다. 계속하여 더 많은 양의 데이터가 컴퓨터들 간에 전송되고, 사용자가 식별하고자 하는 패턴의 수가 증가하고 있다. 예를 들어, 스팸 및 멀웨어는 종종 데이터 스트림에서 패턴, 예를 들어, 특정의 문구 또는 코드를 검색함으로써 검출된다. 스팸 및 멀웨어가 다양함에 따라 패턴의 수가 증가하는데, 그 이유는 새로운 변형을 검색하기 위해 새로운 패턴이 구현될 수 있기 때문이다. 이들 패턴 각각이 있는지 데이터 스트림을 검색하는 것은 컴퓨팅 병목현상을 생기게 할 수 있다. 종종, 데이터 스트림이 수신될 때, 한번에 하나씩 각각의 패턴이 있는지 데이터 스트림이 검색된다. 시스템이 데이터 스트림의 그 다음 부분을 검색할 준비가 되기 전의 지연은 패턴의 수에 따라 증가한다. 따라서, 패턴 인식은 데이터의 수신을 느리게 할 수 있다.
패턴 인식 작업은 종종 수행되어야 하는 다양한 유형의 정합에 의해 복잡하게 된다. 특정의 데이터 스트림이 짧은 간격으로 연속하여 몇개의 패턴과 정합할 수 있고, 이들 다양한 정합이 분류될 수 있다. 이들 정합의 검색은 시스템의 전체 성능을 느려지게 할 수 있고, 이로 인해 새로운 정합이 일어나고 있을 때 시스템이 빠르게 응답하지 못하게 된다. 다른 경우에, 정합이 일어나기 전에 비교적 긴 기간 동안 데이터 스트림이 수신될 수 있고, 정합을 처리하는 다른 구성요소의 용량이 사용되지 않은 채로 있게 된다. 패턴 인식 동안의 불규칙적인 결과 데이터의 흐름은 패턴 인식 하드웨어와 인터페이스하는 시스템을 설계하는 것을 어렵게 만든다.
도 1은 데이터 스트림을 검색하는 시스템의 예를 나타낸 도면이다.
도 2는 도 1의 시스템에서의 패턴 인식 프로세서의 예를 나타낸 도면이다.
도 3은 도 2의 패턴 인식 프로세서에서의 검색어 셀의 예를 나타낸 도면이다.
도 4 및 도 5는 단일 문자가 있는지 데이터 스트림을 검색하는 도 3의 검색어 셀을 나타낸 도면이다.
도 6 내지 도 8은 단어가 있는지 데이터 스트림을 검색하는 몇개의 검색어 셀을 포함하는 인식 모듈을 나타낸 도면이다.
도 9는 병렬로 2개의 단어가 있는지 데이터 스트림을 검색하도록 구성되는 인식 모듈을 나타낸 도면이다.
도 10 내지 도 12는 동일한 접두사를 갖는 다수의 단어를 지정하는 검색 조건에 따라 검색하는 인식 모듈을 나타낸 도면이다.
도 13은 도 1의 시스템에서의 패턴 인식 프로세서의 제2 예를 나타낸 도면이다.
도 14는 도 13의 패턴 인식 프로세서에서의 결과 버퍼의 예를 나타낸 도면이다.
도 15는 도 14의 결과 버퍼와 관련하여 이용되는 일련의 레지스터 뱅크를 나타낸 도면이다.
도 1은 데이터 스트림(12)을 검색하는 시스템(10)의 예를 나타낸 것이다. 시스템(10)은 검색 조건(16)에 따라 데이터 스트림(12)을 검색하는 패턴 인식 프로세서(14)를 포함할 수 있다.
각각의 검색 조건은 하나 이상의 대상 표현식(target expression), 즉 패턴을 지정할 수 있다. "대상 표현식"이라는 문구는 패턴 인식 프로세서(14)가 검색하고 있는 데이터 시퀀스를 말한다. 대상 표현식의 예는 특정의 단어를 철자하는 문자 시퀀스, 유전자를 지정하는 유전 염기쌍 서열, 이미지의 일부분을 형성하는 화상 또는 비디오 파일에서의 비트 시퀀스, 프로그램의 일부를 형성하는 실행가능 파일에서의 비트 시퀀스, 또는 노래 또는 구두 표현의 일부를 형성하는 오디오 파일에서의 비트 시퀀스를 포함한다.
검색 조건은 2개 이상의 대상 표현식을 지정할 수 있다. 예를 들어, 검색 조건은 문자 시퀀스 "cl"로 시작하는 5문자 단어들 전부, 문자 시퀀스 "cl"로 시작하는 임의의 단어, 단어 "cloud"를 4번 이상 포함하는 단락 등을 지정할 수 있다. 가능한 일련의 대상 표현식의 수는 임의의 크기이며, 예를 들어, 데이터 스트림이 나타낼 수 있는 데이터의 순열이 있는 만큼의 대상 표현식이 있을 수 있다. 검색 조건이 각각의 대상 표현식을 꼭 열거할 필요없이 일련의 대상 표현식을 간결하게 지정하는 프로그래밍 언어인 정규식(regular expression)을 비롯한 다양한 형식으로 표현될 수 있다.
각각의 검색 조건이 하나 이상의 검색어로 구성될 수 있다. 따라서, 검색 조건의 각각의 대상 표현식은 하나 이상의 검색어를 포함할 수 있고, 일부 대상 표현식은 공통의 검색어를 사용할 수 있다. 본 명세서에서 사용되는 바와 같이, "검색어"라는 문구는 하나의 검색 사이클 동안에 검색되는 데이터 시퀀스를 말한다. 데이터 시퀀스는 이진 형식 또는 다른 형식(예를 들어, 십진수, ASCII 등)으로 된 다수의 데이터 비트를 포함할 수 있다. 이 시퀀스는 데이터를 하나의 숫자 또는 다수의 숫자(예를 들어, 몇개의 이진 숫자)로 인코딩할 수 있다. 예를 들어, 패턴 인식 프로세서(14)는 한번에 한 문자씩 텍스트 데이터 스트림(12)을 검색할 수 있고, 검색어는 일련의 단일 문자, 예를 들어, 문자 "a", 문자 "a" 또는 "e" 중 어느 하나, 또는 일련의 모든 단일 문자를 지정하는 와일드카드 검색어를 지정할 수 있다.
검색어는 문자를 지정하는 비트 수(또는 데이터 스트림에 의해 표현되는 정보의 다른 자소 - 즉, 기본 단위 -, 예를 들어, 음표, 유전 염기쌍, 십진수 또는 서브픽셀)보다 작거나 클 수 있다. 예를 들어, 검색어는 8 비트일 수 있고, 단일 문자는 16 비트일 수 있으며, 이 경우 2개의 연속적인 검색어가 단일 문자를 지정할 수 있다.
컴파일러(18)에 의해 패턴 인식 프로세서(14)에 대해 검색 조건(16)이 형식 설정될 수 있다. 형식 설정은 검색 조건으로부터 검색어를 분해하는 것을 포함할 수 있다. 예를 들어, 데이터 스트림(12)에 의해 표현된 자소가 검색어보다 큰 경우, 컴파일러는 단일 자소를 검색하기 위해 검색 조건을 다수의 검색어로 분해할 수 있다. 유사하게, 데이터 스트림(12)에 의해 표현된 자소가 검색어보다 작은 경우, 컴파일러(18)는 각각의 개별 자소에 대한 단일 검색어(미사용 비트를 가짐)를 제공할 수 있다. 컴파일러(18)는 또한 패턴 인식 프로세서(14)에 의해 본래 지원되지 않는 다양한 정규식 연산자를 지원하도록 검색 조건(16)을 형식 설정할 수 있다.
패턴 인식 프로세서(14)는 데이터 스트림(12)으로부터 각각의 새로운 용어를 평가함으로써 데이터 스트림(12)을 검색할 수 있다. 여기서 "용어"라는 단어는 검색어와 일치할 수 있는 데이터의 양을 말한다. 검색 사이클 동안, 패턴 인식 프로세서(14)는 현재 제시되는 용어가 검색 조건에서의 현재 검색어와 일치하는지를 판정할 수 있다. 용어가 검색어와 일치하는 경우, 평가가 "진행"되는데, 즉 그 다음 용어가 검색 조건에서의 그 다음 검색어와 비교된다. 용어가 일치하지 않는 경우, 그 다음 용어가 검색 조건에서의 첫번째 용어와 비교되고, 그로써 검색을 재설정한다.
각각의 검색 조건이 패턴 인식 프로세서(14)에서의 상이한 유한 상태 기계로 컴파일될 수 있다. 유한 상태 기계가 병렬로 실행되어, 검색 조건(16)에 따라 데이터 스트림(12)을 검색할 수 있다. 이전의 검색어가 데이터 스트림(12)과 일치하는 경우, 유한 상태 기계는 검색 조건에서의 각각의 연속적인 검색어를 지나갈 수 있거나, 검색어가 일치하지 않는 경우, 유한 상태 기계는 검색 조건의 첫번째 검색어를 검색하기 시작할 수 있다.
패턴 인식 프로세서(14)는 몇개의 검색 조건에 따라 각각의 새로운 용어를 평가하고, 거의 동시에, 예를 들어, 단일 장치 사이클 동안 그 각자의 검색어를 평가할 수 있다. 병렬 유한 상태 기계 각각은 거의 동시에 데이터 스트림(12)으로부터 용어를 수신할 수 있고, 각각의 병렬 유한 상태 기계는 용어가 병렬 유한 상태 기계를 그의 검색 조건에서의 그 다음 검색어로 진행시킬지를 결정할 수 있다. 병렬 유한 상태 기계는 비교적 많은 수, 예를 들어, 100개 초과, 1000개 초과 또는 10,000개 초과의 검색 조건에 따라 용어를 평가할 수 있다. 병렬 유한 상태 기계는, 병렬로 동작하기 때문에, 데이터 스트림을 느리게 하지 않고 비교적 높은 대역폭을 가지는 데이터 스트림(12), 예를 들어, 초당 64 MB 또는 초당 128 MB보다 크거나 일반적으로 같은 데이터 스트림(12)에 검색 조건을 적용할 수 있다. 일부 실시예에서, 검색 사이클 기간은 검색 조건의 수에 따라 스케일링되지 않으며, 따라서 검색 조건의 수는 패턴 인식 프로세서(14)의 성능에 거의 또는 전혀 영향을 미치지 않을 수 있다.
검색 조건이 만족될 때(즉, 마지막 검색어로 진행하여 그와 일치한 후에), 패턴 인식 프로세서(14)는 중앙 처리 장치(CPU)(20)와 같은 처리 장치에 기준이 만족됨을 보고할 수 있다. 중앙 처리 장치(20)는 시스템(10)의 패턴 인식 프로세서(14) 및 기타 부분을 제어할 수 있다.
시스템(10)은 데이터 스트림을 검색하는 각종의 시스템 또는 장치 중 어느 것이라도 될 수 있다. 예를 들어, 시스템(10)은 데이터 스트림(12)을 모니터링하는 데스크톱, 랩톱, 핸드헬드 또는 기타 유형의 컴퓨터일 수 있다. 시스템(10)은 또한 라우터, 서버, 또는 클라이언트(예를 들어, 이전에 기술한 유형의 컴퓨터들 중 하나)와 같은 네트워크 노드일 수 있다. 시스템(10)은 복사기, 스캐너, 프린터, 게임 콘솔, 텔레비전, 셋톱 비디오 배포 또는 녹화 시스템, 케이블 박스, 개인 디지털 미디어 플레이어, 공장 자동화 시스템, 자동차 컴퓨터 시스템, 또는 의료 장치와 같은 일부 다른 종류의 전자 장치일 수 있다. (본 명세서에서 사용되는 다른 용어들 중 다수와 같이 이들 다양한 시스템 예를 기술하는 데 사용되는 용어는 일부 지시대상을 공유할 수 있고, 그 자체로서, 열거된 다른 항목들로 인해 좁게 해석되어서는 안 된다.)
데이터 스트림(12)은 사용자 또는 다른 엔티티가 검색하고자 할 수도 있는 각종의 유형의 데이터 스트림 중 하나 이상일 수 있다. 예를 들어, 데이터 스트림(12)은 인터넷을 통해 수신되는 패킷 또는 셀룰러 네트워크를 통해 수신되는 음성 또는 데이터와 같은, 네트워크를 통해 수신되는 데이터 스트림일 수 있다. 데이터 스트림(12)은 이미징 센서, 온도 센서, 가속도계 등 또는 이들의 조합과 같은, 시스템(10)과 통신을 하는 센서로부터 수신되는 데이터일 수 있다. 데이터 스트림(12)은 직렬 데이터 스트림으로서 시스템(10)에 의해 수신될 수 있고, 여기서 데이터는 시간적으로, 어휘적으로 또는 의미적으로 의미있는 순서와 같이, 의미를 가지는 순서로 수신된다. 또는, 데이터 스트림(12)이 병렬로 또는 비순차적으로 수신될 수 있고, 이어서, 예를 들어, 인터넷을 통해 수신된 패킷을 재정렬하는 것에 의해, 직렬 데이터 스트림으로 변환될 수 있다. 일부 실시예에서, 데이터 스트림(12)은 직렬로 용어를 제시할 수 있지만, 각각의 용어를 표현하는 비트는 병렬로 수신될 수 있다. 데이터 스트림(12)은 시스템(10) 외부의 소스로부터 수신될 수 있거나, 메모리 장치를 조회하고 저장된 데이터로부터 데이터 스트림(12)을 형성함으로써 형성될 수 있다.
데이터 스트림(12)에서의 데이터의 유형에 따라, 상이한 유형의 검색 조건이 설계자에 의해 선택될 수 있다. 예를 들어, 검색 조건(16)은 바이러스 정의 파일일 수 있다. 바이러스 또는 기타 멀웨어가 특징지워질 수 있고, 데이터 스트림(12)이 멀웨어를 전달하는 것 같은지를 나타내는 멀웨어의 측면이 검색 조건을 형성하는 데 사용될 수 있다. 얻어진 검색 조건이 서버에 저장될 수 있고, 클라이언트 시스템의 조작자는 검색 조건을 시스템(10)에 다운로드하는 서비스에 가입할 수 있다. 상이한 유형의 멀웨어가 등장할 때 검색 조건(16)이 서버로부터 주기적으로 업데이트될 수 있다. 검색 조건은 또한 네트워크를 통해 수신될 수도 있는 바람직하지 않은 콘텐츠, 예를 들어, 원하지 않는 전자메일(통상적으로 스팸이라고 함) 또는 사용자가 못마땅하게 생각하는 기타 콘텐츠를 지정하는 데 사용될 수 있다.
데이터 스트림(12)은 시스템(10)에 의해 수신되는 데이터에 관심이 있는 제3 당사자에 의해 검색될 수 있다. 예를 들어, 데이터 스트림(12)은 저작권있는 작품에 나오는 텍스트, 오디오 시퀀스, 또는 비디오 시퀀스가 있는지 모니터링될 수 있다. 데이터 스트림(12)은 범죄 수사 또는 민사상 절차에 관련되어 있거나 고용주가 관심을 가지는 발언이 있는지 모니터링될 수 있다.
검색 조건(16)은 또한, 예를 들어, CPU(20) 또는 패턴 인식 프로세서(14)에 의해 주소지정가능한 메모리에, 변환될 수 있는 데이터 스트림(12)에서의 패턴을 포함할 수 있다. 예를 들어, 검색 조건(16) 각각이 영어 단어를 지정할 수 있고, 영어 단어에 대한 대응하는 스페인어 단어가 메모리에 저장되어 있다. 다른 예에서, 검색 조건(16)이 데이터 스트림(12)의 인코딩된 버전, 예를 들어, MP3, MPEG 4, FLAC, Ogg Vorbis 등을 지정할 수 있고, 그에 대한 데이터 스트림(12)의 디코딩된 버전이 이용가능하거나, 그 반대도 마찬가지이다.
패턴 인식 프로세서(14)는 CPU(20)에 일체화되어 단일 구성요소(단일 장치 등)로 되어 있는 하드웨어일 수 있거나, 개별 구성요소로서 형성될 수 있다. 예를 들어, 패턴 인식 프로세서(14)는 개별 집적 회로일 수 있다. 패턴 인식 프로세서(14)는 "코프로세서" 또는 "패턴 인식 코프로세서"라고 할 수 있다.
도 2는 패턴 인식 프로세서(14)의 예를 나타낸 것이다. 패턴 인식 프로세서(14)는 인식 모듈(22) 및 출력 버퍼(51)를 갖는 집계 모듈(24)을 포함할 수 있다. 출력 버퍼(51)는 결과 버퍼(25)를 포함할 수 있다. 인식 모듈(22)은 수신된 용어를 검색어와 비교하도록 구성될 수 있고, 인식 모듈(22) 및 집계 모듈(24) 둘다는 협력하여 용어와 검색어를 매칭시키는 것이 검색 조건을 만족시키는지를 판정할 수 있다. 결과 버퍼(25)는 패턴 인식 프로세서(14)의 다른 부분으로부터의 결과 데이터를 버퍼링할 수 있으며, 이에 대해서는 도 13과 관련하여 이하에서 더 기술될 것이다.
인식 모듈(22)은 행 디코더(28) 및 복수의 피처 셀(30)을 포함할 수 있다. 각각의 피처 셀(30)은 검색어를 지정할 수 있고, 피처 셀(30)의 그룹이 검색 조건을 형성하는 병렬 유한 상태 기계를 형성할 수 있다. 피처 셀(30)의 구성요소는 검색어 어레이(32), 검출 어레이(34) 및 활성화 라우팅 매트릭스(activation-routing matrix)(36)를 형성할 수 있다. 검색어 어레이(32)는 복수의 입력 도체(37)를 포함할 수 있고, 각각의 입력 도체는 각각의 피처 셀(30)을 행 디코더(28)와 통신할 수 있게 할 수 있다.
행 디코더(28)는 데이터 스트림(12)의 콘텐츠에 기초하여 복수의 입력 도체(37) 중에서 특정의 도체를 선택할 수 있다. 예를 들어, 행 디코더(28)는 하나의 용어를 나타낼 수 있는 수신된 바이트의 값에 기초하여 256개 행 중 하나를 활성화시키는 1 바이트-256 행 디코더일 수 있다. 1-바이트 용어 0000 0000은 복수의 입력 도체(37) 중에서 상단 행에 대응할 수 있고, 1-바이트 용어 1111 1111은 복수의 입력 도체(37) 중 하단 행에 대응할 수 있다. 따라서, 데이터 스트림(12)으로부터 어느 용어가 수신되는지에 따라, 상이한 입력 도체(37)가 선택될 수 있다. 상이한 용어가 수신될 때, 행 디코더(28)는 이전의 용어에 대응하는 행을 비활성화시키고 새로운 용어에 대응하는 행을 활성화시킬 수 있다.
검출 어레이(34)는 검색 조건의 전체적인 또는 부분적인 만족을 나타내는 신호를 집계 모듈(24)에 출력하는 검출 버스(38)에 연결될 수 있다. 활성화 라우팅 매트릭스(36)는 일치한 검색 조건에서의 검색어의 수에 기초하여 피처 셀(30)을 선택적으로 활성화 및 비활성화시킬 수 있다.
집계 모듈(24)은 래치 매트릭스(40), 집계 라우팅 매트릭스(42), 문턱값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48) 및 초기화 라우팅 매트릭스(50)를 포함할 수 있다.
래치 매트릭스(40)는 특정 검색 조건의 일부분을 구현할 수 있다. 일부 검색 조건, 예를 들어, 일부 정규식은 첫번째로 나오는 일치하는 것 또는 일치하는 것의 그룹만을 카운트한다. 래치 매트릭스(40)는 일치하는 것이 나왔는지를 기록하는 래치를 포함할 수 있다. 래치가 초기화 동안에 소거되고 동작 동안에 주기적으로 재초기화될 수 있는데, 그 이유는 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정되기 때문이다 - 즉, 검색 조건이 만족될 수 있기 전에 이전의 검색어가 또 다시 매칭될 필요가 있을 수도 있기 때문이다.
집계 라우팅 매트릭스(42)는 활성화 라우팅 매트릭스(36)와 유사하게 기능할 수 있다. 집계 라우팅 매트릭스(42)는 검출 버스(38)를 통해 일치를 나타내는 신호를 수신할 수 있고, 문턱값 논리 매트릭스(44)에 연결되어 있는 상이한 그룹 논리 라인(53)으로 신호를 라우팅할 수 있다. 집계 라우팅 매트릭스(42)는 또한, 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정될 때, 검출 어레이(34)의 일부분을 리셋시키기 위해 초기화 라우팅 매트릭스(50)의 출력을 검출 어레이(34)로 라우팅할 수 있다.
문턱값 논리 매트릭스(44)는 복수의 카운터, 예를 들어, 카운트 업 또는 다운하도록 구성된 32-비트 카운터를 포함할 수 있다. 문턱값 논리 매트릭스(44)는 초기 카운트로 로드될 수 있고, 인식 모듈에 의해 신호되는 일치하는 것에 기초한 카운트로부터 카운트 업 또는 다운될 수 있다. 예를 들어, 문턱값 논리 매트릭스(44)는 어떤 길이의 텍스트에서 단어의 출현 횟수를 카운트할 수 있다.
문턱값 논리 매트릭스(44)의 출력은 논리 곱 매트릭스(46)에 대한 입력이 될 수 있다. 논리 곱 매트릭스(46)는 선택적으로 "곱" 결과(예를 들어, 부울 논리에서의 "AND" 함수)를 생성할 수 있다. 논리 곱 매트릭스(46)는 출력 곱의 수가 문턱값 논리 매트릭스(44)로부터의 입력 라인의 수와 같은 정방 매트릭스(square matrix)로서 구현될 수 있거나, 논리 곱 매트릭스(46)가 출력과 상이한 수의 입력을 가질 수 있다. 얻어지는 곱 값이 논리 합 매트릭스(48)에 출력될 수 있다.
논리 합 매트릭스(48)는 선택적으로 합(예를 들어, 부울 논리에서의 "OR" 함수)을 생성할 수 있다. 논리 합 매트릭스(48)도 역시 정방 매트릭스일 수 있거나, 논리 합 매트릭스(48)는 출력과 상이한 수의 입력을 가질 수 있다. 입력이 논리 곱이기 때문에, 논리 합 매트릭스(48)의 출력은 곱의 논리 합(logical-Sum-of-Product)[예를 들어, 부울 논리 SOP(Sum-of-Product) 형태]일 수 있다. 논리 합 매트릭스(48)의 출력은 초기화 라우팅 매트릭스(50)에 의해 수신될 수 있다.
초기화 라우팅 매트릭스(50)는 집계 라우팅 매트릭스(42)를 통해 집계 모듈(24) 및 검출 어레이(34)의 일부분을 리셋시킬 수 있다. 초기화 라우팅 매트릭스(50)도 역시 정방 매트릭스로서 구현될 수 있거나, 초기화 라우팅 매트릭스(50)는 출력과 상이한 수의 입력을 가질 수 있다. 초기화 라우팅 매트릭스(50)는 논리 합 매트릭스(48)로부터의 신호에 응답하고, 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정될 때 등에, 패턴 인식 프로세서(14)의 다른 부분을 재초기화할 수 있다.
집계 모듈(24)은 문턱값 논리 매트릭스(44), 집계 라우팅 매트릭스(42) 및 논리 합 매트릭스(48)의 출력을 수신하는 출력 버퍼(51)를 포함할 수 있다. 집계 모듈(24)의 출력은 출력 버스(26)를 통해 출력 버퍼(51)로부터 CPU(20)(도 1)로 전송될 수 있다. 이하에서 기술되는 바와 같이, 출력 버퍼(51)는 결과 버퍼(25)를 포함할 수 있거나 또는 출력 버퍼(51) 자체가 결과 버퍼(25)일 수 있다. 일부 실시예에서, 출력 멀티플렉서는 이들 구성요소(42, 44, 48)로부터의 신호를 멀티플렉싱하고 조건의 만족 또는 검색어의 일치를 나타내는 신호를 CPU(20)(도 1)에 출력할 수 있다. 다른 실시예에서, 출력 멀티플렉서를 통해 신호를 전송하는 일 없이 패턴 인식 프로세서(14)로부터의 결과가 보고될 수 있으며, 이는 본 명세서에 기술된 임의의 다른 특징이 또한 생략될 수 없다는 것을 암시하기 위한 것이 아니다. 예를 들어, 문턱값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48) 또는 초기화 라우팅 매트릭스(50)로부터의 신호가 출력 버스(26)를 통해 병렬로 CPU로 전송될 수 있다.
도 3은 검색어 어레이(32)(도 2) 내의 단일 피처 셀(30)의 일부분[본 명세서에서 검색어 셀(54)이라고 하는 구성요소]을 나타낸 것이다. 검색어 셀(54)은 출력 도체(56) 및 복수의 메모리 셀(58)을 포함할 수 있다. 각각의 메모리 셀(58)은 출력 도체(56) 및 복수의 입력 도체(37) 중의 도체들 중 하나의 도체 둘다에 연결되어 있을 수 있다. 그의 입력 도체(37)가 선택된 것에 응답하여, 각각의 메모리 셀(58)은 그의 저장된 값을 나타내는 값을 출력하고, 출력 도체(56)를 통해 데이터를 출력할 수 있다. 일부 실시예에서, 복수의 입력 도체(37)는 "워드 라인"이라고 할 수 있고, 출력 도체(56)는 "데이터 라인"이라고 할 수 있다.
메모리 셀(58)은 각종의 유형의 메모리 셀 중 임의의 메모리 셀을 포함할 수 있다. 예를 들어, 메모리 셀(58)은 트랜지스터 및 커패시터를 가지는 DRAM(dynamic random access memory) 셀과 같은 휘발성 메모리일 수 있다. 트랜지스터의 소스 및 드레인은 커패시터의 플레이트 및 출력 도체(56)에 각각 연결될 수 있고, 트랜지스터의 게이트는 입력 도체들(37) 중 하나에 연결될 수 있다. 휘발성 메모리의 다른 예에서, 각각의 메모리 셀(58)은 SRAM(static random access memory) 셀을 포함할 수 있다. SRAM 셀은 입력 도체들(37) 중 하나에 의해 제어되는 액세스 트랜지스터에 의해 출력 도체(56)에 선택적으로 연결되는 출력을 가질 수 있다. 메모리 셀(58)은 또한 상변화 메모리(예를 들어, 오보닉 장치), 플래시 메모리, SONOS(silicon-oxide-nitride-oxide-silicon) 메모리, 자기-저항 메모리, 또는 기타 유형의 비휘발성 메모리와 같은 비휘발성 메모리를 포함할 수 있다. 메모리 셀(58)은 또한 플립 플롭(예를 들어, 논리 게이트로 이루어진 메모리 셀)을 포함할 수 있다.
도 4 및 도 5는 동작 중인 검색어 셀(54)의 예를 나타낸 것이다. 도 4는 셀의 검색어와 일치하지 않는 용어를 수신하는 검색어 셀(54)을 나타낸 것이고, 도 5는 일치를 나타낸 것이다.
도 4에 예시된 바와 같이, 검색어 셀(54)은 메모리 셀(58)에 데이터를 저장함으로써 하나 이상의 용어를 검색하도록 구성될 수 있다. 메모리 셀(58) 각각은 데이터 스트림(12)이 제시할 수 있는 용어를 나타낼 수 있으며, 예를 들어, 도 3에서, 각각의 메모리 셀(58)은 단일 문자 또는 숫자를 나타내며, 문자 "a"로 시작하여 숫자 "9"로 끝난다. 검색어를 만족시키는 용어를 나타내는 메모리 셀(58)은 제1 값을 저장하도록 프로그램될 수 있고, 검색어를 만족시키는 용어를 나타내지 않는 메모리 셀(58)은 다른 값을 저장하도록 프로그램될 수 있다. 예시된 예에서, 검색어 셀(54)은 문자 "b"를 검색하도록 구성된다. "b"를 나타내는 메모리 셀(58)은 1 또는 논리 하이(logic high)를 저장할 수 있고, "b"를 나타내지 않는 메모리 셀(58)은 0 또는 논리 로우(logic low)를 저장하도록 프로그램될 수 있다.
데이터 스트림(12)으로부터의 용어를 검색어와 비교하기 위해, 행 디코더(28)는 수신된 용어를 나타내는 메모리 셀(58)에 연결된 입력 도체(37)를 선택할 수 있다. 도 4에서, 데이터 스트림(12)은 소문자 "e"를 제시한다. 이 용어는 8-비트 ASCII 코드의 형태로 데이터 스트림(12)에 의해 제시될 수 있고, 행 디코더(28)는 이 바이트를 행 주소로서 해석하고, 도체(60)에 전원을 공급함으로써 도체(60)를 통해 신호를 출력할 수 있다.
그에 응답하여, 도체(60)에 의해 제어되는 메모리 셀(58)은 메모리 셀(58)이 저장하고 있는 데이터를 나타내는 신호를 출력할 수 있고, 신호가 출력 도체(56)에 의해 전달될 수 있다. 이 경우에, 문자 "e"가 검색어 셀(54)에 의해 지정된 용어들 중 하나가 아니기 때문에, 이 문자는 검색어와 일치하지 않고, 검색어 셀(54)은 일치하는 것이 발견되지 않았다는 것을 나타내는 0 값을 출력한다.
도 5에서, 데이터 스트림(12)은 소문자 "b"를 제시한다. 다시 말하지만, 행 디코더(28)는 이 용어를 주소로서 해석할 수 있고, 행 디코더(28)는 도체(62)를 선택할 수 있다. 그에 응답하여, 문자 "b"를 나타내는 메모리 셀(58)은 그의 저장된 값을 출력하고, 이 경우에 이 값은 일치를 나타내는 1이다.
검색어 셀(54)은 한번에 2개 이상의 용어를 검색하도록 구성될 수 있다. 다수의 메모리 셀(58)은 2개 이상의 용어와 일치하는 검색어를 지정하는 1을 저장하도록 프로그램될 수 있다. 예를 들어, 소문자 "a" 및 대문자 "A"를 나타내는 메모리 셀(58)은 1을 저장하도록 프로그램될 수 있고, 검색어 셀(54)은 어느 한 용어를 검색할 수 있다. 다른 예에서, 검색어 셀(54)은 임의의 문자가 수신되는 경우 일치를 출력하도록 구성될 수 있다. 모든 메모리 셀(58)은 검색어 셀(54)이 검색 조건에서의 와일드카드 용어로서 기능할 수 있도록 1을 저장하게 프로그램될 수 있다.
도 6 내지 도 8은 다중 용어 검색 조건에 따라, 예를 들어, 단어를 검색하는 인식 모듈(22)을 나타낸 것이다. 구체적으로는, 도 6은 단어의 첫번째 문자를 검출하는 인식 모듈(22)을 나타낸 것이고, 도 7은 두번째 문자의 검출을 나타낸 것이며, 도 8은 마지막 문자의 검출을 나타낸 것이다.
도 6에 나타낸 바와 같이, 인식 모듈(22)은 단어 "big"을 검색하도록 구성될 수 있다. 3개의 인접한 피처 셀(63, 64, 66)이 예시되어 있다. 피처 셀(63)은 문자 "b"를 검출하도록 구성된다. 피처 셀(64)은 문자 "i"를 검출하도록 구성된다. 그리고 피처 셀(66)은 문자 "g"를 검출하기도 하고 검색 조건이 만족되었다는 것을 나타내기도 하도록 구성된다.
도 6은 또한 검출 어레이(34)의 부가적인 상세를 나타낸 것이다. 검출 어레이(34)는 각각의 피처 셀(63, 64, 66)에서의 검출 셀(68)을 포함할 수 있다. 각각의 검출 셀(68)은 피처 셀(63, 64 또는 66)이 활성인지 비활성인지를 나타내는 전술한 유형의 메모리 셀(예를 들어, 플립 플롭) 중 하나와 같은 메모리 셀(70)을 포함할 수 있다. 검출 셀(68)은 검출 셀이 활성이고 또한 일치를 나타내는 신호를 그의 연관된 검색어 셀(54)로부터 수신했는지를 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력하도록 구성될 수 있다. 비활성 피처 셀(63, 64, 66)은 일치를 무시할 수 있다. 각각의 검출 셀(68)은 메모리 셀(70)로부터의 입력 및 출력 도체(56)를 갖는 AND 게이트를 포함할 수 있다. AND 게이트의 출력은 검출 버스(38) 및 활성화 라우팅 매트릭스(36) 둘다 또는 한쪽 또는 다른 쪽으로 라우팅될 수 있다.
활성화 라우팅 매트릭스(36)는 또한 검출 어레이(34)에서의 메모리 셀(70)에 기입함으로써 피처 셀(63, 64, 66)을 선택적으로 활성화시킬 수 있다. 활성화 라우팅 매트릭스(36)는 검색 조건 및 데이터 스트림(12)에서 그 다음에 어느 검색어가 검색되는지에 따라 피처 셀(63, 64 또는 66)을 활성화시킬 수 있다.
도 6에서, 데이터 스트림(12)은 소문자 "b"를 제시한다. 그에 응답하여, 각각의 피처 셀(63, 64, 66)은 문자 "b"를 나타내는 도체(62)에 연결된 메모리 셀(58)에 저장된 값을 나타내는 신호를 그의 출력 도체(56)를 통해 출력할 수 있다. 검출 셀(56) 각각은 이어서 검출 셀이 일치를 나타내는 신호를 수신했는지 및 검출 셀이 활성인지를 판정할 수 있다. 피처 셀(63)이, 그의 메모리 셀(70)에 의해 나타낸 바와 같이, 문자 "b"를 검출하도록 구성되어 있고 활성이기 때문에, 피처 셀(63)에서의 검출 셀(68)은 검색 조건의 첫번째 검색어가 일치되었다는 것을 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력할 수 있다.
도 7에 예시된 바와 같이, 첫번째 검색어가 일치된 후에, 활성화 라우팅 매트릭스(36)는, 그의 검출 셀(68)에서의 그의 메모리 셀(70)에 1을 기입함으로써, 그 다음 피처 셀(64)을 활성화시킬 수 있다. 활성화 라우팅 매트릭스(36)는 또한, 그 다음 용어가 첫번째 검색어를 만족시키는 경우, 예를 들어, 용어 시퀀스 "bbig"가 수신되는 경우, 피처 셀(63)의 활성 상태를 유지할 수 있다. 검색 조건의 첫번째 검색어는 데이터 스트림(12)이 검색되는 시간의 일부분 또는 거의 전부 동안에 활성 상태로 유지될 수 있다.
도 7에서, 데이터 스트림(12)은 문자 "i"를 인식 모듈(22)에 제시한다. 그에 응답하여, 각각의 피처 셀(63, 64, 66)은 문자 "i"를 나타내는 도체(72)에 연결된 메모리 셀(58)에 저장된 값을 나타내는 신호를 그의 출력 도체(56)를 통해 출력할 수 있다. 검출 셀(56) 각각은 이어서 검출 셀이 일치를 나타내는 신호를 수신했는지 및 검출 셀이 활성인지를 판정할 수 있다. 피처 셀(64)이, 그의 메모리 셀(70)에 의해 나타낸 바와 같이, 문자 "i"를 검출하도록 구성되어 있고 활성이기 때문에, 피처 셀(64)에서의 검출 셀(68)은 그의 검색 조건의 그 다음 검색어가 일치되었다는 것을 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력할 수 있다.
그 다음에, 활성화 라우팅 매트릭스(36)는, 도 8에 나타낸 바와 같이, 피처 셀(66)을 활성화할 수 있다. 그 다음 용어를 평가하기 전에, 피처 셀(64)이 비활성화될 수 있다. 피처 셀(64)은 그의 검출 셀(68)이 검출 사이클 사이에서 그의 메모리 셀(70)을 리셋하는 것에 의해 비활성화될 수 있거나, 활성화 라우팅 매트릭스(36)가, 예를 들어, 피처 셀(64)을 비활성화시킬 수 있다.
도 8에서, 데이터 스트림(12)은 용어 "g"를 행 디코더(28)에 제시하고, 행 디코더(28)는 용어 "g"를 나타내는 도체(74)를 선택한다. 그에 응답하여, 각각의 피처 셀(63, 64, 66)은 문자 "g"를 나타내는 도체(74)에 연결된 메모리 셀(58)에 저장된 값을 나타내는 신호를 그의 출력 도체(56)를 통해 출력할 수 있다. 검출 셀(68) 각각은 이어서 검출 셀이 일치를 나타내는 신호를 수신했는지 및 검출 셀이 활성인지를 판정할 수 있다. 피처 셀(66)이, 그의 메모리 셀(70)에 의해 나타낸 바와 같이, 문자 "g"를 검출하도록 구성되어 있고 활성이기 때문에, 피처 셀(66)에서의 검출 셀(68)은 그의 검색 조건의 마지막 검색어가 일치되었다는 것을 나타내는 신호를 활성화 라우팅 매트릭스(36)에 출력할 수 있다.
검색 조건의 끝 또는 검색 조건의 일부분이 활성화 라우팅 매트릭스(36) 또는 검출 셀(68)에 의해 식별될 수 있다. 이들 구성요소(36 또는 68)는 그의 피처 셀(63, 64 또는 66)이 검색 조건의 마지막 검색어 또는 검색 조건의 구성요소를 지정하는지를 나타내는 메모리를 포함할 수 있다. 예를 들어, 검색 조건은 단어 "cattle"이 두번 나오는 모든 문장을 지정할 수 있고, 인식 모듈은 문장 내에서 "cattle"의 각각의 출현을 나타내는 신호를 집계 모듈에 출력할 수 있으며, 집계 모듈은 검색 조건이 만족되는지를 판정하기 위해 출현을 카운트할 수 있다.
피처 셀(63, 64 또는 66)은 몇가지 조건 하에서 활성화될 수 있다. 피처 셀(63, 64 또는 66)은 "항상 활성"일 수 있으며, 이는 검색의 전부 또는 거의 전부 동안에 활성인 채로 있다는 것을 의미한다. 항상 활성인 피처 셀(63, 64 또는 66)의 예는 검색 조건의 제1 피처 셀, 예를 들어, 피처 셀(63)이다.
피처 셀(63, 64 또는 66)은 "요청될 때 활성"일 수 있으며, 이는 어떤 선행 조건이 일치될 때, 예를 들어, 검색 조건에서의 선행 검색어가 일치될 때, 피처 셀(63, 64 또는 66)이 활성인 것을 의미한다. 예는 도 6 내지 도 8에서의 피처 셀(63)에 의해 요청될 때 활성인 피처 셀(64) 및 피처 셀(64)에 의해 요청될 때 활성인 피처 셀(66)이다.
피처 셀(63, 64 또는 66)은 "자기 활성화(self activated)"될 수 있고, 이는 피처 셀이 활성화되면, 그의 검색어가 일치되는 한, 자신을 활성화시킨다는 것을 의미한다. 예를 들어, 임의의 숫자와 일치되는 검색어를 가지는 자기 활성화 피처 셀(self activated feature cell)은 문자 "x"에 도달할 때까지 시퀀스 "123456xy"에 걸쳐 활성인 채로 있을 수 있다. 자기 활성화 피처 셀의 검색어가 일치될 때마다, 이는 검색 조건에서의 그 다음 피처 셀을 활성화시킬 수 있다. 따라서, 항상 활성인 피처 셀(always active feature cell)이 자기 활성화 피처 셀 및 요청될 때 활성인 피처 셀(active when requested feature cell)로부터 형성될 수 있고, 자기 활성화 피처 셀이 그의 메모리 셀(58) 모두가 1을 저장하는 것으로 프로그램될 수 있고, 각각의 용어 이후에 요청될 때 활성인 피처 셀을 반복하여 활성화시킬 수 있다. 일부 실시예에서, 각각의 피처 셀(63, 64, 66)은 피처 셀이 항상 활성인지를 지정하는 지정하는 메모리 셀을 그의 검출 셀(68)에 또는 활성화 라우팅 매트릭스(36)에 포함할 수 있으며, 그로써 단일 피처 셀로부터 항상 활성인 피처 셀을 형성한다.
도 9는 제1 검색 조건(75) 및 제2 검색 조건(76)에 따라 병렬로 검색하도록 구성된 인식 모듈(22)의 예를 나타낸 것이다. 이 예에서, 제1 검색 조건(75)은 단어 "big"을 지정하고, 제2 검색 조건(76)은 단어 "cab"을 지정한다. 데이터 스트림(12)으로부터의 현재 용어를 나타내는 신호가 각각의 검색 조건(75, 76)에서 일반적으로 동시에 피처 셀로 전달될 수 있다. 각각의 입력 도체(37)는 검색 조건(75, 76) 둘다에 걸쳐 있다. 그 결과, 일부 실시예에서, 검색 조건(75, 76) 둘다는 현재 용어를 일반적으로 동시에 평가할 수 있다. 이것이 검색 조건의 평가를 빠르게 하는 것으로 생각된다. 다른 실시예는 더 많은 검색 조건을 병렬로 평가하도록 구성된 더 많은 피처 셀을 포함할 수 있다. 예를 들어, 일부 실시예는 병렬로 동작하는 100, 500, 1000, 5000 또는 10,000개 초과의 피처 셀을 포함할 수 있다. 이들 피처 셀은 수백 또는 수천개의 검색 조건을 일반적으로 동시에 평가할 수 있다.
보다 많은 또는 보다 적은 수의 피처 셀을 검색 조건에 할당함으로써 상이한 수의 검색어를 갖는 검색 조건이 형성될 수 있다. 간단한 검색 조건은 복잡한 검색 조건보다 적은 수의 피처 셀 형태의 리소스를 소비할 수 있다. 이것이 모두가 복잡한 검색 조건을 평가하도록 구성된 많은 수의 일반적으로 동일한 코어를 갖는 프로세서에 비해 패턴 인식 프로세서(14)(도 2)의 비용을 감소시키는 것으로 생각된다.
도 10 내지 도 12 모두는 활성화 라우팅 매트릭스(36)의 보다 복잡한 검색 조건 및 특징의 예를 나타낸 것이다. 활성화 라우팅 매트릭스(36)는 복수의 활성화 라우팅 셀(78)을 포함할 수 있고, 이들의 그룹이 각각의 피처 셀(63, 64, 66, 80, 82, 84, 86)과 연관되어 있을 수 있다. 예를 들어, 각각의 피처 셀은 5개, 10개, 20개, 50개 또는 그 이상의 활성화 라우팅 셀(78)을 포함할 수 있다. 활성화 라우팅 셀(78)은, 이전의 검색어가 일치될 때, 검색 조건에서의 그 다음 검색어로 활성화 신호를 전송하도록 구성될 수 있다. 활성화 라우팅 셀(78)은 활성화 신호를 인접한 피처 셀 또는 동일한 피처 셀 내의 다른 활성화 라우팅 셀(78)로 라우팅하도록 구성될 수 있다. 활성화 라우팅 셀(78)은 어느 피처 셀이 검색 조건에서의 그 다음 검색어에 대응하는지를 나타내는 메모리를 포함할 수 있다.
도 10 내지 도 12에 나타낸 바와 같이, 인식 모듈(22)은 단일 단어를 지정하는 조건보다 복잡한 검색 조건에 따라 검색하도록 구성될 수 있다. 예를 들어, 인식 모듈(22)은 접두사(88)로 시작하고 2개의 접미사(90 또는 92) 중 하나로 끝나는 단어를 검색하도록 구성될 수 있다. 예시된 검색 조건은 순서대로 문자 "c" 및 "l"로 시작하고 문자 시퀀스 "ap" 또는 문자 시퀀스 "oud"로 끝나는 단어를 지정한다. 이것은 다수의 대상 표현식, 예를 들어, 단어 "clap" 또는 단어 "cloud"를 지정하는 검색 조건의 예이다.
도 10에서, 데이터 스트림(12)은 문자 "c"를 인식 모듈(22)에 제시하고, 피처 셀(63)은 활성이기도 하고 일치를 검출하기도 한다. 그에 응답하여, 활성화 라우팅 매트릭스(36)는 그 다음 피처 셀(64)을 활성화시킬 수 있다. 활성화 라우팅 매트릭스(36)는 또한 피처 셀(63)의 활성 상태를 유지할 수 있는데, 그 이유는 피처 셀(63)이 검색 조건에서의 첫번째 검색어이기 때문이다.
도 11에서, 데이터 스트림(12)은 문자 "l"을 제시하고, 피처 셀(64)은 일치를 인식하고 활성이다. 그에 응답하여, 활성화 라우팅 매트릭스(36)는 활성화 신호를 제1 접미사(90)의 제1 피처 셀(66) 및 제2 접미사(92)의 제1 피처 셀(82) 둘다에 전송할 수 있다. 다른 예에서, 더 많은 접미사가 활성화될 수 있거나, 다수의 접두사가 하나 이상의 접미사를 활성화시킬 수 있다.
그 다음에, 도 12에 예시된 바와 같이, 데이터 스트림(12)은 문자 "o"를 인식 모듈(22)에 제시하고, 제2 접미사(92)의 피처 셀(82)은 일치를 검출하고 활성이다. 그에 응답하여, 활성화 라우팅 매트릭스(36)는 제2 접미사(92)의 그 다음 피처 셀(84)을 활성화시킬 수 있다. 제1 접미사(90)에 대한 검색이 중단될 수 있는데, 피처 셀(66)이 비활성으로 될 수 있기 때문이다. 도 10 내지 도 12에 예시된 단계들이 문자 "u" 및 "d"에 걸쳐 계속될 수 있거나, 그 다음에 접두사(88)가 일치될 때까지 검색이 중단될 수 있다.
도 13은 다른 패턴 인식 프로세서(93)의 예를 나타낸 것이다. 패턴 인식 프로세서(93)는 도 2의 패턴 인식 프로세서(14)와 관련하여 전술한 바와 실질적으로 유사한 방식으로 동작할 수 있다. 그러나, 패턴 인식 프로세서(93)는, 도 2의 패턴 인식 프로세서(14)와 공통적인 요소에 부가하여, 임계값 출력 마스크(94), 곱 출력 마스크(96), 합 출력 마스크(98), 및 초기화 출력 마스크(100)를 더 포함할 수 있다.
임계값 출력 마스크(94), 곱 출력 마스크(96), 합 출력 마스크(98) 및 초기화 출력 마스크(100)는 일반적으로 입력으로서 수신된 하나 이상의 결과를 "마스킹", 즉 필터링하는 동작을 할 수 있다. 예를 들어, 임계값 논리 매트릭스(44)는, 예를 들어, 데이터 스트림(12)에서 모든 알려져 있는 보안 위협의 발생을 검색하도록 설정될 수 있다. 그러나, 특정의 고위험 위협과 같은 하나 이상의 특정의 보안 위협에 대해 이들 결과를 필터링하는 것이 유익할 수 있다. 그에 따라, 임계값 출력 마스크(94)는 지정된 고위험 보안 위협을 제외하고 임계값 논리(44)에 의해 발견되는 모든 보안 위협을 차단하도록 설정될 수 있다. 이 고위험 보안 위협이 발견되는 경우, CPU에서 검색하도록, 위협의 통지가 임계값 출력 마스크(94)로부터 출력 버퍼(51)로 전송될 수 있다. 따라서, 임계값 출력 마스크(94), 곱 출력 마스크(96), 합 출력 마스크(98), 및 초기화 출력 마스크(100)는 마스크 모듈을 형성할 수 있으며, 각각의 마스크 모듈은, 패턴 정합 매트릭스(44-50)의 전체적인 결과 출력으로부터 하나 이상의 지정된 결과를 분할하기 위해, 각자의 매트릭스(44-50)의 출력을 필터링할 수 있다. 일부 실시예에서, 출력 마스크 모듈(94-100)은, 이러한 필터링을 용이하게 하도록, 연관된 마스크 레지스터를 패턴 정합 매트릭스(44-50)의 출력에 적용할 수 있다.
그에 따라, 임계값 출력 마스크(94)는 임계값 논리 매트릭스(44)의 결과에 기초하여 검색 결과 정합을 발생하는 동작을 할 수 있다. 이상에서 기술한 바와 같이, 임계값 논리 매트릭스(44)는 인식 모듈에 의해 신호되는 정합에 기초하여 카운트 업(count up) 또는 카운트 다운(count down)하도록 구성되는 복수의 카운터, 예를 들어, 32-비트 카운터를 포함할 수 있다. 임계값 논리 매트릭스(44)는 어떤 길이의 텍스트에서 단어의 발생 횟수(데이터 문자열에서 발견된 3개의 "A" 심볼 등)를 카운트할 수 있다. 임계값 논리 매트릭스(44)로부터의 결과는 임계값 출력 마스크(94), 출력 버퍼(51) 및 논리 곱 매트릭스(46)로 전달될 수 있다. 임계값 출력 마스크(94)는 부가의 정합 검색을 수행하기 위해 임계값 논리 매트릭스(44)에 의해 결정된 임계값 결과를 이용할 수 있다. 이 부가의 정합 검색은 임계값 논리 매트릭스(44)에 의해 결정된 임계값 결과를, 예를 들어, 임계값 출력 마스크(94)에서의 비트 위치와 "AND"하는 것을 포함할 수 있다.
예를 들어, 임계값 결과는, 예를 들어, 32개 라인을 따라 임계값 출력 마스크(94)로 전달될 수 있으며, 여기서 각각의 라인은 특정의 결과에 대응할 수 있다. 이들 라인 각각은 또한, 그 비트 위치에 대응하는 라인을 통해 수신되는 결과가 임계값 출력 마스크(94)에 의해 선택되어야 하는지에 따라, 1 또는 0으로 설정될 수 있는 임계값 출력 매트릭스(94)에서의 대응하는 비트 위치를 가질 수 있다. 따라서, 1로 설정된 임계값 출력 마스크(94)에서의 임의의 비트 위치에 대해, 임계값 논리 매트릭스(44)로부터 대응하는 결과 라인을 따라 수신되는 임의의 정보가 임계값 출력 마스크(94)로부터 출력 버퍼(51)로 전송될 수 있다. 0으로 설정된 임계값 출력 매트릭스(94) 레지스터에서의 임의의 비트 위치에 대해 유사하게, 임계값 논리 매트릭스(44)로부터 대응하는 라인을 따라 수신되는 임의의 정보가 마스킹, 즉 필터링될 수 있고, 따라서 임계값 출력 매트릭스(94)로부터 출력 버퍼(51)로 전송되지 못하게 될 수 있다. 이러한 방식으로, 임계값 출력 마스크(94)는 어느 임계값 논리 매트릭스(44) 결과를 출력 버퍼(51)로 전달할지(예를 들어, 임계값 출력 마스크(94)에서의 인에이블된 비트 위치에 대응하는 것) 및 임계값 논리 매트릭스(44)의 어느 결과를 무시할지(예를 들어, 임계값 출력 마스크(94)의 인에이블된 비트 위치에 대응하는 것)를 효과적으로 선택할 수 있다. 이상의 설명이 임계값 출력 마스크(94)를 통해 하드웨어 정합을 설명하는 것에 관한 것이지만, 이상에서 기술된 것과 유사한 방식으로 기능적으로 수행되는 임계값 마스크 프로그램을 이용하는 소프트웨어 정합이 이용될 수 있다는 것에 유의하여야 한다.
곱 출력 마스크(96)는 논리 곱 매트릭스(46)의 결과에 기초하여 검색 결과 정합을 발생하는 동작을 할 수 있다. 논리 곱 매트릭스(46)는 2개 이상의 임계값 논리 매트릭스(44) 결과에 기초하여 선택적으로 "곱" 결과(예를 들어, 부울 논리에서의 "AND" 함수)를 발생할 수 있다. 예를 들어, 논리 곱 매트릭스(46)는 3개의 "A" 및 용어 "cat" 둘다를 검색할 수 있다. 논리 곱 매트릭스(46)로부터의 결과는 곱 출력 마스크(96), 출력 버퍼(51) 및 논리 합 매트릭스(48)로 전달될 수 있다. 곱 출력 마스크(96)는 부가의 정합 검색을 수행하기 위해 논리 곱 매트릭스(46)에 의해 결정된 곱 결과를 이용할 수 있다. 이 부가의 정합 검색은 논리 곱 매트릭스(46)에 의해 결정된 결과를, 예를 들어, 임계값 출력 마스크(94)에서의 비트 위치와 "AND"하는 것을 포함할 수 있다.
예를 들어, 논리 곱 매트릭스(46)의 곱 결과는, 예를 들어, 32개 라인을 따라 곱 출력 마스크(96)로 전달될 수 있으며, 여기서 각각의 라인은 특정의 결과에 대응할 수 있다. 이들 라인 각각은 또한, 그 비트 위치에 대응하는 라인을 통해 수신되는 결과가 곱 출력 마스크(96)에 의해 선택되어야 하는지에 따라, 1 또는 0으로 설정될 수 있는 곱 출력 매트릭스(96)에서의 대응하는 비트 위치를 가질 수 있다. 따라서, 1로 설정된 곱 출력 마스크(96)에서의 임의의 비트 위치에 대해, 논리 곱 매트릭스(46)로부터 대응하는 결과 라인을 따라 수신되는 임의의 정보가 곱 출력 마스크(96)로부터 출력 버퍼(51)로 전송될 수 있다. 0으로 설정된 곱 출력 마스크(96)에서의 임의의 비트 위치에 대해 유사하게, 논리 곱 매트릭스(46)로부터 대응하는 라인을 따라 수신되는 임의의 정보가 마스킹, 즉 필터링될 수 있고, 따라서 곱 출력 마스크(96)로부터 출력 버퍼(51)로 전송되지 못하게 될 수 있다. 이러한 방식으로, 곱 출력 마스크(96)는 어느 논리 곱 매트릭스(46) 결과를 출력 버퍼(51)로 전달할지(예를 들어, 곱 출력 마스크(96)에서의 인에이블된 비트 위치에 대응하는 것) 및 논리 곱 매트릭스(46)의 어느 결과를 무시할지(예를 들어, 곱 출력 마스크(96)의 인에이블된 비트 위치에 대응하는 것)를 효과적으로 선택할 수 있다. 이상의 설명이 곱 출력 마스크(96)를 통해 하드웨어 정합을 설명하는 것에 관한 것이지만, 이상에서 기술된 것과 유사한 방식으로 기능적으로 수행되는 임계값 마스크 프로그램을 이용하는 소프트웨어 정합이 이용될 수 있다는 것에 유의하여야 한다.
합 출력 마스크(98)는 임계값 출력 마스크(94) 및 곱 출력 마스크(96)와 관련하여 앞서 기술된 것과 유사한 방식으로 논리 합 매트릭스(48)의 결과에 기초하여 검색 결과 정합을 발생하는 동작을 할 수 있다. 논리 합 매트릭스(48)는 선택적으로 "합" 결과(예를 들어, 부울 논리에서의 "OR" 함수)를 발생할 수 있거나, 논리 곱 입력에 기초하여, 논리 곱의 합(logical Sums-of-Products)(예를 들어, 부울 논리 SOP(Sum-of-Product) 형태)을 생성할 수 있다. 예를 들어, 논리 합 매트릭스(48)는 3개의 "A" 및 용어 "cat" 또는 3개의 "N" 및 용어 "dog" 둘다를 검색할 수 있다. 논리 합 매트릭스(48)로부터의 결과는 합 출력 마스크(98), 출력 버퍼(51) 및 초기화 라우팅 매트릭스(50)로 전달될 수 있다.
이러한 합 결과는 일련의 출력 결과 라인을 따라 합 출력 마스크(98)에 의해 수신될 수 있다. 이들 라인 각각은 또한, 그 비트 위치에 대응하는 라인을 통해 수신되는 결과가 합 출력 마스크(98)에 의해 선택되어야 하는지에 따라, 1 또는 0으로 설정될 수 있는 합 출력 마스크(98)에서의 대응하는 비트 위치를 가질 수 있다. 따라서, 1로 설정된 합 출력 마스크(98)에서의 임의의 비트 위치에 대해, 논리 합 매트릭스(48)로부터 대응하는 결과 라인을 따라 수신되는 임의의 정보가 합 출력 마스크(98)로부터 출력 버퍼(51)로 전송될 수 있다. 0으로 설정된 합 출력 마스크(98)에서의 임의의 비트 위치에 대해 유사하게, 논리 합 매트릭스(48)로부터 대응하는 라인을 따라 수신되는 임의의 정보가 마스킹, 즉 필터링될 수 있고, 따라서 합 출력 마스크(98)로부터 출력 버퍼(51)로 전송되지 못하게 될 수 있다. 이러한 방식으로, 합 출력 마스크(98)는 어느 논리 합 매트릭스(48) 결과를 출력 버퍼(51)로 전달할지(예를 들어, 합 출력 마스크(98)에서의 인에이블된 비트 위치에 대응하는 것) 및 논리 합 매트릭스(48)의 어느 결과를 무시할지(예를 들어, 합 출력 마스크(98)의 인에이블된 비트 위치에 대응하는 것)를 효과적으로 선택할 수 있다. 이상의 설명이 합 출력 마스크(98)를 통해 하드웨어 정합을 설명하는 것에 관한 것이지만, 이상에서 기술된 것과 유사한 방식으로 기능적으로 수행되는 임계값 마스크 프로그램을 이용하는 소프트웨어 정합이 이용될 수 있다는 것에 유의하여야 한다.
초기화 출력 마스크(100)는 초기화 라우팅 매트릭스(50)의 초기화 결과에 기초하여 결과를 발생하는 동작을 할 수 있다. 초기화 라우팅 매트릭스(50)는 논리 합 매트릭스(48)로부터의 결과에 기초하여 집계 라우팅 매트릭스(42)를 통해 집계 모듈(24) 및/또는 검출 어레이(34)의 부분들을 선택적으로 리셋시킬 수 있다. 초기화 라우팅 매트릭스(50)는 또한 예컨대 검색 조건이 만족되거나 더 이상 만족가능하지 않은 것으로 판정될 때, 패턴 인식 프로세서(14)의 다른 부분을 재초기화할 수 있다. 이들 초기화 결과는 출력 버퍼(51) 및 초기화 출력 마스크(100)로 전달될 수 있다.
초기화 출력 마스크(100)는 부가의 정합 검색을 수행하기 위해 초기화 라우팅 매트릭스(50)에 의해 결정된 초기화 결과를 이용할 수 있고, 그로써 2차적인 조건부 리셋이 발생될 수 있다. 초기화 라우팅 매트릭스(50)에 의해 결정된 초기화 결과를, 예를 들어, 초기화 출력 마스크(100)에 의한 집계 라우팅 매트릭스(42)를 통한 검출 어레이(34) 및/또는 집계 모듈(24)의 리셋에 대한 2차적인 조건과 "AND"함으로써 이 부가의 리셋이 발생될 수 있다. 이 2차적인 조건은 초기화 출력 마스크(100)에서의 하나 이상의 활성화된 비트 위치일 수 있으며, 그로써 비트 위치는 초기화 라우팅 매트릭스(50)로부터의 하나 이상의 결과 라인에 대응할 수 있다. 어느 초기화 라우팅 매트릭스(50) 결과를 출력 버퍼(51)로 전달할지 및 초기화 라우팅 매트릭스(50)의 어느 결과를 무시할지를 효과적으로 선택하기 위해, 그 비트 위치에 대응하는 라인을 통해 수신되는 결과가 초기화 출력 마스크(100)에 의해 선택되어야 하는지에 따라, 초기화 출력 마스크(100)에서의 주어진 비트 위치가 1 또는 0으로 설정될 수 있다. 게다가, 초기화 출력 마스크(100)는, 하드웨어를 통해 또는 예를 들어, 전술한 하드웨어 구현과 유사한 방식으로 기능적으로 수행되는 초기화 마스크 프로그램을 이용하는 소프트웨어를 통해 구현될 수 있다.
그에 따라, 출력 버퍼(51)는 임계값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48) 및 초기화 라우팅 매트릭스(50)의 출력은 물론, 임계값 출력 마스크(94), 곱 출력 마스크(96), 합 출력 마스크(98) 및 초기화 출력 마스크(100)의 출력도 수신할 수 있다. 출력 버퍼(51)는, 결과 버퍼(25)와 함께, 출력을 출력 버스(26)를 통해 전송하기 전에, 출력에 대한 버퍼로서 동작할 수 있다. 게다가, 이들 결과를 출력 버퍼(51)에 기입하는 것은 동시에, 즉 병렬로 수행될 수 있다.
도 14는 패턴 인식 프로세서(14) 또는 패턴 인식 프로세서(93)에 연결된 결과 버퍼(25)의 예를 나타낸 것이다. 도 2 및 도 13과 관련하여 이상에서 기술한 바와 같이, 결과 버퍼(25)는 출력 버퍼(51)에 포함될 수 있다. 결과 버퍼(25)는 FIFO(first-in first-out) 버퍼(102), 버퍼 기입 제어 모듈(buffer-write-control module)(104), 버퍼 판독 제어 모듈(buffer-read-control module)(106), 및 버퍼 구성 모듈(buffer-configuration module)(108)을 포함할 수 있다. 결과 버퍼(25)는 (예를 들어, 동일한 규소 보디 상에) 패턴 인식 프로세서(14)의 일부와 일체로 형성될 수 있거나, 별도의 구성요소 또는 별도의 구성요소의 일부일 수 있다. 결과 버퍼(25)는 업스트림 결과 버스(110)를 통해 패턴 인식 프로세서(14)로부터 결과 데이터를 수신할 수 있고, 결과 버퍼(25)는 다운스트림 결과 버스(112)를 통해 결과 데이터를 CPU(20)(도 1)로 출력할 수 있다. 구성 버스(114)는 CPU(20)를 결과 버퍼(25) 내의 버퍼 구성 모듈(108) 및 패턴 인식 프로세서(14)를 구성하는 데 사용될 수 있는 패턴 인식 프로세서 구성 모듈(116)과 통신하게 할 수 있다.
FIFO 버퍼(102)는 복수의 레코드(118)를 저장하도록 구성될 수 있다. 각각의 레코드(118)는 결과 데이터, 예를 들어, 조건의 만족에 관한 데이터를 저장할 수 있다. 각각의 레코드(118)는 하나의 조건의 만족의 하나의 인스턴스에 대응할 수 있거나, 조건의 만족에 관한 데이터가 몇개의 레코드(118), 예를 들어, 몇개의 인접한 또는 다른 방식으로 순차적인 레코드(118)에 저장될 수 있다.
각각의 레코드(118)는 결과 상태 정보(120), 내부 관리 정보(housekeeping information)(122), 및 결과 데이터(124)를 저장하는 필드를 포함할 수 있다. 다른 실시예는 부가의 필드 또는 보다 적은 수의 필드를 포함할 수 있다. 결과 상태 필드(120)는, 데이터 스트림(12)을 식별하고 데이터 스트림(12)을 패턴 인식 프로세서(14)가 수신할 수도 있는 다른 데이터 스트림과 구별하는 데이터를 저장할 수 있다.
내부 관리(housekeeping) 필드(122)는 조건이 만족될 때 패턴 인식 프로세서(14)의 상태를 나타내는 데이터를 저장할 수 있다. 예를 들어, 내부 관리 필드(122)는 오류 조건이 발생했는지를 나타내는 데이터를 저장할 수 있다. 오류 조건의 예는 입력 데이터 오버플로우 또는 FIFO 버퍼 충만 조건(buffer full condition)을 포함할 수 있다. FIFO 버퍼(102)는, 예를 들어, 약 32개 초과의 레코드, 약 64개 초과의 레코드, 약 128개 초과의 레코드, 약 256개 초과의 레코드, 또는 약 512개 초과의 레코드를 포함할 수 있다.
결과 데이터(124)는 어느 조건이 만족되었는지, 조건을 만족시킨 데이터 스트림(12)로부터의 용어의 시퀀스, 조건을 만족시킨 데이터 스트림(12)의 부분을 가리키는 용어 카운트(예를 들어, 비트 카운트), 또는 조건을 만족시킨 데이터 스트림의 부분이 수신된 기간과 같은 데이터를 포함할 수 있다. 각각의 레코드(118)에 저장된 결과 데이터(124)는 뱅크로서 분류될 수 있다. 이 뱅크는 임계값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48), 초기화 라우팅 매트릭스(50), 임계값 출력 마스크(94), 곱 출력 마스크(96), 합 출력 마스크(98) 및/또는 초기화 출력 마스크(100) 각각으로부터의 정합 결과 출력 각각의 저장을 위한 개별적인 레지스터를 포함할 수 있다. 게다가, 정합 결과 출력은 레지스터 뱅크에 병렬로 기입될 수 있다. 이러한 방식으로, 각각의 레코드(118)에 대한 결과 데이터(124), 즉 정합 데이터는 수신되어 레지스터 뱅크에 동시에 저장될 수 있고, 그로써 각각의 개별적인 레지스터는 특정의 매트릭스 또는 마스크로부터의 지정된 결과를 개별적으로 저장할 수 있다.
버퍼 기입 제어 모듈(108)은 업스트림 결과 버스(110)로부터의 어느 데이터가 FIFO 버퍼(102) 내의 어느 레코드(118)에 기록되는지를 제어하도록 구성될 수 있다. 버퍼 기입 제어 모듈(102)은 조건이 만족될 때마다 또는 결과 데이터가 새로운 레코드(118)에 기입될 때마다 증가하거나 감소하는 카운터를 포함할 수 있다. 버퍼 기입 제어 모듈은 또한 어느 레코드(118)가 가장 최근에 CPU(20)로 출력되었는지를 나타내는 메모리를 포함할 수 있고, 버퍼 기입 제어 모듈(104)은 업스트림 결과 버스(110)로부터의 데이터를 이미 CPU(20)로 전달된 데이터를 포함하는 레코드(118)에 기입하도록 구성될 수 있다.
유사하게, 버퍼 판독 제어 모듈(106)은 어느 레코드(118)가 FIFO 버퍼(102)로부터 판독되지 않은 가장 오래된 레코드인지를 나타내도록 구성될 수 있다. 예를 들어, 버퍼 판독 제어 모듈(106)은 레코드가 FIFO 버퍼(102)로부터 판독될 때마다 증가하거나 감소하는 카운터를 포함할 수 있고, 카운터의 카운트는 가장 오래된 판독되지 않은 레코드(118)를 식별할 수 있다. 버퍼 판독 제어 모듈(106)은 CPU(20)로부터 판독 명령 신호(126)를 수신하고 FIFO 버퍼(102)로 하여금 가장 오래된 판독되지 않은 레코드(118)에 저장된 데이터를 출력하게 함으로써 판독 명령에 응답하도록 구성될 수 있다.
다운스트림 결과 버스(112)가 데이터를 출력하는 것과 동시에 데이터 스트림(12)이 데이터를 입력할 수 있도록 결과 버스(112)는 데이터 스트림(12)을 전달하는 버스와는 상이한 도체를 포함할 수 있다. 결과 버퍼(25)가 패턴 인식 프로세서(14)와 일체로 형성되는 실시예에서, 패턴 인식 프로세서(14)는 데이터 스트림(12)을 내부로 전달하고 결과를 외부로 전달하기 위한 개별적인 핀을 포함할 수 있다. 그에 따라, 결과 데이터는 데이터 스트림이 입력되는 것과 동시에 출력될 수 있다.
대안으로서, 결과 버스(112)는 사실상 공유 버스를 이용하여 데이터 스트림(12)을 수신하고 결과 데이터를 출력하기 위해 동일한 도체 또는 핀을 이용할 수 있다. 예를 들어, 공유 버스는 멀티플렉싱되거나 타임-슬라이싱될 수 있고, 그로써 공유 버스는 데이터 스트림(12)을 수신하고 결과 데이터를 출력하기 위해 동일한 도체에 의해 이용될 수 있다. 그러나, 공유 버스가 입력 데이터를 전송하는 데 이용되는 시간이 공유 버스가 출력 데이터를 전송하는 데 이용되는 시간을 초과할 수도 있으며, 이로써 출력 사이클보다 더 많은 입력 사이클을 초래한다. 그에 따라, 입력 사이클은 공유 버스의 멀티플렉싱 동안 최상위 우선순위를 부여받을 수 있다. 출력 사이클은, 시간이 허용할 때, 입력 사이클로서 이용되지 않은 시간 슬롯에 후속하여 들어갈 수 있다.
동작을 설명하면, 패턴 인식 프로세서(14)는 도 2 내지 도 13을 참조하여 전술한 방식으로 데이터 스트림(12)을 검색할 수 있고, 검색으로부터의 결과는 CPU(20)로 전달되기 전에 결과 버퍼(25)에 버퍼링될 수 있다. 조건이 만족될 때, 어느 조건이 만족되었는지를 나타내는 데이터, 데이터 스트림(12) 내의 어느 용어가 조건을 만족시켰는지를 나타내는 데이터, 및 어느 데이터 스트림이 검색되고 있는지를 나타내는 데이터와 같은, 조건의 만족에 관련된 데이터가 업스트림 결과 버스(110)를 통해 결과 버퍼(25)로 전송될 수 있다.
이 데이터의 수신 시에, 버퍼 기입 제어 모듈(104)은 FIFO 버퍼(102)에 임의의 비어있는 레코드, 예를 들어, CPU(20)로 이미 전달된 데이터를 저장하는 레코드(118) 또는 어떤 데이터도 저장하고 있지 않은 레코드(118)가 있는지를 판정할 수 있다. 비어있는 레코드가 없는 경우, 버퍼 기입 제어 모듈(104)은 데이터 스트림을 검색하는 것을 중단하도록 패턴 인식 프로세서(14)에 신호하고, CPU(20)가 FIFO 버퍼(102) 내의 레코드를 처리하고 공간을 생성하는 동안, 데이터 스트림(12)의 전송을 일시정지하도록 CPU(20)에 신호할 수 있다. 버퍼 기입 제어 모듈(104)은 또한 패턴 인식 프로세서(14)가 결과 버퍼 오버플로우 상태에 들어갔다는 것을 나타내는 데이터를 현재 또는 차후의 레코드 항목의 내부 관리 정보 필드(122)에 저장할 수 있다.
버퍼 기입 제어 모듈(104)이 적어도 하나의 비어있는 레코드(118)가 있는 것으로 판정하는 경우, 버퍼 기입 제어 모듈(104)은 업스트림 결과 데이터 버스(110)로부터의 결과 데이터를 비어있는 레코드(118)에 기입할 수 있다. 버퍼 기입 제어 모듈(104)은 레코드(118)를 기입되었지만 아직 판독되지 않은 것으로 지정할 수 있고, 버퍼 기입 제어 모듈(104)은 레코드(118)를 다른 기입된 레코드에 대해 가장 새로운 레코드인 것으로 지정할 수 있다.
실질적으로 동시에, 또는 다른 때에, CPU(20)는 판독 제어 신호(126)를 버퍼 판독 제어 모듈(106)로 전송할 수 있고, 그로써 아직 판독되지 않은 가장 오래된 레코드(118) 내의 데이터를 출력하도록 버퍼 판독 제어 모듈(106)에 신호한다. 따라서, CPU(20)는, 예를 들어, 새로운 레코드(118)가 CPU(20)로 전송될 수 있는지를 판정하기 위해 임계 상태 레지스터를 "폴링"할 수 있다. CPU(20)에 의한 폴링은 CPU(20)가, 결과 버퍼(25) 내부에 또는 외부에 있는 하나 이상의 상태 비트가 설정되어 있는지를 판정하는 것을 통해 행해질 수 있다. 하나 이상의 상태 비트의 설정은 새로운 패턴 정합 결과 데이터가 CPU(20)에 의해 검색될 수 있는지를 나타낸다.
버퍼 판독 제어 모듈(106)은 또한 어떤 판독되지 않은 레코드(118)가 존재하는지를 판정할 수 있다. 판독되지 않은 레코드가 존재하지 않는 경우, 버퍼 판독 제어 모듈(106)은 현재 판독되지 않은 레코드가 없다는 것을 CPU(20)에 신호할 수 있다. 판독되지 않은 레코드(118)가 존재하는 경우, 버퍼 판독 제어 모듈(106)은 가장 오래된 판독되지 않은 레코드를 식별하고 가장 오래된 판독되지 않은 레코드(118)에 저장된 데이터를 CPU(20)로 전달할 수 있다. 이것은 CPU(20)가 새로운 결과가 이용가능한지를 "질문"하는 "폴링" 방법을 구성한다.
다른 방법인 "인터럽트"는 CPU(20)가 주어진 정합을 통지받는 능동적 통지 방법을 구성할 수 있다. 이 방법에서, 버퍼 판독 제어 모듈(106)은 다운스트림 결과 버스(112)를 통해 통지 신호를 CPU(20)로 능동적으로 전송하여 CPU(20)에 통지하고 및/또는 CPU(20)를 인터럽트할 수 있으며, 이로써 CPU(20)가 하나 이상의 이용가능한 레코드(118)의 이용가능성을 알게 한다. 인터럽트 라인(도시되지 않지만, 다운스트림 결과 버스(112)의 일부로 간주됨)은 통지 신호를 CPU(20)로 전송하는데 이용될 수 있다.
다른 실시예에서, 버퍼 판독 제어 모듈(106)은 가장 오래된 판독되지 않은 레코드(118)에 저장된 데이터의 일부분, 예를 들어, 어느 조건이 만족되었는지를 전달할 수 있고, CPU(20)는 레코드(118)에 저장된 데이터 중 더 많은 것, 예를 들어, 데이터 스트림(12) 중의 어느 용어가 조건을 만족시켰는지를 요청할지를 결정할 수 있다. CPU(20)는, 레코드(118)를 끝마쳤을 때, 레코드가 더 이상 필요하지 않다는 것을 버퍼 판독 제어 모듈(106)에 통지한다. 버퍼 판독 제어 모듈(106)은 이어서 그 레코드를 판독되었고 버퍼 기입 제어 모듈(104)에 의해 덮어쓰기되어도 안전한 것으로 지정할 수 있다.
결과 버퍼는 또한 검색 결과 처리에 의해 야기된 지연을 감소시킨다. 데이터 스트림(12)이 CPU(20)가 검색 결과를 수신 또는 처리할 수 있는 것보다 더 빠르게 검색 조건을 만족시킬 때, 결과 버퍼(25)는, CPU(20)가 따라가는 동안, 처리되지 않은 결과 데이터를 저장할 수 있다. 결과 버퍼(25)는, 몇개의 검색 조건이 거의 동시에 만족될 때에도, CPU(20)로의 결과 데이터의 흐름을 매끄럽게 할 수 있으며, 그 결과 CPU(20)가 결과 버퍼(25)에 저장된 검색 결과의 백로그(backlog)를 처리하는 동안 패턴 인식 프로세서(14)는 계속하여 데이터 스트림(12)을 검색할 수 있다.
또한, 결과 버퍼(25)는 데이터 스트림 검색으로부터의 결과가 결과 버퍼(25)에 입력되는 것과 동시에 결과 데이터를 CPU(20)로 출력할 수 있다. 즉, 결과 버퍼(25)는, 이전에 수신된 결과를 "가장 오래된" 판독되지 않은 레코드(118)로부터 CPU(20)로 전송하면서, 데이터 스트림 검색의 결과를 수신하여 "비어있는" 레코드(118)에 넣을 수 있다. 이것은, 버퍼 기입 제어 모듈(104)에 의해 제어되는 바와 같이, 검색의 수신된 결과를 "비어있는" 레코드(118)에 저장하는 것 및, 버퍼 판독 제어 모듈(106)에 의해 제어되는 바와 같이, "가장 오래된" 레코드(118)를 판독하는 것을 통해 달성될 수 있다. 이것은 검색 결과 처리에 의해 야기되는 지연을 감소시킬 수 있다.
도 15는 가장 오래된 레코드(118)에 대한 결과 데이터(124), 예를 들어, FIFO 위치 0에 대한 결과 데이터(124)에 대응할 수 있는 결과 뱅크(128)를 나타낸 것이다. 가장 오래된 레코드(118)가, CPU(20)가 언제라도 볼 수 있는, 결과 뱅크(128)를 통해 판독할 수 있는 유일한 레코드이도록, 결과 뱅크는 FIFO 레코드(118)로의 "창"일 수 있다. 결과 뱅크(128)의 액세스가 완료되면, CPU(20)는, 예를 들어, CPU(20)가 결과 뱅크(128)의 레코드(118)(즉, 가장 오래된 저장된 결과 데이터(124))를 끝냈다는 것을 버퍼 판독 제어 모듈(106)에 통지할 수 있다. 그에 응답하여, 버퍼 판독 제어 모듈(106)은 FIFO 큐를 전진할 수 있고, 이로써 그 다음 레코드(118), 즉 FIFO 위치 1이, 결과 뱅크(128)에 대응하는 새로운 가장 오래된 레코드(118)로서 보이게 된다. 따라서, CPU(20)는 결과 뱅크(128)에 대응하는 현재 레코드(118)만을 어드레스할 수 있다. 나머지 레코드(118)는 CPU(20)로부터 보이지 않게 FIFO 큐에 숨겨진 채로 있을 수 있다.
결과 뱅크(128)는 레지스터 그룹(130)을 포함할 수 있다. 이 레지스터 그룹(130)은 결과 데이터(124)를 저장하는 데 이용될 수 있다. 예를 들어, 레지스터 그룹(130)은 임계값 논리 매트릭스(44), 논리 곱 매트릭스(46), 논리 합 매트릭스(48), 초기화 라우팅 매트릭스(50), 임계값 출력 마스크(94), 곱 출력 마스크(96), 합 출력 마스크(98) 및 초기화 출력 마스크(100) 각각으로부터의 정합 결과 출력 각각의 저장을 위한 개별적인 레지스터(132-146)를 포함할 수 있다. 게다가, 레지스터 그룹(130) 내의 각각의 레지스터(132-146)는 병렬로 기입될 수 있다. 이러한 방식으로, 주어진 FIFO 위치에 대응하는 레코드(118)에 대한 결과 데이터(124)는 수신되어 레지스터 그룹(130)에 동시에 저장될 수 있고, 그로써 각각의 개별적인 레지스터(132-146)는 특정의 매트릭스(44-50) 또는 마스크(94-100)로부터의 지정된 결과를 개별적으로 저장할 수 있다.
본 발명이 다양한 수정 및 대안의 형태를 가질 수 있지만, 특정의 실시예가 도면에 예시로서 도시되어 있으며 본 명세서에 상세히 기술되어 있다. 그러나, 본 발명이 개시된 특정의 형태로 제한되는 것으로 의도된 것은 아니라는 것을 잘 알 것이다. 오히려, 본 발명은 이하의 첨부된 청구항에 의해 한정되는 본 발명의 사상 및 범위 내에 속하는 모든 수정, 등가물 및 대안을 포함한다.

Claims (23)

  1. 데이터 스트림에서의 하나 이상의 값에 대한 검색들에 적어도 부분적으로 기초하여 제1 결과들을 발생하도록 구성된 패턴 정합 매트릭스들, 및
    상기 제1 결과들을 필터링한 것에 적어도 부분적으로 기초하여 제2 결과들을 발생하도록 구성된 마스크 모듈들을 포함하는 패턴 인식 프로세서; 및
    상기 패턴 인식 프로세서에 의해 발생된 상기 제1 및 제2 결과들을 저장하도록 구성된 복수의 FIFO(first-in-first-out) 위치를 포함하는 결과 버퍼
    를 포함하는 시스템.
  2. 제1항에 있어서, 상기 복수의 FIFO 위치 각각에 저장된 상기 제1 및 제2 결과들은 각각의 FIFO 위치에 대응하는 레지스터들의 뱅크에 저장되는 시스템.
  3. 제2항에 있어서, 상기 레지스터들의 뱅크는 각각이 상기 제1 결과들 중 하나에 대응하는 정합 결과 데이터 또는 상기 제2 결과들 중 하나에 대응하는 마스킹된 결과 데이터를 저장하도록 구성된 복수의 레지스터를 포함하는 시스템.
  4. 제3항에 있어서, 상기 패턴 정합 매트릭스들은 상기 데이터 스트림에서의 값의 발생을 임계값 결과로서 등록하고 상기 임계값 결과를 상기 제1 결과들의 일부(subset)로서 상기 복수의 레지스터 중 하나의 레지스터에 출력하도록 구성된 임계값 논리 매트릭스를 포함하는 시스템.
  5. 제4항에 있어서, 상기 마스크 모듈들은,
    상기 임계값 논리 매트릭스로부터 상기 임계값 결과를 수신하고,
    상기 임계값 결과를 필터링하며,
    상기 필터링된 임계값 결과를 상기 제2 결과들의 일부로서 상기 복수의 레지스터 중 추가의 레지스터에 출력하도록
    구성된 임계값 출력 마스크를 포함하는 시스템.
  6. 제3항에 있어서, 상기 패턴 정합 매트릭스들은 2개 이상의 임계값 논리 매트릭스 결과에 적어도 부분적으로 기초하여 곱 결과를 발생하고 상기 곱 결과를 상기 제1 결과들의 일부로서 상기 복수의 레지스터 중 하나의 레지스터에 출력하도록 구성된 논리 곱 매트릭스를 포함하는 시스템.
  7. 제6항에 있어서, 상기 마스크 모듈들은,
    상기 논리 곱 매트릭스로부터 상기 곱 결과를 수신하고,
    상기 수신된 곱 결과를 필터링하며,
    상기 필터링된 곱 결과를 상기 제2 결과들의 일부로서 상기 복수의 레지스터 중 추가의 레지스터에 출력하도록
    구성된 곱 출력 마스크를 포함하는 시스템.
  8. 제3항에 있어서, 상기 패턴 정합 매트릭스들은 2개 이상의 논리 곱 매트릭스 결과에 적어도 부분적으로 기초하여 합 결과를 발생하고 상기 합 결과를 상기 제1 결과들의 일부로서 상기 복수의 레지스터 중 하나의 레지스터에 출력하도록 구성된 논리 합 매트릭스를 포함하는 시스템.
  9. 제8항에 있어서, 상기 마스크 모듈들은,
    상기 논리 합 매트릭스로부터 상기 합 결과를 수신하고,
    상기 수신된 합 결과를 필터링하며,
    필터링된 정합을 상기 제2 결과들의 일부로서 상기 복수의 레지스터 중 추가의 레지스터에 출력하도록
    구성된 합 출력 마스크를 포함하는 시스템.
  10. 제3항에 있어서, 상기 패턴 정합 매트릭스들은 초기화 라우팅 매트릭스가 검색 조건이 만족된 것으로 판정할 때 초기화 결과를 등록하고 상기 초기화 결과를 상기 제1 결과들의 일부로서 상기 복수의 레지스터 중 하나의 레지스터에 출력하도록 구성된 상기 초기화 라우팅 매트릭스를 포함하는 시스템.
  11. 제10항에 있어서, 상기 마스크 모듈들은,
    상기 초기화 라우팅 매트릭스로부터 상기 초기화 결과를 수신하고,
    상기 수신된 초기화 결과를 필터링하며,
    상기 필터링된 초기화 결과를 상기 제2 결과들의 일부로서 상기 복수의 레지스터 중 추가의 레지스터에 출력하도록
    구성된 초기화 출력 마스크를 포함하는 시스템.
  12. 제3항에 있어서, 상기 복수의 레지스터 각각은 동시에 기입될 수 있는 시스템.
  13. 데이터 스트림을 수신하는 단계;
    패턴 인식 프로세서의 하나 이상의 패턴 정합 매트릭스를 통해 상기 데이터 스트림을 검색하는 단계 ― 상기 하나 이상의 패턴 정합 매트릭스는 데이터 스트림에서의 하나 이상의 값에 대한 검색들에 적어도 부분적으로 기초하여 제1 결과들을 발생하도록 구성됨 ―;
    하나 이상의 마스크 모듈을 통해 상기 제1 결과들을 필터링하여 제2 결과들을 발생하는 단계; 및
    상기 제1 및 제2 결과들을 레지스터들의 그룹을 포함하는 하나 이상의 FIFO 위치를 포함하는 버퍼에 저장하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서, 상기 하나 이상의 마스크 모듈을 통해 상기 제1 결과들을 필터링하는 단계는 상기 제1 결과들을 상기 하나 이상의 마스크 모듈의 마스크 레지스터들에 저장된 값과 AND하여 상기 제2 결과들을 발생하는 단계를 포함하는 방법.
  15. 제13항에 있어서, 상기 하나 이상의 패턴 정합 매트릭스를 통해 상기 데이터 스트림을 검색하는 단계는 임계값 논리 매트릭스, 논리 곱 매트릭스, 논리 합 매트릭스, 및 초기화 라우팅 매트릭스 중 하나 이상을 통해 상기 데이터 스트림을 검색하는 단계를 포함하는 방법.
  16. 제13항에 있어서, 상기 하나 이상의 마스크 모듈을 통해 상기 제1 결과들을 필터링하는 단계는 임계값 출력 마스크, 곱 출력 마스크, 합 출력 마스크, 및 초기화 출력 마스크 중 하나 이상을 통해 상기 제1 결과들을 필터링하는 단계를 포함하는 방법.
  17. 제13항에 있어서, 상기 레지스터들의 그룹 내의 각각의 레지스터는 동시에 기입될 수 있는 방법.
  18. 제13항에 있어서, 상태 비트가 활성화된 것으로 판정할 때에 상기 하나 이상의 FIFO 위치 중 적어도 하나의 FIFO 위치에 액세스하는 단계를 포함하고, 패턴 정합 데이터가 상기 레지스터들의 그룹에 저장되어 있을 때 상기 상태 비트가 활성화되는 방법.
  19. 제13항에 있어서, 인터럽트 신호를 수신할 때에 상기 하나 이상의 FIFO 위치 중 적어도 하나의 FIFO 위치에 액세스하는 단계를 포함하고, 상기 인터럽트 신호는 패턴 정합 데이터가 상기 레지스터들의 그룹에 저장되어 있다는 것을 나타내는 방법.
  20. 복수의 레지스터를 포함하고, 상기 복수의 레지스터는 데이터 스트림에서의 하나 이상의 값에 대한 검색들을 통해 정합 매트릭스들에 의해 발생된 결과 데이터, 및 상기 결과 데이터를 필터링하는 것을 통해 마스크 모듈들에 의해 발생된 마스킹된 결과 데이터를 저장하도록 구성되는 시스템.
  21. 제20항에 있어서, 상기 복수의 레지스터는 선입선출 순서로 레지스터 뱅크들로 그룹화되는 시스템.
  22. 제21항에 있어서, 상태 비트가 활성화되었는지를 판정할 때에 상기 레지스터 뱅크들 중 적어도 하나의 레지스터 뱅크에 액세스하도록 구성된 프로세서를 포함하고, 상기 상태 비트는 적어도 하나의 레지스터 뱅크 내의 복수의 레지스터에 기입되는 결과 데이터에 대응하는 시스템.
  23. 제21항에 있어서, 인터럽트 신호를 수신하고 상기 인터럽트 신호를 수신할 때에 상기 레지스터 뱅크들 중 적어도 하나의 레지스터 뱅크에 액세스하도록 구성된 프로세서를 포함하고, 상기 인터럽트 신호는 적어도 하나의 레지스터 뱅크 내의 복수의 레지스터에 기입되는 결과 데이터에 대응하는 시스템.
KR1020117018778A 2009-01-12 2009-12-16 병렬 패턴 검색 엔진의 패턴 정합 결과를 전달하는 장치, 시스템 및 방법 KR101320713B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/352,311 US8843523B2 (en) 2009-01-12 2009-01-12 Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine
US12/352,311 2009-01-12
PCT/US2009/068280 WO2010080445A2 (en) 2009-01-12 2009-12-16 Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine

Publications (2)

Publication Number Publication Date
KR20110110798A true KR20110110798A (ko) 2011-10-07
KR101320713B1 KR101320713B1 (ko) 2013-10-21

Family

ID=41796536

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018778A KR101320713B1 (ko) 2009-01-12 2009-12-16 병렬 패턴 검색 엔진의 패턴 정합 결과를 전달하는 장치, 시스템 및 방법

Country Status (7)

Country Link
US (1) US8843523B2 (ko)
EP (1) EP2386081B1 (ko)
JP (1) JP5387866B2 (ko)
KR (1) KR101320713B1 (ko)
CN (1) CN102272715B (ko)
TW (1) TWI489300B (ko)
WO (1) WO2010080445A2 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US10007486B2 (en) 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
EP2668577B1 (en) 2011-01-25 2019-08-14 Micron Technology, INC. Unrolling quantifications to control in-degree and/or out degree of automaton
WO2012103151A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. State grouping for element utilization
KR101640295B1 (ko) 2011-01-25 2016-07-15 마이크론 테크놀로지, 인크. 정규 표현을 컴파일하기 위한 방법 및 장치
WO2012103146A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. Utilizing special purpose elements to implement a fsm
US9246928B2 (en) * 2011-05-02 2016-01-26 International Business Machines Corporation Compiling pattern contexts to scan lanes under instruction execution constraints
US9443156B2 (en) 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US8782624B2 (en) 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US8648621B2 (en) * 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9063532B2 (en) 2012-08-31 2015-06-23 Micron Technology, Inc. Instruction insertion in state machine engines
US9075428B2 (en) * 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US10430210B2 (en) 2014-12-30 2019-10-01 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
US10430472B2 (en) * 2015-02-26 2019-10-01 Cavium, Llc Apparatus and method for collecting responses to a plurality of parallel lookup queries from a flow of packets at a network switch
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
EP3483014B1 (en) * 2017-11-10 2021-05-19 Nxp B.V. Pattern detection for automotive access
US10782885B1 (en) * 2019-04-03 2020-09-22 Micron Technology, Inc. Memory including search logic

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1166706A (en) * 1981-06-23 1984-05-01 Ernst A. Munter Comparator circuit and method
US5331227A (en) 1992-05-15 1994-07-19 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback line and an exclusive external input line
US5300830A (en) 1992-05-15 1994-04-05 Micron Semiconductor, Inc. Programmable logic device macrocell with an exclusive feedback and exclusive external input lines for registered and combinatorial modes using a dedicated product term for control
JPH0749927A (ja) * 1993-08-09 1995-02-21 Nireco Corp パターン認識方法
US5881217A (en) 1996-11-27 1999-03-09 Hewlett-Packard Company Input comparison circuitry and method for a programmable state machine
US5925145A (en) * 1997-04-28 1999-07-20 Credence Systems Corporation Integrated circuit tester with cached vector memories
US6332152B1 (en) 1997-12-02 2001-12-18 Matsushita Electric Industrial Co., Ltd. Arithmetic unit and data processing unit
JP2971875B2 (ja) 1997-12-02 1999-11-08 松下電器産業株式会社 演算装置およびデータ処理装置
US6880087B1 (en) 1999-10-08 2005-04-12 Cisco Technology, Inc. Binary state machine system and method for REGEX processing of a data stream in an intrusion detection system
EP1145240A1 (en) * 1999-10-29 2001-10-17 Kabushiki Kaisha Toshiba Data write control system and method therefor
US6240003B1 (en) 2000-05-01 2001-05-29 Micron Technology, Inc. DRAM content addressable memory using part of the content as an address
JP2002055830A (ja) * 2000-05-29 2002-02-20 Seiko Epson Corp 割込信号生成装置及び割込信号の生成方法
US20070192863A1 (en) * 2005-07-01 2007-08-16 Harsh Kapoor Systems and methods for processing data flows
US8041541B2 (en) * 2001-05-24 2011-10-18 Test Advantage, Inc. Methods and apparatus for data analysis
US7225107B2 (en) * 2001-05-24 2007-05-29 Test Advantage, Inc. Methods and apparatus for data analysis
US6829608B2 (en) * 2001-07-30 2004-12-07 International Business Machines Corporation Systems and methods for discovering mutual dependence patterns
US7421515B2 (en) * 2002-01-17 2008-09-02 Hewlett-Packard Development Company, L.P. Method and system for communications network
US6959297B2 (en) * 2002-04-25 2005-10-25 Winnow Technology, Llc System and process for searching within a data stream using a pointer matrix and a trap matrix
US7451458B2 (en) * 2002-08-02 2008-11-11 Tuchow Jonathan A Software methods of an optical networking apparatus with multiple multi-protocol optical networking modules having packet filtering resources
US7146643B2 (en) 2002-10-29 2006-12-05 Lockheed Martin Corporation Intrusion detection accelerator
US7089352B2 (en) 2002-12-23 2006-08-08 Micron Technology, Inc. CAM modified to be used for statistic calculation in network switches and routers
US6944710B2 (en) 2002-12-30 2005-09-13 Micron Technology, Inc. Multiple category CAM
US6906938B2 (en) 2003-08-15 2005-06-14 Micron Technology, Inc. CAM memory architecture and a method of forming and operating a device according to a CAM memory architecture
US7860915B2 (en) * 2003-12-29 2010-12-28 Xilinx, Inc. Digital signal processing circuit having a pattern circuit for determining termination conditions
US20050289513A1 (en) * 2004-06-17 2005-12-29 International Business Machines Corporation Matrix pattern match techniques for uninstalling multiple dependent components
JP4154374B2 (ja) * 2004-08-25 2008-09-24 株式会社日立ハイテクノロジーズ パターンマッチング装置及びそれを用いた走査型電子顕微鏡
US7392229B2 (en) 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
JP2007047575A (ja) * 2005-08-11 2007-02-22 Canon Inc パターンマッチング方法およびその装置、および音声情報検索システム
FR2891075B1 (fr) 2005-09-21 2008-04-04 St Microelectronics Sa Circuit de memoire pour automate de reconnaissance de caracteres de type aho-corasick et procede de memorisation de donnees dans un tel circuit
US7512634B2 (en) 2006-06-05 2009-03-31 Tarari, Inc. Systems and methods for processing regular expressions
US8065249B1 (en) * 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) * 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US9021582B2 (en) * 2007-04-24 2015-04-28 Juniper Networks, Inc. Parallelized pattern matching using non-deterministic finite automata
US7995695B2 (en) * 2008-01-04 2011-08-09 Agere Systems Inc. Data alignment method for arbitrary input with programmable content deskewing info

Also Published As

Publication number Publication date
US20100185647A1 (en) 2010-07-22
CN102272715A (zh) 2011-12-07
TWI489300B (zh) 2015-06-21
JP5387866B2 (ja) 2014-01-15
EP2386081B1 (en) 2019-01-23
WO2010080445A2 (en) 2010-07-15
TW201032077A (en) 2010-09-01
EP2386081A2 (en) 2011-11-16
WO2010080445A3 (en) 2010-08-26
CN102272715B (zh) 2016-02-03
US8843523B2 (en) 2014-09-23
KR101320713B1 (ko) 2013-10-21
JP2012515378A (ja) 2012-07-05

Similar Documents

Publication Publication Date Title
KR101320713B1 (ko) 병렬 패턴 검색 엔진의 패턴 정합 결과를 전달하는 장치, 시스템 및 방법
KR101474598B1 (ko) 패턴 인식을 위한 장치, 방법 및 시스템
US10466966B2 (en) Systems and methods to enable identification of different data sets
KR101648235B1 (ko) 정합-데이터 보고 모듈을 갖는 패턴 인식 프로세서
KR101694560B1 (ko) 패턴 인식 프로세서의 전력 소모 관리 방법 및 시스템
KR102004290B1 (ko) 패턴 인식 프로세서에서 전력 소비를 줄이기 위한 방법들 및 장치들
WO2010053712A1 (en) Methods and systems to accomplish variable width data input

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 6