KR20110108936A - 발광장치 및 그 제조방법 - Google Patents

발광장치 및 그 제조방법 Download PDF

Info

Publication number
KR20110108936A
KR20110108936A KR1020100028434A KR20100028434A KR20110108936A KR 20110108936 A KR20110108936 A KR 20110108936A KR 1020100028434 A KR1020100028434 A KR 1020100028434A KR 20100028434 A KR20100028434 A KR 20100028434A KR 20110108936 A KR20110108936 A KR 20110108936A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting device
electrode
lead frame
device chip
Prior art date
Application number
KR1020100028434A
Other languages
English (en)
Inventor
박규형
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100028434A priority Critical patent/KR20110108936A/ko
Publication of KR20110108936A publication Critical patent/KR20110108936A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Abstract

실시 예에 따른 발광장치 제조방법은, 캐비티가 구비된 패키지 몸체가 준비되는 단계; 상기 캐비티에 발광소자 칩이 배치되는 단계; 상기 발광소자 칩에 배치된 제1 전극 및 제2 전극이 상기 패키지 몸체에 배치된 제1 리드 프레임 및 제2 리드 프레임에 각각 연결되는 단계; 상기 발광소자 칩, 상기 제1 전극, 상기 제2 전극에 절연막이 형성되는 단계; 를 포함한다.
실시 예에 따른 발광장치는, 캐비티가 구비된 패키지 몸체; 상기 캐비티에 배치된 발광소자 칩; 상기 발광소자 칩에 배치된 제1 전극 및 제2 전극; 상기 패키지 몸체에 배치된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1 전극과 상기 제1 리드 프레임을 연결하는 제1 와이어 및 상기 제2 전극과 상기 제2 리드 프레임을 연결하는 제2 와이어; 상기 발광소자 칩, 상기 제1 전극, 상기 제2 전극, 상기 제1 와이어, 상기 제2 와이어에 형성된 절연막; 을 포함한다.

Description

발광장치 및 그 제조방법 {Light emitting apparatus and manufacturing method of the same}
실시 예는 발광장치 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광소자이다. LED에서 방출되는 빛의 파장은 LED를 제조하는데 사용되는 반도체 재료에 따라서 변화된다. 이는 방출된 빛의 파장이 가전자대(valence band) 전자들과 전도대(conduction band) 전자들 사이의 에너지 차를 나타내는 반도체 재료의 밴드갭(band-gap)에 따르기 때문이다.
LED는 휘도가 향상되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용되고 있으며, 형광 물질을 이용하거나 다양한 색의 LED를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광장치도 구현이 가능하다.
이러한 LED는 발광소자 패키지 형태로 제공될 수 있으며, 발광소자 패키지 제조 과정에서 발광소자 칩(chip) 메사(mesa) 형성 후에 절연막 형성 공정이 수행된다. 이때 절연막은 예컨대 CVD 방식이나 PVD 방식에 의하여 형성될 수 있다.
그런데, CVD 방식이나 PVD 방식에 따라 성막된 절연막에는, 핀홀(pinholes)이나 크랙(cracks)이 발생되기 쉽다. 또한, 전극 구조나 디바이스 구조로부터 급격한 단차부가 존재하는 경우, 이러한 단차부를 절연막으로 확실하게 덮을 수 없는 경우가 발생 될 수 있다. 그리고, 절연막에 아주 작은 핀홀 또는 크랙이 발생되거나, 또한 단차 피복성이 나쁘면, 외부 분위기부터 수분이 침입 될 수 있게 된다. 이에 따라 전극이 열화 되고, 저 전류 불량 등이 발생 될 수 있는 문제점이 있다.
실시 예는 발광소자 칩에 양호한 절연막을 용이하게 형성하고 저 전류 불량이 발생 되는 것을 방지할 수 있는 발광장치 및 그 제조방법을 제공한다.
실시 예에 따른 발광장치 제조방법은, 캐비티가 구비된 패키지 몸체가 준비되는 단계; 상기 캐비티에 발광소자 칩이 배치되는 단계; 상기 발광소자 칩에 배치된 제1 전극 및 제2 전극이 상기 패키지 몸체에 배치된 제1 리드 프레임 및 제2 리드 프레임에 각각 연결되는 단계; 상기 발광소자 칩, 상기 제1 전극, 상기 제2 전극에 절연막이 형성되는 단계; 를 포함한다.
실시 예에 따른 발광장치는, 캐비티가 구비된 패키지 몸체; 상기 캐비티에 배치된 발광소자 칩; 상기 발광소자 칩에 배치된 제1 전극 및 제2 전극; 상기 패키지 몸체에 배치된 제1 리드 프레임 및 제2 리드 프레임; 상기 제1 전극과 상기 제1 리드 프레임을 연결하는 제1 와이어 및 상기 제2 전극과 상기 제2 리드 프레임을 연결하는 제2 와이어; 상기 발광소자 칩, 상기 제1 전극, 상기 제2 전극, 상기 제1 와이어, 상기 제2 와이어에 형성된 절연막; 을 포함한다.
실시 예에 따른 발광장치 및 그 제조방법에 의하면, 발광소자 칩에 양호한 절연막을 용이하게 형성하고 저 전류 불량이 발생되는 것을 방지할 수 있는 장점이 있다.
도 1은 본 발명의 실시 예에 따른 발광장치 제조방법을 나타낸 순서도이다.
도 2는 본 발명의 실시 예에 따른 발광장치를 설명하는 단면도이다.
도 3은 도 2에 도시된 발광장치의 발광소자 칩 영역을 확대하여 나타낸 단면도이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하 첨부된 도면을 참조하여 실시 예를 설명한다.
도 1은 본 발명의 실시 예에 따른 발광장치 제조방법을 나타낸 순서도이고, 도 2는 본 발명의 실시 예에 따른 발광장치를 설명하는 단면도이다.
도 1 및 도 2를 참조하여 실시 예에 따른 발광장치 제조방법을 설명하면, 먼저 캐비티(215)가 구비된 패키지 몸체(210)가 준비되고(S101), 상기 캐비티(215)에 발광소자 칩(220)이 배치될 수 있다(S103).
상기 패키지 몸체(210)는 수지 재질, 세라믹 재질 또는 실리콘 재질의 기판으로 구현될 수 있다. 예컨대, 상기 패키지 몸체(210)는 PPA (poly parabanic acid) 수지로 구현될 수 있다. 상기 패키지 몸체(210)는 상기 캐비티(215)를 포함하며, 상기 캐비티(115)에는 상기 발광소자 칩(220)이 배치될 수 있다. 상기 패키지 몸체(210)는 상기 캐비티(215)를 포함하는 상부와 상부를 지지하는 하부가 일체로 사출 성형되거나 또는 별도로 형성되어 적층 구조로 구현될 수 있다.
상기 발광소자 칩(220)에 배치된 제1 전극 및 제2 전극이 상기 패키지 몸체(210)에 배치된 제1 리드 프레임(251) 및 제2 리드 프레임(252)에 각각 연결될 수 있다(S105).
상기 패키지 몸체(210)의 내부에는 제1 리드 프레임(251)과 제2 리드 프레임(252)이 배치될 수 있다. 상기 패키지 몸체(210) 상부의 내측에는 소정 깊이의 상기 캐비티(215)가 형성될 수 있다. 상기 캐비티(215)는 표면 형상이 다각형 또는 원형 형상으로 구현될 수 있으며, 그 형상은 다양하게 변형될 수 있다.
상기 캐비티(215)의 바닥면에는 상기 제1 리드 프레임(251)과 상기 제2 리드 프레임(252)의 일부가 노출된 형태로 배치될 수 있다. 상기 발광소자 칩(220)은 상기 제1 리드 프레임(251) 및 상기 제2 리드 프레임(252)에 전기적으로 연결될 수 있다.
예로서, 상기 발광소자 칩(220)은 제1 와이어(261)에 의하여 상기 제1 리드 프레임(251)에 연결될 수 있다. 상기 발광소자 칩(220)은 제2 와이어(262)에 의하여 상기 제2 리드 프레임(252)에 연결될 수 있다. 또한 상기 발광소자 칩(220)은 다이 본딩, 플립 본딩에 의하여 상기 제1 리드 프레임(251) 또는 상기 제2 리드 프레임(252)에 전기적으로 연결될 수 있다. 상기 제1 리드 프레임(251)과 상기 제2 리드 프레임(252)은 상기 패키지 몸체(210)의 측면에 전극 형태로 노출되거나, 상기 패키지 몸체(210)의 측면을 따라 배면 일부까지 연장되어 배치될 수 있다.
상기 발광소자 칩(220)은 상기 캐비티(215)에 적어도 하나가 배치될 수 있다. 예로서 상기 발광소자 칩(220)은 화합물 반도체로 구현될 수 있다. 상기 발광소자 칩(220)은 발광 다이오드로 구현될 수 있다. 상기 발광소자 칩(220)은 청색 LED 칩, 적색 LED 칩, 녹색 LED 칩 등과 같은 가시광선 영역의 LED 칩 또는 UV LED 칩 등으로 구현될 수 있다.
다음으로, 도 1 및 도 3을 참조하여 설명하면, 상기 발광소자 칩(220), 상기 제1 전극(271), 상기 제2 전극(272)에 절연막(240)이 형성된다(S107). 이때, 상기 캐비티(215), 상기 제1 리드 프레임(251), 상기 제2 리드 프레임(252)에도 상기 절연막(240)이 형성될 수 있다. 도 3은 도 2에 도시된 발광장치의 발광소자 칩(220) 영역을 확대하여 나타낸 단면도이다.
도 3에 도시된 바와 같이, 상기 절연막(240)은 상기 발광소자 칩(220), 상기 제1 전극(271), 상기 제2 전극(272) 위에 형성될 수 있다. 상기 절연막(240)은 상기 캐비티(215) 표면에 형성될 수 있다. 또한 상기 절연막(240)은 상기 노출된 제1 리드 프레임(251), 제2 리드 프레임(252) 위에 형성될 수 있다. 상기 절연막(240)은 상기 제1 와이어(261)와 상기 제2 와이어(262) 둘레에 형성될 수 있다. 즉, 실시 예에 의하면, 상기 절연막(240)은 노출된 모든 영역에 형성될 수 있다.
도 3에 도시된 바와 같이, 상기 발광소자 칩(220)은 제1 반도체층(221), 활성층(222), 제2 반도체층(223)을 포함할 수 있다. 상기 제1 반도체층(221)과 상기 제2 반도체층(223)은 서로 다른 극성의 도펀트가 포함되도록 구현될 수 있다. 상기 제1 반도체층(221)에 n형 도펀트가 제공되는 경우, 상기 제2 반도체층(223)에는 p형 도펀트가 제공될 수 있다. 또한 상기 제1 반도체층(221)에 p형 도펀트가 제공되는 경우, 상기 제2 반도체층(223)에는 n형 도펀트가 제공될 수 있다. 상기 제2 반도체층(223) 하부에 버퍼층, 기판 등이 배치될 수 있다. 상기 발광소자 칩(220)의 구조는 실시 예에 따라 다양하게 변형될 수 있다.
상기 제1 반도체층(221) 위에는 상기 제1 전극(271)이 배치될 수 있으며, 상기 제2 반도체층(223) 위에는 상기 제2 전극(272)이 배치될 수 있다. 상기 제1 전극(271)은 상기 제1 반도체층(221) 표면 전체에 형성될 수도 있으며, 일부 영역에만 형성될 수도 있다. 상기 제2 전극(272)은 상기 제2 반도체층(223) 표면 전체에 형성될 수도 있으며, 일부 영역에만 형성될 수도 있다.
상기 절연막(240)은 예컨대 SOG(Spin On Glass)로 형성될 수 있다. 이때 예로서 상기 절연막(240)은 액상 SOG(Spin On Glass)가 스프레이 방식으로 제공되고, 건조 과정을 거쳐 형성될 수 있다. 상기 건조 과정은 100℃~200℃에서 30분~90분 정도의 열처리 과정을 통하여 수행될 수 있다. 예컨대 상기 건조 과정은 150℃에서 60분 수행될 수 있다.
이와 같이 실시 예에 의하면 상기 절연막(240)이 형성됨에 있어, 액상 SOG와 같은 재질이 스프레이 방식으로 제공되도록 구현될 수 있다. 이에 따라 노출된 모든 영역에 절연막(240)이 용이하게 형성될 수 있게 된다. 또한 노출된 모든 영역에 얇은 보호막이 균일하게 형성될 수 있게 된다.
액상 SOG란, 규산화합물(주로, 실라놀이나, 폴리실라잔(Si, O, (N, H), 알킬기, 알콕시기 등으로 구성되는 화합물)을 유기용제(예를 들면, 알코올이나 초산 부틸)에 용해시킨 용액을 의미한다. 실시 예에 의하면, 스프레이 방식으로 도포된 액상 SOG에 대한 건조 과정을 통하여 노출된 영역에 SOG 막을 용이하고 균일하게 형성할 수 있게 된다.
한편, 상기 S103에서, 상기 캐비티(215)에 상기 발광소자 칩(220)이 배치됨에 있어, 상기 제1 전극(271)이 배치된 상기 발광소자 칩(220)의 상기 제1 반도체층(221) 표면과 상기 제2 전극(272)이 배치된 상기 발광소자 칩(220)의 상기 제2 반도체층(223) 표면이 보호막 없이 노출된 상태로 상기 캐비티(215)에 배치될 수 있다. 이후, 상기 S107에서 액상 SOG가 스프레이 방식으로 제공됨으로써, 상기 발광소자 칩(220)에 절연막(240)이 균일하게 형성될 수 있게 된다.
이와 같이 실시 예에 따른 발광장치 제조방법에 의하면, 기존에 칩 제조공정에서 메사(mesa) 공정을 수행하고 절연막을 형성하는 방식에 비하여, 패키지 공정에서 간단하고 용이하게 절연막(240)을 형성할 수 있게 된다. 또한 패키지 공정에서 스프레이 방식을 이용함으로써, 노출된 모든 영역에 절연막(240)을 균일하게 형성할 수 있게 된다.
실시 예에 의하면, 절연막(240)에 핀홀 또는 크랙이 발생되는 것을 방지할 수 있게 된다. 또한 단차가 있는 경우에도, 스프레이 방식의 도포를 통하여 양질의 피복성을 제공할 수 있게 된다. 이에 따라, 외부 분위기로부터 수분이 발광소자 칩(220) 내부로 침투되는 것을 방지할 수 있게 되며, 발광소자 칩(220)의 특성이 나빠지는 것을 방지할 수 있게 된다. 실시 예에 의하면 상기 발광소자 칩(220)에서 예컨대 저 전류 불량 등이 발생 되는 것을 방지할 수 있게 된다.
한편 실시 예에 의하면, 도 2에 나타낸 바와 같이, 상기 절연막(240)이 형성된 상기 발광소자 칩(220) 위에 형광체가 포함된 수지층(230)이 배치될 수 있다.
상기 캐비티(215)에는 형광체를 포함하는 수지층(230)이 배치될 수 있다. 상기 수지층(230)은 실리콘 또는 에폭시 재료를 포함할 수 있으며, 투명하게 구현될 수 있다. 상기 수지층(230)에 포함된 형광체는 레드 형광체, 그린 형광체, 블루 형광체, 옐로우 형광체 등에서 선택될 수 있다.
여기서, 예컨대 발광장치에서 방출하려는 빛이 백색인 경우, 상기 발광소자 칩(220)이 청색 LED 칩이면 황색 광을 방출하는 형광체가 선택될 수 있다. 상기 발광소자 칩(220)의 종류와 상기 수지층(230)에 포함된 형광체의 종류는 방출하려는 빛의 파장 대역에 따라 다양하게 변경될 수 있다.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
210... 패키지 몸체 215... 캐비티
220... 발광소자 칩 221... 제1 반도체층
222... 활성층 223... 제2 반도체층
230... 수지층 251... 제1 리드 프레임
252... 제2 리드 프레임 261... 제1 와이어
262... 제2 와이어 271... 제1 전극
272... 제2 전극

Claims (15)

  1. 캐비티가 구비된 패키지 몸체가 준비되는 단계;
    상기 캐비티에 발광소자 칩이 배치되는 단계;
    상기 발광소자 칩에 배치된 제1 전극 및 제2 전극이 상기 패키지 몸체에 배치된 제1 리드 프레임 및 제2 리드 프레임에 각각 연결되는 단계;
    상기 발광소자 칩, 상기 제1 전극, 상기 제2 전극에 절연막이 형성되는 단계;
    를 포함하는 발광장치 제조방법.
  2. 제1항에 있어서, 상기 캐비티에 상기 발광소자 칩이 배치되는 단계는, 상기 제1 전극이 배치된 상기 발광소자 칩의 제1 반도체층 표면과 상기 제2 전극이 배치된 상기 발광소자 칩의 제2 반도체층 표면이 보호막 없이 노출된 상태로 상기 캐비티에 배치되는 발광장치 제조방법.
  3. 제1항에 있어서, 상기 발광소자 칩에 배치된 상기 제1 전극은 제1 와이어에 의하여 상기 제1 리드 프레임에 연결되고, 상기 발광소자 칩에 배치된 상기 제2 전극은 제2 와이어에 의하여 상기 제2 리드 프레임에 연결되는 발광장치 제조방법.
  4. 제3항에 있어서, 상기 절연막이 형성되는 단계에 있어, 상기 제1 와이어 및 상기 제2 와이어에 상기 절연막이 형성되는 발광장치 제조방법.
  5. 제1항에 있어서, 상기 발광소자 칩에 배치된 상기 제1 전극 및 상기 제2 전극이 상기 패키지 몸체에 배치된 상기 제1 리드 프레임 및 상기 제2 리드 프레임에 각각 연결되는 단계에 있어, 상기 제1 전극과 상기 제2 전극 중에서 적어도 하나는 플립칩 본딩 방식에 의하여 연결되는 발광장치 제조방법.
  6. 제1항에 있어서, 상기 절연막은 SOG(Spin On Glass)로 형성되는 발광장치 제조방법.
  7. 제1항에 있어서, 상기 절연막은 액상 SOG(Spin On Glass)가 스프레이 방식으로 제공되는 과정과 건조되는 과정에 의하여 형성되는 발광장치 제조방법.
  8. 제7항에 있어서, 상기 건조되는 과정은 100℃~200℃에서 30분 내지 90분 동안 수행되는 발광장치 제조방법.
  9. 제1항에 있어서, 상기 절연막이 형성된 상기 발광소자 칩 위에 형광체가 포함된 수지층이 형성되는 단계를 포함하는 발광장치 제조방법.
  10. 제1항에 있어서, 상기 발광소자 칩, 제1 전극, 제2 전극에 절연막이 형성되는 단계에서, 상기 캐비티, 상기 제1 리드 프레임, 상기 제2 리드 프레임에도 절연막이 형성되는 발광장치 제조방법.
  11. 캐비티가 구비된 패키지 몸체;
    상기 캐비티에 배치된 발광소자 칩;
    상기 발광소자 칩에 배치된 제1 전극 및 제2 전극;
    상기 패키지 몸체에 배치된 제1 리드 프레임 및 제2 리드 프레임;
    상기 제1 전극과 상기 제1 리드 프레임을 연결하는 제1 와이어 및 상기 제2 전극과 상기 제2 리드 프레임을 연결하는 제2 와이어;
    상기 발광소자 칩, 상기 제1 전극, 상기 제2 전극, 상기 제1 와이어, 상기 제2 와이어에 형성된 절연막;
    을 포함하는 발광장치.
  12. 제11항에 있어서, 상기 제1 전극이 배치된 상기 발광소자 칩의 제1 반도체층 표면과 상기 제2 전극이 배치된 상기 발광소자 칩의 제2 반도체층 표면에 상기 절연막이 배치된 발광장치.
  13. 제11항에 있어서, 상기 절연막은 SOG(Spin On Glass)막인 발광장치.
  14. 제11항에 있어서, 상기 발광소자 칩 위에 배치되고 형광체가 포함된 수지층을 포함하는 발광장치.
  15. 제11항에 있어서, 상기 캐비티, 상기 제1 리드 프레임, 상기 제2 리드 프레임에 상기 절연막이 형성된 발광장치.
KR1020100028434A 2010-03-30 2010-03-30 발광장치 및 그 제조방법 KR20110108936A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100028434A KR20110108936A (ko) 2010-03-30 2010-03-30 발광장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100028434A KR20110108936A (ko) 2010-03-30 2010-03-30 발광장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110108936A true KR20110108936A (ko) 2011-10-06

Family

ID=45026330

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100028434A KR20110108936A (ko) 2010-03-30 2010-03-30 발광장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110108936A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310107B1 (ko) * 2011-12-22 2013-09-23 한국세라믹기술원 Ｕｖｌｅｄ 소자용 봉지재, 그를 이용한 ｕｖｌｅｄ 소자 및 그의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101310107B1 (ko) * 2011-12-22 2013-09-23 한국세라믹기술원 Ｕｖｌｅｄ 소자용 봉지재, 그를 이용한 ｕｖｌｅｄ 소자 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
US9153749B2 (en) Light emitting device package and lighting device with the same
KR100986571B1 (ko) 발광소자 패키지 및 그 제조방법
US9012941B2 (en) Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
US20070269915A1 (en) LED devices incorporating moisture-resistant seals and having ceramic substrates
US20120268916A1 (en) Light emitting device package and method of manufacturing the same
KR20100058779A (ko) 발광 다이오드 패키지 및 이의 제조방법
KR20070033801A (ko) 발광 다이오드 패키지 및 그 제조 방법
US8138509B2 (en) Light emitting device having luminescent layer with opening to exposed bond pad on light emitting die for wire bonding pad to substrate
US20130228810A1 (en) Solid state lighting luminaire and a fabrication method thereof
KR100986336B1 (ko) 발광소자, 발광소자 제조방법 및 발광소자 패키지
KR101186648B1 (ko) Ｌｅｄ 패키지 및 그의 제조 방법
TWI546988B (zh) 製造發光二極體之方法
KR101291092B1 (ko) 반도체 소자 구조물을 제조하는 방법
US8461609B2 (en) Light emitting device package
US20130285096A1 (en) Light emitting diode package and method for manufacturing the same
TWI511267B (zh) 發光二極體封裝結構及其製造方法
KR101114794B1 (ko) 발광소자 패키지 및 그 제조방법
KR20120028492A (ko) 발광 다이오드 패키지 및 그 제조 방법
TWI425613B (zh) Led燈條結構及其製造方法
KR20110108936A (ko) 발광장치 및 그 제조방법
KR101034054B1 (ko) 발광소자 패키지 및 그 제조방법
KR20100002662A (ko) 발광장치 및 발광장치 제조방법
KR101543724B1 (ko) 반도체 발광소자 및 이를 제조하는 방법
KR101300463B1 (ko) 반도체 소자 구조물을 제조하는 방법
KR20130012704A (ko) 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application