KR20110107844A - 시간 기반 로빙 아키텍처에서의 복수의 포트들의 성공적인 인증을 검출하는 방법 및 시스템 - Google Patents

시간 기반 로빙 아키텍처에서의 복수의 포트들의 성공적인 인증을 검출하는 방법 및 시스템 Download PDF

Info

Publication number
KR20110107844A
KR20110107844A KR1020117018598A KR20117018598A KR20110107844A KR 20110107844 A KR20110107844 A KR 20110107844A KR 1020117018598 A KR1020117018598 A KR 1020117018598A KR 20117018598 A KR20117018598 A KR 20117018598A KR 20110107844 A KR20110107844 A KR 20110107844A
Authority
KR
South Korea
Prior art keywords
hdcp
receiving device
time
architecture
port
Prior art date
Application number
KR1020117018598A
Other languages
English (en)
Other versions
KR101483537B1 (ko
Inventor
명 환 김
훈 최
Original Assignee
실리콘 이미지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 이미지, 인크. filed Critical 실리콘 이미지, 인크.
Publication of KR20110107844A publication Critical patent/KR20110107844A/ko
Application granted granted Critical
Publication of KR101483537B1 publication Critical patent/KR101483537B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/16—Analogue secrecy systems; Analogue subscription systems
    • H04N7/162—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing
    • H04N7/163—Authorising the user terminal, e.g. by paying; Registering the use of a subscription channel, e.g. billing by receiver means only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4367—Establishing a secure communication between the client and a peripheral device or smart card

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

본 발명의 일 실시예에 있어서, 방법은 HDCP 수신 디바이스의 제1 포트에서 HDCP 송신 디바이스를 인증하는 단계를 포함한다. HDCP 수신 디바이스의 포트는 제1 시간에 HDCP 수신 디바이스의 HDCP 아키텍처의 파이프에 연결된다. 동기화 신호가 제2 시간에 HDCP 수신 디바이스의 포트에서 HDCP 송신 디바이스로부터 수신된다. HDCP 송신 디바이스와 HDCP 수신 디바이스 간의 동기화 손실은 제1 시간과 제2 시간 간의 타임 스팬이 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드보다 더 크지 않을 때에 검출된다. 재인증은 동기화 손실의 검출에 응답하여 HDCP 송신 디바이스와 HDCP 수신 디바이스 간에 시작된다.

Description

시간 기반 로빙 아키텍처에서의 복수의 포트들의 성공적인 인증을 검출하는 방법 및 시스템{METHOD AND SYSTEM FOR DETECTING SUCCESSFUL AUTHENTICATION OF MULTIPLE PORTS IN A TIME-BASED ROVING ARCHITECTURE}
본 발명의 실시예들은 고대역폭 디지털 콘텐츠 보호(High-bandwidth Digital Content Protection(HDCP))에 관한 것이며, 특히 시간 기반 로빙 아키텍처(time-based roving architecture)를 구현하는 HDCP 디바이스의 복수의 포트들을 인증하는 것에 관한 것이다.
통상적인 HDCP 아키텍처에서, 수신 디바이스의 하나의 보호된 포트는 전용의(dedicated) 파이프와 HDCP 엔진을 필요로 한다. 따라서, n 개의 포트들을 가지는 수신 디바이스는 n 개의 파이프들과 n 개의 HDCP 엔진들을 필요로 한다. 통상적인 HDCP 아키텍처에 대한 개선에 의하여 복수의 포트들이 단지 두 개의 파이프, 즉 메인 파이프(main pipe)와 시간 기반 로빙 파이프(time-based roving pipe)에 의하여 지원되도록 할 수 있다.
개선된 아키텍처의 한 가지 문제점은, 제1 CTL3 (암호화 동기화 신호)가 들어올 때 포트에 대한 파이프가 선택되지 않으면 포트는 송신 디바이스로부터의 제1 CTL3 신호를 손실할 수 있다는 것이다. 일부 디바이스들은 Ri 비교(Ri comparison) 방법을 사용하여 이러한 상황을 검출할 수 있다. 그러나, 시장에 출시된 많은 송신 디바이스들은 Ri 불일치들(Ri mismatches)을 검출하고 문제를 해결하기 위한 재인증을 수행할 수가 없다. 이러한 경우, 사용자는 디스플레이 디바이스 상에서 원하는 시청 데이터보다는 스노우 노이즈(snow noise)를 보게 될 것이다. 만일 입력 스트림이 HDMI 스트림이면, 이러한 이슈는 ECC 에러를 사용하여 해결될 수 있다. 그러나, DVI 스트림에 대하여는, 오디오 패킷이 없기 때문에, Ri 불일치가 있더라도 ECC 에러는 없게 된다; 따라서, 스노우 노이즈가 무기한 계속될 수 있다.
따라서 시간 기반 로빙 아키텍처에서의 포트가 송신 디바이스로부터의 CTL3 신호를 손실하였을 때 수신 디바이스에서 상황을 검출할 수 있게 되는 것이 바람직하다.
본 발명의 실시예들은 고대역폭 디지털 콘텐츠 보호(HDCP)에 관한 것이며, 특히 시간 기반 로빙 아키텍처를 구현하는 HDCP 디바이스의 복수의 포트들을 인증하는 것에 관한 것이다.
일 실시예에 있어서, 방법은 HDCP 수신 디바이스의 제1 포트에서 HDCP 송신 디바이스를 인증하는 단계를 포함한다. HDCP 수신 디바이스의 포트는 제1 시간에 HDCP 수신 디바이스의 HDCP 아키텍처의 파이프에 연결된다. 동기화 신호(synchronization signal)가 제2 시간에 HDCP 수신 디바이스의 포트에서 HDCP 송신 디바이스로부터 수신된다. HDCP 송신 디바이스와 HDCP 수신 디바이스 간의 동기화 손실(loss of synchronization)은 제1 시간과 제2 시간 간의 타임 스팬(time-span)이 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드(period of time)보다 더 크지 않을 때에 검출된다(detected). 재인증(re-authentication)은 동기화 손실의 검출에 응답하여 HDCP 송신 디바이스와 HDCP 수신 디바이스 간에 시작된다.
일 실시예에 있어서, 장치는 HDCP 송신 디바이스를 인증하는 포트를 포함하는 HDCP 수신 디바이스를 포함한다. HDCP 수신 디바이스의 HDCP 아키텍처는 제1 시간에 HDCP 수신 디바이스의 포트를 HDCP 아키텍처의 파이프에 연결한다. 제1 포트는 제2 시간에 HDCP 송신 디바이스로부터 동기화 신호를 수신한다. 동기화 검출기는 제1 시간과 제2 시간 간의 타임 스팬이 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드보다 더 크지 않을 때에 HDCP 송신 디바이스와 HDCP 수신 디바이스 간의 동기화 손실을 검출한다. 동기화 검출기는 동기화 손실의 검출에 응답하여 HDCP 송신 디바이스와 HDCP 수신 디바이스 간의 재인증을 시작한다.
일 실시예에 있어서, 시스템은 HDCP 수신 디바이스의 포트에 결합된 HDCP 송신 디바이스를 포함한다. HDCP 송신 디바이스는 HDCP 수신 디바이스로 데이터 스트림 및 동기화 신호들을 송신한다. HDCP 수신 디바이스는 HDCP 송신 디바이스를 인증하는 포트를 포함한다. HDCP 수신 디바이스는 HDCP 아키텍처를 포함한다. HDCP 수신 디바이스의 HDCP 아키텍처는 제1 시간에 HDCP 수신 디바이스의 제1 포트를 HDCP 아키텍처의 파이프에 연결한다. 포트는 제2 시간에 HDCP 송신 디바이스로부터 동기화 신호를 수신한다. 동기화 검출기는 제1 시간과 제2 시간 간의 타임 스팬이 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드보다 더 크지 않을 때에 HDCP 송신 디바이스와 HDCP 수신 디바이스 간의 동기화 손실을 검출한다. 동기화 검출기는 동기화 손실의 검출에 응답하여 HDCP 송신 디바이스와 HDCP 수신 디바이스 간의 재인증을 시작한다.
본 발명의 실시예들은 이하의 상세한 설명과 이에 수반된 본 발명의 다양한 실시예들의 도면들로부터 더 충분히 이해될 수 있다. 그러나, 도면들은 한정적인(limiting) 것으로 받아들여져서는 안 되며, 단지 설명과 이해를 위한 것이다.
도 1은 HDCP 수신 디바이스의 복수의 포트들을 관리하는 시간 기반 로빙 아키텍처의 일 실시예를 도시한다.
도 2는 본 발명의 일 실시예의 시스템도이다.
도 3a 및 3b는 본 발명의 실시예들을 나타내는 이벤트 시퀀스도들이다.
도 4는 본 발명의 일 실시예를 나타내는 흐름도이다.
도 5는 본 발명의 일 실시예를 채용한 네트워크 컴퓨터 디바이스의 구성 요소들을 나타낸다.
본 명세서에서 사용되는 바와 같이, "Tx"는 일반적으로 HDCP 송신 디바이스와 같은 송신 디바이스를 가리키기 위해 사용될 것이며, "Rx"는 일반적으로 HDCP 수신 디바이스와 같은 수신 디바이스를 가리키기 위해 사용될 것이다.
시간 기반 로빙 HDCP 아키텍처는 두 개의 파이프들, 즉 메인 파이프와 로빙 파이프를 사용한다. 메인 파이프는 콘텐츠를 보기 위해 사용자에 의해 선택된 포트에 전적으로 사용된다. 로빙 파이프는 다른 포트들(백그라운드 포트들)로 시간 기반 방식으로 하나씩 이동하며, 그 포트들을 인증하고 대응하는 Tx들에 동기화시킨다. 이러한 구현은, 예를 들어, 두 개의 파이프들로 네 개의 포트들이 지원될 수 있도록 한다.
시간 기반 로빙 HDCP 아키텍처에서의 메인 파이프는 사용자가 (영화와 같은) 콘텐츠를 보기 위하여 선택한 포트에 전적으로 사용된다. 일반적으로 파이프는 입력 비트 스트림으로부터 AV 데이터를 복구하기 위하여 아날로그 PLL, SerDes (시리얼라이저 및 디시리얼라이저) 및 다른 로직들로 구성된다.
로빙 파이프는 메인 파이프에 연결되지 않은 포트들 사이를 순차적으로 이동하는 파이프이다. 로빙 파이프의 구성 요소들은 메인 파이프와 같다.
HDCP 엔진은 미디어 콘텐츠들을 암호화하거나 복호하는 로직 블록이다. Tx는 암호화 엔진을 가지는데, Rx는 복호 엔진을 가진다. HDCP 엔진은 Tx와 Rx 간의 안전한 링크를 형성하기 위한 인증을 관리하며, 또한 안전한 링크 상에서 Tx와 Rx간의 동기화를 유지한다. 동기화를 체크하기 위하여, Tx는 매 128 프레임들마다 Ri 값으로 Rx를 체크한다. Ri 값은 매 프레임마다 갱신되는 Tx와 Rx 간의 공유된 키의 나머지 값(residue value)이다.
CTL3 신호는 현재 프레임이 암호화된 프레임인지의 여부를 나타내는 인디케이터이다. Tx는, Rx로 하여금 그것이 암호화된 프레임이라는 것을 알게 하기 위하여, 암호화한 각 프레임에 대하여 CTL3를 송신한다. HDCP 사양에서는 이를 수행하기 위한 다른 방법들이 있으며, CTL3는 단지 설명의 편의를 위해 제시된 가능한 시그널링의 예일 뿐이다. 본 출원의 목적을 위하여, CTL3는 모든 암호화 동기화 신호를 의미하며, CTL3 신호를 포함하지만 이에 한정되는 것은 아닌 것으로 해석되어야 한다.
HDCP 신호는 다음과 같은 것들을 포함한다: VS (수직 동기) 및 CTL3 (암호화 인디케이터)는 동기화를 위하여 입력 AV 스트림 내에 있으며, 반면 인증과 Ri 체킹은 I2C(DDC) 버스를 통하여 수행된다.
본 명세서에서 사용되는 바와 같이, "네트워크" 또는 "통신 네트워크"는, SATA, 프레임 정보 구조(Frame Information Structure(FIS)) 등과 같은 많은 수의 기술들을 사용하여 디바이스들 간에 (음악, 오디오/비디오, 게임, 사진들 및 다른 것들을 포함하는) 디지털 미디어 콘텐츠를 전달하기 위한 상호 연결 네트워크(interconnection network)를 의미한다. 엔터테인먼트 네트워크는 세대 내 네트워크, 사업장에서의 네트워크, 또는 디바이스들 및/또는 구성 요소들의 다른 어떠한 네트워크와 같은 개인 엔터테인먼트 네트워크를 포함할 수 있다. 네트워크는 근거리 통신망(Local Area Network(LAN)), 원거리 통신망(Wide Area Network(WAN)), 대도시 통신망(Metropolitan Area Network(MAN)), 인트라넷, 인터넷 등을 포함한다. 네트워크에서, 어떠한 네트워크 디바이스들은 디지털 텔레비전 튜너, 케이블 셋탑 박스, 핸드헬드 디바이스(예를 들어, PDA(personal device assistant)), 비디오 저장 서버, 및 다른 소스 디바이스와 같은, 미디어 콘텐츠의 소스일 수 있다. 다른 디바이스들은, 디지털 텔레비전, 홈 시어터 시스템, 오디오 시스템, 게임 시스템, 및 다른 디바이스들과 같이, 미디어 콘텐츠를 디스플레이하거나 사용할 수 있다. 또한, 어떠한 디바이스들은, 비디오 및 오디오 저장 서버들과 같이, 미디어 콘텐츠를 저장하거나 전달하도록 의도될 수 있다. 어떠한 디바이스들은, 케이블 셋탑 박스가 송신기(TV로 정보를 송신함)뿐만 아니라 수신기(케이블 헤드 엔드로부터 정보를 수신함)로서 동작하거나 역으로 동작할 수 있는 것처럼, 복수의 미디어 기능들을 수행할 수 있다. 일부 실시예들에서, 네트워크 디바이스들은 단일의 근거리 통신망 상에 같이 위치할 수 있다. 다른 실시예들에서, 네트워크 디바이스들은, 근거리 통신망들 간에 스루 터널링(through tunneling)하는 것과 같이, 복수의 네트워크 세그먼트들에 범위가 미칠 수 있다. 네트워크는 또한 일 실시예에 따라서 복수의 데이터 인코딩 및 암호화 프로세스들을 포함하고 고유 서명 검증(unique signature verification) 및 고유 ID 비교와 같은 검증 프로세스들을 식별할 수 있다.
도 1은 HDCP 수신 디바이스의 복수의 포트들을 관리하는 시간 기반 로빙 아키텍처의 일 실시예를 도시한다. 이 실시예에서, HDCP 데이터는 HDCP 수신 디바이스(100)의 복수의 포트들에서 수신된다. 비록 복수의 포트들이 있지만, 단지 하나의 메인 파이프(110)와 하나의 로빙 파이프(120)가 있다. 송신 디바이스들은 Tx 1 내지 Tx 4로 지정된다. 송신 디바이스들은 출력(160)을 생성하는 메인 파이프(110)에 연결된 제1 멀티플렉서에 연결되어 있다. 송신 디바이스들은 또한 출력(150)을 생성하는 로빙 파이프(120)에 연결된 제2 멀티플렉서에 연결되어 있다. 각각의 포트에 대하여 HDCP 엔진(130)이 있다. 각 엔진은 송신 디바이스와 출력들(150 및 160)에 연결되어 있다. HDCP 엔진들(130)로부터의 출력은 멀티플렉서에 연결되고 출력(170)을 생성한다. XOR 연산자(180)는 입력들(160 및 170)에 연결되어 있다.
도 2는 본 발명의 일 실시예의 시스템도이다. 시스템(200)은 송신 디바이스(220) 및 수신 디바이스(205)를 포함한다. 이 실시예에서 Tx(220)와 Rx(205)는 양쪽 모두 HDCP 디바이스들이다. Rx(205)는 그 실시예가 도 1에서 이미 설명된 시간 기반 로빙 아키텍처를 포함한다. 부가적으로, 로빙 아키텍처(210)는 동기화 검출기(synchronization detector, 215)를 포함한다. 동기화 검출기(215)는 로빙 아키텍처(210)를 모니터링하여, Rx(205)가 Tx(220)으로부터의 동기화 신호를 손실하였거나 손실할 뻔 하였는지를 검출한다. 만일 그러한 상황이 검출되면, 동기화 검출기(215)는 Tx(220)과 Rx(205) 간의 재인증(re-authentication)을 시작할 수 있다.
도 3a는 본 발명의 일 실시예의 타임 시퀀스도(time sequence diagram)이다. R0와 R0'은 Tx와 Rx 간에 일어나는 디바이스 인증 단계를 나타낸다. 330에서 시간 기반 로빙 파이프 아키텍처의 메인 파이프 또는 로빙 파이프에 의하여 포트가 선택된다. 340에서 Tx는 350에서 Rx에 의하여 수신되는 제1 CTL3 신호를 송신한다. 타임 피리어드(320)는 파이프 선택(330)과 CTL3 신호(350)의 수신 간의 타임 스팬(span of time)이다. 데이터 주파수 피리어드(310)는 Tx에 의해 송신되거나 Rx에 의해 수신되는 계속되는 CTL3 신호들 간의 타임 피리어드이다. 만일 타임 피리어드(320)가 데이터 주파수 피리어드(310)보다 더 크다면, CTL3 신호(350)는 Tx에 의해 송신되는 첫번째 신호임이 확실하다; 따라서, Tx와 Rx는 동기화되고 동기화 문제는 검출되지 않는다. 그러나, 타임 피리어드(320)가 데이터 주파수 피리어드(310)보다 더 크지 않다면, 350에서 수신된 CTL3 신호가 Tx에 의해 송신된 첫번째 신호라는 점이 분명하지 않다; 따라서, Tx와 Rx는 동기화가 이루어지지 않았을 수 있다(out of sync). 이러한 경우, 본 발명의 실시예들은 이러한 상황을 검출할 것이며, Tx와 Rx가 동기화되어 있는 것을 확실하게 하기 위하여 Tx와의 재인증을 시작할 수 있다.
도 3b는 본 발명의 일 실시예의 타임 시퀀스도이다. R0와 R0'은 Tx와 Rx 간에 일어나는 디바이스 인증 단계를 나타낸다. 330에서 시간 기반 로빙 파이프 아키텍처의 메인 파이프 또는 로빙 파이프에 의하여 포트가 선택된다. 타임 피리어드(320)는 파이프 선택(330)과 CTL3 신호(360)의 수신 간의 타임 스팬이다. 데이터 주파수 피리어드(310)는 Tx에 의해 송신되거나 Rx에 의해 수신되는 계속되는 CTL3 신호들 간의 타임 피리어드이다. 340에서 Tx는 제1 CTL3 신호를 송신한다. 그러나, 이 실시예에서, Rx는 350에서 파이프와 연결되어 있지 않으며 제1 CTL3 신호는 손실된다. 360에서 Rx에 의하여 수신되는 다음의 CTL3 신호가 제1 CTL3 신호인 것처럼 보일 것이기 때문에, 그렇지 않다면 Tx와 Rx는 동기화가 이루어지지 않아서 스노우 노이즈가 생길 것이다. 그러나, 타임 피리어드(320)가 데이터 주파수 피리어드(310)보다 더 크지 않기 때문에, 본 발명의 실시예들은 Tx와 Rx가 동기화가 이루어지지 않았음을 검출할 것이다. 이러한 상황에서, 본 발명의 실시예들은 Tx와 Rx 간의 재인증 시퀀스를 시작할 수 있다.
도 4는 본 발명의 일 실시예의 흐름도이다. 400에서 HDCP 수신 디바이스의 모든 포트들은 처음에 GOOD으로 마크된다. 410에서 포트들은 100ms 또는 그보다 적은 레이트로 샘플링된다. 포트에 대한 샘플링된 데이터는: 포트가 메인 파이프에 의해 선택되었는지를 나타내는 MPSEL; 포트가 로빙 파이프에 의해 선택되었는지를 나타내는 RPSEL; 포트에서 클럭 신호가 검출되었는지를 나타내는 CKDT; 소스가 포트에 연결되었는지를 나타내는 RPWR; 포트가 송신 디바이스와의 인증(R0 계산)의 첫번째 단계를 완결했다는 것을 나타내는 AUTH; 및 인증 후에 포트에서 CTL3 신호가 수신되었다는 것을 나타내는 DECRYPT를 포함한다. 현재 샘플링된 데이터에 더하여 이전의 두 개의 샘플들로부터의 데이터가 유지된다. 420에서, 만일 CKDT 또는 RPWR이 0으로 설정되면, 이는 포트가 소스에 연결되지 않았으며 동기화가 이루어지지 않을 위험성이 없다는 것을 의미하므로, 포트는 GOOD으로 마크되며, 프로세스는 다른 단계를 스킵하고 460 단계로 진행한다. 430에서 AUTH 값이 이전의 값인 0에서 현재 값인 1로 천이되었다면 포트는 BAD로 마크된다. 이 값은 이어지는 단계에서 다시 GOOD으로 변경될 수 있다. 440에서 DECRYPT 값이 이전의 값이 0에서 현재 값인 1로 천이되었다면, 프로세스는 450으로 이동하고, 그렇지 않다면 다른 단계를 스킵하고 460으로 이동한다. 450에서 (a) 포트에서의 이전의 두 개의 DECRYPT 샘플들이 0이고 (b) 이전의 두 개의 MPSEL과 현재의 MPSEL이 1이거나 (c) 이전의 두 개의 RPSEL과 현재의 RPSEL이 1이라면[즉, a AND (b OR c)이라면], 포트는 GOOD으로 마크된다; 그렇지 않다면 포트는 BAD로 마크된다. 460에서 포트가 BAD로 마크되어 있다면 본 발명의 실시예들은 송신 디바이스와의 재인증을 시작한다. 이 실시예에서, BAD로 마크된 포트는, 상황이 검출되었다는 것을 의미하며 Tx와 Rx가 동기화가 이루어지지 않았을 수 있다는 것을 나타낸다.
도 5는 본 발명의 일 실시예를 채용한 네트워크 컴퓨터 디바이스(505)의 구성 요소들을 나타낸다. 이 설명에서, 네트워크 디바이스(505)는 네트워크 내의 어떠한 디바이스도 될 수 있으며, 텔레비전, 케이블 셋탑 박스, 라디오, DVD 플레이어, CD 플레이어, 스마트 폰, 저장 유닛, 게임 콘솔, 또는 미디어 디바이스를 포함하지만, 이에 한정되지 않는다. 일부 실시예들에서, 네트워크 디바이스(505)는 네트워크 기능들을 제공하는 네트워크 유닛(510)을 포함한다. 네트워크 기능들은 미디어 콘텐츠 스트림들의 생성(generation), 전달(transfer), 저장(storage), 및 수신(reception)을 포함하지만, 이에 한정되지 않는다. 네트워크 유닛(510)은 칩 상의 단일 시스템(single system on a chip(SoC)) 또는 복수의 구성 요소들로서 구현될 수 있다.
일부 실시예들에서, 네트워크 유닛(510)은 데이터 프로세싱을 위한 프로세서를 포함한다. 데이터 프로세싱은 미디어 데이터 스트림들의 생성, 전달 또는 저장에서의 미디어 데이터 스트림들의 조작(manipulation), 및 사용을 위한 미디어 데이터 스트림들의 복호 및 디코딩을 포함할 수 있다. 네트워크 디바이스는 또한 네트워크 연산들을 지원하기 위하여, DRAM(dynamic random access memory)(520) 또는 다른 유사한 메모리 및 플래시 메모리(525) 또는 다른 비휘발성 메모리와 같은 메모리를 포함할 수 있다.
네트워크 디바이스(505)는 또한, 하나 또는 그보다 많은 네트워크 인터페이스들(555)를 통하여 각각 네트워크 상에 데이터를 송신하기 위한 또는 네트워크로부터 데이터를 수신하기 위한 송신기(530) 및/또는 수신기(540)를 포함할 수 있다. 수신기(540)는 도 2에서 상세히 설명한 바와 같이 동기화 검출기(215)를 포함한다. 송신기(530) 또는 수신기(540)는, 예를 들어 이더넷 케이블(550), 동축 케이블을 포함하는 유선 송신 케이블에 연결되거나, 또는 무선 유닛에 연결될 수 있다. 송신기(530) 또는 수신기(540)는, 데이터 전달 및 제어 신호들을 위하여, 데이터 송신을 위한 라인들(535) 및 데이터 수신을 위한 라인들(545)와 같은 하나 또는 그보다 많은 라인들과 함께 네트워크 유닛(510)에 연결될 수 있다. 부가적인 연결들이 또한 존재할 수 있다. 네트워크 디바이스(505)는 또한, 여기에 도시되지는 않았지만, 디바이스의 미디어 연산을 위한 많은 구성 요소들을 포함할 수 있다.
상술된 설명에서, 설명을 위해, 다수의 특정 세부 사항들이 본 발명의 철저한 이해를 제공하기 위해 기술되었다. 그러나, 본 발명이 이러한 특정 세부 사항들의 일부 없이 구현될 수 있음이 당업자에게는 명백할 것이다. 다른 실례들에서, 공지된 구조들 및 디바이스들이 블록 다이어그램 형태로 도시되어 있다. 도시된 구성 요소들 간의 중간 구조가 있을 수도 있다. 본 명세서에서 기술되거나 도시된 구성 요소들은 도시되거나 기술되지 않은 추가 입력들 또는 출력들을 가질 수 있다.
본 발명의 다양한 실시예들은 다양한 프로세스들을 포함할 수 있다. 이러한 프로세스들은 하드웨어 구성 요소들에 의해 실행될 수 있으며, 또는, 명령들로 프로그래밍된 범용 또는 특별 목적 프로세서 또는 논리 회로들이 프로세스들을 실행하게 하는데 사용될 수 있는, 컴퓨터 프로그램 또는 기계 실행 가능 명령들로 구현될 수 있다. 대안으로, 프로세스들은 하드웨어 및 소프트웨어의 조합으로 실행될 수 있다.
포트 멀티플라이어 강화 메카니즘의 일 실시예와 연관된 또는 그 내부에 도시된 바와 같은, 본 문서에 기술된 하나 이상의 모듈들, 구성 요소들, 또는 소자들은 하드웨어, 소프트웨어, 및/또는 그 조합을 포함할 수 있다. 모듈이 소프트웨어를 포함하는 경우에, 소프트웨어 데이터, 명령들, 및/또는 구성은 기계/전자 디바이스/하드웨어에 의한 제조 아티클(article of manufacture)을 통해 제공될 수 있다. 제조 아티클은 명령들, 데이터 등을 제공하기 위해 콘텐츠를 갖는 기계 액세스 가능/판독 가능 매체를 포함할 수 있다. 콘텐츠는, 전자 디바이스, 예를 들어, 본 명세서에서 설명된 파일러, 디스크, 또는 디스크 컨트롤러가, 설명된 각종 연산들 또는 실행 사항들을 실행하게 할 수 있다.
본 발명의 각종 실시예들의 일부는, 본 발명의 실시예들에 따라 프로세스를 실행하도록 컴퓨터(또는 다른 전자 디바이스들)를 프로그래밍하는데 사용될 수 있는, 컴퓨터 프로그램 명령들이 저장되어 있는 컴퓨터 판독 가능 매체를 포함할 수 있는, 컴퓨터 프로그램 제품으로서 제공될 수 있다. 기계 판독 가능 매체는, 플로피 디스켓, 광 디스크, CD-ROM(compact disk read-only memory), 및 광자기 디스크, ROM(read-only memory), RAM(random access memory), EPROM(erasable programmable read-only memory), EEPROM(electrically EPROM), 자기 또는 광 카드, 플래시 메모리, 또는 전자 명령들을 저장하기에 적합한 다른 타입의 미디어/기계 판독 가능 매체를 포함할 수 있는데, 이들로 한정되지는 않는다. 더욱이, 본 발명은 컴퓨터 프로그램 제품으로서 다운로드될 수 있으며, 프로그램은 원격 컴퓨터로부터 요청 컴퓨터로 전달될 수 있다.
방법들 다수가 가장 기본적인 형태로 기술되지만, 본 발명의 기본 범위를 벗어나지 않고 프로세스들은 임의의 방법들로부터 삭제되거나 추가될 수 있으며, 정보는 기술된 메시지들 중 임의의 메시지로부터 추가되거나 감해질 수 있다. 다수의 다른 변경들 및 적용들이 달성될 수 있음이 당업자에게 명백하다. 특정 실시예들은 본 발명을 제한하려고 제공되는 것이 아니라 설명을 위해 제공된다. 본 발명의 실시예들의 범위는 상술된 특정 일례들에 의해 결정되지 않으며, 오직 이하의 청구항들에 의해서만 결정된다.
요소 "A"가 요소 "B"에 연결된다고 하면, 요소 A는 요소 B에 직접 연결될 수 있으며, 또는 예를 들어, 요소 C를 통해 간접적으로 연결될 수 있다. 명세서 또는 청구항들이, 구성 요소, 피처, 구조, 프로세스, 또는 특징 A가 구성 요소, 피처, 구조, 프로세스, 또는 특징 B를 "야기한다"고 기술할 때, "A"는 "B"의 적어도 부분적인 원인이지만, "B"를 야기하는 것을 돕는 적어도 하나의 다른 구성 요소, 피처, 구조, 프로세스, 또는 특징이 존재할 수 있음을 의미한다. 명세서가, 구성 요소, 피처, 구조, 프로세스, 또는 특징이 포함될 수 있음("may", "might", or "could" be included)을 나타내면, 특정 구성 요소, 피처, 구조, 프로세스, 또는 특징은 반드시 포함되어야 할 필요는 없다. 명세서 또는 청구항이 "하나의(a, an)" 요소와 관련되면, 이는 기술된 요소들이 오직 하나뿐임을 의미하는 것은 아니다.
일 실시예는 본 발명의 일 구현 또는 일례이다. 명세서에서, "일 실시예(an embodiment, one embodiment)", "일부 실시예들(some embodiments)" 또는 "다른 실시예들(other embodiments)"에 대한 언급은 상기 실시예들과 관련해서 기술된 특정 피처, 구조, 또는 특징이 반드시 모든 실시예들은 아니지만 적어도 일부 실시예들에 포함됨을 의미한다. "일 실시예(an embodiment, one embodiment)", 또는 "일부 실시예들(some embodiments)"의 다양한 출현들은 모두 반드시 동일한 실시예들과 관련되는 것은 아니다. 본 발명의 일례의 실시예들의 상술된 설명에서, 능률적으로 기술하기 위해 또한 본 발명의 하나 이상의 각종 양상들의 이해를 돕기 위해, 각종 피처들은 종종 단독 실시예, 도면, 또는 설명으로 함께 그룹화됨을 알아야만 한다. 그러나, 이러한 개시 방법은 청구된 발명이 각각의 청구항에 명백하게 기재된 것 보다 더 많은 피처들을 요구함을 의미하는 것으로 해석되어서는 안된다. 오히려, 이하의 청구항들이 반영하는 바와 같이, 본 발명의 양상들은 상술된 단독 실시예의 모든 피처들 보다 적게 있다. 따라서, 청구항들은 본 설명에 명백하게 포함되며, 각각의 청구항은 본 발명의 개별 실시예로서 독립적이다.

Claims (15)

  1. 고대역폭 디지털 콘텐츠 보호(High-bandwidth Digital Content Protection(HDCP)) 수신 디바이스의 제1 포트에서 HDCP 송신 디바이스를 인증하는 단계;
    제1 시간에 상기 HDCP 수신 디바이스의 상기 제1 포트를 상기 HDCP 수신 디바이스의 HDCP 아키텍처의 파이프에 연결하는 단계;
    제2 시간에 상기 HDCP 수신 디바이스의 상기 제1 포트에서 상기 HDCP 송신 디바이스로부터 동기화 신호(synchronization signal)를 수신하는 단계;
    상기 제1 시간과 상기 제2 시간 간의 타임 스팬(time span)이 상기 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드보다 더 크지 않을 때에 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 동기화 손실(loss of synchronization)을 검출하는 단계; 및
    상기 동기화 손실의 검출에 응답하여 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 재인증(re-authentication)을 시작하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 상기 재인증의 시작은 HPD의 토글링(toggling) 또는 상기 HDCP 수신 디바이스의 상기 제1 포트의 종료(termination)를 포함하는 방법.
  3. 제1항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처는 시간 기반(time-based) 로빙(roving) 아키텍처를 구현하는 방법.
  4. 제3항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처의 파이프는 메인 파이프인 방법.
  5. 제3항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처의 파이프는 로빙 파이프인 방법.
  6. HDCP 송신 디바이스를 인증하는 제1 포트를 포함하는 HDCP 수신 디바이스;
    상기 HDCP 수신 디바이스의 HDCP 아키텍처 - 상기 HDCP 아키텍처는 제1 시간에 상기 HDCP 수신 디바이스의 상기 제1 포트를 상기 HDCP 아키텍처의 파이프에 연결함 -;
    제2 시간에 상기 HDCP 송신 디바이스로부터 동기화 신호를 수신하는 상기 제1 포트; 및
    상기 제1 시간과 상기 제2 시간 간의 타임 스팬이 상기 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드보다 더 크지 않을 때에 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 동기화 손실을 검출하고, 상기 동기화 손실의 검출에 응답하여 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 재인증을 시작하는 동기화 검출기
    를 포함하는 장치.
  7. 제6항에 있어서, 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 상기 재인증의 시작은 HPD의 토글링 또는 상기 HDCP 수신 디바이스의 상기 제1 포트의 종료를 포함하는 장치.
  8. 제6항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처는 시간 기반 로빙 아키텍처를 구현하는 장치.
  9. 제8항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처의 파이프는 메인 파이프인 장치.
  10. 제8항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처의 파이프는 로빙 파이프인 장치.
  11. HDCP 수신 디바이스의 제1 포트에 결합된 HDCP 송신 디바이스 - 상기 HDCP 송신 디바이스는 상기 HDCP 수신 디바이스로 데이터 스트림 및 동기화 신호들을 송신함 -;
    HDCP 송신 디바이스를 인증하는 제1 포트를 포함하는 HDCP 수신 디바이스 - 상기 HDCP 수신 디바이스는 HDCP 아키텍처를 포함함 -;
    제1 시간에 상기 HDCP 수신 디바이스의 상기 제1 포트를 상기 HDCP 아키텍처의 파이프에 연결하는 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처;
    제2 시간에 상기 HDCP 송신 디바이스로부터 동기화 신호를 수신하는 상기 제1 포트; 및
    상기 제1 시간과 상기 제2 시간 간의 타임 스팬이 상기 HDCP 송신 디바이스로부터 송신된 동기화 신호들 간의 타임 피리어드보다 더 크지 않을 때에 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 동기화 손실을 검출하고, 상기 동기화 손실의 검출에 응답하여 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 재인증을 시작하는 동기화 검출기
    를 포함하는 시스템.
  12. 제11항에 있어서, 상기 HDCP 송신 디바이스와 상기 HDCP 수신 디바이스 간의 상기 재인증의 시작은 HPD의 토글링 또는 상기 HDCP 수신 디바이스의 상기 제1 포트의 종료를 포함하는 시스템.
  13. 제11항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처는 시간 기반 로빙 아키텍처를 구현하는 시스템.
  14. 제13항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처의 파이프는 메인 파이프인 시스템.
  15. 제13항에 있어서, 상기 HDCP 수신 디바이스의 상기 HDCP 아키텍처의 파이프는 로빙 파이프인 시스템.
KR1020117018598A 2009-01-09 2009-12-30 시간 기반 로빙 아키텍처에서의 복수의 포트들의 성공적인 인증을 검출하는 방법 및 시스템 KR101483537B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/351,712 US8185739B2 (en) 2009-01-09 2009-01-09 Method and system for detecting successful authentication of multiple ports in a time-based roving architecture
US12/351,712 2009-01-09
PCT/US2009/069873 WO2010080682A1 (en) 2009-01-09 2009-12-30 Method and system for detecting successful authentication of multiple ports in a time-based roving architecture

Publications (2)

Publication Number Publication Date
KR20110107844A true KR20110107844A (ko) 2011-10-04
KR101483537B1 KR101483537B1 (ko) 2015-01-16

Family

ID=42040494

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018598A KR101483537B1 (ko) 2009-01-09 2009-12-30 시간 기반 로빙 아키텍처에서의 복수의 포트들의 성공적인 인증을 검출하는 방법 및 시스템

Country Status (7)

Country Link
US (1) US8185739B2 (ko)
EP (1) EP2384579B1 (ko)
JP (1) JP5623426B2 (ko)
KR (1) KR101483537B1 (ko)
CN (1) CN102273219B (ko)
TW (1) TWI482497B (ko)
WO (1) WO2010080682A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449926B (zh) * 2012-04-09 2014-08-21 Wistron Corp 傳輸介面及判斷傳輸訊號之方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778774B2 (ja) * 1991-02-22 1995-08-23 インターナショナル・ビジネス・マシーンズ・コーポレイション 短待ち時間データ回復装置及びメッセージデータの同期化方法
US5767784A (en) * 1994-06-10 1998-06-16 Delco Electronics Corporation Initialization method for keyless entry system
US6643781B1 (en) * 1999-05-14 2003-11-04 Sun Microsystems, Inc. Method and apparatus for rendering stolen computing devices inoperable
US6697490B1 (en) * 1999-10-19 2004-02-24 Lucent Technologies Inc. Automatic resynchronization of crypto-sync information
US7568110B2 (en) 2002-12-18 2009-07-28 Broadcom Corporation Cryptography accelerator interface decoupling from cryptography processing cores
US20040218624A1 (en) * 2003-05-01 2004-11-04 Genesis Microchip Inc. Packet based closed loop video display interface with periodic status checks
US8059673B2 (en) * 2003-05-01 2011-11-15 Genesis Microchip Inc. Dynamic resource re-allocation in a packet based video display interface
EP1635562B1 (en) * 2003-05-28 2019-03-13 Panasonic Corporation Digital interface receiver apparatus
US7613300B2 (en) * 2003-09-26 2009-11-03 Genesis Microchip Inc. Content-protected digital link over a single signal line
EP1730899B1 (en) * 2004-01-30 2010-12-08 TELEFONAKTIEBOLAGET LM ERICSSON (publ) Packet scheduling for data stream transmission
US7369661B2 (en) * 2004-01-30 2008-05-06 Intel Corporation Method and apparatus for detection of loss of cipher synchronization
US8527755B2 (en) 2004-03-04 2013-09-03 Sony Corporation Methods and systems for effecting transmitter and receiver synchronization between a transmitter and a receiver of a transmitter/receiver network
US20060269056A1 (en) * 2005-05-19 2006-11-30 Bruce Montag Messaging interface for protected digital outputs
KR100774172B1 (ko) * 2005-12-02 2007-11-08 엘지전자 주식회사 영상기기 및 그의 제어 방법
TW200835303A (en) * 2006-09-07 2008-08-16 Avocent Huntsville Corp Point-to-multipoint high definition multimedia transmitter and receiver
JP4289397B2 (ja) 2007-01-04 2009-07-01 船井電機株式会社 受信装置
US8051217B2 (en) * 2007-01-12 2011-11-01 Dell Products L.P. System and method for providing PCIe over displayport
US7937501B2 (en) * 2007-02-26 2011-05-03 Dell Products L.P. Displayport CE system control functionality
US8644504B2 (en) * 2008-02-28 2014-02-04 Silicon Image, Inc. Method, apparatus, and system for deciphering media content stream
US8374346B2 (en) * 2009-01-09 2013-02-12 Silicon Image, Inc. Method, apparatus, and system for pre-authentication and keep-authentication of content protected ports

Also Published As

Publication number Publication date
JP5623426B2 (ja) 2014-11-12
EP2384579B1 (en) 2013-07-17
TWI482497B (zh) 2015-04-21
JP2012514941A (ja) 2012-06-28
US20100180115A1 (en) 2010-07-15
WO2010080682A1 (en) 2010-07-15
EP2384579A1 (en) 2011-11-09
CN102273219B (zh) 2015-04-01
TW201112757A (en) 2011-04-01
CN102273219A (zh) 2011-12-07
KR101483537B1 (ko) 2015-01-16
US8185739B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
EP2272251B1 (en) Method, apparatus and system for pre-authentication and processing of data streams
KR101483536B1 (ko) 콘텐츠 보호 포트의 사전 인증 및 인증 유지를 위한 방법, 장치 및 시스템
TWI583190B (zh) 用於內部處理通過次要通道中之內容之部分認證機制之方法、系統及設備
US9432345B2 (en) Authentication engine and stream cipher engine sharing in digital content protection architectures
US20150215058A1 (en) Mechanism for facilitating dynamic counter synchronization and packetization in high-definition multimedia interface and mobile high-definition link
KR101483537B1 (ko) 시간 기반 로빙 아키텍처에서의 복수의 포트들의 성공적인 인증을 검출하는 방법 및 시스템

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 5