KR20110102295A - Ldpc 부호들을 이용한 다중 입력 하드웨어 재사용 - Google Patents

Ldpc 부호들을 이용한 다중 입력 하드웨어 재사용 Download PDF

Info

Publication number
KR20110102295A
KR20110102295A KR1020117007386A KR20117007386A KR20110102295A KR 20110102295 A KR20110102295 A KR 20110102295A KR 1020117007386 A KR1020117007386 A KR 1020117007386A KR 20117007386 A KR20117007386 A KR 20117007386A KR 20110102295 A KR20110102295 A KR 20110102295A
Authority
KR
South Korea
Prior art keywords
parity check
codewords
check matrix
submatrix
matrix
Prior art date
Application number
KR1020117007386A
Other languages
English (en)
Inventor
쇼 유안
아른드트 뮤리엘
브라이언 에이드슨
Original Assignee
엔트로픽 커뮤니케이션즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔트로픽 커뮤니케이션즈, 인크. filed Critical 엔트로픽 커뮤니케이션즈, 인크.
Publication of KR20110102295A publication Critical patent/KR20110102295A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105Decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148Structural properties of the code parity-check or generator matrix
    • H03M13/116Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3761Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6561Parallelized implementations
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

네트워크 제어기는 다수 클라이언트 노드들로부터 대체로 동시에 데이터를 수신한다. 네트워크 제어기는 직교 주파수 분할 다중화 접속 주파수 스펙트럼의 하나 또는 그 이상의 부반송파들을 각각의 클라이언트 노드에 할당한다. 클라이언트 노드들은 행들의 개수 m'이 부호율에 따라 상이하도록 패리티 검사 매트릭스에서 부호화되어 그 할당된 부반송파들에 맵핑되는 M개 LDPC 부호어들을 대체로 동시에 송신한다. 네트워크 제어기는 부호어들의 각각의 수신된 비트에 대하여 비트 로그-공산비를 계산하여, 등가 패리티 검사 매트릭스에 맞게 정렬하도록 부호어에 의해 비트 LLR을 배열한다. 네트워크 제어기는 등가 패리티 검사 매트릭스를 이용하여 부호어들을 복호화한다.

Description

LDPC 부호들을 이용한 다중 입력 하드웨어 재사용{MULTIPLE INPUT HARDWARE REUSE USING LDPC CODES}
본 출원은 참조로 본 명세서에 통합되는 2008년 12월 9일자로 출원된 일련 번호 제12/331,292호, 제목 "LDPC를 이용한 다중 입력 하드웨어 재사용"의 미국 비잠정 특허 출원으로부터의 우선권을 청구한다.
본 발명은 통상적으로 통신 네트워크에 관한 것으로, 구체적으로 말하면 통신 네트워크상에서의 디지털 데이터 부호화 및 복호화에 관한 것이다.
거의 모든 형태의 전자 통신 및 저장 시스템들은 오류 정정 코드들을 이용한다. 오류 정정 코드들은 이러한 시스템들에서의 정보 전송에 관한 고유 비신뢰도를 데이터 스트림에 리던던시를 부가함으로써 보상한다. 오류 정정의 수학적인 기초는 섀논 하틀리(Shannon-Hartley) 이론에 의해 설정되며, 이 이론은 정보가 채널을 통해서 신뢰성 있게 전달될 수 있는 최대 속도를 상술하는 용량, 수량을 그 채널에 대하여 정의한다.
용량에 근접한 속도로의 신뢰성 있는 전송에는 오류 정정 부호들의 사용이 요구된다. 따라서, 오류 정정 부호들은 가능한 한 용량에 가장 근접하면서 충분한 신뢰도를 달성하도록 디자인된다. 오류 정정 코드를 실행하는 복잡도는 오류 정정 부호들의 실제 적용에서의 동작에 항상 일어나는 추가 요인이 된다. 터보 부호로부터 초래된 오류 정정 부호화 시스템에 있어서의 최근 진행과, 저밀도 패리티 검사("LDPC") 부호들의 차후 재발견 및 개발은 섀논-하틀리(Shannon-Hartley) 이론에 매우 근접하게 접근할 수 있는 실행 가능한 복잡도의 부호화 시스템을 제공한다.
LDPC 부호는 희소 패리티 검사 매트릭스(H)로 정의된다. 이 희소 매트릭스는 자주 랜덤하게 발생되며, 희소 제약들을 조건으로 한다. 소정의 패리티 검사 매트릭스(H)에 기초하는 유효 부호어(x)는 조건 0=Hx을 만족시켜야 하며, 0은 모든 제로 벡터이다. 도 1은 길이가 12(즉, 매트릭스에서 12열)인 LDPC 부호에 대한 일례의 희소 패리티 검사 매트릭스(H)를 도시하고 있다. 패리티 검사 매트릭스(H)의 각 행은 0에 관한 XOR 검사 방정식 세트를 나타낸다.
LDPC 부호들은 2분 그래프들로 잘 표현되며, 종종 테너(tanner) 그래프라고 칭해지기도 한다. 도 2는 일례의 테너 그래프(20)를 도시하고 있다. 테너 그래프(20)는 패리티 검사 매트릭스(H)를 나타내며, 한 세트의 노드들, 가변 노드들(22)은 부호어 비트들에 해당하고, 나머지 세트의 노드들, 때로 제약 노드들로 칭해지기도 하는 검사 노드들(26)은 부호를 정의하는 패리티 검사 제약들의 세트에 해당한다. 그래프의 엣지(24)는 가변 노드들(22)을 검사 노드들(26)에 접속시킨다. 가변 노드 및 검사 노드는 그래프의 엣지에 의해 접속되는 경우에 이웃 노드들이라고 말한다. 검사 노드의 접속 수는 검사 노드 정도(dc), 즉 행 가중치를 말한다. 복호기는 특정 검사 노드와 함께 엣지(24)에 의해 접속되는 가변 노드들(22)에 따라 비트들 각각에 대하여 로그-공산비("LLR":Log-Likelihood Ratio)를 계산한다. 그 계산은 다른 가변 노드들(22) 각각과 관련된 LLR 값들을 고려한 반복 과정이다. 그 과정이 반복적이므로, 각 가변 노드(22)에 대한 LLR 계산은 그 과정을 정지시키는 기준이 달성될 때까지 한 검사 노드와 관련된 각각의 가변 노드(22)와 관련된 LLR 값을 업데이트하는 연속 패스(pass)들을 계속한다. 그 과정에 포함된 가변 노드들(22) 각각의 LLR 값이 재계산되고, 계산 동안에 업데이트되기 때문에, 각각의 가변 노드(22)는 계층 복호화 구조에서 동시에 1회 계산에만 포함될 수 있다. 즉, 엣지(24)에 의해 제1 검사 노드(26a)에 접속되는 가변 노드들(22)에서 행해지는 계산은 동일한 가변 노드들(22) 중 어느 하나에서 동작하는 제2 검사 노드에서 동시에 행해질 수 없다. 예를 들면, 가변 노드(22a)는 검사 노드(26a)에 엣지(24a)에 의해 접속된다. 그러나, 가변 노드(22a)는 검사 노드(26d)에 엣지(24b)에 의해서 접속되기도 한다. 그럼에도, 동일 가변 노드들(22) 중 어떠한 것도 검사 노드(26a)와 검사 노드(26b) 양자에 접속되지는 않는다. 따라서, LLR은 검사 노드(26a) 및 검사 노드(26b)에 접속되는 가변 노드들(22) 양자에 대하여 계산될 수 있지만, 검사 노드(26a) 및 검사 노드(26d)에 접속되는 가변 노드들 양자에 대하여 동시에 계산될 수는 없다(적어도 하나의 가변 노드들(22a)이 검사 노드(26a) 및 검사 노드(26d) 모두에 접속되기 때문에). 도 1 및 도 2로부터 알 수 있듯이, 검사 노드(26a) 및 검사 노드(26b) 양자에 접속되는 공통의 가변 노드(22)는 없다. 마찬가지로, 검사 노드(26c) 및 검사 노드(26d) 사이, 혹은 검사 노드(26e) 및 검사 노드(26f)에 사이에도 공통의 가변 노드(22)는 없다. 따라서, 이러한 경우의 LLR 계산은 2개 병렬 세트의 하드웨어(한 세트의 하드웨어는 제 1 검사 노드(26a)에 접속된 가변 노드들과 관련된 LLR들을 계산하고, 나머지 세트의 하드웨어는 제 2 검사 노드(26b)에 접속된 가변 노드들과 관련된 LLR들을 계산한다)를 동시에 사용하여 검사 노드들의 이러한 쌍 각각에 의해 실행될 수 있다. 일단 제 1 쌍(26a, 26b)에 접속되는 가변 노드들(22)에 대한 LLR이 제 1 쌍의 검사 노드들(26a, 26b)과 관련하여 계산되면, 하드웨어는 제 2 쌍의 검사 노드들(26c, 26d)과 관련하여 가변 노드들(22)에 대하여 LLR들을 계산하는 데 사용될 수 있다. 각각의 검사 노드(26)가 4개 가변 노드들(22)에 접속되어 있다는 것에 주목해야 한다. 따라서, 12개 가변 노드들(22) 중 8개에 대한 LLR은 동시에 계산될 수 있다. LLR들을 동시에 계산하는데 있어서의 이러한 한계점들로 인해, 그리고 부호어들이 정의되는 방법에서 융통성에 대한 요구로 인해, 더 나아가서 다양한 응용들에 대하여 공통 하드웨어 구조를 효율적으로 사용하고자 하는 바람으로 인해, 새로운 복호화 구조 및 방법이 요구된다.
명시된 방법 및 장치는 LDPC 부호어들과 관련된 데이터가 전송되는 방법에 따라 다양한 길이의 LDPC 부호어들을 복호화하는데 동일 하드웨어가 효율적으로 사용될 수 있게 하는 유연한 구조 및 방법을 제공한다. 일 실시예에서, 네트워크 제어기는 각각의 클라이언트 노드에 직교 주파수 분할 다중화 접속("OFDMA") 주파수 스펙트럼의 하나 또는 그 이상의 부반송파들을 할당한다. 클라이언트 노드들 각각은 복수의 저밀도 패리티 검사("LDPC") 부호어들을 송신한다. "M" 부호어들은 패리티 검사 매트릭스(H)를 이용하여 부호화되며, 행들의 개수 "m"은 부호율에 달려있다. 부호어들은 송신 노드에 할당되는 부반송파들에 맵핑된다. 제어기는 할당된 부반송파들에 의해 다수의 클라이언트 노드들로부터 대체로 동시에 부호어들을 수신한다. 네트워크 제어기는 부호어들의 각각의 수신 비트에 대하여 비트 로그-공산비("LLR")를 계산한다. 그런 다음, 제어기는 동등한 패리티 검사 매트릭스에 맞게 정렬하도록 부호어로 비트 LLR을 배열한다. 다음에, 네트워크 제어기는 모든 OFDM 부반송파를 통해서 단일 노드로부터 보내지는 정보를 복호화하는데 요구되는 동일 양의 하드웨어를 사용하여 동등한 패리티 검사 매트릭스를 이용하여 부호어들을 복호화한다.
도 1은 길이가 12인 LDPC 부호에 대한 일례의 희소 패리티 검사 매트릭스(H)를 도시하고 있다.
도 2는 일례의 테너 그래프를 도시하고 있다.
도 3은 일 실시예에 따른 네트워크의 블럭도이다.
도 4는 OFDM 패리티 검사 매트릭스(HOFDMA)의 일례를 도시하고 있다.
도 5는 일 실시예에 따른 컴팩트한 형태의 OFDM 패리티 검사 매트릭스(Hofdma)를 도시하고 있다.
도 6은 일 실시예에 따라 M개의 동시 부호어들을 복호화하는 복호기에 의해 사용되는 그에 대응한 등가 패리티 검사 매트릭스(Heq)를 도시하고 있다.
도 7은 등가 패리티 검사 매트릭스(Heq)를 구성하는 부반송파(Qi,j)의 구조를 도시하고 있다.
도 8은 M=8에 대하여 메모리 버퍼에서의 LLR들의 상대적 위치들을 도시하고 있으며, 클라이언트 노드는 하나 이상의 부호어에 잠재적으로 할당될 수 있다.
도 9는 다수 송신측/클라이언트 노드들로부터 수신측/네트워크 제어기 노드에 동시 송신되는 디지털 데이터를 부호화 및 복호화할 때의 네트워크의 기능에 관한 흐름도이다.
명시된 방법 및 장치에 관한 일 실시예는 다수의 노드가 단일 노드로 정보를 동시에 송신하는 통신 시스템이다. 도 3은 이러한 일 실시예에 따른 네트워크(10)의 블록도이다. 네트워크(10)는 하나 또는 그 이상의 클라이언트 노드들(34~36)과 네트워크 제어기("NC") 노드(37)를 포함한다. 일 실시예에서, 네트워크(10)는 홈 환경에서의 네트워크이고, 노드들(34~37)은 상호 간에 메시지 형태의 디지털 데이터를 통신하는 홈에서 디바이스에 일체가 되거나 또는 결합된다. 이러한 디바이스들의 일례에는 셋톱 박스들, 디지털 비디오 레코더들("DVR"s), 컴퓨터들, 텔레비전들, 라우터들 등이 있다. 노드들(34~37)은 디지털 데이터가 전송되는 네트워크 매체(50)에 결합된다. 일 실시예에서, 네트워크 매체(50)는 동축 케이블이다. 그러나, 네트워크 매체(50)는 다른 무선 매체 또는 유선 매체를 포함하는 임의 다른 형태의 매체일 수 있다. 일 실시예에서, 네트워크(10)는 네트워크상의 임의 노드가 임의 방향으로 네트워크상의 다른 노드들 중 임의 노드와 직접적으로 통신할 수 있다. 다르게는, 네트워크(10)는 클라이언트 노드들로부터의 통신들이 네트워크 제어기(37)와 같은 중앙 노드를 통과하는 액세스 네트워크이다. 일 실시예에서, 네트워크(10)는 단일 NC 노드를 포함하고 최대 15개 클라이언트 노드들을 포함한다.
각각의 클라이언트 노드(34~36)는 데이터 부호화용 부호기(32), 데이터 변조용 변조기(33), 그리고 데이터 송신용 트랜시버(34)를 포함한다. 동일하게, NC 노드(37)는 데이터 수신용 트랜시버(42), 데이터 복조용 복조기(43), 데이터 복호화용 복호기(44)를 포함한다. 도 3의 실시예는 상세하게 후술되는 시나리오를 도시하며, 다수 노드들(즉, 클라이언트 노드(34~36)는 단일 노드(즉, NC 노드(37))에 데이터를 동시에 송신한다. 그러나, 다른 실시예들에서, 임의 노드는 임의 다른 노드에 데이터를 송신하고, 따라서 각각의 노드가 이러한 모드의 동작을 도모하기 위한 대응 모듈들을 추가로 포함할 것이다. 일 실시예에서, 부호기들(32) 및 복호기(44)는 메모리와 같은 컴퓨터 판독 가능 매체에 저장된 소프트웨어 명령들을 실행하는 범용 프로세서에 의해 실행될 수 있다. 다른 실시예들에서, 부호기들(32) 및 복호기(44)는 특수 프로세서들을 사용하거나, 또는 소프트웨어 또는 하드웨어의 임의 결합을 이용하여 실행될 수 있다.
일 실시예에서, 2개 또는 그 이상의 클라이언트 노드들(34~36)은 NC 노드(37)에 데이터를 송신한다. 일 실시예에서, 데이터는 직교 주파수 분할 다중화("OFDM")를 이용하여 송신하고 있다. 통상적으로, OFDM은 데이터를 전송하는데 근접해 있는 직교 부반송파 대다수를 사용한다. 각각의 부반송파는 종래의 변조 구성, 예를 들면 1/4 진폭 변조 또는 위상 편이 변조를 이용하여 변조된다. 어떤 경우에는, 데이터는 동일 대역폭을 가지는 종래의 단일 반송파 변조 구성에 의해 이루어지는 데이터 속도와 동일한, 부반송파 모두를 교차하는 총 데이터 속도를 유지하도록 낮은 심볼 속도로 변조된다. 임의 종래 네트워크들은 각각의 노드가 개별 타임 슬롯 동안에 송신할 수 있도록 OFDM와 시분할 다중화 접속("TDMA")을 결합한다. OFDM과 함께 사용되는 TDMA는 네트워크 매체와 주파수 스펙트럼의 비효율적 사용을 초래할 수 있다. OFDM에서, 수신측 노드의 병렬 복호기들은 모든 노드를 동시에 복호화한다. 그러나, 이것은 하드웨어 추가가 필요하다. 따라서, 부반송파의 전체 OFDM 스펙트럼에 각 노드가 할당되는 종래의 TDMA는 오버헤드 비트들을 패킷화하는 데이터 비트들의 낮은 속도로 인해 이러한 시나리오에서는 비효율적이다. 추가로, 채워지지 않은(즉, 사용되지 않은) 부반송파들이 다소 있기 때문에, 종래의 TDMA는 스펙트럼을 비효율적으로 사용한다. 반대로, 명시된 방법 및 장치에 관한 실시예들은 병렬 복호기들을 사용하여 동시에 송신된 데이터를 복호화하거나 또는 상이한 시간 간격들로 데이터를 송신해야 하는 요구를 제거한다.
일 실시예에서, 노드들(34~36)로부터 송신된 데이터는 우선 준-순환 LDPC("QC-LDPC")를 사용하여 부호화된다. 도 4는 OFDM 패리티 검사 매트릭스(HOFDM)에 관한 일례를 도시하고 있다. 이 실시예에서, OFDM 패리티 검사 매트릭스(HOFDM)는 PxP 정방형 매트릭스들(Hij)의 블럭으로 분할되며, 여기서 i는 1~m 값이고, j는 1~n 값을 가진다. 이 경우에, 부반송파들(Hij) 각각의 크기(P)는 "확장 계수"를 나타낸다. 각각의 부매트릭스(Hij)는 둘 중 어느 하나이다:(1)모두 제로인 매트릭스,(2)아이덴터티 매트릭스: 또는 (3)순환 시프트된 아이덴터티 매트릭스. 계층 복호화 구조에서 최소 하드웨어를 이용하여 복호화 속도를 최소화하기 위해, QC-LDPC OFDM 부호어들은 확장 계수(P)와 동일한 병렬 하드웨어를 이용하여 복호화된다.
데이터를 송신하는 각각의 노드에 대하여 QC-LDPC를 이용하는 시스템에 관한 한 예는 96x96 부반송파들(Hij)(즉, PxP, P=96)을 가지는 10x48 패리티 검사 매트릭스(HOFDM)를 구비한다. 그 결과 생성된 패리티 검사 매트릭스는 960x4608이다. 전체 OFDM 부호어 길이는 4608 비트(패리티 검사 매트릭스(HOFDM)의 전체 길이)이다. 복호기가 병렬 P=96으로 설계되는 경우, 복호기는 패리티 검사 방정식의 96개 행들을(즉, 패리티 검사 매트릭스(HOFDM)의 부매트릭스(Hi ,I)~(Hi ,48) 모두를) 동시 처리할 수 있다.
그러나, 다수 클라이언트 노드들 또는 "사용자들"이 NC 노드와 통신하는 다중 접속 실시예, 예를 들면 도 3의 네트워크(10)에서, 데이터 패킷들은 통상적으로 상기 일례에서의 4608 비트들 보다 훨씬 짧아지고 OFDM 부반송파들 모두를 차지하지 않는다. 이러한 네트워크에서, 각 노드는 통상적으로 부반송파들의 상호 배타 서브셋에 배치된다. 이러한 구성은 직교 주파수 다중화 접속("OFDMA")으로 칭해진다. 배치된 부반송파들은 OFDMA 기호를 형성하도록 결합하여 변조된다. 일 실시예에서, 최대 하드웨어 재사용 및 복호화 효율을 달성하기 위하여, 가용 부반송파들은 한 클라이언트 노드로부터 OFDMA 부호어를 송신하는데 각각의 다른 클라이언트 노드로부터 걸리는 것과 동일한 시간이 걸리도록 하기 위해 다수의 클라이언트 노드들 사이에 분배된다.
OFDMA 부호어들은 다수의 클라이언트 노드들의 편의를 도모하기 위해 OFDM 부호어들 보다 짧게 될 것이다. 따라서, 현재 명시된 방법 및 장치를 사용하여, 전술한 복호기는 ODFM 부호어를 복호화하는데 요구되는 하드웨어의 양을 상당히 증가시키지 않고도 M개의 동시 발생 OFDMA 부호어들을 복호화하도록 구성된다.
도 5는 OFDMA 패리티 검사 매트릭스(HOFDMA)를 도시하고 있다. M개 클라이언트 노드들이 데이터 패킷들을 동시 송신하는 경우에, M개의 동시 발생 클라이언트 노드들을 복호화하고 동일 양의 하드웨어를 유지하기 위해서, OFDMA 데이터 패킷 LDPC는 OFDM 데이터 패킷 LDPC 보다 M배 짧아진다. 또한, 확장 계수는 M 배 더 작아진다. 예를 들면, 동시 발생 클라이언트 노드들의 개수가 M=8인 경우, OFDMA 부호어 길이는 4608/8=576 비트가 되고 확장 계수 P'=P/M=96/8=12가 된다. 확장 계수 P'이 12와 같은 실시예에서, 당연히 부매트릭스(hm' ,, n') 각각의 차원(dimension)은 12x12가 된다. 각각의 부매트릭스(hm' ,, n')는 모두 제로인 매트릭스, 아이덴터티 매트릭스, 또는 OFDM 패리티 검사 매트릭스(HOFDM)의 부매트릭스(hm',,n')와 동일한 순환 시프트된 아이덴터티 매트릭스 둘 중 어느 하나이다. 따라서, OFDMA 패리티 검사 매트릭스(HOFDMA)는 총 576 비트 교차(즉, 각각의 부매트릭스를 48 부매트릭스 x 12 비트 교차)가 있다. 이러한 실례는 다수의 동시 발생 클라이언트 노드와 부호화 성능 사이에 좋은 절충을 제공한다. OFDMA 패리티 검사 매트릭스(HOFDMA)가 도 4의 OFDM 패리티 매트릭스(HOFDM)와 동일한 개수의 열들을 가진 부매트릭스(즉, n=n')를 가지지만, 행 m'의 개수는 부호율에 따라 상이할 수 있다는 것에 주목한다.
M개 클라이언트 노드들 각각은 OFDMA 패리티 매트릭스(HOFDMA)를 이용하여 LDPC 부호화된 데이터 패킷들을 동시 송신하게 된다. 데이터 패킷들이 수신측 네트워크 제어기 노드(37)에 의해 수신되는 경우(도 3 참조), 복호기(44)는 모든 M개 클라이언트 노드들로부터 수신된 데이터 패킷들을 동시 복호화하는 것을 허용하기 위해 데이터 패킷들을 배열할 필요가 있게 된다. 명시된 방법 및 장치에 따라서, 이것은 본 명세서에서 "등가 패리티 검사 매트릭스(Heq)"로 언급되는 새로운 매트릭스를 형성하도록 결합되게 각각의 클라이언트 노드로부터 패리티 매트릭스(HOFDMA) 각각에 나타나는 정보를 요구한다.
도 6은 일 실시예에 따라 M개 동시 발생 부호어들을 복호화하는 복호기(44)에 의해 사용되는 등가 패리티 검사 매트릭스(Heq)를 도시하고 있다. 도 7은 등가 패리티 검사 매트릭스(Heq)를 구성하는 부매트릭스(Qij)의 구조를 도시하고 있다. 각각의 부매트릭스(Qij)는 또한 부-부-매트릭스 12x12로 구성되기도 한다. 대각선외(off-diagonal) 부-부-반송파 각각은 도 7에 도시된 제로로 표시되는 바와 같이 12x12 제로 매트릭스(모든 소자들이 0과 같음)이다. 대각선의 부-부-매트릭스(hi ,j (k))(k는 1~m의 값) 각각은 km 클라이언트 노드에 의해 전송되어 수신된 OFDMA 패리티 검사 매트릭스(HOFDMA)로부터 취해진다. 따라서, Q1 ,1의 제 1 행과 제 1 열의 부-부-매트릭스(h1 ,1 (1))는 M개 클라이언트 노드들 중 첫 번째에 의해 HOFDMA에 전송된 부매트릭스(h1,1)이다. Q1 ,1의 제 4 행과 제 4 열에서 부-부-매트릭스(h1 ,1 (4))는 M개 클라이언트 노드들 중 첫 번째에 의해 HOFDMA에 전송된 부매트릭스(h1,1)이다. 제 8 행과 제 8 열의 부-부-매트릭스(h1 ,1 (8))는 M개 클라이언트 노드들 중 여덟 번째에 의해 HOFDMA에 전송된 부매트릭스(h1,1)이다.
현재 실시예에서, 부매트릭스(Qi,j)가 각각의 크기가 12x12인 MxM 부-부매트릭스들로 구성되므로, 부매트릭스(Qi,j)는 96x96의 차원(PxP, P는 도 4에 도시된 OFDM 패리티 검사 매트릭스의 확장 계수임)을 가진다.
도 6의 등가 패리티 검사 매트릭스는 크기가 각각 PxP인 m' x n' 부매트릭스(Qm',n')로 구성되며, 결과로 생성된 패리티 검사 매트릭스(Heq)의 차원은 m'P x n'P임에 주목해야 한다. OFDM 패리티 매트릭스(HOFDM)의 길이는 OFDMA 패리티 매트릭스(HOFDMA)의 길이 n'과 같으며, 이러한 2개 매트릭스의 길이 비트는 동일하다는 것에 또 주목해야 한다. 따라서, 최소 하드웨어가 종래에 비해 증가함에 따라, OFDM 길이 LDPC에 대하여 설계된 복호기는 도 6의 등가 패리티 검사 매트릭스를 이용하여 M개의 동시 발생 OFDMA LDPC들을 복호화하도록 구성될 수 있다.
전술된 바와 같이 n=n'인 일례에 추가하여, 다른 실시예들은 이하를 포함한다:
n'〉n : 결합된 OFDMA 부호어들은 OFDM 길이 데이터 패킷 LDPC 보다 더 길다. 이 실시예는 처리용 OFDMA 데이터를 홀딩하는데 더 큰 버퍼를 사용한다.
n'〈 n : 결합된 OFDMA 부호어들은 OFDM 길이 데이터 패킷 LDPC 보다 더 짧다.
P'〈 P/M : 허용된 것보다 작은 확장 계수와 미사용 처리 유닛들의 결과들 사용.
동시 발생 클라이언트 노드들의 개수가 M=8인 실시예에서, OFDMA 부호어 길이는 4608(OFDM 부호 길이)/8 = 576비트와 동일하다. 이 실시예에서, OFDMA 확장 계수 P'은 OFDM 확장 계수 P/M=96/8=12와 동일하다. 비트 로그-공산비("LLR")는 동시 복호화되는 M개 OFDMA 부호어들 각각의 각 비트에 대하여 계산된다. 각 비트에 대한 R은 도 6에 도시된 등가 패리티 검사 매트릭스(Heq)로 표시되는 바와 같이 재배열된다. 등가 패리티 검사 매트릭스(Heq)로 표시된 배열은 하드웨어의 가장 효율적인 사용을 허용한다(즉, 몇몇 LLR들의 계산들은 모든 복호기들의 처리 능력이 전적으로 사용되도록 동시에 행해질 수 있다).
도 8은 4608 비트(즉, 도 6의 등가 패리티 검사 매트릭스(Heq)의 대각선 부-부-매트릭스)에 대해 계산된 LLR들이 M=8에 대하여 저장된 버퍼 메모리에서의 상대적 배치들을 도시하고 있다. 일 실시예에서, 클라이언트 노드가 한 개 부호어 이상으로 할당되고 있음에 주목해야 한다. 도 8에 도시된 바와 같이, 각 부호어로부터의 첫 번째 12비트들은 직렬 배열되고, 각 부호어에 대하여 12 비트들이 배열되고, 그 다음 계속해서 배열된다. 일 실시예에서의 복호기(44)가 최대 8개 OFDMA 부호어들을 동시에 처리할 수 있으므로, 8개 미만의 클라이언트 노드들이 네트워크에 있는 시나리오에서 송신할 보다 더 많은 데이터를 가지는 노드들 중 임의 노드는 한 개 이상의 부호어와 함께 할당될 수 있다. 각 송신측 노드의 각 부호어의 상대적 비트 위치는 도 8에 도시된다.
도 9는 다수 송신측/클라이언트 노드들로부터 수신측/네트워크 제어기 노드로 동시 송신되는 디지털 데이터를 부호화 및 복호화할 때 네트워크(10)에 의해 실행되는 기능들의 흐름도이다. 일 실시예에서, 네트워크에서의 디지털 데이터는 "OFDM" LDPC 부호어 길이를 가지며, 이것은 전체 OFDM 스펙트럼이 한 클라이언트 노드에 할당되는 경우에 사용되는 짧아지지 않은 형태의 LDPC 부호어를 나타낸다. 일 실시예에서, 도 9의 흐름도에 도시된 기능들은 메모리 또는 다른 컴퓨터 판독 가능 또는 실체 매체에 저장되어 프로세서에 의해 실행되는 소프트웨어에 의해 구현된다. 다른 실시예들에서, 기능들은 하드웨어(예, 응용 주문형 집적 회로("ASIC"), 프로그래머블 게이트 어레이("PGA"), 필드 프로그래머블 게이트 어레이("FPGA") 등의 사용에 의해서), 또는 하드웨어 및 소프트웨어의 임의 결합에 의해 실행될 수 있다.
902에서, 각각의 클라이언트 노드에는 OFDMA 주파수 스펙트럼의 하나 또는 그 이상의 부반송파가 할당된다.
904에서, 각각의 클라이언트 노드는 OFDM LDPC 부호어보다 M배 더 짧은 OFDMA LDPC 부호어를 생성하고 부호어들의 총 개수는 M개이다.
906에서, 각각의 클라이언트 노드는 행들의 개수 m'이 부호율에 따라 다르고 열들의 개수는 n'개가 되게 도 5의 패리티 검사 매트릭스에 따라 그것의 데이터를 부호화한다.
908에서, 각각의 클라이언트 노드는 할당된 부반송파들에 그 부호화된 데이터를 맵핑하고 데이터의 M개 부호어들은 모든 클라이언트 노드들로부터 네트워크 제어기 노드로 대체로 동시 송신된다.
910에서, 네트워크 제어기 노드는 M개 부호어들 모두를 동시 수신하여 각각의 송신된 비트에 대하여 비트 LLR을 계산하고 도 8에 도시된 바와 같이 등가 패리티 검사 매트릭스에 맞게 정렬하도록 부호어에 의해 비트 LLR을 배열한다.
912에서, 네트워크 제어기 노드에서의 LDPC 복호기는 도 6의 등가 패리티 검사 매트릭스(Heq)에 따라 복호화하며, 여기서 Heq는 부매트릭스(Qi,j)로 형성되며, 각각의 부매트릭스(Qi ,j)는 주 대각선 아래의 부매트릭스(Hi,j)를 가지는 MxM 블럭 매트릭스이다. 각각의 hi ,j 부매트릭스는 P'xP'이고, 여기서 P'=P/M이다. 복호화가 완료되면, 복호화된 정보는 보다 높은 계층 처리를 위해 그것과 관련된 부호어에 따라 다시 어셈블링된다.
또다른 실시예에서, 동일 값과 차원들(폭 m', 길이 n')을 가지는 도 7의 Qi ,j 부매트릭스의 주 대각선 아래의 각각의 부매트릭스(hi ,j) 대신에, 상이한 값과 차원들을 가지는 패리티 검사 매트릭스(hi ,j (k))는 부매트릭스가 (hi ,j (k))와 같이 보편화되도록 사용되는 상이한 부호어들에 대하여 사용될 수 있다. 이 실시예에서, 총 확장 계수는
Figure pct00001
이고, P(i)는 i번째 부호어의 확장 계수이다. hi ,j (k)가 P(k)xP(k)이고 Qi ,j가 PtxPt이므로, 결과 생성된 패리티 검사 매트릭스(Heq)의 길이는 m'PtxN이며 OFDM 길이 데이터 패킷 LDPC와 동일한 길이이다. 도 7의 대각선외 제로 부매트릭스는 대각선의 부매트릭스의 폭과 동일한 폭, 즉 동일한 행을 가지며, 대각선의 부매트릭스의 길이와 동일한 길이, 즉 동일한 열을 가지며 반드시 정방형일 필요는 없다. 전술된 바와 같이 n=n'인 일례에 추가하여, 다른 실시예들은 이하를 포함한다:
n'〉n : 결합된 OFDMA 부호어들은 OFDM 길이 데이터 패킷 LDPC 보다 더 길다. 이 실시예는 처리용 OFDMA 데이터를 홀딩하는데 더 큰 버퍼를 사용한다.
n'〈 n : 결합된 OFDMA 부호어들은 OFDM 길이 데이터 패킷 LDPC 보다 더 짧다.
Pt'〈 P : 허용된 것보다 작은 확장 계수와 미사용 처리 유닛들의 결과들 사용.
몇몇 실시예들은 본 명세서에 구체적으로 설명 및/또는 기술된다. 그러나, 명시된 실시예들의 수정 및 변경은 상기 교시에 의해 커버링되고, 발명의 사상 및 범위로부터 이탈없이 첨부된 청구항들의 범위 내에서 있다는 것을 알 수 있다.
32 : 부호기
33 : 변조기
34, 42 : 트랜시버
43 : 복조기
44 : 복호기
50 : 네트워크 매체

Claims (24)

  1. 수신측 노드에서 데이터상의 오류 검사를 실행하는 방법에 있어서,
    M개 송신측 노드들로부터 대체로 동시에 부호어들을 수신하는 단계를 포함하며, 상기 수신된 부호어들은 OFMDA 패리티 검사 매트릭스를 사용하여 부호화된 저-밀도 패리티-검사(LDPC:Low-Density Parity-Check) 부호어들이고, 상기 M개 송신측 노드들로부터 수신된 부호어들 각각은 각각의 송신측 노드가 상기 수신된 부호어들을 송신하는데 할당된 직교 주파수 분할 다중화 접속(OFDMA) 주파수 스펙트럼의 부반송파들의 할당된 서브셋에 수신되며,
    등가 패리티 검사 매트릭스를 동시 사용하여 상기 M개 송신측 노드 모두로부터 수신된 부호어들의 오류 검사를 실행하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 청구항 1에 있어서, 상기 부호어들은 부호율로 부호화되고, 상기 OFMDA 패리티 검사 매트릭스는 m'개 행들을 가지며, 상기 행들의 개수 m'은 상기 부호율에 따라 상이한 것인 방법.
  3. 청구항 1에 있어서, 상기 부호어들 각각은 OFDM LDPC 부호어보다 M배 짧은 것인 방법.
  4. 청구항 3에 있어서, 상기 OFDMA 패리티 검사 매트릭스의 확장 계수는 OFDM 패리티 검사 매트릭스의 확장 계수보다 M배 더 작은 것인 방법.
  5. 청구항 4에 있어서, 상기 부호어들을 부호화하는데 사용되는 상기 패리티 검사 매트릭스는
    Figure pct00002
    로 정의되며, 각각의 부매트릭스(hi ,j)는 모두 제로인 매트릭스, 아이덴터티 매트릭스, 또는 순환 시프트된 아이덴터티 매트릭스 둘 중 어느 하나인 것인 방법.
  6. 청구항 5에 있어서, 상기 등가 패리티 검사 매트릭스는
    Figure pct00003
    을 포함하며, 여기서
    Figure pct00004
    이고, 각각의 hi ,j 부매트릭스는 P'xP'이고, P'=P/M 이며, 여기서 P는 OFDM 패리티 검사 매트릭스에 대한 확장 계수이고 P'은 OFDMA 패리티 검사 매트릭스에 대한 확장 계수인 것인 방법.
  7. 청구항 1에 있어서, 상기 등가 패리티 검사 매트릭스는
    Figure pct00005
    를 포함하며, 여기서
    Figure pct00006
    이고, 각각의 hi ,j (k) 부매트릭스는 P(k) x P(k)이고 Qi ,j는 Pt x Pt이며 총 확장 계수는
    Figure pct00007
    이며, 여기서 P(i)는 i번째 부호어의 확장 계수인 것인 방법.
  8. 청구항 7에 있어서, 각각의 hi ,j (k) 부매트릭스는 정방형이지만, 각각의 부매트릭스의 차원은 다른 대각선상 부매트릭스에 관계없는 것인 방법.
  9. 청구항 8에 있어서, 각각의 제로 부매트릭스는 상기 대각선의 부매트릭스의 폭과 동일한 폭, 즉 동일 행과, 상기 대각선의 부매트릭스의 길이와 동일한 길이, 즉 동일 열을 가지는 것인 방법.
  10. 프로세서에 의해 실행되는 경우, 복수의 송신측 노드들로부터 수신된 데이터를 상기 프로세서로 하여금 복호화하게끔 하는 명령들이 저장되어 있는 컴퓨터 판 독 가능 매체에 있어서, 상기 명령들은:
    직교 주파수 분할 다중화 접속 주파수 스펙트럼의 하나 또는 그 이상의 부반송파들을 각각의 송신측 노드에 할당하고;
    상기 송신측 노드들로부터 대체로 동시에 M개 부호어들을 수신하며, 상기 부호어들은 저밀도 패리티 검사(LDPC) 부호어들이고, 행들의 개수 m'이 부호율에 달려있고 그것에 할당된 반송파에 맵핑되도록 패리티 검사 매트릭스에서 부호화되며;
    상기 부호어들의 각각 수신된 비트에 대하여 비트 로그-공산비(log-likelihood ratio)를 계산하고, 등가 패리티 검사 매트릭스에 맞게 정렬되도록 부호어에 의해 상기 비트 LLR을 배열하고;
    상기 등가 패리티 검사 매트릭스를 이용하여 상기 부호어들을 복호화하는 로직(logic)을 포함하는 것을 특징으로 하는 컴퓨터 판독 가능 매체.
  11. 청구항 10에 있어서, 상기 부호어들 각각은 OFDM LDPC 부호어보다 M배 더 짧은 것인 컴퓨터 판독 가능 매체.
  12. 청구항 10에 있어서, 상기 부호화된 패리티 검사 매트릭스는
    Figure pct00008
    를 포함하는 것인 컴퓨터 판독 가능 매체.
  13. 청구항 10에 있어서, 상기 등가 패리티 검사 매트릭스는
    Figure pct00009
    를 포함하며, 여기서
    Figure pct00010
    이고, 각각의 hi ,j 부매트릭스는 P'xP'이고 P'=P/M인 것인 컴퓨터 판독 가능 매체.
  14. 청구항 10에 있어서, 상기 등가 패리티 검사 매트릭스는
    Figure pct00011
    를 포함하며, 여기서
    Figure pct00012
    이고, 각각의 hi ,j (k) 부매트릭스는 P(k) x P(k)이고 Qi ,j는 Pt x Pt이며 총 확장 계수는
    Figure pct00013
    이며, P(i)는 i번째 부호어의 확장 계수인 것인 컴퓨터 판독 가능 매체.
  15. 청구항 14에 있어서, 각각의 hi ,j (k) 부매트릭스는 정방형이지만, 각각의 부매트릭스의 차원은 다른 대각선상의 부매트릭스에 관계없는 것인 컴퓨터 판독 가능 매체.
  16. 청구항 15에 있어서, 각각의 제로 부매트릭스는 상기 대각선의 부매트릭스의 폭과 동일한 폭, 즉 동일한 행과 상기 대각선의 부매트릭스의 길이와 동일한 길이, 즉 동일 열을 가지는 것인 컴퓨터 판독 가능 매체.
  17. 복수의 송신측 노드들로부터의 데이터를 복호화하는 시스템에 있어서,
    직교 주파수 분할 다중화 접속 주파수 스펙트럼의 하나 또는 그 이상의 부반송파들을 각각의 송신측 노드에 할당하는 수단과;
    상기 송신측 노드들로부터 대체로 동시에 M개 부호어들을 수신하는 수단을 포함하며, 상기 부호어들은 저밀도 패리티 검사(LDPC) 부호어들이고, 행들의 개수 m'이 부호율에 달려있고 그것이 할당된 부반송파에 맵핑되도록 패리티 검사 매트릭스에서 부호화되며;
    상기 부호어들의 각각의 수신된 비트에 대하여 비트 로그-공산비를 계산하고 등가 패리티 검사 매트릭스에 맞게 정렬되도록 부호어에 의해 상기 비트 LLR을 배열하는 수단과;
    상기 등가 패리티 검사 매트릭스를 이용하여 상기 부호어들을 복호화하는 수단을 포함하는 것을 특징으로 하는 시스템.
  18. 트랜시버와;
    상기 트랜시버에 결합되는 복조기와;
    상기 복조기에 결합되는 복호기를 포함하는 네트워크 노드로서, 상기 복호기는:
    직교 주파수 분할 다중화 접속 주파수 스펙트럼의 하나 또는 그 이상의 부반송파들을 복수의 송신측 노드 각각에 할당하고;
    상기 송신측 노드로부터 대체로 동시에 M개 부호어들을 수신하며, 상기 부호어들은 저밀도 패리티 검사(LDPC) 부호어들이고, 행들의 개수 m'이 부호율에 달려있고 그것이 할당된 반송파에 맵핑되도록 패리티 검사 매트릭스에서 부호화되며,
    상기 부호어들의 각각 수신된 비트에 대하여 비트 로그-공산비를 계산하여, 등가 패리티 검사 매트릭스에 맞게 정렬되도록 부호어에 의해 상기 비트 LLR을 배열하고;
    상기 등가 패리티 검사 매트릭스를 이용하여 상기 부호어들을 복호화하는 것을 특징으로 하는 네트워크 노드.
  19. 청구항 18에 있어서, 상기 부호어들 각각은 OFDM LDPC 부호어보다 M배 짧은 것인 네트워크 노드.
  20. 청구항 18에 있어서, 상기 부호화된 패리티 검사 매트릭스는
    Figure pct00014
    를 포함하는 것인 네트워크 노드.
  21. 청구항 18에 있어서, 상기 등가 패리티 검사 매트릭스는
    Figure pct00015
    를 포함하며, 여기서
    Figure pct00016
    이고, 각각의 hi ,j 부매트릭스는 P'xP'이고 P'=P/M인 것인 네트워크 노드.
  22. 청구항 18에 있어서, 상기 등가 패리티 검사 매트릭스는
    Figure pct00017
    를 포함하며, 여기서
    Figure pct00018
    이고, 각각의 hi ,j (k) 부매트릭스는 P(k) x P(k)이고 Qi ,j는 Pt x Pt이며 총 확장 계수는
    Figure pct00019
    이며, P(i)는 i번째 부호어의 확장 계수인 것인 네트워크 노드.
  23. 청구항 22에 있어서, 각각의 hi ,j (k) 부매트릭스는 정방형이지만, 각각의 부매트릭스의 차원은 다른 대각선상의 부매트릭스에 관계없는 것인 네트워크 노드.
  24. 청구항 23에 있어서, 각각의 제로 부매트릭스는 상기 대각선의 부매트릭스의 폭과 동일한 폭, 즉 동일한 행과 상기 대각선의 부매트릭스의 길이와 동일한 길이, 즉 동일 열을 가지는 것인 네트워크 노드.
KR1020117007386A 2008-12-09 2009-12-08 Ldpc 부호들을 이용한 다중 입력 하드웨어 재사용 KR20110102295A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/331,292 US8443270B2 (en) 2008-12-09 2008-12-09 Multiple input hardware reuse using LDPC codes
US12/331,292 2008-12-09

Publications (1)

Publication Number Publication Date
KR20110102295A true KR20110102295A (ko) 2011-09-16

Family

ID=42232436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117007386A KR20110102295A (ko) 2008-12-09 2009-12-08 Ldpc 부호들을 이용한 다중 입력 하드웨어 재사용

Country Status (7)

Country Link
US (1) US8443270B2 (ko)
EP (1) EP2329601A4 (ko)
JP (1) JP5522641B2 (ko)
KR (1) KR20110102295A (ko)
CN (1) CN102171933B (ko)
HK (1) HK1161445A1 (ko)
WO (1) WO2010068616A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8656249B2 (en) * 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
WO2013140727A1 (ja) * 2012-03-19 2013-09-26 パナソニック株式会社 復号装置
CN105637859B (zh) * 2013-08-01 2019-04-19 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
US9344116B2 (en) * 2014-05-29 2016-05-17 Yuan Ze University Method for determining layer stoppage in LDPC decoding
US10678662B2 (en) 2016-01-04 2020-06-09 Cnex Labs, Inc. Computing system with data protection mechanism with soft information and method of operation thereof
CN116827357A (zh) * 2016-05-13 2023-09-29 中兴通讯股份有限公司 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置
US20180123615A1 (en) * 2016-11-02 2018-05-03 Qualcomm Incorporated Non-linear log-likelihood ratio quantization techniques for ldpc decoder architecture

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633856B2 (en) * 2001-06-15 2003-10-14 Flarion Technologies, Inc. Methods and apparatus for decoding LDPC codes
US7406647B2 (en) * 2001-12-06 2008-07-29 Pulse-Link, Inc. Systems and methods for forward error correction in a wireless communication network
US7409628B2 (en) 2002-08-15 2008-08-05 Broadcom Corporation Efficient design to implement LDPC (Low Density Parity Check) decoder
US6957375B2 (en) 2003-02-26 2005-10-18 Flarion Technologies, Inc. Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation
US8140931B2 (en) 2003-07-03 2012-03-20 Dtvg Licensing, Inc. Method and system for generating parallel decodable low density parity check (LDPC) codes
KR100955952B1 (ko) * 2003-10-13 2010-05-19 삼성전자주식회사 무선 통신 시스템에서 리프팅 저밀도 패러티 검사 부호를이용한 시공간 부호화 방법 및 장치
US7383487B2 (en) 2004-01-10 2008-06-03 Broadcom Corporation IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals
US7281192B2 (en) 2004-04-05 2007-10-09 Broadcom Corporation LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing
US7395490B2 (en) * 2004-07-21 2008-07-01 Qualcomm Incorporated LDPC decoding methods and apparatus
CN101341659B (zh) 2004-08-13 2012-12-12 Dtvg许可公司 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进
US7607065B2 (en) * 2005-07-27 2009-10-20 Agere Systems Inc. Method and apparatus for block and rate independent decoding of LDPC codes
KR100946905B1 (ko) 2005-09-27 2010-03-09 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법
US7398453B2 (en) * 2005-10-03 2008-07-08 Motorola, Inc. Method and apparatus for a low-density parity-check decoder
US7530002B2 (en) 2006-01-03 2009-05-05 Broadcom Corporation Sub-matrix-based implementation of LDPC (Low Density Parity Check) decoder
KR20070080392A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 저밀도 패러티 검사 부호의 천공 방법
US7831895B2 (en) 2006-07-25 2010-11-09 Communications Coding Corporation Universal error control coding system for digital communication and data storage systems
US8464120B2 (en) * 2006-10-18 2013-06-11 Panasonic Corporation Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams
US7861134B2 (en) 2007-02-28 2010-12-28 Cenk Kose Methods and systems for LDPC coding
US7912140B2 (en) 2007-03-26 2011-03-22 Lantiq Israel Ltd. Reducing computational complexity in maximum likelihood MIMO OFDM decoder

Also Published As

Publication number Publication date
CN102171933B (zh) 2014-06-18
WO2010068616A1 (en) 2010-06-17
EP2329601A4 (en) 2016-09-07
CN102171933A (zh) 2011-08-31
JP5522641B2 (ja) 2014-06-18
US20100146361A1 (en) 2010-06-10
EP2329601A1 (en) 2011-06-08
US8443270B2 (en) 2013-05-14
HK1161445A1 (en) 2012-08-24
JP2012511841A (ja) 2012-05-24

Similar Documents

Publication Publication Date Title
JP3964890B2 (ja) 並列デコード可能な低密度パリティチェック(ldpc)コードを発生させる方法およびシステム
US20210152188A1 (en) Data processing device and data processing method
KR100695380B1 (ko) 감소된 메모리 ldpc 코드를 제공하는 방법 및 장치
KR100567698B1 (ko) 저밀도 패리티 검사 코드를 이용하는 위성 통신 시스템
JP3575606B2 (ja) データの低密度パリティ検査符号化方法および装置
KR100686660B1 (ko) 긴 블록 길이 ldpc 부호 및 짧은 블록 길이 ldpc 부호를 제공하는 방법 및 시스템
US8689093B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
WO2015178694A1 (en) Transmitting apparatus and interleaving method thereof
KR102554694B1 (ko) 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 1024-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
CA3027221C (en) Transmitting apparatus and interleaving method thereof
KR20110102295A (ko) Ldpc 부호들을 이용한 다중 입력 하드웨어 재사용
US20150200747A1 (en) Transmission method, reception method, transmitter, and receiver
US20200007165A1 (en) Data processing device and data processing method
KR102557432B1 (ko) 길이가 16200이며, 부호율이 3/15인 ldpc 부호어 및 16-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
KR102554687B1 (ko) 길이가 16200이며, 부호율이 4/15인 ldpc 부호어 및 64-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
EP3146635A1 (en) Transmitting apparatus and interleaving method thereof
KR102546125B1 (ko) 길이가 64800이며, 부호율이 3/15인 ldpc 부호어 및 4096-심볼 맵핑에 상응하는 bicm 수신 장치 및 방법
US20160344423A1 (en) Transmitting apparatus and interleaving method thereof
KR20160060629A (ko) 데이터 처리 장치 및 데이터 처리 방법
US7882415B2 (en) 3-Stripes gilbert low density parity-check codes
CN107733440A (zh) 多边类型结构化ldpc处理方法及装置
Jang et al. Design of LDPC coded BICM in DVB broadcasting systems with block permutations
JP6472790B2 (ja) 共通ハードウェアリソースを共用する、異なる低密度パリティ検査(ldpc)符号のための低密度パリティ検査の符号化
KR20120111903A (ko) 방송/통신 시스템에서 전송 심볼 구성 방법 및 장치
Blankenship et al. Channel Coding in NR

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application