JP5522641B2 - Ldpc符号を利用した多重入力ハードウェアの再利用 - Google Patents
Ldpc符号を利用した多重入力ハードウェアの再利用 Download PDFInfo
- Publication number
- JP5522641B2 JP5522641B2 JP2011539787A JP2011539787A JP5522641B2 JP 5522641 B2 JP5522641 B2 JP 5522641B2 JP 2011539787 A JP2011539787 A JP 2011539787A JP 2011539787 A JP2011539787 A JP 2011539787A JP 5522641 B2 JP5522641 B2 JP 5522641B2
- Authority
- JP
- Japan
- Prior art keywords
- codeword
- parity check
- check matrix
- submatrix
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3761—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 using code combining, i.e. using combining of codeword portions which may have been transmitted separately, e.g. Digital Fountain codes, Raptor codes or Luby Transform [LT] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6561—Parallelized implementations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Error Detection And Correction (AREA)
Description
本出願は、2008年12月9日に出願された「Multiple Input Hardware Reuse Using LDPC Codes」なる名称の米国非仮特許出願整理番号12/331,292号についての優先権を主張し、その内容が参照により本明細書に組み込まれる。
・n’>n:結合されたOFDMA符号語は、OFDM長データパケットLDPCより長い。本実施形態では、大規模なバッファを用いてOFDMAデータを処理のために保持する。
・n’<n:結合されたOFDMA符号語は、OFDM長データパケットLDPCより短い。
・P’<P/M:許可されているより小さい展開係数が使用され、その結果、処理装置が未使用になる。
(P(i)はi番目の符号語の展開係数)である。hi,j (k)はP(k)×P(k)かつQi,jはPt×Ptであるため、生成されるパリティ検査行列Heqの長さはm’Pt×Nとなり、これはOFDM長データパケットLDPCと同一長である。図7に示す非対角ゼロの部分行列は、その同一行の対角線上にある部分行列の幅と同一幅およびその同一列の対角線上にある部分行列の長さと同一長を持ち、かつ必ずしも正方行列ではない。前記開示のn=n’の例に加えて、他の実施形態には以下が含まれる。
・n’>n:結合されたOFDMA符号語は、OFDM長データパケットLDPCより長い。本実施形態では、大規模なバッファを用いてOFDMAデータを処理のために保持する。
・n’<n:結合されたOFDMA符号語は、OFDM長データパケットLDPCより短い。
・Pt<P:許可されているより小さい展開係数が使用され、その結果、処理装置が未使用になる。
Claims (21)
- 受信ノードにおけるデータ上で誤り検査を実行する方法であって、
M個の送信ノードから複数の符号語を実質的に同時に受信するステップであって、受信される前記符号語が、OFDMAパリティ検査行列を用いて符号化された低密度パリティ検査(LDPC)符号語であり、かつ、前記M個の送信ノードから受信される前記符号語の各々が、該受信される符号語を送信するために各送信ノードに割り当てられた直交周波数分割多元接続(OFDMA)周波数スペクトルの複数のサブキャリアのうち割り当てられたサブセットで受信される、ステップと、
M個の送信ノード全てから受信された前記符号語に対する誤り検査を、等価パリティ検査行列を用いて同時に実行するステップと、
を含み、
前記符号語の各々がOFDM LDPC符号語のM分の1の長さである、方法。 - 前記符号語が符号レートで符号化され、かつ前記OFDMAパリティ検査行列がm’個の行を有し、この行数m’は前記符号レートに依存する、請求項1に記載の方法。
- 前記OFDMAパリティ検査行列の展開係数がOFDMパリティ検査行列の展開係数のM分の1である、請求項1に記載の方法。
- 前記符号語の符号化に使用する前記パリティ検査行列が
で定義され、式中の各部分行列hi,jが全ゼロ行列、単位行列、または単位行列の巡回シフトのいずれかである、請求項3に記載の方法。 - 前記等価パリティ検査行列が
を含み、式中
であって、各部分行列hi,jがP’×P’でありかつP’=P/Mであり、式中Pが前記OFDMパリティ検査行列の展開係数であり、P’が前記OFDMAパリティ検査行列の展開係数である、請求項4に記載の方法。 - 前記等価パリティ検査行列が
であって、各部分行列hi,j (k)がP(k)×P(k)であり、かつQi,jがPt×Ptであり、展開係数の総計が
であり、式中P(i)はi番目の前記符号語の展開係数である、請求項1に記載の方法。 - 各部分行列hi,j (k)が正方行列であるが、前記各部分行列の寸法が他の対角部分行列に依存しない、請求項6に記載の方法。
- 各ゼロ部分行列がその同一行の対角線上にある部分行列の幅と同一幅およびその同一列の対角線上にある部分行列の長さと同一長を持つ、請求項7に記載の方法。
- コンピューター読取り可能媒体であって、前記媒体上に格納された命令を持ち、前記命令は、プロセッサによって実行されると、複数の送信ノードから受信したデータを前記プロセッサに復号させる命令であり、
各送信ノードに直交周波数分割多元接続周波数スペクトルの1つまたは複数のサブキャリアを割り当てる論理と、
前記送信ノードからM個の符号語を実質的に同時に受信する論理であって、前記符号語は、低密度パリティ検査(LDPC)符号語であり、前記符号語は、行数m’が符号レートに依存するようにパリティ検査行列で符号化され、前記符号語は、前記割り当てられたサブキャリアにマッピングされている、論理と、
前記符号語の各受信ビットについてビット対数尤度比を計算し、該ビット対数尤度比を、等価パリティ検査行列と一致するように、符号語ごとに配列する論理と、
前記等価パリティ検査行列を用いて前記符号語を復号する論理と、
を含む命令であり、
前記符号語の各々がOFDM LDPC符号語のM分の1の長さである、コンピューター読取り可能媒体。 - 前記符号化されたパリティ検査行列が
を含む、請求項9に記載のコンピューター読取り可能媒体。 - 前記等価パリティ検査行列が
を含み、式中
であって、各部分行列hi,jがP’×P’であり、かつP’=P/Mである、請求項9に記載のコンピューター読取り可能媒体。 - 前記等価パリティ検査行列が
を含み、式中
であって、各部分行列hi,j (k)がP(k)×P(k)であり、かつQi,jがPt×Ptであり、展開係数の総計が
であり、式中P(i)はi番目の前記符号語の展開係数である、請求項9に記載のコンピューター読取り可能媒体。 - 各部分行列hi,j (k)が正方行列であるが、前記各部分行列の寸法がその他の対角部分行列に依存しない、請求項12に記載のコンピューター読取り可能媒体。
- 各ゼロ部分行列がその同一行の対角線上にある部分行列の幅と同一幅およびその同一列の対角線上にある部分行列の長さと同一長を持つ、請求項13に記載のコンピューター読取り可能媒体。
- 複数の送信ノードからのデータを復号するためのシステムであって、
各送信ノードに直交周波数分割多元接続周波数スペクトルの1つまたは複数のサブキャリアを割り当てる手段と、
前記送信ノードからM個の符号語を実質的に同時に受信する手段であって、前記符号語は、低密度パリティ検査(LDPC)符号語であり、符号レートに依存する行数m’を有するようにパリティ検査行列に符号化され、かつ、割り当てられた前記サブキャリアにマッピングされている、手段と、
前記符号語の各受信ビットについてビット対数尤度比を計算し、該ビット対数尤度比を、等価パリティ検査行列と一致するように、符号語ごとに配列する手段と、
前記等価パリティ検査行列を用いて前記符号語を復号する手段と、
を備え、
前記符号語の各々がOFDM LDPC符号語のM分の1の長さである、システム。 - ネットワークノードであって、
トランシーバーと、
前記トランシーバーに接続された復調器と、
前記復調器に接続された復号器と、を備え、
前記復号器が、
複数の送信ノードの各々に直交周波数分割多元接続周波数スペクトルの1つまたは複数のサブキャリアを割り当て、
前記送信ノードからM個の符号語を実質的に同時に受信し、ここで、前記符号語は、低密度パリティ検査(LDPC)符号語であり、符号レートに依存する行数m’を有するようにパリティ検査行列に符号化され、かつ、割り当てられた前記サブキャリアにマッピングされており、
前記符号語の各受信ビットについてビット対数尤度比を計算し、該ビット対数尤度比を、等価パリティ検査行列と一致するように、符号語ごとに配列し、
前記等価パリティ検査行列を用いて前記符号語を復号する
ように構成された復号器であり、
前記符号語の各々がOFDM LDPC符号語のM分の1の長さである、ネットワークノード。 - 前記符号化されたパリティ検査行列が
を含む、請求項16に記載のネットワークノード。 - 前記等価パリティ検査行列が
を含み、式中
であって、各部分行列hi,jがP’×P’であり、かつP’=P/Mである、請求項16に記載のネットワークノード。 - 前記等価パリティ検査行列が
を含み、式中
であって、各部分行列hi,j (k)がP(k)×P(k)であり、かつQi,jがPt×Ptであり、展開係数の総計が
(式中P(i)はi番目の前記符号語の展開係数)である、請求項16に記載のネットワークノード。 - 各部分行列hi,j (k)が正方行列であるが、前記各部分行列の寸法が他の対角部分行列に依存しない、請求項19に記載のネットワークノード。
- 各ゼロ部分行列がその同一行の対角線上にある部分行列の幅と同一幅およびその同一列の対角線上にある部分行列の長さと同一長を持つ、請求項20に記載のネットワークノード。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/331,292 US8443270B2 (en) | 2008-12-09 | 2008-12-09 | Multiple input hardware reuse using LDPC codes |
US12/331,292 | 2008-12-09 | ||
PCT/US2009/067083 WO2010068616A1 (en) | 2008-12-09 | 2009-12-08 | Multiple input hardware reuse using ldpc codes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012511841A JP2012511841A (ja) | 2012-05-24 |
JP5522641B2 true JP5522641B2 (ja) | 2014-06-18 |
Family
ID=42232436
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011539787A Expired - Fee Related JP5522641B2 (ja) | 2008-12-09 | 2009-12-08 | Ldpc符号を利用した多重入力ハードウェアの再利用 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8443270B2 (ja) |
EP (1) | EP2329601A4 (ja) |
JP (1) | JP5522641B2 (ja) |
KR (1) | KR20110102295A (ja) |
CN (1) | CN102171933B (ja) |
HK (1) | HK1161445A1 (ja) |
WO (1) | WO2010068616A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8656249B2 (en) * | 2011-09-07 | 2014-02-18 | Lsi Corporation | Multi-level LDPC layer decoder |
US9141470B2 (en) * | 2012-03-19 | 2015-09-22 | Panasonic Corporation | Decoding device |
KR101730371B1 (ko) * | 2013-08-01 | 2017-04-26 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
US9344116B2 (en) * | 2014-05-29 | 2016-05-17 | Yuan Ze University | Method for determining layer stoppage in LDPC decoding |
US10678662B2 (en) | 2016-01-04 | 2020-06-09 | Cnex Labs, Inc. | Computing system with data protection mechanism with soft information and method of operation thereof |
CN116827357A (zh) * | 2016-05-13 | 2023-09-29 | 中兴通讯股份有限公司 | 一种结构化低密度奇偶校验码ldpc的编码、译码方法及装置 |
US20180123615A1 (en) * | 2016-11-02 | 2018-05-03 | Qualcomm Incorporated | Non-linear log-likelihood ratio quantization techniques for ldpc decoder architecture |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US7406647B2 (en) * | 2001-12-06 | 2008-07-29 | Pulse-Link, Inc. | Systems and methods for forward error correction in a wireless communication network |
US7409628B2 (en) * | 2002-08-15 | 2008-08-05 | Broadcom Corporation | Efficient design to implement LDPC (Low Density Parity Check) decoder |
US6957375B2 (en) * | 2003-02-26 | 2005-10-18 | Flarion Technologies, Inc. | Method and apparatus for performing low-density parity-check (LDPC) code operations using a multi-level permutation |
US8140931B2 (en) * | 2003-07-03 | 2012-03-20 | Dtvg Licensing, Inc. | Method and system for generating parallel decodable low density parity check (LDPC) codes |
KR100955952B1 (ko) * | 2003-10-13 | 2010-05-19 | 삼성전자주식회사 | 무선 통신 시스템에서 리프팅 저밀도 패러티 검사 부호를이용한 시공간 부호화 방법 및 장치 |
US7383487B2 (en) * | 2004-01-10 | 2008-06-03 | Broadcom Corporation | IPHD (iterative parallel hybrid decoding) of various MLC (multi-level code) signals |
US7281192B2 (en) * | 2004-04-05 | 2007-10-09 | Broadcom Corporation | LDPC (Low Density Parity Check) coded signal decoding using parallel and simultaneous bit node and check node processing |
US7395490B2 (en) * | 2004-07-21 | 2008-07-01 | Qualcomm Incorporated | LDPC decoding methods and apparatus |
CN101341659B (zh) * | 2004-08-13 | 2012-12-12 | Dtvg许可公司 | 用于多输入多输出通道的低密度奇偶校验码的码设计与实现的改进 |
US7607065B2 (en) * | 2005-07-27 | 2009-10-20 | Agere Systems Inc. | Method and apparatus for block and rate independent decoding of LDPC codes |
KR100946905B1 (ko) * | 2005-09-27 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호 송수신 장치 및 방법 |
US7398453B2 (en) * | 2005-10-03 | 2008-07-08 | Motorola, Inc. | Method and apparatus for a low-density parity-check decoder |
US7530002B2 (en) * | 2006-01-03 | 2009-05-05 | Broadcom Corporation | Sub-matrix-based implementation of LDPC (Low Density Parity Check) decoder |
KR20070080392A (ko) * | 2006-02-07 | 2007-08-10 | 삼성전자주식회사 | 저밀도 패러티 검사 부호의 천공 방법 |
US7831895B2 (en) * | 2006-07-25 | 2010-11-09 | Communications Coding Corporation | Universal error control coding system for digital communication and data storage systems |
US8464120B2 (en) * | 2006-10-18 | 2013-06-11 | Panasonic Corporation | Method and system for data transmission in a multiple input multiple output (MIMO) system including unbalanced lifting of a parity check matrix prior to encoding input data streams |
US7861134B2 (en) * | 2007-02-28 | 2010-12-28 | Cenk Kose | Methods and systems for LDPC coding |
US7912140B2 (en) * | 2007-03-26 | 2011-03-22 | Lantiq Israel Ltd. | Reducing computational complexity in maximum likelihood MIMO OFDM decoder |
-
2008
- 2008-12-09 US US12/331,292 patent/US8443270B2/en active Active
-
2009
- 2009-12-08 EP EP09832439.5A patent/EP2329601A4/en not_active Withdrawn
- 2009-12-08 CN CN200980138977.7A patent/CN102171933B/zh not_active Expired - Fee Related
- 2009-12-08 KR KR1020117007386A patent/KR20110102295A/ko not_active Application Discontinuation
- 2009-12-08 WO PCT/US2009/067083 patent/WO2010068616A1/en active Application Filing
- 2009-12-08 JP JP2011539787A patent/JP5522641B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-27 HK HK12101939.8A patent/HK1161445A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US8443270B2 (en) | 2013-05-14 |
HK1161445A1 (en) | 2012-08-24 |
JP2012511841A (ja) | 2012-05-24 |
EP2329601A4 (en) | 2016-09-07 |
KR20110102295A (ko) | 2011-09-16 |
CN102171933B (zh) | 2014-06-18 |
CN102171933A (zh) | 2011-08-31 |
US20100146361A1 (en) | 2010-06-10 |
EP2329601A1 (en) | 2011-06-08 |
WO2010068616A1 (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11831329B2 (en) | LDPC code matrices | |
JP3990396B2 (ja) | ロングおよびショートブロック長の低密度パリティチェック(ldpc)コードを提供する方法およびシステム | |
JP5522641B2 (ja) | Ldpc符号を利用した多重入力ハードウェアの再利用 | |
JP3964890B2 (ja) | 並列デコード可能な低密度パリティチェック(ldpc)コードを発生させる方法およびシステム | |
US8291289B2 (en) | Low density parity check (LDPC) code | |
KR100695380B1 (ko) | 감소된 메모리 ldpc 코드를 제공하는 방법 및 장치 | |
KR100543154B1 (ko) | 저밀도 패리티 검사 코드 생성 방법 및 시스템 | |
JP2005102201A (ja) | ショートブロック長の低密度パリティチェック(ldpc)コードを提供する方法およびシステム | |
CN1612486A (zh) | 提供短块长度低密度奇偶性校验码的方法和系统 | |
KR20080077992A (ko) | 검사 행렬 생성 방법, 부호화 방법, 통신 장치, 통신시스템, 부호화기 | |
US8782489B2 (en) | Method and system for providing Low Density Parity Check (LDPC) encoding and decoding | |
US20110202817A1 (en) | Node information storage method and system for a low-density parity-check decoder | |
JP6472790B2 (ja) | 共通ハードウェアリソースを共用する、異なる低密度パリティ検査(ldpc)符号のための低密度パリティ検査の符号化 | |
WO2006073322A1 (en) | 3-stripes gilbert low density parity-check codes | |
EP2989720A1 (en) | Method and apparatus of ldpc encoder in 10gbase-t system | |
US20140173374A1 (en) | Methods and apparatus for error coding | |
Luby et al. | Verification codes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130917 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131217 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131225 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140311 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5522641 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |