KR20110100277A - 높은 종횡비 특징부의 무수 에칭의 불소를 이용한 개선 - Google Patents
높은 종횡비 특징부의 무수 에칭의 불소를 이용한 개선 Download PDFInfo
- Publication number
- KR20110100277A KR20110100277A KR1020117016207A KR20117016207A KR20110100277A KR 20110100277 A KR20110100277 A KR 20110100277A KR 1020117016207 A KR1020117016207 A KR 1020117016207A KR 20117016207 A KR20117016207 A KR 20117016207A KR 20110100277 A KR20110100277 A KR 20110100277A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- gas
- aspect ratio
- bosch
- silicon
- Prior art date
Links
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 title description 3
- 229910052731 fluorine Inorganic materials 0.000 title description 3
- 239000011737 fluorine Substances 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- -1 low k dielectric Chemical compound 0.000 claims 1
- 238000009623 Bosch process Methods 0.000 abstract description 20
- 238000010792 warming Methods 0.000 abstract description 3
- 230000000593 degrading effect Effects 0.000 abstract description 2
- 238000002161 passivation Methods 0.000 description 14
- 230000008901 benefit Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000003085 diluting agent Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
Abstract
규소 기판에서 높은 종횡비 비아를 형성하는 표준 보쉬(Bosch) 및 비-보쉬 공정은 느리고 고비용인 가공, 및 에칭 기체로서 지구 온난화 기체인 상당한 양의 SF6의 사용을 비롯한 여러 단점을 갖는다. 본 발명은 에칭 챔버에 F2 기체를 첨가함으로써 이런 단점들을 해결한다. F2는 분자 상태 또는 해리된 상태중 하나로서 첨가될 수 있고, 비아 구멍의 질을 떨어뜨리지 않고도 에칭 속도를 증가시키는 작용을 한다. 이는 형성되는 비아의 일체성을 희생하지 않고서 더 짧은 전체 공정 시간 및 더 낮은 비용을 가능하게 한다. 또한, F2의 이용은 SF6의 사용을 감소 또는 제거할 수 있게 한다.
Description
본 발명은 규소의 무수 에칭, 특히 반도체 또는 다른 전자 장치에서 사용하기 위한 규소 기판에서 높은 종횡비 비아(via) 또는 구멍을 무수 에칭하기 위한 방법 및 장치에 관한 것이다.
규소 기판에서 높은 종횡비의 특징부, 예를 들면 비아 또는 구멍을 무수 에칭하는 현존하는 방법은 보쉬(Bosch) 공정으로 알려져 있다. 펄스 또는 시간-복합적 에칭으로도 공지되어 있는 보쉬 공정은 원래 MEM 에칭에서 사용하기 위해 고안되었지만, 오프-칩(off-chip) 인터커넥트(interconnect) 구멍의 형성에 성공적으로 이용되어 왔다. 보쉬 공정은 거의 수직으로 에칭된 구멍을 달성하는 교차 단계 공정의 반복 사이클을 이용한다. 제 1 단계는 플라스마 에칭을 포함하고, 여기서 거의 수직 방향인 규소 기판을 공격하는 일부 이온을 함유하는 플라스마가 이용된다. 규소 에칭의 경우, 가장 흔한 플라스마 이온은 육불화황(SF6)이다. 보쉬 공정에서의 제 2 단계는 가장 흔하게는 C4F8 공급원 기체를 이용한 화학적으로 불활성인 패시베이션 층의 침착을 포함한다. 각각의 단계는 수초간 지속된다. 패시베이션 층은 후속적인 에칭 단계에서 추가의 화학적 공격으로부터 전체 기판을 보호하는 작용을 한다. 그러나, 방향성 이온이 기판에 충돌하고 이전의 에칭 단계에 의해 형성된 구멍의 바닥에서 패시베이션 층을 통해 에칭하여 기판을 궁극적으로 노출시키고 추가로 에칭시킨다. 구멍의 가장자리에 따라 패시베이션 층은 추가의 에칭으로부터 보호하고 수직 구멍을 생성하는 것을 돕는다. 에칭과 패시베이션의 각각의 사이클은 결과적으로 이전에 에칭된 구멍의 바닥에서 매우 작은 추가의 에칭을 생성한다. 에칭과 패시베이션의 반복된 사이클 후에, 높은 종횡비의 비아가 달성될 수 있다. 그런 다음, 이들 완료된 비아를 유전층, 예를 들면 SiO2, 금속 차단벽 층, 예를 들면 Ta/TaN, 및 구리 시드 층과 함께 라이닝할 수 있다. 그런 다음, 비아를 구리로 완전히 충전시켜 다이 사이의 오프-칩 인터커넥트로서 작용하게 한다.
비-보쉬 공정 또는 정상 상태 공정으로 공지된 보쉬 공정에 대한 대안에서, 에칭 및 패시베이션은 보쉬 공정에서의 서로 교차되는 사이클이 아니라 전체 비아가 에칭될 때까지 연속적인 공정으로 수행된다. 비-보쉬 공정을 위한 에칭 기체는 동일하며, 즉 SF6이지만, 패시베이션 기체는 일반적으로 O2 또는 HBr이다. 예를 들면 패시베이션 기체로서 O2를 이용하는 경우, SiO2 층이 비아의 측벽 상에 형성되고, 이는 규소 기판에 비해 SF6에 의한 에칭에 보다 저항성이다.
보쉬 공정이 일반적으로 높은 종횡비의 구멍 또는 비아를 형성하는데 유용하지만, 이는 또한 여러 단점을 나타낸다. 한가지 이런 단점은 구멍을 에칭하기 위한 전체 공정이 비교적 느릴 수 있다는 점이다. 특히 각각의 에칭 및 패시베이션 사이클이 이런 작은 에칭을 생성하기 때문에, 사이클이 여러번 반복되어야만 한다. 예를 들면 0.5mm 규소 웨이퍼를 통해 에칭하기 위해서는 수천번의 사이클이 요구될 수 있다. 비아는 일반적으로 직경이 5㎛ 내지 150㎛의 범위이고 30㎛ 내지 300㎛의 깊이를 갖는다. 이런 비아의 종횡비는 20:1만큼 높을 수 있다. 각각의 에칭 및 패시베이션 단계가 시간 소비적이고, 많은 여러회의 사이클이 요구되기 때문에 단 하나의 비아를 형성하는 공정에 몇 시간이 걸릴 수 있다. 이는 매우 낮은 작업처리량 및 높은 비용을 생성한다.
보쉬 공정 및 비-보쉬 공정의 다른 단점은 에칭 기체로서 SF6를 이용할 경우 등방성 에칭 공정으로부터의 언더컷팅에 의해 야기되는 측벽의 스캘러핑(scalloping)이다. 패시베이션 단계의 목적이 깊어지는 에칭 부위의 측벽에 대한 직접적인 공격으로부터 보호하는 것이지만, 플라스마 이온이 측벽에 충돌하여 스퍼터링됨에 따라 일부 손상이 일어난다. 이는 측벽에 스캘러핑되거나 물결치는 프로파일을 생성한다. 이로 인해 후속적인 패시베이션 층이 비-등각성 코팅되고 따라서 비아 직경이 더 크게 불일치될 수 있다. 궁극적으로 이로 인해 유전체 층, 금속 차단벽 층 및 시드 층의 비-등각성이 생성될 수 있다. 이는 또한 비아가 구리로 열악하게 충진되어 결과적으로 더 높은 인터커넥트 전기 저항을 야기한다. 에칭된 비아의 직경에서의 변동은 100nm 내지 500nm 정도일 수 있다. 사이클 시간이 조절될 수 있지만, 이 문제가 완전히 극복될 수 없다. 더 짧은 사이클 시간은 더 매끄러운 벽을 생성하지만, 보다 많은 에칭 사이클을 필요로 하고 결과적으로 더 긴 전반적인 공정 시간을 요구한다. 더 긴 사이클 시간은 에칭 속도를 증가시켜서 전체적인 공정 시간을 감소시키지만, 측벽이 보다 스캘러핑되게 한다.
보쉬 및 비-보쉬 공정의 추가의 단점은 지구 온난화 기체로 간주되어온 SF6의 사용이다. 따라서, SF6의 사용을 감소시키는 것이 바람직하다.
상기의 모든 이유로 인해, 규소의 무수 에칭, 특히 규소 기판에서 높은 종횡비의 비아의 무수 에칭을 위한 방법 및 장치를 개선시키는 것이 당 분야에서 여전히 요구된다.
본 발명은 에칭 챔버에 F2 기체를 첨가함으로써 보쉬 공정 및 비-보쉬 공정에 관한 상기 언급된 단점을 해결한다. F2는 규소에 매우 반응성이고 분자 상태 또는 활성화된 상태중 하나로 규소 표면에서 반응한다. 분자 상태(열 활성화된) 또는 해리된 상태(플라스마) 중 하나인 작은 %의 F2를 공정에 첨가함으로써, 비아 구멍의 측벽을 분해시키지 않고서 에칭 속도를 증가시킬 수 있다. 보쉬 공정의 에칭 단계 동안 F2를 첨가하거나 비-보쉬 공정에서 에칭 기체에 F2를 첨가함으로써, 여러 이점이 달성될 수 있는 것으로 생각된다. 예를 들면, 에칭 사이클이 상당히 감소될 수 있고, 더 적은 언더커팅이 일어난다. 따라서, 측벽의 스캘러핑의 양 또한 감소된다. 이는 또한 형성되는 비아의 일체성을 희생하지 않고서 더 짧은 전반적인 공정 시간 및 더 낮은 비용을 야기한다. 또한 F2의 사용은 SF6의 사용의 감소를 허용한다.
본 발명은 규소 기판에서의 높은 종횡비 특징부, 예를 들면 비아 또는 구멍의 무수 에칭 기법에서의 이점을 제공한다. 특히, 본 발명은 표준 보쉬 및 비-보쉬 공정에 대한 개선을 제공하고, 이런 공정과 관련하여 상기 언급된 단점을 극복한다.
본 발명의 이점은 에칭 챔버에 F2 기체를 첨가함으로써 달성된다. 에칭 챔버에 F2 기체를 첨가하는 것은 여러 상이한 실시양태에 따라 수행될 수 있다. 한 실시양태에서, F2 기체는 SF6 유동 비율로서 SF6과 함께 플라스마 공급원에 첨가된다. F2 및 SF6의 부분압의 합은 SF6 기체가 단독으로 이용되는 경우와 동일한 수준으로 유지된다. 이로 인해 사용되는 SF6의 양이 감소된다. 추가의 실시양태에서, SF6 기체는 F2 및 희석 기체, 예를 들면 N2, Ar, He 등의 혼합물로 완전히 대체된다. 그런 다음, F2 및 희석 기체가 에칭을 위한 플라스마 공급원으로 공급된다. 본 발명의 다른 양태는 분자 상태의 F2를 희석 기체 또는 감소된 양의 플라스마 활성화된 SF6중 하나와 조합한다. 추가의 실시양태는 에칭 기체로서 F2를 사용하고 패시베이션 기체로서 C4F8 또는 다른 불화탄소 기체를 사용함에 관한 것이다. F2를 이용하는 다른 조합 또한 가능하다.
상기 언급된 바와 같이, 본 발명에 따른 F2의 이용은 표준 보쉬 및 비-보쉬 공정에 비해 다수의 이점을 제공한다. 특히, 적어도 에칭 기체의 한 성분으로서 F2를 이용함으로써, 에칭 속도가 증가될 수 있다. 이러한 에칭 속도의 증가는 비아 구멍의 측벽을 손상시키지 않고 달성되어 매끄러운 비아 구멍을 생성할 수 있다. 증가된 에칭 속도는 더 짧은 전반적인 공정 시간 및 상응하는 더 낮은 가공 비용을 가능하게 한다. 또한, F2의 이용은 SF6의 이용을 감소 또는 제거할 수 있게 한다. SF6의 감소 또는 제거는 또한 SF6의 제거와 관련된 비용을 감소 또는 제거함으로써 공정 비용을 감소시킨다. 이는 또한 반도체 제조 설비가 교토 의정서 및 반도체에 대한 국제 기술 로드맵의 화합물 규제 위원회에서 확립된 가이드라인에 의해 부가된 규정을 만족하는 것을 돕는다.
본 발명은 규소 기판의 비아 또는 구멍을 에칭하기 위한 보쉬 및 비-보쉬 공정에 대한 이점에 관해 기재하였다. 본 발명은 등방성 에칭이 요구되는 웨이퍼의 플라스마 박막화(thinning)에도 적용될 수 있다. 웨이퍼 박막화의 이점은 또다시 시간 및 공정 비용의 감소 및 또한 지구 온난화 기체인 SF6의 이용의 감소 또는 제거이다. 또한, 본 발명의 공정은 개시된 규소 기판이 아닌 다른 필름 또는 적층체를 에칭하는데 이용될 수 있다. 특히, 본 발명은 이산화규소, 질화규소, 도핑된 이산화규소, 낮은 k 유전체, 구리, 텅스텐, 탄화규소 등의 필름을 에칭하는데 이용될 수 있다. 에칭은 이런 필름 그 자체 상에서, 규소와 함께 또는 다양한 필름 층의 적층체에서 수행될 수 있다.
본 발명의 다른 실시양태 및 변형이 전술된 명세서를 참고하여 당 분야의 숙련자들에게 명확할 것으로 예상되고, 이런 실시양태 및 변형물은 첨부된 특허청구범위에서 설정된 바와 같은 본 발명의 범위에 포함되고자 한다.
Claims (9)
- 에칭 기체의 적어도 일부로서 F2 기체를 사용함을 포함하는 점을 특징으로 하는, 에칭 기체를 이용하여 기판을 무수 에칭하는 방법.
- 제 1 항에 있어서,
기판이 규소 기판이거나, 또는 그 위에 이산화규소, 질화규소, 도핑된 이산화규소, 낮은 k 유전체, 구리, 텅스텐 또는 탄화규소 층을 갖는 규소 기판인 방법. - 제 1 항에 있어서,
에칭 기체가 인 방법. - 제 1 항에 있어서,
무수 에칭이 보쉬(Bosch) 유형 공정인 방법. - 제 1 항에 있어서,
무수 에칭이 비-보쉬(Bosch) 유형 공정인 방법. - 제 1 항에 있어서,
무수 에칭이 기판에 비아(via) 구멍을 형성하는 공정인 방법. - 제 1 항에 있어서,
무수 에칭이 기판 박막화(thinning) 공정인 방법. - 에칭 기체의 적어도 일부로서 F2 기체를 갖는 에칭 기체를 이용하여 기판을 무수 에칭하는 단계를 포함하고, 여기서 형성된 비아 구멍이 20:1의 종횡비를 갖는, 기판에 비아 구멍을 에칭하는 방법.
- 20:1의 종횡 비를 갖는 비아 구멍이 에칭되어 있는 규소 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12249408P | 2008-12-15 | 2008-12-15 | |
| US61/122,494 | 2008-12-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110100277A true KR20110100277A (ko) | 2011-09-09 |
Family
ID=42310131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117016207A KR20110100277A (ko) | 2008-12-15 | 2009-12-14 | 높은 종횡비 특징부의 무수 에칭의 불소를 이용한 개선 |
Country Status (4)
| Country | Link |
|---|---|
| KR (1) | KR20110100277A (ko) |
| SG (1) | SG172119A1 (ko) |
| TW (1) | TW201110226A (ko) |
| WO (1) | WO2010077802A1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AUPP922399A0 (en) * | 1999-03-16 | 1999-04-15 | Silverbrook Research Pty Ltd | A method and apparatus (ij46p2) |
| US6403491B1 (en) * | 2000-11-01 | 2002-06-11 | Applied Materials, Inc. | Etch method using a dielectric etch chamber with expanded process window |
| ATE557418T1 (de) * | 2001-10-31 | 2012-05-15 | Tokyo Electron Ltd | Verfahren zum ätzen von merkmalen mit hohem streckungsverhältnis |
-
2009
- 2009-12-14 WO PCT/US2009/067834 patent/WO2010077802A1/en active Application Filing
- 2009-12-14 SG SG2011043031A patent/SG172119A1/en unknown
- 2009-12-14 KR KR1020117016207A patent/KR20110100277A/ko not_active Application Discontinuation
- 2009-12-15 TW TW98142911A patent/TW201110226A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010077802A1 (en) | 2010-07-08 |
| SG172119A1 (en) | 2011-07-28 |
| TW201110226A (en) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4690512B2 (ja) | エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法 | |
| US7125792B2 (en) | Dual damascene structure and method | |
| US6784108B1 (en) | Gas pulsing for etch profile control | |
| US6821884B2 (en) | Method of fabricating a semiconductor device | |
| US7314828B2 (en) | Repairing method for low-k dielectric materials | |
| KR101608952B1 (ko) | 반도체소자의 세정용 액체 조성물, 및 반도체소자의 세정방법 | |
| US20070254476A1 (en) | Cleaning porous low-k material in the formation of an interconnect structure | |
| US8658531B2 (en) | Method of forming connection holes | |
| JP2009519587A (ja) | 細孔シーリングライナーのデュアルダマシン方法及びデバイスへの統合 | |
| US6355572B1 (en) | Method of dry etching organic SOG film | |
| US20130180945A1 (en) | Method of processing a contact pad | |
| CN106952803B (zh) | 半导体元件的清洗用液体组合物及半导体元件的清洗方法、以及半导体元件的制造方法 | |
| KR20170073627A (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
| US9384979B2 (en) | Apparatus for the deposition of a conformal film on a substrate and methods therefor | |
| US5888901A (en) | Multilevel interconnection and method for making | |
| KR20110100277A (ko) | 높은 종횡비 특징부의 무수 에칭의 불소를 이용한 개선 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| US7326632B2 (en) | Method for fabricating metal wirings of semiconductor device | |
| TWI706434B (zh) | 加工互連結構使阻擋層側壁凹進最小化的方法 | |
| KR101185855B1 (ko) | 반도체 소자의 제조방법 | |
| KR100940639B1 (ko) | 반도체 소자의 제조 방법 | |
| US8846528B2 (en) | Method of modifying a low k dielectric layer having etched features and the resulting product | |
| KR20100058355A (ko) | 반도체 소자용 금속배선의 후처리방법 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| KR101005740B1 (ko) | 반도체 소자의 구리배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |