KR20110096897A - Method for manufacturing p-type gan-based compound semiconductor, method for actvating p-type dopant contained in gan-based compound semiconductor, gan-based compound semiconductor device, and gan-based compound semiconductor light-emitting device - Google Patents

Method for manufacturing p-type gan-based compound semiconductor, method for actvating p-type dopant contained in gan-based compound semiconductor, gan-based compound semiconductor device, and gan-based compound semiconductor light-emitting device Download PDF

Info

Publication number
KR20110096897A
KR20110096897A KR1020100016425A KR20100016425A KR20110096897A KR 20110096897 A KR20110096897 A KR 20110096897A KR 1020100016425 A KR1020100016425 A KR 1020100016425A KR 20100016425 A KR20100016425 A KR 20100016425A KR 20110096897 A KR20110096897 A KR 20110096897A
Authority
KR
South Korea
Prior art keywords
gallium nitride
compound semiconductor
nitride compound
type
semiconductor layer
Prior art date
Application number
KR1020100016425A
Other languages
Korean (ko)
Other versions
KR101171817B1 (en
Inventor
유병소
이준기
권광우
Original Assignee
(주)큐엠씨
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)큐엠씨, 전남대학교산학협력단 filed Critical (주)큐엠씨
Priority to KR1020100016425A priority Critical patent/KR101171817B1/en
Publication of KR20110096897A publication Critical patent/KR20110096897A/en
Application granted granted Critical
Publication of KR101171817B1 publication Critical patent/KR101171817B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본원은, 전기화학적 정전위법(electrochemical potentiostatic method)을 이용하여 질화갈륨계 화합물 반도체에 함유된 p-형 도판트를 활성화시킴으로써 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 증가시키고 전기적 특성을 개선할 수 있는 방법을 제공하고 이러한 방법을 이용하여 제조되는 질화갈륨계 화합물 반도체 디바이스 및 발광 디바이스를 제공하고자 한다. The present invention increases the hole concentration and improves the electrical properties of a p-type gallium nitride compound semiconductor layer by activating the p-type dopant contained in the gallium nitride compound semiconductor using an electrochemical potentiostatic method. It is intended to provide a method which can be done and to provide a gallium nitride compound semiconductor device and a light emitting device manufactured using the method.

Description

p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스 {METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE}A method of manufacturing a X-type gallium nitride compound semiconductor, a method of activating a X-type dopant contained in a gallium nitride compound semiconductor, a gallium nitride compound semiconductor device and a gallium nitride compound semiconductor light emitting device {METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE}

본원은 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트(dopant)의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스 및 질화갈륨계 화합물 반도체 발광 디바이스에 관한 것이다. The present application relates to a method for manufacturing a p-type gallium nitride compound semiconductor, a method for activating a p-type dopant contained in a gallium nitride compound semiconductor, a gallium nitride compound semiconductor device and a gallium nitride compound semiconductor light emitting device will be.

Mg이 도핑된 p-형 GaN 박막은 녹색, 청색 및 UV 발광 다이오드와 레이저 다이오드에서 정공(hole) 공급층으로서 사용된다. 일반적으로, n-형 GaN 층은 GaN-계 광전자 디바이스를 제작하기 위해 충분한 캐리어(전자) 농도(~ 5 x 1018 cm-3)를 나타낸다. p-GaN 층의 캐리어 농도는 n-GaN 층과 유사하여야 하지만 지난 십여년에 걸친 기술 개발에도 불구하고 여전히 1 오더(order) 낮은 수준(~5 x 1017 cm-3)이다. Amano 등이, 처음으로 낮은 에너지 전자-빔 조사를 사용한 p-형 GaN의 활성화에 성공한 이후, 여러 가지 방법들이 활성화도를 개선하기 위하여 연구되었다. Nakamura 등은, 비활성 가스 분위기에서 700℃ 이상의 열 어닐링(thermal annealing) 방법을 개발하였고, 현재, 대부분의 칩은 이러한 후속 열처리(postannealing) 방법을 기반으로 p-GaN 박막을 활성화하여 제작한다. 몇몇 변형된 방법들이 연구 되었고, p-GaN 특성들은 후속 열처리 방법의 변형에 의해 개선될 수 있다. 산소 혼합 가스 내에서 열 어닐링, 다단계 어닐링, 수소-저장 금속층을 이용한 어닐링, 그리고 소수 캐리어 주입과 함께하는 어닐링 등이 연구되었고, 이러한 단순한 변형 방법을 사용하여 정공 농도가 약 30~50% 증가되었다. Mg-doped p-type GaN thin films are used as hole supply layers in green, blue and UV light emitting diodes and laser diodes. In general, the n-type GaN layer exhibits sufficient carrier (electron) concentration (˜5 × 10 18 cm −3 ) to fabricate a GaN-based optoelectronic device. The carrier concentration of the p-GaN layer should be similar to the n-GaN layer but is still one order lower (~ 5 x 10 17 cm -3 ) despite the technology development over the last decade. Since Amano et al. Succeeded in activating p-type GaN using low energy electron-beam irradiation for the first time, several methods have been studied to improve the degree of activation. Nakamura et al. Have developed a thermal annealing method of 700 ° C. or higher in an inert gas atmosphere, and at present, most chips are fabricated by activating p-GaN thin films based on these post-annealing methods. Several modified methods have been studied and the p-GaN properties can be improved by modification of subsequent heat treatment methods. Thermal annealing in an oxygen gas mixture, multi-stage annealing, annealing with hydrogen-storage metal layers, and annealing with minority carrier injection have been studied, and the hole concentration has been increased by about 30-50% using this simple modification method.

하지만, 상기 정공 농도는 활성화 에너지원으로서 KrF(248nm) 엑시머-레이저 조사를 이용함으로써 ~30% 향상될 수 있었지만, 높은 에너지 조사 때문에 Ga의 외부확산(out-diffusion)이 일어난다. However, the hole concentration could be improved by ˜30% by using KrF (248 nm) excimer-laser irradiation as the activation energy source, but out-diffusion of Ga occurs due to high energy irradiation.

유기금속 화학기상증착(MOCVD)법으로 형성된 Mg이 도핑된 GaN 층은, Mg 원자가 상기 증착 공정 동안 H 원자와 결합하기 때문에 전기적으로 비활성화(passivated) 된다. 상기 Mg-H 결합을 끊고 격자로부터 H 원자를 제거하기 위해 활성화 공정이 필요하다. 상기 활성화 공정은 하기 화학식의 순방향 반응이다:The Mg-doped GaN layer formed by organometallic chemical vapor deposition (MOCVD) is electrically passivated because Mg atoms bond with H atoms during the deposition process. An activation process is necessary to break the Mg-H bond and remove H atoms from the lattice. The activation process is a forward reaction of the formula:

(Mg-H)0 ↔ Mg- + H+ (Mg-H) 0 ↔ Mg - + H +

기본적으로, 상기 반응은 가역적이고, H+ 이온들이 격자로부터 제거되는 경우 순방향 반응이 촉진된다. 종래의 열 어닐링은 p-GaN 층으로부터 H 원자를 제거하고, 정공 농도를 1 x 1018 cm-3 이상으로 하기 위해 사용될 수 있었다. 그러나, H 원자들을 제거하기 위해 800℃ 이상의 높은 온도가 요구되고, 질소 공공(vacancies)들이 상기 열 어닐링 공정에 의해 생성된다. 결국, 높은 정공 농도가 달성될지라도 p-GaN 층의 전기적 및 광학적 특성들은 디바이스 성능면에서 악화된다. Basically, the reaction is reversible and the forward reaction is accelerated when H + ions are removed from the lattice. Conventional thermal annealing could be used to remove H atoms from the p-GaN layer and to bring the hole concentration to 1 × 10 18 cm −3 or more. However, a high temperature of 800 ° C. or higher is required to remove H atoms, and nitrogen vacancies are created by the thermal annealing process. As a result, the electrical and optical properties of the p-GaN layer deteriorate in device performance even if high hole concentrations are achieved.

본원은, 전기화학적 정전위법(electrochemical potentiostatic method)을 이용하여 질화갈륨계 화합물 반도체에 함유된 p-형 도판트를 활성화시킴으로써 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 증가시키고 전기적 특성을 개선할 수 있는 방법을 제공하고, 이러한 방법을 이용하여 제조되는 질화갈륨계 화합물 반도체 디바이스 및 발광 디바이스를 제공하고자 한다. The present invention increases the hole concentration and improves the electrical properties of a p-type gallium nitride compound semiconductor layer by activating the p-type dopant contained in the gallium nitride compound semiconductor using an electrochemical potentiostatic method. It is intended to provide a method which can be done, and to provide a gallium nitride compound semiconductor device and a light emitting device manufactured using the method.

그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. However, the problem to be solved by the present application is not limited to the above-mentioned problem, and other problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기와 같은 목적을 달성하기 위하여, 본원의 일 측면은, 기판에 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 형성하고; 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및 상기 상대 전극과 작업 전극(working electrode)로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함하는, p-형 질화갈륨계 화합물 반도체의 제조 방법을 제공한다. In order to achieve the above object, an aspect of the present application, forming a gallium nitride compound semiconductor layer comprising a p-type dopant on a substrate; Contacting the substrate on which the gallium nitride compound semiconductor layer is formed with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; And activating the p-type dopant by applying a voltage between the counter electrode and the gallium nitride compound semiconductor layer as a working electrode: manufacturing a p-type gallium nitride compound semiconductor; Provide a method.

본원의 다른 측면은, p-형 도판트를 포함하는 질화갈륨계 화합물 반도체가 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉되는 상대 전극(counter electrode)을 제공하고; 및, 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함하는, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법을 제공한다. In another aspect of the present invention, a substrate on which a gallium nitride compound semiconductor including a p-type dopant is formed is contacted with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; And activating the p-type dopant by applying a voltage between the counter electrode and the gallium nitride compound semiconductor layer as a working electrode. A method of activating a p-type dopant is provided.

본원의 또 다른 측면은, 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 의해 제조된 p-형 질화갈륨계 화합물 반도체를 포함하는 질화갈륨계 화합물 반도체 디바이스를 제공한다. Another aspect of the present application provides a gallium nitride compound semiconductor device comprising a p-type gallium nitride compound semiconductor manufactured by the method for producing the p-type gallium nitride compound semiconductor.

본원의 또 다른 측면은, 기판 상에 형성된 n-형 질화갈륨계 화합물 반도체 층; 상기 n-형 질화갈륨계 화합물 반도체 층 상에 형성된 활성층; 및, 상기 활성층 상에 형성된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층:을 포함하는 적층체를 포함하며, 상기 p-형 도판트는, 상기 적층체를 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것인, 발광 디바이스를 제공한다. Another aspect of the present application, an n-type gallium nitride compound semiconductor layer formed on a substrate; An active layer formed on the n-type gallium nitride compound semiconductor layer; And a gallium nitride-based compound semiconductor layer comprising a p-type dopant formed on the active layer, the p-type dopant comprising: contacting the laminate with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; A light emitting device, which is activated by applying a voltage between the counter electrode and a gallium nitride based compound semiconductor layer comprising the p-type dopant as a working electrode.

본원에 의하면, 전기화학적 정전위법을 이용하여 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층에 직접 전압을 인가함으로써 상기 p-형 도판트를 활성화시켜 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 효과적으로 향상시킬 수 있으며, 또한, 광학적 전기적으로 높은 발광세기, 높은 이동도 및 낮은 저항H도를 얻을 수 있다. 이에, 본원에 의하여 활성화된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체는 상기한 바와 같은 높은 정공 농도, 낮은 저항 등을 가짐으로써, 다양한 반도체 디바이스, 및 발광 다이오드, 레이저 다이오드 등과 같은 다양한 발광 디바이스 제작 시 순방향 문턱전압을 낮출 수 있어 상기 디바이스 구동 시에 전력소모를 줄일 수 있는 이점이 있고, 높은 운반자 농도는 정공의 이동도를 증대시켜 외부양자효율을 증대 시키고, 고휘도를 얻을 수 있다. According to the present invention, the p-type dopant is activated by directly applying a voltage to a gallium nitride compound semiconductor layer including a p-type dopant by using an electrochemical potentioelectric method to obtain a p-type gallium nitride compound semiconductor layer. It is possible to effectively improve the hole concentration, and also obtain optically and electrically high luminous intensity, high mobility and low resistance H degree. Therefore, the gallium nitride compound semiconductor including the p-type dopant activated by the present invention has a high hole concentration, a low resistance, and the like as described above, thereby providing various semiconductor devices and various light emission such as light emitting diodes and laser diodes. When the device is manufactured, the forward threshold voltage can be lowered, thereby reducing the power consumption when driving the device, and the high carrier concentration can increase the mobility of holes to increase the external quantum efficiency and obtain high brightness.

도 1은 본원의 일 구현예에 따른 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서 질화갈륨계 화합물 반도체 층에 포함되는 p-형 도판트를 활성화 하는 공정에 사용하는 처리 장치를 보여주는 개략도이고,
도 2는 본원의 일 구현예에 따른 p-형 질화갈륨계 화합물 반도체 디바이스의 일례로서 발광 다이오드의 층 구조를 보여주는 단면도이고,
도 3은 본원의 일 실시예에 있어서 제조된 질화갈륨계 화합물 반도체 디바이스의 모델의 층 구조를 보여주는 단면도이고,
도 4는 본원의 실시예에 있어서, 다양한 인가 전압에 따른 p-형 도판트의 활성화 후의 정공 농도를 분석한 결과이고,
도 5는 본원의 일 실시예에 있어서, 인가 전압 9 V 에서 활성화된 p-형 질화갈륨계 화합물 반도체 층의 표면에 대한 전자주사현미경(SEM = scanning electron microscopy) 사진이고,
도 6a는 본원의 비교예에 있어서, 10분 동안 N2 분위기 하에서 650℃로 열 어닐링하여 활성화된 p-형 질화갈륨계 화합물 반도체 층의 SIMS(secondary ion mass spectrometry) 깊이 프로파일(depth profile)이고,
도 6b는 본원의 일 실시예에 있어서 인가 전압 7 V 에서 전기화학적 정전위법을 이용하여 활성화된 p-형 질화갈륨계 층의 SIMS(secondary ion mass spectrometry) 깊이 프로파일이고,
도 7은 본원의 일 실시예에 있어서 제조된 질화갈륨계 화합물 반도체 디바이스의 모델의 층 구조를 보여주는 단면도이고,
도 8은 본원의 일 실시예에 있어서, TCL 패턴으로 p-형 전극을 나타내는 사진이고,
도 9는 본원의 일 실시예에 있어서, 각각 조건에 따른 EL 결과 그래프이고,
도 10은 본원의 일 실시예에 있어서, 3528PLCC 2type으로 패키지 한 발광 다이오드 칩을 나타내는 사진이고,
도 11a는 본원의 일 실시예에 있어서 웨이퍼 전체를 프로빙(probing)하여 20 mA에서의 Vf에 대한 칩 개수를 나타내는 그래프이고,
도 11b는 본원의 일 실시예에 있어서 한 웨이퍼의 전류시간에 따른 평균 Vf 값을 나타내는 그래프이고,
도 12는 본원의 일 실시예에 있어서 전류시간에 따른 풀 프로빙 맵(full probing map) 데이터이고,
도 13은 본 원의 일 실시예에 있어서 전류시간에 따른 463 nm(±1 nm) 파장의 칩들의 I-V 측정 결과 그래프이다.
1 is a schematic view showing a processing apparatus used in a process for activating a p-type dopant included in a gallium nitride compound semiconductor layer in a method of manufacturing a p-type gallium nitride compound semiconductor according to an embodiment of the present application. ,
2 is a cross-sectional view illustrating a layer structure of a light emitting diode as an example of a p-type gallium nitride compound semiconductor device according to an embodiment of the present disclosure;
3 is a cross-sectional view showing a layer structure of a model of a gallium nitride compound semiconductor device manufactured according to one embodiment of the present application;
4 is a result of analyzing the hole concentration after activation of the p-type dopant according to various applied voltages in the embodiment of the present application,
FIG. 5 is an SEM image of a surface of a p-type gallium nitride compound semiconductor layer activated at an applied voltage of 9 V according to an embodiment of the present disclosure.
Figure 6a is N 2 for 10 minutes in the comparative example of the present application Secondary ion mass spectrometry (SIMS) depth profile of a p-type gallium nitride compound semiconductor layer activated by thermal annealing at 650 ° C. under an atmosphere,
6B is a secondary ion mass spectrometry (SIMS) depth profile of a p-type gallium nitride based layer activated using an electrochemical potentiometry at an applied voltage of 7 V,
7 is a cross-sectional view showing a layer structure of a model of a gallium nitride compound semiconductor device manufactured according to an embodiment of the present application;
8 is a photograph showing a p-type electrode in a TCL pattern according to an embodiment of the present application;
FIG. 9 is a graph showing EL results according to conditions in one embodiment of the present application;
10 is a photograph showing a light emitting diode chip packaged in 3528PLCC 2type according to one embodiment of the present application;
11A is a graph showing the number of chips for Vf at 20 mA by probing the entire wafer in one embodiment of the present application.
FIG. 11B is a graph showing an average Vf value according to the current time of one wafer in one embodiment of the present application. FIG.
12 is a full probing map (full probing map) data according to the current time in an embodiment of the present application,
FIG. 13 is a graph illustrating IV measurement results of chips having a wavelength of 463 nm (± 1 nm) according to current time according to an embodiment of the present disclosure.

이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 구현예 및 실시예를 상세히 설명한다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments and embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

그러나 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 그리고 도면에서 본원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. It should be understood, however, that the present invention may be embodied in many different forms and is not limited to the embodiments and examples described herein. In the drawings, parts irrelevant to the description are omitted for simplicity of explanation, and like reference numerals designate like parts throughout the specification.

본원 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout this specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding the other components unless specifically stated otherwise.

본원 명세서 전체에서 사용되는 정도의 용어 "약", "실질적으로" 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. As used throughout this specification, the terms "about", "substantially", and the like, are used at, or in close proximity to, numerical values when a manufacturing and material tolerance inherent in the stated meanings is given, and an understanding of the invention Accurate or absolute figures are used to help prevent unfair use by unscrupulous infringers.

본원 명세서 전체에서 사용되는 정도의 용어 "전해액" 은 전해질을 포함하는 용액, 용융 상태의 전해질 또는 이를 포함하는 유동성 물질 등을 의미하는 것으로 해석될 수 있다. As used throughout this specification, the term "electrolyte" may be interpreted to mean a solution containing an electrolyte, an electrolyte in a molten state, or a flowable material including the same.

본원 명세서 전체에서 사용되는 정도의 용어 "질화갈륨계 화합물 반도체" 는 도핑되거나 도핑되지 않은 질화갈륨계 화합물 반도체로서 Ga과 N 원소를 포함하는 반도체를 의미하는 것으로 해석될 수 있다. As used throughout this specification, the term "gallium nitride compound semiconductor" may be interpreted to mean a semiconductor including Ga and N elements as a doped or undoped gallium nitride compound semiconductor.

본원 명세서 전체에서 사용되는 정도의 "알칼리 금속" 은 주기율표의 알칼리 금속족에 속하는 금속을 포함하는 것으로 해석될 수 있으며, "알칼리토 금속" 은 주기율표의 알칼리토 금속족에 속하는 금속을 포함할 수 있는 것으로 해석될 수 있다.
As used throughout this specification, an "alkali metal" may be interpreted to include a metal belonging to an alkali metal group of the periodic table, and an "alkalito metal" may include a metal belonging to an alkaline earth metal group of the periodic table. It can be interpreted as.

이하, 본원에 따른 p-형 질화갈륨계 화합물 반도체의 제조방법, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법, 질화갈륨계 화합물 반도체 디바이스, 및 질화갈륨계 화합물 반도체 발광 디바이스의 구현예들이 첨부된 도면들을 참조하여 기술되며, 참조되는 숫자들은 다양한 도면들에 있어서 대응되거나 동일한 요소를 나타낸다. 그러나, 본원이 이러한 구현예들에 의하여 제한되는 것은 아니다.
Hereinafter, a method of manufacturing a p-type gallium nitride compound semiconductor, a method of activating a p-type dopant contained in a gallium nitride compound semiconductor, a gallium nitride compound semiconductor device, and a gallium nitride compound semiconductor light emitting device Embodiments are described with reference to the accompanying drawings, wherein the referenced numbers represent corresponding or identical elements in the various drawings. However, the present application is not limited by these embodiments.

본원의 일 측면에 있어서, p-형 질화갈륨계 화합물 반도체의 제조 방법은, 기판에 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 형성하고; 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및 상기 상대 전극과 작업 전극(working electrode)로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함할 수 있다. 예를 들어, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액에 접촉시키는 경우, 상기 기판의 일부 또는 전부를 상기 전해액과 접촉하게 할 수 있으나, 이에 제한되는 것은 아니다. In one aspect of the present application, a method of manufacturing a p-type gallium nitride compound semiconductor comprises: forming a gallium nitride compound semiconductor layer comprising a p-type dopant on a substrate; Contacting the substrate on which the gallium nitride compound semiconductor layer is formed with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; And activating the p-type dopant by applying a voltage between the counter electrode and the gallium nitride compound semiconductor layer as a working electrode. For example, when the substrate on which the gallium nitride compound semiconductor layer is formed is in contact with an electrolyte, some or all of the substrate may be in contact with the electrolyte, but is not limited thereto.

본원에서, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키는 것은, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판의 일부 또는 전체를 상기 전해액과 접촉시키는 것을 의미하는 것으로 해석될 수 있으나, 이에 제한되는 것은 아니다. 여기서, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키는 방법은 특별히 제한되지 않는다. Herein, contacting the substrate on which the gallium nitride compound semiconductor layer is formed with an electrolyte may be interpreted to mean contacting part or all of the substrate on which the gallium nitride compound semiconductor layer is formed with the electrolyte, but It is not limited. Here, the method of contacting the substrate on which the gallium nitride compound semiconductor layer is formed with the electrolyte is not particularly limited.

예시적 구현들에서, 상기 기판으로서 10-6 Ω·cm 미만의 비저항(resistivity)을 가지는 다양한 기판을 사용할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판은 비전도성일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판은 Al2O3, Ga2O3 , Si 또는 SiC를 포함할 수 있으며, 또는, GaN 후막을 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 기판의 비제한적 예로서 사파이어 등과 같은 Al2O3는 비전도성으로서 질화갈륨과 마찬가지로 육방정 구조를 가지며 (0001)면의 결정학적 구조가 서로 유사하다. 또한, Al2O3는 모오스 경도가 9로 경질이고 융점이 2050℃로 매우 높아 질화갈륨과 같이 고온 증착해야 하는 박막의 기판으로 적합하다. 그리고 산이나 알칼리에 쉽게 부식되지 않으므로 발광다이오드 제조 공정에 필요한 각종 습식 에칭에도 잘 견디며 가격이 저렴한 장점을 가지고 있다. SiC는 질화갈륨과 격자 부정합이 적고 열특성이 우수해 질화갈륨 박막을 성장하는 기판으로 널리 활용 되고 있다. 상기한 바와 같이 비전도성 기판을 사용하는 경우, 상기 질화갈륨계 화합물 반도체 층을 작업 전극(working electrode)로서 사용함으로써 상기 질화갈륨계 화합물 반도체 층에 직접 전압을 인가하여 상기 p-형 도판트를 더 효율적으로 활성화시킬 수 있다. In exemplary implementations, various substrates having a resistivity of less than 10 −6 Ω · cm may be used as the substrate, but are not limited thereto. For example, the substrate may be non-conductive, but is not limited thereto. For example, the substrate may be Al 2 O 3 , Ga 2 O 3 , Si or It may include SiC, or may include a GaN thick film, but is not limited thereto. For example, as a non-limiting example of the substrate, Al 2 O 3 , such as sapphire and the like, is non-conductive and has a hexagonal structure like gallium nitride, and the crystallographic structures of (0001) faces are similar to each other. In addition, Al 2 O 3 is hard to have a high Mohs hardness of 9 and a very high melting point of 2050 ° C., which is suitable as a thin film substrate to be deposited at a high temperature such as gallium nitride. In addition, since it is not easily corroded by acids or alkalis, it has the advantages of being able to withstand various wet etching required for the light emitting diode manufacturing process and having a low price. SiC is widely used as a substrate for growing gallium nitride thin films because of its low lattice mismatch and excellent thermal properties. When using a non-conductive substrate as described above, the p-type dopant is further applied by directly applying a voltage to the gallium nitride compound semiconductor layer by using the gallium nitride compound semiconductor layer as a working electrode. It can be activated efficiently.

예시적 구현예들에서, 상기 기판 상에 질화갈륨계 화합물 반도체의 결정 품질을 더욱 향상시키기 위해, 질화갈륨(GaN), 질화알루미늄(AlN) 등으로 형성되는 저온-성장 버퍼(buffer)층을 형성할 수 있으나, 이에 제한되는 것은 아니다. 또한, 수평성장(lateral growth)이나, 파셋토 제어 성장(facet-controlled growth) 등의 저전이화 기술(dislocation reduction technique)을 이용할 수 있다. In example embodiments, a low-growth buffer layer formed of gallium nitride (GaN), aluminum nitride (AlN), or the like may be formed on the substrate to further improve the crystal quality of the gallium nitride compound semiconductor. It may be, but is not limited thereto. In addition, a dislocation reduction technique such as lateral growth or facet-controlled growth may be used.

예시적 구현들에서, 상기 p-형 도판트는 Mg, Zn, Cd, Be, Ca, Ba 및 이들의 조합으로 이루어진 군으로부터 선택될 수 있다. 이에 제한되지는 않는다. In exemplary embodiments, the p-type dopant may be selected from the group consisting of Mg, Zn, Cd, Be, Ca, Ba, and combinations thereof. It is not limited to this.

예시적 구현들에서, 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층은 기상 증착 방법 (vapor-phase deposition method)을 이용하여 상기 기판에 형성될 수 있으나, 이에 제한되는 것은 아니다. In exemplary embodiments, the gallium nitride based compound semiconductor layer including the p-type dopant may be formed on the substrate using a vapor-phase deposition method, but is not limited thereto.

예를 들어, 상기 기상 증착 방법은 유기금속화학증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방법, 분자선 에피탁시 (MBE = Molecular Beam Epitaxy) 방법 또는 수소기상에피택시(Hydride Vapor phase Epitaxy; HVPE) 방법 등일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 MOCVD 방법을 사용하는 경우, 상기 기판을 소정의 온도로 유지하면서 질화갈륨계 화합물을 위한 소스(source) 가스 및/또는 p-형 도판트를 위한 소스 가스를 주입하여 상기 기판에 상기 질화갈륨계 화합물 반도체를 형성하기 위한 화학반응이 일어나도록 함으로써 상기 기판에 소정의 조성을 가지는 질화갈륨계 화합물 반도체 층 및/또는 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층을 증착시킨다. For example, the vapor deposition method may be a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method, or a hydrogen vapor phase epitaxy (HVPE) method. Etc., but is not limited thereto. For example, when using the MOCVD method, a source gas for a gallium nitride compound and / or a source gas for a p-type dopant is injected into the substrate while maintaining the substrate at a predetermined temperature. By causing a chemical reaction to form the gallium nitride compound semiconductor, a gallium nitride compound semiconductor layer having a predetermined composition and / or a gallium nitride compound semiconductor layer containing a p-type dopant is deposited on the substrate.

상기 질화갈륨계 화합물 반도체 층은 상기 기판의 표면에 직접 형성되거나, 또는, 상기 기판의 표면에 미리 형성된 저온-성장 버퍼층의 표면에 형성될 수 있다. 또한, 상기 질화갈륨계 화합물 반도체 층이 질화갈륨계 화합물 반도체 디바이스를 구성하는 복수의 층상의 반도체 층들 중 하나인 경우에는, 그 바로 아래의 반도체 층의 표면에 상기 질화갈륨계 화합물 반도체 층이 형성될 수 있으나, 이에 제한되는 것은 아니다. The gallium nitride compound semiconductor layer may be directly formed on the surface of the substrate, or may be formed on the surface of the low-temperature growth buffer layer previously formed on the surface of the substrate. Further, when the gallium nitride compound semiconductor layer is one of a plurality of layered semiconductor layers constituting the gallium nitride compound semiconductor device, the gallium nitride compound semiconductor layer is formed on the surface of the semiconductor layer immediately below it. May be, but is not limited thereto.

예시적 구현들에서, 상기 질화갈륨계 화합물 반도체로서, 질화갈륨(GaN), 질화알루미늄갈륨(AlxGa1 - xN), 질화인듐갈륨(InxGa1 - xN), 질화알루미늄갈륨인듐(AlGaInN) 등을 들 수 있으나, 이에 제한되는 것은 아니다. In exemplary embodiments, as the gallium nitride compound semiconductor, gallium nitride (GaN), aluminum gallium nitride (Al x Ga 1 - x N), indium gallium nitride (In x Ga 1 - x N), indium aluminum gallium nitride (AlGaInN) and the like, but are not limited thereto.

예시적 구현들에서, 예를 들어, 상기 p-형 질화갈륨계 화합물 반도체는 조성이나 p-형 도판트의 함유량 등이 다른 2층 이상의 적층 구조를 포함할 수 있으나, 이에 제한되는 것은 아니다. In exemplary embodiments, for example, the p-type gallium nitride compound semiconductor may include a laminated structure of two or more layers having different compositions, content of p-type dopants, and the like, but is not limited thereto.

도 1은, 본원의 일 구현예에 따른 p-형 질화갈륨계 화합물 반도체의 제조 방법 중 질화갈륨계 화합물 반도체 층에 포함되는 p-형 도판트를 활성화 하는 공정에 사용하는 처리 장치를 보여주는 개략도이다. 도 1에 도시된 바와 같이, 본원의 일 구현예에 따라 전기화학적 정전위법을 이용하여 p-형 도판트를 활성화하는 공정에 사용하는 처리 장치는, 전해액(400)을 수용하는 것과 동시에 상기 전해액(400) 중에 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층(200)이 형성된 기판(100)과 상대 전극(300)을 전해액과 접촉시키기 위한 전해조(500)와, 작업 전극(또는, 애노드)으로서 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층(200)과 상대 전극(또는, 캐소드)(300) 사이에 일정 전압을 인가하기 위한 전원(600)과, 상기 전원(600)과 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층(200)을 연결하기 위한 배선(700)과, 상기 전원(600)과 상대 전극(300)을 연결하기 위한 배선(800)을 구비하고 있다. 필요한 경우, 상기 전해조(500) 내에 전해액(400)의 온도를 모니터링하기 위한 열전대(미도시)를 구비할 수 있다. 열전대는 간접적으로 기판(100)의 온도를 감지한다. 한편, 필요한 경우, 상기 작업 전극 및 상대 전극 사이에 Hg/HgO 등과 같은 재료로 제조된 기준 전극을 배치하여 사용할 수 있으나, 이에 제한되는 것은 아니다. 1 is a schematic view showing a processing apparatus used in a process of activating a p-type dopant included in a gallium nitride compound semiconductor layer in a method of manufacturing a p-type gallium nitride compound semiconductor according to an embodiment of the present application. . As shown in FIG. 1, a processing apparatus used in a process of activating a p-type dopant using an electrochemical potentiometry according to an embodiment of the present disclosure may contain an electrolyte 400 and at the same time the electrolyte ( An electrolytic cell 500 for contacting the substrate 100 on which the gallium nitride compound semiconductor layer 200 containing the p-type dopant 200 with the p-type dopant and the counter electrode 300 is in contact with the electrolyte, and the working electrode (or the anode). A power source 600 for applying a constant voltage between the gallium nitride compound semiconductor layer 200 containing the p-type dopant and the counter electrode (or the cathode) 300, and the power source 600; a wiring 700 for connecting the gallium nitride compound semiconductor layer 200 containing a p-type dopant, and a wiring 800 for connecting the power supply 600 and the counter electrode 300. . If necessary, a thermocouple (not shown) for monitoring the temperature of the electrolyte solution 400 may be provided in the electrolytic cell 500. The thermocouple indirectly senses the temperature of the substrate 100. Meanwhile, if necessary, a reference electrode made of a material such as Hg / HgO may be disposed between the working electrode and the counter electrode, but is not limited thereto.

예시적 구현들에서, 상기 전해액은 용액 형태 또는 용융염 형태로 제공될 수 있으나, 이에 제한되는 것은 아니다. In exemplary embodiments, the electrolyte may be provided in a solution form or a molten salt form, but is not limited thereto.

상기 전해액이 용액 형태인 경우, 상기 전해액은 산성, 중성 또는 알칼리성을 가지는 전도성 용액일 수 있다. 예를 들어, 상기 전해액은 산성, 중성 또는 알칼리성 전해질을 포함하는 수용액일 수 있으나, 이에 제한되는 것은 아니다. 상기 산성 전해질은 산(acid)을 포함하는 것일 수 있으며, 상기 산은 특별히 제한되지 않으며, 비제한적 예로서, HCl, HF, HBr, HI, H2SO4, H2CO3, 또는 이들의 혼합물 등을 들 수 있다. 상기 알칼리성 전해질은 1종 이상의 알칼리성 금속염을 포함하는 것일 수 있으며, 상기 알칼리성 금속염은 특별히 제한되지 않으며, 비제한적 예로서, 알칼리 금속의 염, 알칼리 금속의 염 등을 들 수 있다. 상기 알칼리 금속의 염 및 알칼리 금속의 염은, 예를 들어, 알칼리 금속 또는 알칼리토 금속의 수산화물(hydroxides), 알칼리 금속 또는 알칼리토 금속의 할로겐화물(halides) 등을 들 수 있으나, 이에 제한되는 것은 아니다. 상기 금속의 할로겐화물은 상기 금속의 염화물, 불화물, 또는 브롬화물 등을 의미한다. When the electrolyte is in the form of a solution, the electrolyte may be a conductive solution having acidity, neutrality or alkalinity. For example, the electrolyte may be an aqueous solution including an acidic, neutral or alkaline electrolyte, but is not limited thereto. The acid electrolyte may include an acid, and the acid is not particularly limited. Examples of the acid electrolyte include, but are not limited to, HCl, HF, HBr, HI, H 2 SO 4 , H 2 CO 3 , or a mixture thereof. Can be mentioned. The alkaline electrolyte may include one or more alkaline metal salts, and the alkali metal salt is not particularly limited, and examples thereof include salts of alkali metals, salts of alkali metals, and the like. Examples of the salt of the alkali metal and the salt of the alkali metal include, for example, hydroxides of alkali metals or alkaline earth metals, halides of alkali metals or alkaline earth metals, and the like. no. Halide of the metal means chloride, fluoride, bromide or the like of the metal.

상기 전해액이 용융염 형태인 경우, 상기 전해액은 용융된 알칼리 금속의 할로겐화물, 알칼리토 금속의 할로겐화물, 또는 이들의 혼합물을 포함할 수 있으나, 이에 제한되지는 않는다. 예를 들어, 상기 알칼리 금속 또는 알칼리토 금속의 할로겐화물은 알칼리 금속의 염화물, 불화물, 또는 브롬화물 등을 의미한다. When the electrolyte is in the form of a molten salt, the electrolyte may include a halide of a molten alkali metal, a halide of an alkaline earth metal, or a mixture thereof, but is not limited thereto. For example, the halide of the alkali metal or alkaline earth metal means a chloride, fluoride, bromide, or the like of the alkali metal.

상기 상대 전극으로서, p-형 질화갈륨계 화합물 반도체 층과의 사이에 전압을 인가할 때 전해액 중에 용출되지 않는 여러 가지 재료를 선택하여 사용할 수 있다. 예를 들어, 백금, 백금도금 티타늄, 납, 구리, 주석, 및 흑연으로 이루어진 군으로부터 선택되는 1종 이상을 사용하여 상대 전극을 제조하여 사용할 수 있으나, 이에 제한되는 것은 아니다. As the counter electrode, various materials which do not elute in the electrolyte when a voltage is applied between the p-type gallium nitride compound semiconductor layer can be selected and used. For example, the counter electrode may be manufactured using one or more selected from the group consisting of platinum, platinum-plated titanium, lead, copper, tin, and graphite, but is not limited thereto.

상기 전원은, 순방향 전압이 인가되는 전형적인 정전압 시스템을 사용할 수 있다. The power source may use a typical constant voltage system to which forward voltage is applied.

예시적 구현들에서, 상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 상기 전해액에 접촉시키기 전에 열처리하는 것을 추가 포함할 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 열처리 온도는 500℃ 이상, 예를 들어, 약 500℃ 내지 700℃ 일 수 있으나, 이에 제한되는 것은 아니다. 상기 열처리는 당업계에 알려진 열처리 방법 및 열처리 온도 등의 범위에서 특별히 제한 없이 사용할 수 있으며, 예를 들어, 가열, 자외선, 또는 RF 등을 이용하여 수행될 수 있으나, 이에 제한되는 것은 아니다. In example embodiments, the method may further include heat treating the substrate on which the gallium nitride compound semiconductor layer is formed before contacting the electrolyte, but is not limited thereto. For example, the heat treatment temperature may be 500 ° C. or higher, for example, about 500 ° C. to 700 ° C., but is not limited thereto. The heat treatment may be used without particular limitation in the range of heat treatment methods and heat treatment temperatures known in the art, for example, may be performed using heating, ultraviolet rays, or RF, but is not limited thereto.

상기 처리 장치를 이용하고 전기화학적 정전위법에 의한 p-형 도판트의 활성화 공정에는, 배선(7,8)을 통해 전원(600)을 접속하고, 기판(100), 및 상대 전극(4)을 각각, 전해조(500) 내에 수용한 전해액(400)과 접촉한 상태로, p-형 질화갈륨계 화합물 반도체 층(200)과 상대 전극(300) 사이에 전원(600)으로부터 일정 전압을 인가한다. 이러한 전압 인가에 따라, 상기 질화갈륨계 화합물 반도체 층(200)에 함유된 p-형 도판트가 전기화학적 정전위법에 의하여 탈수소화 반응이 진행되어 활성화됨으로써, p-형 질화갈륨계 화합물 반도체가 제조된다. In the step of activating the p-type dopant by the electrochemical electrostatic potential method using the processing apparatus, the power supply 600 is connected via the wirings 7, 8, and the substrate 100 and the counter electrode 4 are connected. Respectively, a constant voltage is applied from the power supply 600 between the p-type gallium nitride compound semiconductor layer 200 and the counter electrode 300 in contact with the electrolyte solution 400 contained in the electrolytic cell 500. In response to such voltage application, the p-type dopant contained in the gallium nitride compound semiconductor layer 200 is dehydrogenated and activated by electrochemical potentiometry, thereby producing a p-type gallium nitride compound semiconductor. do.

상기 전기화학적 정전위법을 이용한 활성화 공정에서, 열전대를 이용하여 전해액(400)의 온도를 모니터링하여, 열전대에 의해 측정된 값으로부터 산출된 상기 질화갈륨계 화합물 반도체 층(200)의 온도가 솔더(solder) 등의 융점을 초과하지 않는 범위에서 조절될 수 있도록 상기 양 전극들 사이에 인가하는 전압 값을 제어하는 것이 바람직하다. 컨트롤러는 미리 설정된 목표 온도로 상기 기판의 온도를 제어할 수 있다. 또한 도면에는 도시되어 있지는 않지만 전해조(500)의 외부로부터 전해액(400)을 냉각시킬 수 있도록 장치가 설계될 수도 있다. In the activation process using the electrochemical potentiometric method, by monitoring the temperature of the electrolyte 400 using a thermocouple, the temperature of the gallium nitride compound semiconductor layer 200 calculated from the value measured by the thermocouple is solder (solder) It is preferable to control the voltage value applied between the both electrodes so that they can be adjusted in a range not exceeding the melting point, such as). The controller may control the temperature of the substrate to a preset target temperature. In addition, although not shown in the drawings, the device may be designed to cool the electrolyte 400 from the outside of the electrolytic cell 500.

상기 인가 전압의 값은, 질화갈륨계 화합물 반도체의 조성이나 두께, p-형 도판트의 종류나 첨가량, 전해액의 종류나 농도 등에 따라서 상이하기 때문에 특정할 수 없다. 바람직하게는, 상기 전기화학적 정전위법을 이용한 활성화 공정에서, 앞에서 본 바와 같이, 기판(100)의 온도가 융점을 넘지 않은 범위에서 전압값을 조정하고, 그 전압값에 따라서 질화갈륨계 화합물 반도체 층(200)에 첨가한 p-형 도판트의 거의 전량의 탈수소화가 일어나도록, 전압 인가 시간을 설정할 수 있다. The value of the applied voltage differs depending on the composition and thickness of the gallium nitride compound semiconductor, the type and amount of the p-type dopant, the type and concentration of the electrolyte, and the like, and cannot be specified. Preferably, in the activation process using the electrochemical electrostatic potential method, as described above, the voltage value is adjusted in a range in which the temperature of the substrate 100 does not exceed the melting point, and the gallium nitride compound semiconductor layer is in accordance with the voltage value. The voltage application time can be set so that almost all the dehydrogenation of the p-type dopant added to (200) occurs.

본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층이 형성되는 기판을 전해액과 접촉한 상태로, 작업 전극으로서 상기 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층을 사용하여 상기 전해액과 접촉시켜 설치되는 상대 전극과의 사이에 전압을 인가하는 것을 포함하는 공정에 의하여, 상기 질화갈륨계 화합물 반도체에 함유된 상기 p-형 도판트가 탈수소화 반응에 의해 활성화될 수 있다. 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 p-형 도판트의 활성화에 의하여 정공 농도를 약 5 x 1017 내지 약 5 x 1019 cm-3 까지 향상시킬 수 있다. In the method of manufacturing the p-type gallium nitride compound semiconductor according to the embodiment of the present application, the working electrode is in contact with a substrate on which a gallium nitride compound semiconductor layer containing a p-type dopant is formed. Using a gallium nitride compound semiconductor layer containing the p-type dopant, and applying a voltage between the counter electrode provided in contact with the electrolyte solution to the gallium nitride compound semiconductor. The p-type dopant contained can be activated by a dehydrogenation reaction. In the method of manufacturing the p-type gallium nitride compound semiconductor according to an embodiment of the present application, by the activation of the p-type dopant hole concentration to about 5 x 10 17 to about 5 x 10 19 cm -3 Can be improved.

작업 전극으로서 상기 p-형 도판트를 함유하는 질화갈륨계 화합물 반도체 층과 상대 전극 사이에 전압이 인가될 때, 전해액으로부터 상기 기판에 형성된 질화갈륨계 화합물 반도체에 전자(e-)가 공급되고, 공급되는 상기 전자에 의하여 p-형 도판트와 수소와의 결합이 끊어짐으로써 수소 이온(H+)이 발생한다. 발생한 수소 이온이 상대 전극과의 전위차로 인하여 상기 반도체로부터 방출되기 때문에 상기 반도체 내 수소 이온 농도가 감소한다. 이에 따라, 상기 p-형 도판트가 탈수소화되는 것으로 보인다. 상기 반도체로부터 방출되는 수소 이온은 상대 전극까지 이송되고 전자가 상대 전극 표면에 의하여 받아들여져 수소 분자(H2)가 생성된다. When a voltage is applied between the gallium nitride compound semiconductor layer containing the p-type dopant as the working electrode and the counter electrode, electrons (e ) are supplied from the electrolyte to the gallium nitride compound semiconductor formed on the substrate, Hydrogen ions (H + ) are generated by breaking the bond between the p-type dopant and hydrogen by the supplied electrons. Since the generated hydrogen ions are released from the semiconductor due to the potential difference with the counter electrode, the concentration of hydrogen ions in the semiconductor decreases. Thus, the p-type dopant appears to be dehydrogenated. Hydrogen ions emitted from the semiconductor are transported to the counter electrode and electrons are received by the counter electrode surface to generate hydrogen molecules (H 2 ).

또, 전해액이 수산화 이온(OH-)을 포함하는 경우, 상기 수산화 이온이 상기 질화갈륨계 화합물 반도체 층의 표면에 의하여 끌어당겨 지고, 상기 표면에서 전자를 방출하여, 상기 반도체 내 수소 이온과 결합하여 물 분자(H2O)를 생성한다. 결과적으로, 상기 반도체 내 수소 이온 농도가 감소한다. 이렇게 하여, p-형 도판트가 탈수소화되는 것으로 보인다. In addition, when the electrolyte solution contains hydroxide ions (OH ), the hydroxide ions are attracted by the surface of the gallium nitride compound semiconductor layer, emit electrons from the surface, and combine with the hydrogen ions in the semiconductor. Produces water molecules (H 2 O). As a result, the concentration of hydrogen ions in the semiconductor is reduced. In this way, the p-type dopant appears to be dehydrogenated.

또한, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 활성화 처리를 실시하기 위해 적어도 기판과 상대 전극 사이에 전원을 인가하기 위한 전원과, 상기 기판이나 전해액 등을 수용하기 위한 전해조가 있어야 한다. 상기 활성화 처리는 상압 하에서 전해액의 비등점 이하의 비교적 저온에서 실시할 수 있다. 따라서, 상기 활성화 처리 장치의 초기 비용 및 운용 비용을 감소시킬 수 있다. 또, 예를 들면, 복수의 기판을 전해액 내에 상대 전극으로부터 같은 거리에 설치하여, 상기 복수의 기판 상의 질화갈륨계 화합물 반도체 층들을 편차(variations) 없이 한 번에 실질적으로 균일하게 활성화 처리할 수도 있다. In addition, in the method of manufacturing the p-type gallium nitride compound semiconductor according to the embodiment of the present application, a power source for applying power to at least a substrate and a counter electrode to perform the activation process, and the substrate or the electrolyte solution. There must be an electrolytic cell to accommodate the back. The activation treatment can be carried out at a relatively low temperature below the boiling point of the electrolyte under normal pressure. Therefore, the initial cost and operating cost of the said activation processing apparatus can be reduced. Further, for example, a plurality of substrates may be provided in the electrolyte at the same distance from the counter electrode, so that the gallium nitride compound semiconductor layers on the plurality of substrates may be substantially uniformly activated at once without variations. .

또, 상기 활성화 처리가 전해액 내에서 수행됨에 따라 상기 활성화 처리 동안에 질화갈륨계 화합물 반도체 층의 온도 상승이 억제된다. 상기 반도체의 조성은 질소 방출 등에 의해 변화되지 않는다. 전해액에 포함되는 금속 이온은 양이온으로서 활성화 처리 시에 상대 전극 측에 끌어 당겨지기 때문에 상기 반도체가 전해액 내에 포함되는 전해액 등에 의해 오염되지 않는다. 질화갈륨, 질화알루미늄갈륨, 질화인듐갈륨 등의 질화갈륨계 화합물 반도체는, 보통 습식 에칭(wet etching)이 곤란하기 때문에, 상기 활성화 처리에 사용하는 전해액에 의하여 에칭되지 않는다. 따라서, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 질화갈륨계 화합물 반도체가 활성화 처리 동안 손상을 받는 것을 방지할 수 있다. Further, as the activation treatment is performed in the electrolyte solution, the temperature rise of the gallium nitride compound semiconductor layer is suppressed during the activation treatment. The composition of the semiconductor is not changed by nitrogen release or the like. Since the metal ions contained in the electrolyte are attracted to the counter electrode side during the activation process as cations, the semiconductor is not contaminated by the electrolyte or the like contained in the electrolyte. Gallium nitride compound semiconductors such as gallium nitride, aluminum gallium nitride, and indium gallium nitride are usually difficult to wet etch, and therefore are not etched by the electrolyte solution used in the activation process. Therefore, in the method of manufacturing the p-type gallium nitride compound semiconductor according to the embodiment of the present application, the gallium nitride compound semiconductor can be prevented from being damaged during the activation process.

또한, 상기 활성화 처리는 상기 질화갈륨계 화합물 반도체 층의 실질적으로 전체 표면에 전해액이 접촉한 상태로 수행된다. 따라서, 예를 들면, 상기 반도체 층이 기판 상에 박막 형태로 형성되고, 상기 기판과 상기 반도체의 박막을 포함하는 디층 구조체에 있어서 스웰링(swelling), 휨(warpage), 불규칙성(irregularities) 등이 있는 경우에도, 상기 다층 구조체를 파손시키고 상기 p-형 도판트의 활성화 정도에 있어서 편차(variation) 없이 상기 반도체 내 상기 p-형 도판트를 균일하게 활성화시킬 수 있다. In addition, the activation process is performed while the electrolyte solution is in contact with substantially the entire surface of the gallium nitride compound semiconductor layer. Thus, for example, the semiconductor layer is formed in a thin film form on a substrate, and swelling, warpage, irregularities, etc., in a multilayer structure including the substrate and the thin film of the semiconductor are Even if present, the multilayer structure can be broken and the p-type dopant in the semiconductor can be uniformly activated without variation in the degree of activation of the p-type dopant.

따라서, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 다양한 효과의 연계에 의하여, p-형 질화갈륨계 화합물 반도체를 보다 값싸고, 효율적으로 대량으로 생산하는 것이 가능해진다. p-형 도판트를 포함하는 질화갈륨계 화합물 반도체를 조성 변화나 오염 발생 없이 효율적이고 균일하게 활성화하여 실질적으로 일정한 반도체 품질을 얻을 수 있다. 따라서, p-형 질화갈륨계 화합물 반도체 제조 비용을 줄이는 것이 가능할 수 있다. Accordingly, in the method of manufacturing the p-type gallium nitride compound semiconductor according to the embodiment of the present application, by incorporating the various effects, the p-type gallium nitride compound semiconductor is cheaper and more efficiently produced in large quantities It becomes possible. A gallium nitride compound semiconductor including a p-type dopant may be efficiently and uniformly activated without composition change or contamination, thereby obtaining substantially constant semiconductor quality. Therefore, it may be possible to reduce the manufacturing cost of the p-type gallium nitride compound semiconductor.

본원의 일 측면에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 있어서, 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층이 사파이어와 같은 비전도성 기판에 기상 성장법에 따라서 형성되는 경우에, 작업 전극으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층에 전압을 직접 인가함으로써 상기 p-형 도판트의 활성화 효율을 향상시킬 수 있다.
In the method of manufacturing the p-type gallium nitride compound semiconductor according to an aspect of the present application, the gallium nitride compound semiconductor layer including the p-type dopant is formed on the non-conductive substrate such as sapphire according to the vapor phase growth method In this case, the activation efficiency of the p-type dopant may be improved by directly applying a voltage to the gallium nitride compound semiconductor layer including the p-type dopant as a working electrode.

본원의 다른 측면에 있어서, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법은, p-형 도판트를 포함하는 질화갈륨계 화합물 반도체가 형성된 기판을 전해액과 접촉시키고; 상기 전해액과 접촉되는 상대 전극(counter electrode)을 제공하고; 및 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:을 포함할 수 있다. 이와 관련하여, 본원의 일 측면에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 대하여 기재한 상기 내용은 모두 상기 본원의 다른 측면에 따른 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법에 적용될 수 있다.
According to another aspect of the present invention, a method of activating a p-type dopant contained in a gallium nitride compound semiconductor comprises contacting a substrate on which a gallium nitride compound semiconductor including a p-type dopant is formed with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; And activating the p-type dopant by applying a voltage between the counter electrode and the gallium nitride compound semiconductor layer as a working electrode. In this regard, all of the above descriptions of the method for manufacturing the p-type gallium nitride compound semiconductor according to one aspect of the present application are contained in the p-type dopant contained in the gallium nitride compound semiconductor according to the other aspect of the present application. It can be applied to the activation method of.

본원의 또 다른 측면에 있어서, 질화갈륨계 화합물 반도체 디바이스는, 상기한 바와 같은 본원의 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라서 제조되는 p-형 질화갈륨계 화합물 반도체를 포함할 수 있다. 이러한 디바이스는 상기한 바와 같은 본원의 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라서 제조되는 p-형 질화갈륨계 화합물 반도체를 포함하기 때문에 우수한 특성, 예를 들어, 발광 다이오드, 레이저 다이오드 등의 발광 디바이스의 경우 우수한 휘도 등을 얻을 수 있다. In another aspect of the present application, the gallium nitride compound semiconductor device may include a p-type gallium nitride compound semiconductor manufactured according to the method for producing a p-type gallium nitride compound semiconductor of the present application as described above. . Since such a device includes a p-type gallium nitride compound semiconductor manufactured according to the manufacturing method of the p-type gallium nitride compound semiconductor of the present application as described above, excellent characteristics such as light emitting diodes, laser diodes, etc. In the case of the light emitting device, excellent brightness and the like can be obtained.

예를 들어, 본원의 일 구현예에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법을 이용하여 발광 디바이스를 제조하는 경우, 기판 상에 발광 디바이스를 형성하는 상기 p-형 질화갈륨계 화합물 반도체 층 및 그외 복수의 층을 기상 증착법에 의하여 형성한 상태에서 상기한 바와 같은 전기화학적 정전위법에 의하여 상기 p-형 도판트를 활성화시킬 수 있다.
For example, when manufacturing a light emitting device using the manufacturing method of the p-type gallium nitride compound semiconductor according to an embodiment of the present application, the p-type gallium nitride compound semiconductor to form a light emitting device on a substrate The p-type dopant may be activated by the electrochemical potentiometric method as described above in the form of a layer and a plurality of other layers by vapor deposition.

본원의 또 다른 측면에 있어서, 발광 디바이스는, 기판 상에 형성된 n-형 질화갈륨계 화합물 반도체 층; 상기 n-형 질화갈륨계 화합물 반도체 층 상에 형성된 활성층; 및 상기 활성층 상에 형성된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층:을 포함하는 적층체를 포함하며, 상기 p-형 도판트는, 상기 적층체를 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것일 수 있다. 상기 발광 디바이스의 구조는 특별히 제한되지 않으며, 당업계에 공지된 구조를 가지는 것 일 수 있다. In another aspect of the present application, the light emitting device comprises: an n-type gallium nitride based compound semiconductor layer formed on a substrate; An active layer formed on the n-type gallium nitride compound semiconductor layer; And a gallium nitride-based compound semiconductor layer comprising a p-type dopant formed on the active layer, the p-type dopant comprising: contacting the laminate with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; It may be activated by applying a voltage between the counter electrode and the gallium nitride compound semiconductor layer containing the p-type dopant as a working electrode. The structure of the light emitting device is not particularly limited and may be one having a structure known in the art.

상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 대하여 기재한 모든 내용은 상기 본원의 또 다른 측면에 따른 상기 발광 디바이스에 적용될 수 있다. All of the contents described for the manufacturing method of the p-type gallium nitride compound semiconductor can be applied to the light emitting device according to another aspect of the present application.

도 2는 본원의 상기 발광 디바이스의 일 구현예에 있어서, 발광 다이오드의 층 구조를 나타내는 단면도이다. 2 is a cross-sectional view showing a layer structure of a light emitting diode in an embodiment of the light emitting device of the present application.

도 2를 참조하면, 본원의 일 구현예예 따른 발광 다이오드는 기판(100)의 표면(110)에 순서대로 적층된 저온-성장 버퍼층(120), n-형 질화갈륨계 화합물 반도체 층(130), 중간층(140), 발광층(150), 및 상기한 바와 같이 활성화된 p-형 질화갈륨계 화합물 반도체 층(200)을 포함하는 적층체를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상기 p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)의 일부에는 전극 패드(220)가 형성 되어 있다. 또, 상기 중간층(140), 발광층(150), 및 p-형 질화갈륨계 화합물 반도체 층(200)의 일부를 제거함으로써, 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 일부가 노출 되고, 이렇게 노출되는 표면(230)에 전극 패드(240)가 형성 되어 있다. Referring to FIG. 2, a light emitting diode according to an embodiment of the present disclosure includes a low-temperature growth buffer layer 120, an n-type gallium nitride based compound semiconductor layer 130 stacked in order on a surface 110 of a substrate 100, It may include, but is not limited to, an intermediate layer 140, a light emitting layer 150, and a laminate including the p-type gallium nitride compound semiconductor layer 200 activated as described above. An electrode pad 220 is formed on a portion of the surface 210 of the p-type gallium nitride compound semiconductor layer 200. In addition, a portion of the n-type gallium nitride compound semiconductor layer 130 is exposed by removing a portion of the intermediate layer 140, the light emitting layer 150, and the p-type gallium nitride compound semiconductor layer 200. The electrode pads 240 are formed on the exposed surface 230.

저온-성장 버퍼층(260)으로서, 예를 들면, 질화갈륨, 질화알루미늄 등으로 형성되는 층을 사용할 수 있으나, 이에 제한되는 것은 아니다. n-형 질화갈륨계 화합물 반도체 층(130)으로는, n-형 도판트로서 실리콘(Si)을 포함하는 질화갈륨으로 형성된 층을 들 수 있으나, 이에 제한되는 것은 아니다. 있다. 중간층(140)은, 발광층(150)의 결정 품질을 높이기 위한 층으로서, 질화 인듐갈륨(InxGa1-xN)으로 형성되는 층을 들 수 있으나, 이에 제한되는 것은 아니다. As the low-temperature growth buffer layer 260, for example, a layer formed of gallium nitride, aluminum nitride, or the like may be used, but is not limited thereto. The n-type gallium nitride compound semiconductor layer 130 may include, but is not limited to, a layer formed of gallium nitride including silicon (Si) as an n-type dopant. have. The intermediate layer 140 may include a layer formed of indium gallium nitride (In x Ga 1-xN ) as a layer for improving the crystal quality of the emission layer 150, but is not limited thereto.

발광층(150)의 예로서 다중 양자 우물(MQW = multiple quantum-well) 층을 들 수 있으며, 이러한 다중 양자 우물 층은 초격자 디바이스로서, 예를 들어, 질화갈륨으로 형성되는 배리어층(barrier layer)과 질화인듐갈륨(InxGa1-xN)으로 형성되는 우물층(well layer)이 교대로 적층되거나, 또는, 각각 서로 상이한 조성 x를 가지는 질화인듐갈륨(InxGa1-xN)으로 형성되는 배리어층과 우물층이 교대로 적층되어, 배리어층이 상기 적층체의 최상층과 최하층으로서 배치되어 있을 수 있는 것일 수 있다. An example of the light emitting layer 150 may be a multiple quantum well (MQW) layer, which is a superlattice device, for example a barrier layer formed of gallium nitride. And a well layer formed of indium gallium nitride (In x Ga 1-x N) are alternately stacked, or indium gallium nitride (In x Ga 1-x N) each having a different composition x. The barrier layer and the well layer formed may be alternately stacked so that the barrier layer may be disposed as the uppermost layer and the lowermost layer of the laminate.

상기 p-형 질화갈륨계 화합물 반도체 층(200)은, 예를 들어, p-형 도판트로서 마그네슘(Mg) 등이 첨가되고 이러한 p-형 도판트가 상기 본원의 일 측면에 따른 제조 방법에 의하여 활성화된 질화갈륨(GaN) 또는 질화알루미늄갈륨(AlxGa1-xN)로 형성된 되는 층이 사용될 수 있으나, 이에 제한되는 것은 아니다. The p-type gallium nitride compound semiconductor layer 200 is, for example, magnesium (Mg) and the like is added as a p-type dopant, such a p-type dopant to the manufacturing method according to one aspect of the present application A layer formed of gallium nitride (GaN) or aluminum gallium nitride (Al x Ga 1-x N) activated by the above may be used, but is not limited thereto.

전극 패드(20)의 예로서, 상기 p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)에 적층되는 니켈층과 상기 니켈층의 위에 적층되는 골드(Au)층을 포함하는 적층체를 들 수 있으나, 이에 제한되는 것은 아니다. 전극 패드(220)의 예로서, 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 노출되는 표면(230)에 순서대로 적층되는 티타늄(Ti)층, 알루미늄층, 니켈층 및 골드층을 포함하는 적층체를 들 수 있으나, 이에 제한되는 것은 아니다. As an example of the electrode pad 20, a laminate including a nickel layer stacked on the surface 210 of the p-type gallium nitride compound semiconductor layer 200 and a gold (Au) layer stacked on the nickel layer. It may be, but is not limited thereto. Examples of the electrode pad 220 include a titanium (Ti) layer, an aluminum layer, a nickel layer, and a gold layer that are sequentially stacked on the exposed surface 230 of the n-type gallium nitride compound semiconductor layer 130. The laminate may be, but is not limited thereto.

상기 저온-성장 버퍼층(120)으로부터 상기 p-형 질화갈륨계 화합물 반도체 층(200)까지의 각 층은, 예를 들어, 상기 설명한 MOCVD 방법 등의 기상 증착 방법(vapor-phase deposition method)에 의하여 형성될 수 있다. 즉, 기판(100)을 상기 MOCVD를 실시하기 위한 장치의 챔버 내에 도입하고, 상기 기판(100)의 온도를 각각의 층의 성장에 적당한 온도로 유지하면서, 각 층 형성을 위한 원료 가스를 챔버 내로 주입하여, 상기한 바와 같이, 상기 기판 또는 각 형성되는 층의 하부 층 상에서 화학반응이 일어나도록 함으로써, 소정의 조성을 가지는 질화갈륨계 화합물을 증착시킨다. 이러한 공정을 각 층에 대하여 반복함으로써 기판 상에 형성된 상기 저온-성장 버퍼층(120)으로부터 상기 p-형 질화갈륨계 화합물 반도체 층(200)을 포함하는 적층체(250)가 형성된다. Each layer from the low-temperature growth buffer layer 120 to the p-type gallium nitride compound semiconductor layer 200 is, for example, by a vapor-phase deposition method such as the MOCVD method described above. Can be formed. That is, the substrate 100 is introduced into a chamber of the apparatus for performing the MOCVD, and the source gas for forming each layer is introduced into the chamber while maintaining the temperature of the substrate 100 at a temperature suitable for the growth of each layer. By injecting, as described above, a chemical reaction occurs on the substrate or the lower layer of each formed layer, thereby depositing a gallium nitride compound having a predetermined composition. By repeating this process for each layer, a laminate 250 including the p-type gallium nitride compound semiconductor layer 200 is formed from the low-temperature growth buffer layer 120 formed on the substrate.

상기 챔버 내에 주입되는, 갈륨에 대한 소스 가스의 예로서, 트리메틸 갈륨〔Ga(CH3)3〕등을 들 수 있으나, 이에 제한되는 것은 아니다. 질소에 대한 소스 가스의 예로서, 암모니아(NH3) 등을 들 수 있으나, 이에 제한되는 것은 아니다. 마그네슘(Mg)에 대한 소스 가스의 예로서, 비스시클로펜타디에닐마그네슘〔Mg(C5H5)2〕등을 들 수 있으나, 이에 제한되는 것은 아니다. An example of a source gas for gallium, which is injected into the chamber, may include, but is not limited to, trimethyl gallium [Ga (CH 3 ) 3 ]. Examples of source gas for nitrogen include, but are not limited to, ammonia (NH 3 ). Examples of the source gas for magnesium (Mg) include, but are not limited to, biscyclopentadienyl magnesium [Mg (C 5 H 5 ) 2 ], and the like.

도 1을 참조하면, 상기 적층체(250)를 형성한 뒤, 상기 p-형 질화갈륨계 화합물 반도체 층(200)에 전원(600)으로부터 배선(700)을 접속하고, 앞서 설명한 활성화 처리를 수행한다. 그 결과, 상기 적층체(250) 중 상기 p-형 질화갈륨계 화합물 반도체 층(200)에 함유된 p-형 도판트가, 상기 설명한 장치에 의하여 탈수소화에 의해 활성화된다. Referring to FIG. 1, after forming the laminate 250, the wire 700 is connected to the p-type gallium nitride compound semiconductor layer 200 from the power source 600, and the activation process described above is performed. do. As a result, the p-type dopant contained in the p-type gallium nitride compound semiconductor layer 200 in the laminate 250 is activated by dehydrogenation by the apparatus described above.

이어서, 예를 들면, 포토리소그래피 공정과, 건식 에칭 혹은 습식 에칭 공정을 조합시켜, 중간층(140), 발광층(150), 및 p-형 질화갈륨계 화합물 반도체 층(200)의 일부를 제거하여, n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)의 일부를 노출시킨다. 그 후, 포토리소그래피 공정, 증발법(evaporation method) 및 리프트 오프(lift-off) 등을 조합시켜, p-형 질화갈륨계 화합물 반도체 층(200)의 표면과 상기한 바와 같이 노출시킨 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230) 각각에 전극 패드(220) 및 (240)을 각각 형성함으로써, 도 2에 나타낸 바와 같은 발광 다이오드가 제조된다. Subsequently, a part of the intermediate layer 140, the light emitting layer 150, and the p-type gallium nitride compound semiconductor layer 200 is removed by, for example, combining a photolithography process and a dry etching or wet etching process. A portion of the surface 230 of the n-type gallium nitride based semiconductor layer 130 is exposed. Thereafter, a photolithography process, an evaporation method, a lift-off, and the like are combined to expose the surface of the p-type gallium nitride compound semiconductor layer 200 and the n-type exposed as described above. By forming electrode pads 220 and 240 on each of the surfaces 230 of the gallium nitride compound semiconductor layer 130, a light emitting diode as shown in FIG. 2 is manufactured.

실제로는, 복수의 발광 디바이스를 지지할 수 있도록 충분히 큰 기판(100) (웨이퍼 = wafer)을 이용하여, 후술하는 공정에 의하여 복수의 발광 디바이스가 제조될 수 있다. 즉, 상기 웨이퍼-형태의 기판(100)의 표면에 적층체(250)를 형성하고, 이어서, 상기 적층체(250) 중 p-형 질화갈륨계 화합물 반도체 층(200)에 포함된 p-형 도판트는, 본원의 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라 전기화학적 정전위법에 의한 탈수소화에 의해 활성화한다. In practice, a plurality of light emitting devices can be manufactured by a process described later using a substrate 100 (wafer = wafer) large enough to support a plurality of light emitting devices. That is, the laminate 250 is formed on the surface of the wafer-shaped substrate 100, and then the p-type included in the p-type gallium nitride compound semiconductor layer 200 in the laminate 250. The dopant is activated by dehydrogenation by an electrochemical potentiostatic method according to the method for producing the p-type gallium nitride compound semiconductor of the present application.

이어서, 각 발광 디바이스 영역의 각각에 있어서, 중간층(140), 발광층(150) 및 p-형 질화갈륨계 화합물 반도체 층(200)의 소정의 일부를 제거하여 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)의 일부를 노출시키고, p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)과 상기 노출시킨 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230) 각각에 전극 패드(220) 및 (240)을 각각 형성한다. 그리고 나서, 상기 각 영역을 커팅하여 분리시킨다. 이렇게 하여, 복수의 발광 디바이스가 제조된다. Next, in each of the light emitting device regions, predetermined portions of the intermediate layer 140, the light emitting layer 150, and the p-type gallium nitride compound semiconductor layer 200 are removed to remove the n-type gallium nitride compound semiconductor layer ( A portion of the surface 230 of 130 is exposed, the surface 210 of the p-type gallium nitride based compound semiconductor layer 200 and the surface 230 of the exposed n-type gallium nitride based compound semiconductor layer 130 ), Electrode pads 220 and 240 are formed in each. Then, the respective areas are cut and separated. In this way, a plurality of light emitting devices are manufactured.

상기 발광 디바이스에 있어서, 전극 패드(220)과 (240) 사이에 전류를 인가하는 경우, 전극 패드(220)로부터 p-형 질화갈륨계 화합물 반도체 층(200)에 정공이 주입되고, 전극 패드(240)로부터 n-형 질화갈륨계 화합물 반도체 층(130)에 주입된 전자가 상기 n-형 질화갈륨계 화합물 반도체 층(130)과 중간층(140)을 통과하여 전극 패드(220) 방향으로 수송된다. 이에 따라, 상기 정공과 전자가 발광층(150)에서 재결합하여, 발광층(150)을 형성하는 질화 갈륨계 화합물이 여기되어 발광한다. In the light emitting device, when a current is applied between the electrode pads 220 and 240, holes are injected from the electrode pad 220 into the p-type gallium nitride compound semiconductor layer 200, and the electrode pad ( Electrons injected into the n-type gallium nitride compound semiconductor layer 130 from 240 are transported toward the electrode pad 220 through the n-type gallium nitride compound semiconductor layer 130 and the intermediate layer 140. . Accordingly, the holes and the electrons recombine in the emission layer 150, and the gallium nitride compound forming the emission layer 150 is excited to emit light.

본원은, 상기 도면을 참조하여 설명된 예들로 한정되는 것이 아니고, 본 원의 요지를 벗어나지 않는 범위에서 다양하게 변경될 수 있다. 예를 들면, 본 원의 구현예에 따라서, 상기한 바와 같이, 다수의 기판(100)을 전해액(400)과 접촉시켜 상기 다수의 기판(100)에 형성된 질화갈륨계 화합물 반도체 층(200)을 동시에 활성화 처리할 수 있다. 이러한 경우, 상기 활성화 처리에 있어서 편차가 생기지 않도록, 각 기판(100)을 상대 전극(300)으로부터 같은 거리에 배치할 수 있다. 또는, 각 기판(100) 마다 상대 전극(300)을 준비하고, 각각의 상대 전극(300)을 각 기판(100)으로부터 같은 거리에 배치할 수 있다. 또한, 예를 들면, 전해조(500)의 내면을 도전성 재료로 형성하여 전원(600)과 접속하고, 상대 전극(300)을 생략할 수 있다. 또한, 본원의 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라 전기화학적 정전위법에 의한 p-형 도판트의 활성화 방법은 질화갈륨계 화합물 반도체 디바이스, 질화갈륨계 화합물 발광디바이스 등의 구조에 제한되지 않고 당업계에 공지된 다양한 방법에 의하여 제조되는 다양한 질화갈륨계 화합물 반도체 디바이스, 질화갈륨계 화합물 발광 디바이스 등에 적용될 수 있다. 예를 들어, 본원의 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 따라 전기화학적 정전위법에 의한 p-형 도판트의 활성화 방법은 도 7에 따른 발광 디바이스에 있어서 p-형 도판트의 활성화에 적용될 수 있으나, 이에 제한되는 것은 아니다. The present invention is not limited to the examples described with reference to the drawings, and may be variously changed without departing from the gist of the present application. For example, as described above, the gallium nitride compound semiconductor layer 200 formed on the plurality of substrates 100 by contacting the plurality of substrates 100 with the electrolyte 400 as described above. It can be activated at the same time. In this case, the substrates 100 may be disposed at the same distance from the counter electrode 300 so that no deviation occurs in the activation process. Alternatively, the counter electrode 300 may be prepared for each substrate 100, and each counter electrode 300 may be disposed at the same distance from each substrate 100. In addition, for example, the inner surface of the electrolytic cell 500 may be formed of a conductive material, connected to the power supply 600, and the counter electrode 300 may be omitted. In addition, according to the manufacturing method of the p-type gallium nitride compound semiconductor of the present application, the activation method of the p-type dopant by electrochemical potentiostatic method is applied to the structures of gallium nitride compound semiconductor devices, gallium nitride compound light emitting devices and the like. The present invention can be applied to various gallium nitride compound semiconductor devices, gallium nitride compound light emitting devices, and the like, which are not limited and manufactured by various methods known in the art. For example, a method of activating a p-type dopant by an electrochemical potentiostatic method according to the manufacturing method of the p-type gallium nitride compound semiconductor of the present application is to activate the p-type dopant in the light emitting device according to FIG. 7. It may be applied to, but is not limited thereto.

본원에 따른 상기 p-형 질화갈륨계 화합물 반도체의 제조 방법에 의하여 제조되는 p-형 질화갈륨계 화합물 반도체는, 발광 디바이스 및 그 외 다른 질화갈륨계 화합물 반도체 디바이스에 포함될 수 있다. The p-type gallium nitride compound semiconductor manufactured by the method for manufacturing the p-type gallium nitride compound semiconductor according to the present application may be included in a light emitting device and other gallium nitride compound semiconductor devices.

본원의 질화갈륨계 화합물 반도체 디바이스들은 광검출기(photodetector)와 플레임 센서(flame sensor) 등과 같은 수광 디바이스들(light-receiving devices); 전계 효과 트랜지스터(Field Effect Transistors; FETs), 금속-반도체 전계 효과 트랜지스터(Metal-Semiconductor FETs: MESFETs), 금속-절연체-반도체 전계효과 트랜지스터(Metal-Insulator-Semiconductor FETs; MISFETs), 그리고 고전자 이동도 트랜지스터(High Electron Mobility Transistors; HEMTs) 등과 같은 전자 디바이스들에 응용될 수 있다.
The gallium nitride-based compound semiconductor devices of the present application include light-receiving devices such as photodetectors and flame sensors; Field Effect Transistors (FETs), Metal-Semiconductor FETs (MESFETs), Metal-Insulator-Semiconductor FETs (MISFETs), and High Electron Mobility It can be applied to electronic devices such as transistors (High Electron Mobility Transistors (HEMTs)).

본원의 일 구현예에 따른 제조 방법에 의하여, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트가 활성화되는 것을 확인하기 위해, 도 3 에 도시된 바와 같이, 비전도성 Al2O3(사파이어) 기판(100)의 c-면(plane)에 질화갈륨계 반도체 층을 형성하여 질화갈륨계 화합물 반도체 디바이스의 모델을 제작하였다. 구체적으로, Al2O3(사파이어) 기판(100) 표면(110)에 MOCVD 방법을 이용하여 530℃에서 얇은 (~25 nm) GaN 저온-성장 버퍼층(260)을 성장시킨 후, ~1. 0 μm 두께의 도핑되지 않은 GaN 층(270)과 ~1. 0 μm 두께의 Mg이 도핑된 질화갈륨계 반도체 층(280)을 각각 1030℃ 와 950℃ 에서 성장시켜 도 3에 나타낸 바와 같은 질화갈륨계 화합물 반도체 디바이스의 샘플들을 제작하였다.
In order to confirm that the p-type dopant contained in the gallium nitride compound semiconductor is activated by the manufacturing method according to the exemplary embodiment of the present application, as shown in FIG. 3, non-conductive Al 2 O 3 (sapphire) A gallium nitride based semiconductor layer was formed on the c-plane of the substrate 100 to fabricate a model of a gallium nitride based semiconductor device. Specifically, after growing a thin (˜25 nm) GaN low-growth buffer layer 260 at 530 ° C. using an MOCVD method on the surface of the Al 2 O 3 (sapphire) substrate 100, ˜1. 0 μm thick undoped GaN layer 270 and ˜1. Samples of a gallium nitride compound semiconductor device as shown in FIG. 3 were prepared by growing a 0 μm thick Mg-doped gallium nitride based semiconductor layer 280 at 1030 ° C. and 950 ° C., respectively.

보다 구체적으로, Al2O3 기판(100)을 MOCVD를 수행하기 위한 장치의 챔버 내에 세팅하고, 상기 Al2O3 기판(100)의 온도를 1100℃로 승온하여 그 표면을 열에칭 시켰다. 그 후, 상기 온도를 530℃로 유지하면서 상기 챔버 내로 〔Ga(CH3)3〕(트리메틸 갈륨)과 NH3(암모니아)를 주입하여 상기 Al2O3 기판(100)의 표면(110)에서 화학 반응이 일어나도록 하여 Al2O3 기판(100)의 c-면(plane)에 두께 ~25 nm의 GaN 버퍼층(260)을 형성하였다. More specifically, Al 2 O 3 A substrate 100 is set in the chamber of the apparatus for performing MOCVD, and the Al 2 O 3 The temperature of the board | substrate 100 was raised to 1100 degreeC, and the surface was thermally etched. Thereafter, while maintaining the temperature at 530 ° C., [Ga (CH 3 ) 3 ] (trimethyl gallium) and NH 3 (ammonia) were injected into the chamber to supply the Al 2 O 3. A chemical reaction takes place on the surface 110 of the substrate 100 to allow Al 2 O 3 A GaN buffer layer 260 having a thickness of ˜25 nm was formed on the c-plane of the substrate 100.

계속해서, Al2O3 기판(100)의 온도를 1030℃로 승온시키고 이 온도를 유지하면서, 상기 챔버 내로 Ga(CH3)3과 NH3를 주입하여 상기 형성된 GaN 버퍼층(260) 위에 Ga(CH3)3과 NH3의 화학 반응에 의하여 도판트를 포함하지 않은 질화갈륨계 반도체 층(270)을 형성하였다. 상기 기판의 온도를 950℃로 유지하면서 상기 도판트를 포함하지 않은 질화갈륨계 반도체 층(270)의 두께가 ~1. 0 ㎛가 되는 시점에서, 상기 챔버 내에 Mg(C5H5)2(비스시클로펜타디에닐 마그네슘)을 주입하여 상기 도판트를 포함하지 않은 질화갈륨계 반도체 층(270) 상에서 화학 반응이 일어나도록 하였다. 이에 따라, 상기 도판트를 포함하지 않은 질화갈륨계 반도체 층(270) 상에 p-형 도판트로서 Mg을 포함하는 두께 ~1. 0 ㎛의 질화갈륨계 반도체 층(280)을 형성하였다. Go on, Al 2 O 3 Into the chamber, while raising the temperature of the substrate 100 to 1030 ℃ and held at this temperature Ga (CH 3), Ga (CH 3) over 3 and the GaN buffer layer 260, and the NH 3 injection formed in the 3 and NH 3 The gallium nitride-based semiconductor layer 270 containing no dopant was formed by the chemical reaction of. The thickness of the gallium nitride based semiconductor layer 270 that does not include the dopant while maintaining the temperature of the substrate at 950 ° C. is ~ 1. At a time point of 0 μm, Mg (C 5 H 5 ) 2 (biscyclopentadienyl magnesium) is injected into the chamber to cause a chemical reaction on the gallium nitride based semiconductor layer 270 containing no dopant. It was. Accordingly, the thickness including Mg as a p-type dopant on the gallium nitride based semiconductor layer 270 that does not include the dopant ˜1. A gallium nitride based semiconductor layer 280 of 0 mu m was formed.

다음에, 상기 챔버로부터 꺼낸 상기 샘플들을 N2 분위기 하에서 650℃의 온도에서 10분 동안 어닐링하였다. 상기 샘플은 1. 9 X 1017 cm-3의 정공 캐리어 농도와 ~11cm2/Vs 의 이동도를 가졌다. 캐리어 특성은 니켈/골드(5/15nm) 컨택(contact)를 이용한 Hall 효과 측정(Hall effect measurement) 시스템(Ecopia HMS 3000)에 의해 측정되었다. The samples taken out of the chamber were then annealed for 10 minutes at a temperature of 650 ° C. under N 2 atmosphere. The sample had a hole carrier concentration of 1.9 × 10 17 cm −3 and a mobility of ˜11 cm 2 / Vs. Carrier properties were measured by a Hall effect measurement system (Ecopia HMS 3000) using nickel / gold (5/15 nm) contacts.

도 1에 도시된 바와 같이, 상기 어닐링 공정을 마친 샘플의 p-형 도판트로서 Mg을 함유하는 질화갈륨계 반도체 층(280)을 인듐을 이용하여 배선(700)과 접합(soldering)하여 작업 전극으로서 사용하였다. 또한, 상대 전극(300)으로서 Pt(백금) 시트(sheet)를 사용하였다. 상기 작업 전극, 상대 전극 및 기준전극에 각각 배선을 연결하여 전원(600)에 연결하였다. 상기 p-형 도판트를 포함한 질화갈륨계 반도체 층(280)을 포함하는 샘플을 0.5 M KOH 전해질 수용액(전해액)과 접촉시켜 전기화학적 정전위법에 의하여 상기 p-형 도판트를 포함한 질화갈륨계 반도체 층(280) 표면에서 H2O의 형성을 통해 H+ 이온을 제거하였다. As shown in FIG. 1, a gallium nitride based semiconductor layer 280 containing Mg as a p-type dopant of the sample after the annealing process is bonded to the wiring 700 using indium to form a working electrode. Used as. In addition, a Pt (platinum) sheet was used as the counter electrode 300. Wires were connected to the working electrode, the counter electrode, and the reference electrode, respectively, to be connected to the power source 600. A gallium nitride-based semiconductor including the p-type dopant is contacted with a 0.5 M KOH electrolyte solution (electrolyte) by contacting a sample including the gallium nitride-based semiconductor layer 280 containing the p-type dopant. H + ions were removed through the formation of H 2 O at the surface of layer 280.

구체적으로, 상기 전해액에 접촉된 상태로 0에서 10 V에 이르는 범위에 순방향 전압을 전형적인 정전압 시스템을 이용하여 작업 전극인 p-형 도판트를 포함한 질화갈륨계 반도체 층(280)과 상대 전극(300) 사이에 4분 동안 인가시켰다. Specifically, the gallium nitride based semiconductor layer 280 and the counter electrode 300 including a p-type dopant, which is a working electrode, using a typical constant voltage system with a forward voltage in a range of 0 to 10 V in contact with the electrolyte. ) For 4 minutes.

도 4는 본원의 실시예에 따른 다양한 인가 전압에 따른 활성화 후의 정공 농도를 분석한 결과이다. 도 4에 도시된 바와 같이, 상기 인가된 전압이 p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 증가시키는 것이 관찰되었다. 모든 인가된 전압들에서, 상기 정공 농도가 2배 이상 증가했다. 가장 큰 증가는 3 V의 인가 전압에서 일어났고, 정공 농도가 1.9 x 1017 cm-3에서 4.5 x 1017 cm-3 약 2.4 배 증가했다. 또한, p-형 질화갈륨계 화합물 반도체 층의 표면은 3 V의 인가 전압에 대하여 영향을 받지 않았다. 전압이 3 V 이상으로 증가되었을 때, 정공 농도는 다시 감소하고, 다시 선형적으로 증가했다. 인가된 전압이 9 V 초과인 경우, p-GaN 표면은 KOH 수용액 내에 용해되어, p-형 질화갈륨계 화합물 반도체 층의 표면은 도 5에 도시된 바와 같이, 유백색이 되었다. 표면 거칠기(roughness) 값은 원자힘 현미경(atomic force microscopy; AFM)에 의해 측정되었으며, 표준시료 및 7 V 미만의 샘플에 대해 약 2.0 nm, 9 V에 대한 샘플에 대해 5.7 nm를 나타내었다. 질화갈륨은 끓는 KOH 수용액에만 녹는 것으로 알려져 있지만, 높은 전압은 P-GaN 격자를 여기 시켜 GaN가 상온에서 0.5 M KOH 묽은 용액에 용해되었다. 실제로, 20 V 이상의 전압이 인가될 때, p-GaN 층의 대부분이 제거되어 사파이어 기판이 노출된다. 용매의 종류, 수용액 농도, 전압 인가 시간, 상대 전극, p-GaN 성장 조건, 온도 등을 포함하는 많은 변수들이 활성화도에 영향을 미치지만, 상기 인가 전압은 본원에서 가장 지배적 요소로 작용한 것으로 관찰된다. 4 is a result of analyzing the hole concentration after activation according to various applied voltages according to an embodiment of the present application. As shown in FIG. 4, it was observed that the applied voltage increased the hole concentration of the p-type gallium nitride based compound semiconductor layer. At all applied voltages, the hole concentration increased more than twice. The greatest increase occurred at an applied voltage of 3 V and hole concentrations from 1.9 x 10 17 cm -3 to 4.5 x 10 17 cm -3 About 2.4 times increased. In addition, the surface of the p-type gallium nitride compound semiconductor layer was not affected by the applied voltage of 3V. When the voltage increased above 3 V, the hole concentration decreased again and again increased linearly. When the applied voltage was more than 9 V, the p-GaN surface was dissolved in KOH aqueous solution so that the surface of the p-type gallium nitride compound semiconductor layer became milky white, as shown in FIG. Surface roughness values were measured by atomic force microscopy (AFM), showing about 2.0 nm for standard samples and less than 7 V, and 5.7 nm for samples for 9 V. Gallium nitride is known to dissolve only in boiling KOH aqueous solution, but high voltage excites the P-GaN lattice to dissolve GaN in 0.5 M KOH dilute solution at room temperature. In fact, when a voltage of 20 V or more is applied, most of the p-GaN layer is removed to expose the sapphire substrate. Many variables including the type of solvent, aqueous solution concentration, voltage application time, counter electrode, p-GaN growth conditions, temperature, etc. affect the activation, but the applied voltage is observed to be the most dominant factor here. do.

본 실시예에서, 가장 우수한 활성화 결과는 3 V의 인가 전압에서 수득되었다. 더 강한 전기장이 더 많은 Mg-H 결합을 끊고, H 원자를 쉽게 방출 시킬 수 있기 때문에 상기 인가 전압이 증가함에 따라, 정공 농도가 단순히 증가될 것으로 예상되었다. 그러나, 도 4에서, 정공 농도는 4 내지 5 V의 인가 전압에서 감소하였다. 이는, 전기화학적 정전위법에 의한 p-형 도판트의 활성화에 있어서, 경쟁 반응(competitive reaction)이 작업 전극(p-GaN)에서 일어나 상기 p-형 질화갈륨계 화합물 반도체의 활성화를 억제하는 것으로 보인다. In this example, the best activation results were obtained at an applied voltage of 3 V. As the applied voltage increases because the stronger electric field breaks more Mg-H bonds and can easily release H atoms, the hole concentration was expected to simply increase. However, in FIG. 4, the hole concentration decreased at an applied voltage of 4-5V. This suggests that in the activation of the p-type dopant by electrochemical potentiometry, a competitive reaction occurs at the working electrode (p-GaN) to suppress the activation of the p-type gallium nitride compound semiconductor. .

또한, 상기 전해액 중 수산화 그룹(OH-)이 p-형 도판트를 포함하는 질화갈륨과 반응함으로써 그 표면에 갈륨 산화물을 형성하였다. 갈륨 산화물은 p-형 질화갈륨계 화합물 반도체 층 내부에서 상기 인가된 전압을 감쇄시키고 그 표면으로의 H 원자의 외부-확산을 저해하였다. Further, gallium oxide was formed on the surface of the electrolyte by reacting the hydroxyl group (OH ) with gallium nitride containing a p-type dopant. Gallium oxide attenuated the applied voltage inside the p-type gallium nitride based compound semiconductor layer and inhibited the out-diffusion of H atoms to its surface.

도 6a는 10분 동안 N2 분위기 하에서 650℃로 열 어닐링하여 활성화된 p-형 질화갈륨계 층 (비교예)의 SIMS(이차이온질량분석법 = secondary ion mass spectrometry) 깊이 프로파일(depth profile)이고, 도 6b는 본원의 실시예에 따른 인가 전압 7 V 에서 전기화학적 정전위법에 의하여 활성화된 p-형 질화갈륨계 층의 SIMS 깊이 프로파일이다. 도 6a 및 도 6b에 도시된 바와 같이, 상기 SIMS에 의한 분석은, p-형 질화갈륨계 화합물 반도체 층이 더 높은 전압에서 전기화학 정전위법을 이용하여 활성화되었을 때 더 많은 산소 원자를 검출하였다. 정공 이동도는 상기 인가 전압을 증가시켰을 때 약간 감소했지만 모든 전압에서 9 내지 11 cm2/V s의 범위에 있다. 6A shows N 2 for 10 minutes SIMP (secondary ion mass spectrometry) depth profile of a p-type gallium nitride based layer activated by thermal annealing at 650 ° C. in an atmosphere (Comparative Example), and FIG. 6B is an embodiment of the present application. Is a SIMS depth profile of a p-type gallium nitride based layer activated by electrochemical potentiometry at an applied voltage of 7 V. FIG. As shown in FIGS. 6A and 6B, the analysis by SIMS detected more oxygen atoms when the p-type gallium nitride based compound semiconductor layer was activated using electrochemical electropotential at higher voltage. Hole mobility decreased slightly with increasing the applied voltage but in the range of 9 to 11 cm 2 / V s at all voltages.

도 6a 및 도 6b에 도시된 본원의 SIMS 깊이 프로파일(depth profile)은 전기화학 정전위법에 의한 상기 p-형 도판트의 활성화 방법이 p-형 질화갈륨계 화합물 반도체 층 내부의 H 원자를 효과적으로 제거하는 것을 보여준다. 비교예인 도 6a에서, p-형 질화갈륨계 화합물 반도체 층은 열 어닐링을 통해 활성화되었고, ~1.7 x 1020 cm-3의 H 농도를 가진다. 대조적으로, 도 6b에서 H 농도는 상기 샘플을 7 V에서 전기화학적 정전위법을 사용하여 활성화했을 때 ~5.0 x 1019 cm- 3 로 감소했다. 상기 p-형 질화갈륨계 화합물 반도체 층이 3 V의 인가 전압을 사용하여 활성화 되는 경우, 정공 농도가 두 배 초과 일지라도, H 농도는 감소하지는 않았고 약 1.7 x 1020 cm- 3 를 유지하였다. 3 V의 낮은 인가 전압이 더 많은 Mg-H 결합을 끊을 수 있는 것처럼 보이지만, 억셉터(acceptor) Mg으로부터 제거된 H 원자의 단범위 확산(short-range diffusion)을 야기시키는 것으로 판단된다. 이러한 제거된 H 원자들은 상기 격자 내부의 질소 공공(vacancies)과 같은 고유 결함(defects)의 도판트에 의해 트랩(trap) 되었다. p-GaN 표면으로 H 원자를 방출시키기 위해 7 V와 같은 높은 인가 전압이 필요하며, 이들 H 원자들은 p-형 질화갈륨계 화합물 반도체 층 표면에서 OH- 와 반응하여 H2O를 형성한다. The SIMS depth profile of the present application shown in FIGS. 6A and 6B shows that the activation method of the p-type dopant by electrochemical potentiometry effectively removes H atoms inside the p-type gallium nitride compound semiconductor layer. To show In FIG. 6A, a comparative example, the p-type gallium nitride based compound semiconductor layer was activated through thermal annealing and had an H concentration of ˜1.7 × 10 20 cm −3 . In contrast, in Figure 6b H concentration of the sample at 7 V ~ 5.0 x 10 19 cm when activated by using an electrochemical electrostatic illegal - it was reduced to a third. When the p- type gallium nitride-based compound semiconductor layer are activated by using the applied voltage of 3 V, even if the hole concentration exceeds twice, H concentration did not decrease from about 1.7 x 10 20 cm - 3 was maintained. Although a low applied voltage of 3 V appears to be able to break more Mg-H bonds, it is believed to cause short-range diffusion of H atoms removed from acceptor Mg. These removed H atoms were trapped by dopants of inherent defects such as nitrogen vacancies inside the lattice. High applied voltages such as 7 V are required to release H atoms to the p-GaN surface, and these H atoms react with OH at the p-type gallium nitride based compound semiconductor layer surface to form H 2 O.

본 실시예에서 상기 전기화학 정전위법에 의한 p-형 도판트의 활성화 방법은, p-형 질화갈륨계 화합물 반도체 층의 정공 농도를 효과적으로 향상시켰다. KOH 전해액에서 전압을 인가한 후에, H 원자의 농도는 감소하였고, 정공 농도는 두 배 이상으로 증가하는 것을 확인하였다.
In this embodiment, the activation method of the p-type dopant by the electrochemical potentiostatic method effectively improved the hole concentration of the p-type gallium nitride compound semiconductor layer. After the voltage was applied in the KOH electrolyte, the concentration of H atoms decreased and the hole concentration increased more than twice.

도 2에 도시되는 층 구조를 가지는 발광 다이오드를 제작했다. 먼저, 웨이퍼 형태의 사파이어 기판을 MOCVD를 실행하기 위한 장치의 챔버 내에 세팅하고, 상기 실시예 1에서 기재한 방법과 동일하게 두께 25 nm의 버퍼층(120)을 형성하였다. A light emitting diode having a layer structure shown in FIG. 2 was produced. First, a sapphire substrate in the form of a wafer was set in a chamber of an apparatus for performing MOCVD, and a buffer layer 120 having a thickness of 25 nm was formed in the same manner as described in Example 1 above.

다음에, 상기 버퍼층이 형성된 기판(100)의 온도를 1050℃에 승온하고, 상기 온도를 유지하면서 챔버 내에 Ga(CH3)3과 NH3와 n-형 도판트인 실리콘(Si)의 소스로서 SiH4(실란)을 주입하여 상기 버퍼층(120) 상에서 화학반응이 일어나도록 함으로써, 상기 버퍼층(120) 상에 n-형 질화갈륨계 화합물 반도체 층(130)으로서의 실리콘을 포함하는 질화갈륨 층(130)을 형성했다. 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 두께가 ~2 ㎛가 되는 시점에서 SiH4의 주입을 중지하고, 인듐의 소스로서 〔In(CH3)3〕(트리메틸인듐)을 주입하여, n-형 질화갈륨계 화합물 반도체 층(130) 상에서 화학반응에 의해 두께 ~0.5 ㎛의 중간층(140)로서의 질화인듐갈륨(InxGa1 - xN, 0≤x≤0.2) 층을 형성하였다. Next, the temperature of the substrate 100 on which the buffer layer is formed is elevated to 1050 ° C, and SiH is used as a source of silicon (Si) which is Ga (CH 3 ) 3 , NH 3, and n-type dopant in the chamber while maintaining the temperature. Injecting 4 (silane) to cause a chemical reaction on the buffer layer 120, the gallium nitride layer 130 containing silicon as the n-type gallium nitride compound semiconductor layer 130 on the buffer layer 120 Formed. When the thickness of the n-type gallium nitride compound semiconductor layer 130 becomes ˜2 μm, the implantation of SiH 4 is stopped and [In (CH 3 ) 3 ] (trimethylindium) is injected as a source of indium. , an indium gallium nitride (In x Ga 1 - x N, 0 ≦ x ≦ 0.2) layer was formed on the n-type gallium nitride compound semiconductor layer 130 by chemical reaction as an intermediate layer 140 having a thickness of 0.5 μm. .

다음에, 상기 기판(100)의 온도를 750℃로 유지하면서, 챔버 내에 Ga(CH3)3과 NH3를 연속적으로 주입하고〔In(CH3)3〕을 간헐적으로 주입하여 상기 중간층(140) 상에서 화학반응이 일어나도록 하였다. 이에 의하여, 발광층(150)으로서, 질화갈륨으로 형성된 배리어층과 질화인듐갈륨(InxGa1-xN, 0≤x≤0.2)으로 형성된 우물층을 교대로 적층하고 그 최하층과 최상층이 배리어층이 되도록 적층된 초격자 디바이스인 다층 양자 우물층(MQW)을 형성하였다. Next, while maintaining the temperature of the substrate 100 at 750 ° C., Ga (CH 3 ) 3 and NH 3 are continuously injected into the chamber and [In (CH 3 ) 3 ] is intermittently injected to form the intermediate layer 140. ) To allow a chemical reaction to take place. Thus, as the light emitting layer 150, a barrier layer formed of gallium nitride and a well layer formed of indium gallium nitride (In x Ga 1-x N, 0 ≦ x ≦ 0.2) are alternately stacked, and the lowermost layer and the uppermost layer are barrier layers. A multilayer quantum well layer (MQW), which is a superlattice device stacked to this end, was formed.

이어서, 상기 기판(100)의 온도를 750℃로 유지하면서, 상기 챔버 내에 Ga(CH3)3과 NH3와, 알루미늄의 소스로서〔Al(CH3)3〕(트리메틸 알루미늄)과, p-형 도판트인 마그네슘의 소스로서 〔Mg(C5H5)2〕(비스시클로펜타디에닐마그네슘)을 주입하여 상기 발광층(150) 상에서 화학반응이 이루어지도록 하였다. 이에 따라, p-형 도판트로서 마그네슘을 포함하는 이 두께 ~20 nm를 가지는 Al0 .2Ga0 .8N(질화알루미늄갈륨) 층이 p-형 질화갈륨계 화합물 반도체 층(200)으로서 형성되었다. Subsequently, while maintaining the temperature of the substrate 100 at 750 ° C., Ga (CH 3 ) 3 and NH 3 in the chamber, [Al (CH 3 ) 3 ] (trimethyl aluminum) and p− As a source of magnesium as a type dopant, [Mg (C 5 H 5 ) 2 ] (biscyclopentadienyl magnesium) was injected to allow a chemical reaction to occur on the light emitting layer 150. Accordingly, forming a p- type Al 0 .2 Ga 0 .8 N (aluminum gallium nitride) layer is p- type gallium nitride-based compound semiconductor layer 200 having a thickness of ~ 20 nm including magnesium as a dopant It became.

다음에, 상기 챔버로부터 꺼낸 상기 기판을 N2 분위기 하에서 650℃의 온도로 어닐링하였다. 이후, 도 1에 도시된 바와 같은 장치를 이용하여, 상기 실시예 1에서와 동일한 방법으로 상기의 p-형 질화갈륨계 화합물 반도체 층을 인듐을 이용하여 배선과 접합하여 작업 전극으로 사용하여 상대 전극과의 사이에 소정의 전압을 인가하여 상기 p-형 도판트를 활성화시켰다. Next, the substrate taken out from the chamber was annealed at a temperature of 650 ° C. under N 2 atmosphere. Subsequently, using the device as shown in FIG. 1, the p-type gallium nitride compound semiconductor layer is bonded to the wiring using indium as a working electrode in the same manner as in Example 1, and used as a working electrode. A predetermined voltage was applied between and to activate the p-type dopant.

상기 p-형 도판트의 활성화 후에, 상기 p-형 질화갈륨계 화합물 반도체 층(200)의 표면(210)의 일부에 니켈층과 골드층을 포함하는 적층체를 이용하여 전극 패드(220)를 형성하고, 상기 발광 다이오드 영역내의 각각의 중간층(140), 발광층(150), 및 p-형 질화갈륨계 화합물 반도체 층(200)의 일부를 제거하여 상기 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)의 일부를 노출시켜 상기 노출된 n-형 질화갈륨계 화합물 반도체 층(130)의 표면(230)에, 티탄층, 알루미늄층, 니켈층, 및 골드층을 포함하는 적층체를 이용하여 전극 패드(240)를 각각 형성한 뒤, 각 영역을 커팅하여 분리시켰다. 이렇게 하여, 복수의 발광 다이오드를 제작했다. After activation of the p-type dopant, the electrode pad 220 is formed by using a laminate including a nickel layer and a gold layer on a part of the surface 210 of the p-type gallium nitride compound semiconductor layer 200. And remove a portion of each of the intermediate layer 140, the light emitting layer 150, and the p-type gallium nitride compound semiconductor layer 200 in the light emitting diode region to form the n-type gallium nitride compound semiconductor layer 130. A laminate including a titanium layer, an aluminum layer, a nickel layer, and a gold layer on the surface 230 of the exposed n-type gallium nitride compound semiconductor layer 130 by exposing a portion of the surface 230 of After forming the electrode pads 240 by using, and then cut each area to separate. Thus, a plurality of light emitting diodes were produced.

상기 발광 다이오드, 전극 패드(220,240) 사이에 순방향의 전류를 인가하여 전류-전압 특성을 측정하였다. 20 mA의 전류값에서 작동 전압이 3. 0 내지 3. 3 V 였다.
The current-voltage characteristic was measured by applying a forward current between the light emitting diodes and the electrode pads 220 and 240. At a current value of 20 mA the operating voltage was between 3. 0 and 3. 3 V.

본원의 일 구현예에 따른 제조 방법에 의하여, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화에 따른 광 추출향상을 확인하기 위해, 질화갈륨계 반도체 층이 형성된 2인치 Al2O3 기판(제조사: LG Innotek)(100)을 N2 분위기 하에서 650℃의 온도로 10분동안 어닐링 하였다. 이 후 상기 Al2O3 기판(100) 9장을 장당 8조각으로 자른 다음 전류가 잘 흐를 수 있도록 p-GaN 쪽과 Al2O3 기판(100)의 Side에 인듐을 발랐다. 그리고, 전해액(400) 속의 기판의 면적을 일정하게 하기 위하여 Maskin Tape(polyethylene)로 상기 Al2O3 기판(100)을 Masking 하였다. By the manufacturing method according to an embodiment of the present application, in order to confirm the light extraction improvement according to the activation of the p-type dopant contained in the gallium nitride compound semiconductor, 2 inch Al 2 O 3 formed with a gallium nitride based semiconductor layer The substrate (manufacturer: LG Innotek) 100 was annealed at a temperature of 650 ° C. for 10 minutes under N 2 atmosphere. After the Al 2 O 3 9 boards (100) are cut into 8 pieces per sheet and then p-GaN and Al 2 O 3 Indium was applied to the side of the substrate 100. The Al 2 O 3 substrate 100 was masked with Maskin Tape (polyethylene) in order to make the area of the substrate in the electrolyte 400 constant.

다음에, 도 1에 도시된 바와 같은 장치를 이용하여, 상기 Masking한 조각 샘플을 p-형 도판트로서 Mg 을 함유하는 질화갈륨계 화합물 반도체 층(200)을 작업 전극으로서 사용하고, 상대 전극(300)으로서 Pt(백금) 플래이트(plate)를 사용하였다. 상기 p-형 도판트를 포함한 질화갈륨계 반도체 층(200)을 포함하는 샘플을 각각 0.1 M, 0.3 M, 0.5 M로 몰농도를 변수로한 HCl 수용액에 접촉시켜 전기화학적 정전위법에 의한 본 실험을 실시하였다. 실험의 변수를 두지 않기 위해 전해질 수용액의 양, 작업 전극과 상대 전극(300)의 거리와 각도를 일정하게 유지하였다. Next, using the apparatus as shown in Fig. 1, using the gallium nitride compound semiconductor layer 200 containing Mg as a p-type dopant as the working electrode, the masked piece sample was used as a working electrode. Pt (platinum) plate was used as 300). This experiment by the electrochemical potentiometric method by contacting the sample containing the gallium nitride-based semiconductor layer 200 containing the p-type dopant with 0.1 M, 0.3 M, 0.5 M each HCl aqueous solution with a variable molar concentration Was carried out. In order not to put the variable of the experiment, the amount of the aqueous electrolyte solution, the distance and angle of the working electrode and the counter electrode 300 were kept constant.

최적 조건을 수득하기 위하여 다음 표 1에서와 같이 HCl 전해액의 몰 농도, 인가전압, 인가시간을 변수로 두었다. In order to obtain the optimum conditions, the molar concentration, applied voltage, and application time of HCl electrolyte were set as variables as shown in Table 1 below.

Figure pat00001
Figure pat00001

표 1에 명시된 바와 같이 조건을 분류하여 총 54개의 변수로 하여 2인치 웨이퍼 9장을 장당 8조각으로 나누어 한 Cycle씩 실험을 실시하였다. 상기와 같이 전기화학 정전위법에 의한 상기 p-형 도판트 활성화가 끝난 샘플은 Masking tape를 떼어내고 염산으로 인듐을 제거한 후, BOE(Buffered Oxide Etchant) 처리를 하였다. As shown in Table 1, the experiment was performed by dividing the 9-inch wafers into 8 pieces per sheet and performing one cycle with 54 variables. As described above, the p-type dopant activated sample by electrochemical potentiostatic method was subjected to BOE (Buffered Oxide Etchant) treatment after removing the masking tape, removing indium with hydrochloric acid.

EL(Electro Luminescence) 측정을 위하여 도 7 및 도 8에 도시된 바와 같이 TCL 패턴으로 p-형 전극으로서 Ni 및 Au를 각각 100 Å, 2000 Å 적층하여 증착하고, n-형 전극으로서 인듐을 증착하여 발광 다이오드를 제작하였다. 이렇게 제작된 발광 다이오드를 가지고 EL 측정을 하였다. 도 9는 열 어닐링 활성화가 된 샘플들을 가지고 전기화학 정전위법에 의한 활성화를 진행한 EL 측정한 결과 그래프이다. 도 9에 도시된 바와 같이, 좌측의 그래프들은 EL 측정한 실제 결과 그래프이다. 열 어닐링에 의한 활성화 공정만 실시한 Reference 샘플의 O.P.(Optical Power) 값이 다르게 나와 비교하기 쉽도록 우측에는 임의의 단위(arbitrary unit)로 변환하여 나타낸 그래프를 도시 하였다. 도 8을 참조하면 본 실시예에서 상기 전기화학 정전위법에 의한 광 추출은, 0.3 M의 HCl 수용액에서 4 V의 전압을 3 min 동안 인가한 샘플은 Reference 샘플과 비교 시 약 40%의 광 추출 향상을 보이는 것을 확인하였다.
For electroluminescence (EL) measurement, as shown in FIGS. 7 and 8, Ni and Au were deposited by stacking 100 Å and 2000 으로서 as p-type electrodes, respectively, in a TCL pattern, and indium was deposited as an n-type electrode. A light emitting diode was produced. EL measurement was performed with the light emitting diode thus manufactured. 9 is a graph of EL measurement results of activation by electrochemical potentiometry with samples that have been thermally anneal activated. As shown in Fig. 9, the graphs on the left are graphs of actual results of EL measurements. In order to easily compare and compare the OP (Optical Power) values of the reference sample which was only activated by thermal annealing, a graph is shown on the right side of the reference unit converted to an arbitrary unit. Referring to FIG. 8, in the present embodiment, light extraction by the electrochemical potentiostatic method is performed by applying a voltage of 4 V for 3 min in a 0.3 M HCl aqueous solution to improve light extraction by about 40% compared with a reference sample. It was confirmed to show.

실시예 3에 따라 실험된 조건을 바탕으로 하여 본 실시예를 실시하였다. 먼저, 사파이어 기판(제조사: NINEX)을 N2 분위기 하에서 650℃의 온도로 10 min 동안 어닐링 하였다. 이 후, 전류가 잘 흐를 수 있도록 p-GaN 쪽과 Al2O3 기판(100) Side에 인듐을 발랐다. 그리고, 전해액(400) 속의 기판의 면적을 일정하게 하기 위하여 Masking tape(polyethylene)로 상기 기판을 Masking 하였다. This example was carried out based on the conditions tested according to Example 3. First, a sapphire substrate (manufacturer: NINEX) was annealed at a temperature of 650 ° C. for 10 min under an N 2 atmosphere. After that, the p-GaN side and Al 2 O 3 Indium was applied to the side of the substrate 100. Then, the substrate was masked with a masking tape (polyethylene) to make the area of the substrate in the electrolyte 400 constant.

다음에, 도 1에 도시된 바와 같은 장치를 이용하여, 상기 실시예 3에서와 동일한 방법으로 상기 p-형 질화갈륨계 화합물 반도체 층을 인듐을 이용하여 배선과 접합하여 작업 전극으로 사용하고, 상대 전극으로서 Pt(백금) 플래이트(plate)를 사용하여 각각을 인듐 접합한 배선에 연결하여 전원(600)에 연결하였다. 상기 실시예 3에서 수행된 조건인 0.3 M HCl 수용액을 이용하여 4 V의 인가 전압에서의 3 min의 인가 시간을 기준으로 다음 표 2에 명시된 바와 같이 인가 시간을 4 min 씩 증가시키며 본 실시예를 수행하였다. 실험의 변수를 두지 않기 위해 전해질 수용액의 양, 작업 전극과 상대 전극(300)의 거리와 각도를 일정하게 유지하였다.
Next, using the apparatus as shown in Fig. 1, the p-type gallium nitride compound semiconductor layer was bonded to the wiring using indium and used as a working electrode in the same manner as in Example 3, Pt (platinum) plates were used as electrodes to connect the indium bonded wirings to the power source 600. Using the 0.3 M HCl aqueous solution, the conditions performed in Example 3, the application time was increased by 4 min based on an application time of 3 min at an applied voltage of 4 V, and the present example was increased by 4 min. Was performed. In order not to put the variable of the experiment, the amount of the aqueous electrolyte solution, the distance and angle of the working electrode and the counter electrode 300 were kept constant.

Figure pat00002
Figure pat00002

표 2에 명시된 바와 같이 조건을 분류하여 상기와 같은 전기화학 정전위법에 의한 상기 p-형 도판트 활성화가 끝난 샘플을 MESA 에칭(MESA Etching), TCL 증착, 메탈 패드 증착, 산화막 패시베이션(passivation), 백그라인딩(back grinding), 스크라이빙(scribing)을 거친 조립(fabrication) 공정 및 도 10에 도시된 바와 같이 3528PLCC 2type으로 제작한 패키징(packaging) 공정을 실시하여 발광 다이오드를 제작하였다. 도 11a는 2인치 웨이퍼 전체를 프로빙(probing)하여 20 mA에서의 Vf 값에 대한 칩 개수를 나타내는 그래프이고, 도 11b는 한 웨이퍼의 전류시간에 따른 평균 Vf 값을 나타내는 그래프이다. 도 11a를 참조하면 Reference 샘플에 비해 HCl 0.3 M - 4 V @ 11 min, @ 15 min 그래프가 샤프하게, 즉 동일한 Vf 값을 가진 칩들이 많이 나왔다. 또한 도 11b를 참조하면 평균 Vf 값도 @ 11 min, @ 15 min 에서 0.2 V 이상 떨어진 것을 확인하였다. As shown in Table 2, the p-type dopant activated samples were subjected to MESA etching, TCL deposition, metal pad deposition, oxide passivation, and the like. A light emitting diode was manufactured by performing a backgrinding, a scribing fabrication process, and a packaging process made of 3528PLCC 2type as shown in FIG. 10. FIG. 11A is a graph showing the number of chips for the Vf value at 20 mA by probing the entire 2-inch wafer, and FIG. 11B is a graph showing the average Vf value according to the current time of one wafer. Referring to FIG. 11A, the HCl 0.3 M-4 V @ 11 min and @ 15 min graphs are sharper than the reference sample, that is, many chips having the same Vf value appear. In addition, referring to FIG. 11B, it was confirmed that the average Vf value also fell 0.2 V or more at @ 11 min and @ 15 min.

도 12a 내지 도 12f는 본 발명의 실시예 4에 따른 전기화학 정전위 활성화 방법을 이용한 2인치 웨이퍼의 인가 전류 20 mA에서 Vf를 나타내는 풀 프로빙 맵(full probing map) 데이터이다. 도 12를 참조하면, 평균 Vf가 0.2 V 이상 떨어진 도 12d 및 도 12e의 경우, 다른 샘플들과 달리 전기화학 정전위 활성화 과정에서 전류가 흐르기 시작한 부분인 웨이퍼의 bottom 부분으로부터 멀어질수록 Vf가 상승하는 것을 알 수 있다. 이로 미루어 볼 때, 전기화학 정전위 활성화는 전류가 흐르는 부분부터 진행된다는 것을 알 수 있다. 12A to 12F are full probing map data showing Vf at an applied current of 20 mA of a 2-inch wafer using the electrochemical potential activation method according to Example 4 of the present invention. Referring to FIG. 12, in the case of FIGS. 12D and 12E in which the average Vf is more than 0.2 V, unlike the other samples, the Vf increases as the distance from the bottom of the wafer, which is the portion where the current begins to flow during the electrochemical potential activation. I can see that. From this, it can be seen that the electrochemical potential activation proceeds from the current flow portion.

도 13은 본 발명의 실시예 4에 따른 전기화학 정전위 활성화 방법을 이용한 각각의 웨이퍼에서 463 nm(±1 nm) 파장의 칩을 10개씩 선택하여 I-V 측정한 값의 평균을 나타내는 그래프이다. 도 13을 참조하면, 도 12에서 풀 프로빙 결과와 비슷하게 평균 Vf 값뿐만 아니라 동일 파장에서의 Vf 값도 20 mA 전류 인가를 기준으로 했을 경우, 7 min, 11 min, 15 min의 인가 시간에서 약 0.2 V 정도 감소되었음을 알 수 있다.
FIG. 13 is a graph showing an average of IV measured values by selecting ten chips having a wavelength of 463 nm (± 1 nm) from each wafer using the electrochemical potential activation method according to Example 4 of the present invention. Referring to FIG. 13, similar to the full probing result in FIG. 12, the average Vf value as well as the Vf value at the same wavelength are about 0.2 at 7 min, 11 min, and 15 min application times based on 20 mA current application. It can be seen that V is reduced.

따라서, 본 실시예에 따라서 전기화학 정전위 활성화 방법을 이용하여 질화갈륨계 화합물 반도체에 함유된 p-형 도판트를 활성화시킴으로써, p-형 질화갈륨계 화합물 반도체 층의 정공 이동도를 증가시키고, Vf 값을 낮출 수 있어 발광 디바이스 구동 시에 전력 소모를 줄일 수 있는 장점이 있다.
Therefore, by activating the p-type dopant contained in the gallium nitride compound semiconductor using the electrochemical potentiostatic activation method according to the present embodiment, the hole mobility of the p-type gallium nitride compound semiconductor layer is increased, Since the Vf value can be lowered, power consumption can be reduced when the light emitting device is driven.

이상, 실시예를 들어 본 발명을 상세하게 설명하였으나, 본 발명은 상기 실시예들에 한정되지 않으며, 여러 가지 다양한 형태로 변형될 수 있으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함이 명백하다.
As mentioned above, the present invention has been described in detail by way of examples, but the present invention is not limited to the above embodiments, and may be modified in various forms, and within the technical spirit of the present invention, there is a general knowledge in the art. It is obvious that many variations are possible by the possessor.

100 : 기판
110 : 기판의 표면
120 : 버퍼층
130 : n-형 질화갈륨계 화합물 반도체 층
140 : 중간층
150 : 발광층
200 : p-형 질화갈륨계 화합물 반도체 층
210 : 기판의 표면
220 : 전극 패드
230 : n-형 질화갈륨계 화합물 반도체 층의 표면
240 : 전극 패드
250 : 적층체
260 : 버퍼층
270 : 도판트를 포함하지 않은 질화갈륨계 반도체 층
280 : p-형 도판트를 포함한 질화갈륨계 반도체 층
300 : 상대 전극
400 : 전해액
500 : 전해조
600 : 전원
700 : 작업 전극과 연결되는 배선
800 : 상대 전극과 연결되는 배선
100: substrate
110: surface of the substrate
120: buffer layer
130: n-type gallium nitride compound semiconductor layer
140: middle layer
150: light emitting layer
200: p-type gallium nitride compound semiconductor layer
210: surface of substrate
220: electrode pad
230: surface of n-type gallium nitride compound semiconductor layer
240: electrode pad
250: laminated body
260 buffer layer
270: gallium nitride-based semiconductor layer containing no dopant
280: gallium nitride based semiconductor layer containing p-type dopant
300: counter electrode
400: electrolyte
500: electrolytic cell
600: power
700: wiring connected to the working electrode
800: wiring connected to the counter electrode

Claims (25)

기판(substrate)에 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층을 형성하고;
상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고;
상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및
상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:
을 포함하는,
p-형 질화갈륨계 화합물 반도체의 제조 방법.
Forming a gallium nitride compound semiconductor layer comprising a p-type dopant on a substrate;
Contacting the substrate on which the gallium nitride compound semiconductor layer is formed with an electrolyte solution;
Providing a counter electrode in contact with the electrolyte; And
Activating the p-type dopant by applying a voltage between the counter electrode and the gallium nitride based semiconductor layer as a working electrode:
Including,
A method for producing a p-type gallium nitride compound semiconductor.
제 1 항에 있어서,
상기 기판은 10-6 Ω·cm 미만의 비저항(resistivity)을 갖는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
Wherein the substrate has a resistivity of less than 10 −6 Ω · cm.
제 1 항에 있어서,
상기 기판은 비전도성인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
The substrate is a non-conductive method of producing a p-type gallium nitride based compound semiconductor.
제 1 항에 있어서,
상기 기판은 Al2O3, Ga2O3, 또는 SiC를 포함하는 것이거나, 또는 GaN 후막을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
The substrate comprises Al 2 O 3 , Ga 2 O 3 , or SiC, or comprises a GaN thick film, a method for producing a p-type gallium nitride compound semiconductor.
제 1 항에 있어서,
상기 p-형 도판트는 Mg, Zn, Cd, Be, Ca, Ba 및 이들의 조합으로 이루어진 군으로부터 선택되는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
The p-type dopant is selected from the group consisting of Mg, Zn, Cd, Be, Ca, Ba and combinations thereof, a method for producing a p-type gallium nitride compound semiconductor.
제 1 항에 있어서,
상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층은 기상 증착 방법(vapor-phase deposition method)을 이용하여 상기 기판에 형성되는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
The gallium nitride compound semiconductor layer comprising the p-type dopant is formed on the substrate using a vapor-phase deposition method (vapor-phase deposition method), the manufacturing method of the p-type gallium nitride compound semiconductor.
제 5 항에 있어서,
상기 기상 증착 방법은 유기금속화학증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방법, 분자선 에피탁시(MBE = Molecular Beam Epitaxy) 방법 또는 수소기상에피택시(Hydride Vapor phase Epitaxy; HVPE) 방법인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 5, wherein
The vapor deposition method is a metal organic chemical vapor deposition (MOCVD) method, molecular beam epitaxy (MBE = Molecular Beam Epitaxy) method or a hydrogen vapor phase epitaxy (HVPE) method, p- A method for producing a gallium nitride compound semiconductor.
제 1 항에 있어서,
상기 질화갈륨계 화합물 반도체는 질화갈륨, 질화알루미늄갈륨, 질화인듐갈륨, 또는, 질화알루미늄갈륨인듐을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
The gallium nitride compound semiconductor is gallium nitride, aluminum gallium nitride, indium gallium nitride, or a method for producing a p-type gallium nitride compound semiconductor containing indium aluminum gallium nitride.
제 1 항에 있어서,
상기 전해액은 용액 형태 또는 용융염 형태로 제공되는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
The electrolyte solution is provided in the form of a solution or molten salt form, a method for producing a p-type gallium nitride compound semiconductor.
제 9 항에 있어서,
상기 전해액은 산성, 중성 또는 알칼리성 전해질을 포함하는 수용액을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 9,
The electrolyte solution is a method for producing a p-type gallium nitride compound semiconductor containing an aqueous solution containing an acidic, neutral or alkaline electrolyte.
제 9 항에 있어서,
상기 전해액은 알칼리 금속의 할로겐화물 및 알칼리토 금속의 할로겐화물으로 이루어진 군에서 선택되는 하나 이상의 용융된 염을 포함하는 것인, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 9,
The electrolyte solution is a method of producing a p-type gallium nitride compound semiconductor containing at least one molten salt selected from the group consisting of halides of alkali metals and halides of alkaline earth metals.
제 1 항에 있어서,
상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 상기 전해액과 접촉시키기 전에 열처리하는 것을 추가 포함하는, p-형 질화갈륨계 화합물 반도체의 제조 방법.
The method of claim 1,
Further comprising heat-treating the substrate on which the gallium nitride compound semiconductor layer is formed before contacting with the electrolyte solution.
p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층이 형성된 기판을 전해액과 접촉시키고;
상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 및
상기 상대 전극과, 작업 전극(working electrode)으로서 상기 질화갈륨계 화합물 반도체 층 사이에 전압을 인가하여 상기 p-형 도판트를 활성화시키는 것:
을 포함하는,
질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
contacting the substrate on which the gallium nitride compound semiconductor layer including the p-type dopant is formed with the electrolyte solution;
Providing a counter electrode in contact with the electrolyte; And
Activating the p-type dopant by applying a voltage between the counter electrode and the gallium nitride based semiconductor layer as a working electrode:
Including,
Activation method of p-type dopant contained in gallium nitride compound semiconductor.
제 13 항에 있어서,
상기 기판은 비전도성인, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
The method of claim 13,
And the substrate is non-conductive, wherein the p-type dopant contained in the gallium nitride compound semiconductor.
제 13 항에 있어서,
상기 질화갈륨계 화합물 반도체 층이 형성된 기판을 상기 전해액과 접촉시키기 전에 열처리하는 것을 추가 포함하는, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
The method of claim 13,
The method of activating the p-type dopant contained in the gallium nitride compound semiconductor further comprises heat-treating the substrate on which the gallium nitride compound semiconductor layer is formed before contacting with the electrolyte solution.
제 13 항에 있어서,
상기 전해액은 용액 형태 또는 용융염 형태로 제공되는 것인, 질화갈륨계 화합물 반도체에 함유된 p-형 도판트의 활성화 방법.
The method of claim 13,
The electrolyte solution is provided in the form of a solution or molten salt, the method of activating the p-type dopant contained in the gallium nitride compound semiconductor.
제 1 항의 방법에 의해 제조된 p-형 질화갈륨계 화합물 반도체를 포함하는 질화갈륨계 화합물 반도체 디바이스.
A gallium nitride compound semiconductor device comprising a p-type gallium nitride compound semiconductor manufactured by the method of claim 1.
기판;
상기 기판 상에 형성된 n-형 질화갈륨계 화합물 반도체 층;
상기 n-형 질화갈륨계 화합물 반도체 층 상에 형성된 활성층; 및
상기 활성층 상에 형성된 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층:을 포함하는 적층체를 포함하며,
상기 p-형 도판트는, 상기 적층체를 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것인,
발광 디바이스.
Board;
An n-type gallium nitride compound semiconductor layer formed on the substrate;
An active layer formed on the n-type gallium nitride compound semiconductor layer; And
A laminate comprising: a gallium nitride compound semiconductor layer comprising a p-type dopant formed on the active layer,
The p-type dopant comprises contacting the laminate with an electrolyte solution; Providing a counter electrode in contact with the electrolyte; Activated by applying a voltage between the counter electrode and a gallium nitride based compound semiconductor layer comprising the p-type dopant as a working electrode,
Light emitting device.
제 18 항에 있어서,
상기 기판은 10-6 Ω·cm 미만의 비저항(resistivity)을 갖는 것인, 발광 다이오드.
The method of claim 18,
Wherein said substrate has a resistivity of less than 10 −6 Ω · cm.
제 18 항에 있어서,
상기 기판은 비전도성인, 발광 디바이스.
The method of claim 18,
And the substrate is nonconductive.
제 18 항에 있어서,
상기 기판은 Al2O3, Ga2O3, 또는 SiC를 포함하는 것인, 발광 디바이스.
The method of claim 18,
Wherein the substrate comprises Al 2 O 3 , Ga 2 O 3 , or SiC.
제 18 항에 있어서,
상기 p-형 도판트는 Mg, Zn, Cd, Be, Ca, Ba 및 이들의 조합으로 이루어진 군으로부터 선택되는 것인, 발광 디바이스 .
The method of claim 18,
Wherein said p-type dopant is selected from the group consisting of Mg, Zn, Cd, Be, Ca, Ba and combinations thereof.
제 18 항에 있어서,
상기 n-형 질화갈륨계 화합물 반도체 층, 상기 활성층 및 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층은 기상 증착 방법에 의하여 형성된 것인, 발광 디바이스 .
The method of claim 18,
Wherein said n-type gallium nitride based compound semiconductor layer, said active layer and said p-type dopant are formed by a vapor deposition method.
제 23 항에 있어서,
상기 기상 증착 방법은 유기금속화학증착(Metal Organic Chemical Vapor Deposition; MOCVD) 방법 또는 수소기상에피택시(Hydride Vapor phase Epitaxy; HVPE) 방법인, 발광 디바이스.
The method of claim 23,
The vapor deposition method is a metal organic chemical vapor deposition (MOCVD) method or a hydrogen vapor phase epitaxy (HVPE) method, a light emitting device.
제 18 항에 있어서,
상기 p-형 도판트는, 상기 적층체를 열처리한 후 상기 전해액과 접촉시키고; 상기 전해액과 접촉하는 상대 전극(counter electrode)을 제공하고; 상기 상대 전극과, 작업 전극(working electrode)으로서 상기 p-형 도판트를 포함하는 질화갈륨계 화합물 반도체 층 사이에 전압을 인가함으로써 활성화된 것인, 발광 디바이스.

The method of claim 18,
The p-type dopant is contacted with the electrolyte after the heat treatment of the laminate; Providing a counter electrode in contact with the electrolyte; And a voltage applied between the counter electrode and a gallium nitride based compound semiconductor layer comprising the p-type dopant as a working electrode.

KR1020100016425A 2010-02-23 2010-02-23 METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE KR101171817B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100016425A KR101171817B1 (en) 2010-02-23 2010-02-23 METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100016425A KR101171817B1 (en) 2010-02-23 2010-02-23 METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE

Publications (2)

Publication Number Publication Date
KR20110096897A true KR20110096897A (en) 2011-08-31
KR101171817B1 KR101171817B1 (en) 2012-08-14

Family

ID=44931994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100016425A KR101171817B1 (en) 2010-02-23 2010-02-23 METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE

Country Status (1)

Country Link
KR (1) KR101171817B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154477A (en) 1997-06-05 1999-02-26 Tokai Rika Co Ltd Anodization method for silicon board
US6245687B1 (en) 2000-01-26 2001-06-12 Trw Inc. Precision wide band gap semiconductor etching
JP4980594B2 (en) 2005-08-03 2012-07-18 京セラ株式会社 Method for producing P-type gallium nitride compound semiconductor
JP4742791B2 (en) 2005-09-30 2011-08-10 豊田合成株式会社 Method for p-type activation of group III nitride compound semiconductor

Also Published As

Publication number Publication date
KR101171817B1 (en) 2012-08-14

Similar Documents

Publication Publication Date Title
US6720570B2 (en) Gallium nitride-based semiconductor light emitting device
KR100662191B1 (en) Nitride semiconductor LED and fabrication method thereof
KR100668351B1 (en) Nitride-based light emitting device and method of manufacturing the same
US20100314605A1 (en) Vertical deep ultraviolet light emitting diodes
JP4980594B2 (en) Method for producing P-type gallium nitride compound semiconductor
EP2472607B1 (en) Gallium nitride compound semiconductor light-emitting device
US20080248639A1 (en) Method for forming electrode for group III nitride based compound semiconductor and method for manufacturing p-type group III nitride based compound semiconductor
CN103165785A (en) Method for manufacturing semiconductor device
US7041519B2 (en) Method for producing p-type group III nitride compound semiconductor
CN101609867B (en) Nitride semiconductor light-emitting diode and method of manufacturing the same
CN107004744A (en) The manufacture method and group iii nitride semiconductor light-emitting device of group iii nitride semiconductor light-emitting device
US10161046B2 (en) Method for forming metal particle layer and light emitting device fabricated using metal particle layer formed by the method
US20140235005A1 (en) Method of producing p-type nitride semiconductor and method of manufacturing nitride semiconductor light emitting device therewith
TWI585993B (en) Nitride light emitting device and manufacturing method thereof
JPWO2011135866A1 (en) Nitride-based semiconductor device and manufacturing method thereof
KR101171817B1 (en) METHOD FOR MANUFACTURING P-TYPE GaN-BASED COMPOUND SEMICONDUCTOR, METHOD FOR ACTVATING P-TYPE DOPANT CONTAINED IN GaN-BASED COMPOUND SEMICONDUCTOR, GaN-BASED COMPOUND SEMICONDUCTOR DEVICE, AND GaN-BASED COMPOUND SEMICONDUCTOR LIGHT-EMITTING DEVICE
CN109473525B (en) Gallium nitride-based light emitting diode epitaxial wafer and manufacturing method thereof
TW200400651A (en) Method for producing group III nitride compound semiconductor device
Jun et al. Effect of thermal annealing on the Pd/Au Contact to p-type Al0. 15Ga0. 85N
US9698310B2 (en) Method for producing a semiconductor device
KR100293467B1 (en) blue emitting device and method for fabricating the same
KR100631037B1 (en) ?-nitride compound semiconductor light-emitting device fabrication method which can effectively suppress or remove leakage current
Lin et al. Electrical properties of Pt contacts on p-GaN activated in air
KR101101954B1 (en) Vertical structured group n-type nitride-based semiconductors having electrode structures with diffusion barrier, and light emitting diodes comprising said semiconductors
Nakahara et al. Two different features of ZnO: transparent ZnO: Ga electrodes for InGaN-LEDs and homoepitaxial ZnO films for UV-LEDs

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170911

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 8