KR20110095713A

KR20110095713A - 고 개구율을 갖는 액정표시장치 및 그 제조 방법

Info

Publication number: KR20110095713A
Application number: KR1020100015328A
Authority: KR
Inventors: 홍현석; 최혁
Original assignee: 엘지디스플레이 주식회사
Priority date: 2010-02-19
Filing date: 2010-02-19
Publication date: 2011-08-25

Abstract

본 발명은 고 개구율을 갖는 액정표시장치 및 그 제조 방법에 관한 것이다. 본 발명에 의한 고 개구율을 갖는 액정표시장치는, 제1 기판 위에서 서로 직교하도록 배열되어 장방형의 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 화소 영역에 형성된 박막트랜지스터 소자, 그리고 제1 절연막을 사이에 두고 상기 데이터 라인과 중첩하는 불투명 공통배선을 포함하는 박막트랜지스터 기판; 상기 박막트랜지스터 기판과 일정 간격으로 대향하여 합착되며, 제2 기판 위에서 상기 화소 영역에 대향하는 칼라필터를 포함하는 칼라필터 기판; 그리고 상기 박막트랜지스터 기판과 상기 칼라필터 기판 사이에 개재된 액정층을 포함한다. 본 발명에 의한 액정표시장치는 수직 구조상에서 블랙 매트릭스 기능을 하는 불투명 공통배선을 데이터 라인과 화소전극 사이에 위치 시킴으로써, 데이터 라인과 화소전극 사이에 기생용량의 형성이 원천적으로 차단하며, 개구율을 극대화 시킬 수 있다.

Description

고 개구율을 갖는 액정표시장치 및 그 제조 방법 {LIQUID CRYSTAL DISPLAY DEVICE HAVING HIGH APERTURE RATIO AND FABRICATING METHOD OF THE SAME}

본 발명은 고 개구율을 갖는 액정표시장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 블랙 매트릭스를 데이터 라인 층과 화소전극 층 사이에 형성함으로써, 데이터 라인에 대응하는 블랙 매트릭스의 선폭을 최소화하여 개구율을 높인 액정표시장치 및 그 제조 방법에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor: TFT)를 이용하여 화상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube: CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시장치에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다.

액정표시소자(Liquid Crystal Display: LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열된 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다. 액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극을 포함한다. 화소전극은 하부기판 상에 액정셀별로 형성되는 반면 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터에 접속된다. 화소전극은 TFT를 통해 공급되는 데이터신호에 따라 공통전극과 함께 액정셀을 구동한다.

도 1은 수직전계방식의 액정표시장치의 구조를 나타내는 개략도이다. 도 1을 참조하면, 종래의 액정표시패널은 액정(20)을 사이에 두고 합착된 칼라필터 어레이 기판(30)과 박막트랜지스터 어레이 기판(10)을 구비한다.

액정층(20)은 자신에게 인가된 전계에 응답하여 회전함으로써 박막트랜지스터 어레이 기판(10)을 경유하여 입사되는 빛의 투과량을 조절한다.

박막트랜지스터 어레이 기판(10)은 하부기판(11)의 전면에 게이트절연막을 사이에 두고 절연되는 데이터라인(13)과 게이트라인(15)이 상호 교차되도록 형성되며, 그 교차부에 TFT(17)가 형성된다. TFT(17)는 게이트라인(15)에 접속된 게이트전극, 데이터라인(13)에 접속된 소스전극과, 화소전극(19)에 접속된 드레인전극과, 소스전극 및 드레인전극 사이의 채널부를 형성하는 활성층 및 오믹접촉층을 포함한다. 이러한 TFT(17)는 게이트라인(15)으로부터의 게이트신호에 응답하여 데이터라인(13)으로부터의 데이터신호를 선택적으로 화소전극(19)에 공급한다.

칼라필터 어레이 기판(30)은 상부기판(31)의 배면 상에 형성되는 칼라필터(33) 및 칼라필터(33) 위에 형성된 공통전극(37)을 구비한다. 칼라필터(33)는 적(R), 녹(G) 및 청(B) 색의 칼라필터층이 순차적으로 배치되어 특정 파장대역의 빛을 투과시킴으로써 칼라 표시를 가능하게 한다. 인접한 색의 칼라필터(33)들 사이에는 블랙 매트릭스(35)가 형성되어 인접한 셀로부터 입사되는 빛을 흡수함으로써 원하지 않는 색상의 혼합을 방지한다.

화소전극(19)은 데이터라인(13)과 게이트라인(15)에 의해 분할된 셀 영역에 위치하며 광투과율이 높은 투명전도성물질로 이루어진다. 이 화소전극(19)은 드레인전극을 경유하여 공급되는 데이터신호에 의해 공통전극(37)과 전위차를 형성한다. 이 전위차에 의해 하부기판(11)과 상부기판(31) 사이에 위치하는 액정층(20)은 유전율 이방성에 의해 회전한다. 이에 따라, 광원으로부터 화소전극(19)을 경유하여 공급되는 광이 상부기판(31) 쪽으로 투과한다.

이와 같은 구조를 갖는 액정표시장치에서 화소 영역의 크기는 칼라필터(33)와 블랙 매트릭스(35)와의 관계에 의해 결정된다. 즉, 화면 면적 대비 블랙 매트릭스(35)를 제외한 칼라필터(33)가 차지하는 면적 비율이 화면의 밝기 효율을 나타내는 개구율이 된다. 따라서, 액정표시장치의 화면 밝기를 더 밝게하기 위해서는, 블랙 매트릭스(35)이 차지하는 면적비율을 줄여야 한다.

도 2는 도 1에 도시한 구조를 갖는 액정표시장치에서 한 화소 영역을 확대하여 나타낸 평면도이다. 도 3은 도 2에서 절취선 I-I'으로 자른 단면 구조를 나타내는 단면도이다. 이하, 도 2 및 도 3을 참조로 수직전계방식 액정표시장치의 개구율에 대하여 설명한다.

박막트랜지스터 어레이 기판(10) 위에는, 데이터라인(13)과 게이트라인(15)으로 둘러싸인 셀 영역 내부에 화소전극(19)이 형성되어 있다. 이와 같은 상태에서, 화소전극(19)의 외주변과 데이터 라인(13)이 수직 구조상에서 보호막을 사이에 두고 중첩되면, 그 사이에 기생 용량이 발생하여 이 기생 용량에 의한 전계로 인해 액정층의 배열에 불량이 발생하고, 이로 인해 빛샘이 발생할 수 있다. 따라서, 화소전극(19)은 데이터 라인(13)과 일정 거리를 두고 셀 영역 내부에 형성하는 것이 바람직하다. 그리고, 칼라필터 어레이 기판(20) 위에는, 데이터라인(13), 게이트라인(15) 및 TFT(17) 등을 가리는 블랙 매트릭스(35)가 형성되어 있다. 도 2에서 점선이 칼라필터 어레이 기판(20)에 형성된 블랙 매트릭스(35)와 칼라필터(33)의 경계가 된다. 즉, 점선 내부 다각형 모양은 칼라필터(33) 영역을 나타내고, 점선 외부는 블랙 매트릭스(35)에 해당한다.

블랙매트릭스(35)의 크기는 화소전극(19)과 데이터라인(13) 사이의 일정거리 확보하기 위한 간격, 화소전극(19)에서 이웃하는 칼라필터(33) 쪽으로 방사되는 빛을 차단하기 위한 여유 폭, 그리고 박막트랜지스터 기판(10)과 칼라필터 기판(30)을 합착할 때 발생할 수 있는 정렬오차를 감안한 여유 폭을 고려하여 결정된다.

도 3에서는 박막트랜지스터 어레이 기판(10)에 형성된 데이터라인(13)과 칼라필터 어레이 기판(20)에 형성된 블랙 매트릭스(35) 사이의 관계를 나타내고 있다. 데이터 라인(13) 및 게이트 라인(15)의 배선폭과, 이웃하는 화소전극을 통해서 유입될 수 있는 빛을 차단하기 위한 여유폭(VAC 마진)과, 합착 마진(margin)의 합으로 결정된다. 액정표시장치의 사양에 따라 다르겠지만, 화소전극(19)과 데이터라인(13) 사이의 확보거리와 VAC 마진의 합이 약 15㎛~20㎛이고, 합착 마진을 5㎛라고 했을 때, 데이터 라인(13)에 대응하는 블랙 매트릭스(33)의 폭은 데이터라인(13)의 폭보다 적어도 20㎛~25㎛ 정도 더 큰 폭을 갖는다. 예를 들어, 데이터라인(13)의 폭이 5㎛라고 한다면, 블랙 매트릭스(33)의 폭은 적어도 25~30㎛ 정도 차지한다.

데이터 라인의 폭은 소자 구성상 필요불가결한 요소이지만, 화소전극(19)과 데이터라인(13) 사이의 확보거리, VAC 마진과 합착마진 등을 최소화할 수 있다면, 액정표시장치의 개구율을 더 향상할 수 있다.

본 발명의 목적은 상기 문제점들을 극복하기 위해 고안된 것으로 블랙 매트릭스의 폭을 최소화하여 고 개구율을 갖는 액정표시장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 다른 목적은 공통배선을 데이터라인과 화소전극 사이에 개재시켜 데이터 라인과 화소전극 사이에서 발생할 수 있는 기생용량을 원천적으로 차단한 액정표시장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 또 다른 목적은, 데이터 라인을 덮는 공통배선과 화소전극을 중첩하여 보조 용량을 형성함으로써, 화소전극 좌우에 대칭적인 보조 용량을 갖는 액정표시장치 및 그 제조 방법을 제공하는 데 있다. 본 발명의 또 다른 목적은, 수직 구조상에서 화소전극을 데이터 라인과 중첩하도록 크게 형성하더라도 화소전극이 데이터 라인에 의한 영향을 받지 않음으로 하여, 고 개구율을 갖는 액정표시장치 및 그 제조 방법을 제공하는 데 있다.

상기 본 발명의 목적을 달성하기 위해, 본 발명에 의한 고 개구율을 갖는 액정표시장치는, 제1 기판 위에서 서로 직교하도록 배열되어 장방형의 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 화소 영역에 형성된 박막트랜지스터 소자, 그리고 제1 절연막을 사이에 두고 상기 데이터 라인과 중첩하는 불투명 공통배선을 포함하는 박막트랜지스터 기판; 상기 박막트랜지스터 기판과 일정 간격으로 대향하여 합착되며, 제2 기판 위에서 상기 화소 영역에 대향하는 칼라필터를 포함하는 칼라필터 기판; 그리고 상기 박막트랜지스터 기판과 상기 칼라필터 기판 사이에 개재된 액정층을 포함한다.

상기 불투명 공통배선은 너비 값이 상기 데이터 라인의 너비보다 최대 2배이며, 상기 데이터 라인을 완전히 덮는 것을 특징으로 한다.

상기 박막트랜지스터 기판은, 불투명 공통배선을 포함하는 기판 전면을 덮는 제2 절연막과, 상기 제2 절연막 위에 형성되며 상기 박막트랜지스터 소자와 연결된 화소전극을 더 포함한다.

상기 화소전극은 상기 제2 절연막을 사이에 두고 상기 불투명 공통배선의 일부와 중첩되어 보조용량을 형성하는 것 특징으로 한다.

상기 화소전극은 상기 제1 절연막 및 상기 제2 절연막을 사이에 두고 상기 데이터 라인의 일부와 중첩되는 것을 특징으로 한다.

상기 칼라필터 기판은, 상기 불투명 공통배선의 영역 내부에 위치하며, 상기 불투명 공통배선의 너비보다 좁은 너비를 갖는 보조 블랙 매트릭스를 더 포함한다.

또한, 본 발명에 의한 고 개구율을 갖는 액정표시장치의 제조 방법은, 제1 기판 위에 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 화소 영역 내에 형성된 박막트랜지스터, 그리고 제1 절연막을 사이에 두고 상기 데이터 라인과 중첩하는 불투명 공통배선을 포함하는 박막트랜지스터 기판을 형성하는 단계; 제2 기판 위에서 상기 화소 영역에 대향하는 칼라필터를 포함하는 칼라필터 기판을 형성하는 단계; 그리고 상기 박막트랜지스터 기판과 상기 칼라필터 기판을 액정층을 사이에 두고 일정 간격을 유지하도록 합착하는 단계를 포함한다.

상기 박막트랜지스터 기판을 형성하는 단계는, 상기 제1 기판 위에 가로방향으로 진행하는 상기 게이트 라인 및 상기 게이트 라인에서 분기하는 게이트 전극을 형성하는 단계; 상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막을 도포하는 단계; 상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 층을 형성하는 단계; 상기 게이트 절연막 위에서 상기 세로 방향으로 진행하여 상기 게이트 라인과 직교하는 상기 데이터 라인과, 상기 데이터 라인에서 분기하며 상기 반도체 층의 일측면에 접촉하는 소스 전극과, 상기 소스 전극과 대향하며 상기 반도체 층의 타측면에 접촉하는 드레인 전극을 형성하는 단계; 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 제1 보호막을 도포하는 단계; 상기 제1 보호막 위에서 상기 데이터 배선을 완전히 덮도록 상기 데이터 배선보다 큰 너비를 갖는 상기 불투명 공통배선을 형성하는 단계; 상기 불투명 공통배선이 형성된 기판 전면을 덮는 제2 보호막을 도포하는 단계; 상기 제2 보호막 및 상기 제1 보호막을 패턴하여 상기 드레인 전극을 노출시키는 단계; 그리고 상기 제2 보호막 위에서 상기 드레인 전극과 연결된 화소전극을 형성하는 단계를 포함한다.

상기 칼라필터 기판을 제조하는 단계는, 상기 제2 기판 위에 상기 불투명 공통배선의 영역 내에 위치하며, 상기 불투명 공통배선보다 좁은 너비 값을 갖는 보조 블랙 매트릭스를 형성하는 단계; 그리고, 상기 보조 블랙 매트릭스 사이에 칼라필터를 형성하는 단계를 더 포함한다.

본 발명에 의한 액정표시장치는 박막트랜지스터 어레이 기판에 블랙 매트릭스를 형성하고, 칼라필터 어레이 기판에 보조 블랙 매트릭스를 형성한다. 따라서, 블랙 매트릭스 설계에서 VAC 마진과 합착 마진을 제거하여 블랙 매트릭스의 폭을 좁게 설정할 수 있어 고 개구율을 갖는 액정표시장치를 제공할 수 있다. 또한 수직 구조상에서 블랙 매트릭스를 데이터 라인과 화소전극 사이에 위치 시킴으로써, 데이터 라인을 차폐하는 효과가 있어, 데이터 라인과 화소전극 사이에 기생용량의 형성이 원천적으로 차단할 수 있다. 이로 인해, 화소전극을 데이터 라인과 중첩하도록 확장시킬 수 있어, 개구율을 극대화 시킬 수 있다.

도 1은 수직전계방식의 액정표시장치의 구조를 나타내는 개략도.
도 2는 도 1에 도시한 구조를 갖는 액정표시장치에서 한 화소 영역을 확대하여 나타낸 평면도.
도 3은 도 2에서 절취선 I-I'으로 자른 단면 구조를 나타내는 단면도
도 4는 본 발명의 실시 예에 의한 액정표시장치를 나타내는 평면도.
도 5는 도 4의 절취선 II-II'으로 자른 단면으로 액정표시장치의 구조를 나타내는 단면도.
도 6은 도 4에서 원형(A)으로 표시한 데이터 라인 부분을 확대하여 나타낸 단면도.
도 7a 내지 도 7i는 도 4의 절취선 II-II'으로 자른 단면으로 본 발명에 의한 고 개구율 액정표시장치를 제조하는 공정을 단계적으로 나타낸 단면도들.
도 8은 데이터 라인 하나를 좌우 화소전극에 전압을 인가하는 공용 데이터 라인으로 사용하는 액정표시장치를 나타내는 평면도.
도 9는 도 8에서 본 발명을 적용한 실시 예 2를 나타낸 확대 평면도.
도 10은 도 9에서 절취선 III-III'으로 자른 구조를 나타낸 단면도.

이하, 첨부한 도면, 도 4 내지 도 10을 참조하여, 본 발명의 바람직한 실시 예들에 대하여 설명한다. 도 4는 본 발명의 실시 예 1에 의한 액정표시장치를 나타내는 평면도이다. 도 5는 도 4의 절취선 II-II'으로 자른 단면으로 액정표시장치의 구조를 나타내는 단면도이다. 도 6은 도 4에서 원형(A)으로 표시한 데이터 라인 부분을 확대하여 나타낸 단면도이다.

본 발명의 실시 예 1에 의한 액정표시장치는 액정층(LC)을 사이에 두고 서로 마주보며 합착한 박막트랜지스터 기판(TFTS) 및 칼라필터 기판(CFS)을 포함한다.

본 발명에 의한 박막트랜지스터 기판(TFTS)은 투명 기판(SUBL) 위에 형성된 게이트 라인(GL)과 게이트 라인(GL)에서 분기한 게이트 전극(G)을 포함한다. 게이트 라인(GL) 및 게이트 전극(G) 위에는 게이트 절연막(GI)이 덮혀 있다. 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩되는 위치에는 반도체 층(ACT)이 형성된다. 반도체 층(ACT)의 양단부에는 소스 전극(S)과 드레인 전극(D)이 반도체 층(ACT)과 접촉하면서 서로 마주보고 이격되어 배치됨으로써, 박막트랜지스터 소자(TFT)를 형성한다. 소스 전극(S)은 게이트 절연막(GI) 위에서 게이트 라인(GL)과 직교하는 방향으로 배열된 데이터 라인(DL)에서 분기된다.

박막트랜지스터 소자(TFT) 및 데이터 라인(DL) 위에는 제1 보호막(PASI1)이 덮고 있다. 보호막(PASI) 위에서, 데이터 라인(DL)보다 약간 큰 폭을 갖는 불투명 금속물질로 데이터 라인(DL)을 덮는 불투명 공통배선(BM)이 형성되어 있다. 게이트 라인(GL) 위에도 불투명 공통배선(BM)을 형성할 수도 있으나, 게이트 라인(GL)의 경우에는 화소전극과 중첩하여 보조 용량으로 사용하는 경우에는 게이트 라인(GL)을 덮는 불투명 공통배선(BM)은 형성하지 않는다.

불투명 공통배선(BM)이 형성된 기판 전면에 제2 절연막(PASI2)이 덮고 있다. 그리고, 제2 절연막(PASI2)과 제1 절연막(PASI1)을 관통하는 콘택 홀을 통해 드레인 전극(D) 이 노출된다. 제2 절연막(PASI2) 위에는 콘택 홀을 통해 드레인 전극(D)과 연결된 화소전극(PXL)이 형성된다. 이 때, 화소전극(PXL)은 불투명 공통배선(BM)의 일부와 중첩하도록 형성할 수 있다. 특히, 수직 구조 상에서 화소전극(PXL)이 데이터 라인(DL)의 일부와 중첩되도록 형성하더라도, 데이터 라인(DL) 위에는 불투명 공통배선(BM)이 차폐를 하고 있어서, 데이터 라인(DL)의 전압변화가 화소전극(PXL)에 영향을 주지 않는다.

도 6에서 도시한 바와 같이, 데이터 라인(DL)은 제1 절연막(PASI1)을 사이에 두고 불투명 공통배선(BM)과 중첩된다. 특히, 불투명 공통배선(BM)은 데이터 라인(DL)을 완전히 덮는 구조를 갖는다. 그리고, 화소전극(PXL)은 제2 절연막(PASI2) 위에 형성되되, 제2 절연막(PASI2)를 사이에 두고 불투명 공통배선(BM)의 일부와 중첩되도록 형성된다.

불투명 공통배선(BM)은 수시로 변하는 데이터 라인(DL)의 전압 변화를 차폐함으로써, 화소전극(PXL)을 설계함에 있어서, 데이터 라인(DL)의 영향을 받지 않도록 할 수 있다. 반면에, 불투명 공통배선(BM)은 항상 일정한 공통전압을 갖고 있기 때문에, 화소전극(PXL)을 불투명 공통배선(BM)과 중첩 시킴으로써 보조 용량을 확보할 수도 있다. 또한, 불투명 공통배선(BM)은 불투명한 금속물질로 형성함으로써, 이웃하는 셀 영역 사이의 블랙 매트릭스로서의 기능을 충분히 할 수 있다.

도 6과 도 3을 비교하면, 한 눈에 알 수 있듯이, 본 발명에 의한 불투명 공통배선(BM)이 블랙 매트릭스의 기능을 할 경우에, 종래의 블랙 매트릭스의 폭보다 현저히 좁게 형성되어 있음을 알 수 있다. 좀 더 구체적으로 본다면, 본 발명에서는 화소전극(PXL)과 데이터 라인(DL)이 일정 간격 거리를 유지할 필요가 없다. 또한, 본 발명에서는 블랙 매트릭스 기능을 하는 불투명 공통배선(BM)이 박막트랜지스터 어레이 기판(TFTS)에 형성되므로, 칼라필터 기판(CFS)와 합착시의 마진을 고려할 필요가 없다. 즉, 데이터 라인(DL)의 폭이 5㎛일 경우, 본 발명에 의한 불투명 공통배선(BM)의 폭은 최대 10㎛ 정도이면 블랙 매트릭스의 기능을 충분히 발휘할 수 있다.

본 발명의 경우, 화소전극(PXL)의 크기가 셀 영역의 크기와 거의 동일할 정도로 크게 형성되기 때문에, 화소전극(PXL)에서 이웃하는 칼라필터(CF) 쪽으로 방사되는 빛을 차단할 필요가 있다. 즉, 칼라필터 어레이 기판(CFS) 상에 형성되는 칼라필터(CF) 사이에도 보조 블랙 매트릭스(ABM)가 형성되는 것이 바람직하다. 그러나, 본 발명에서, 칼라필터 어레이 기판(CFS) 상에 형성되는 보조 블랙 매트릭스(ABM)는 이웃하는 화소사이에서의 색상 간섭을 방지하기만 하면 되기 때문에, 수직 구조 상에서 불투명 공통배선(BM)의 영역 내부에 위치하도록 형성하는 것이 바람직하다. 따라서, 액정표시패널에서 최종 블랙 매트릭스의 영역은 박막트랜지스터 어레이 기판(TFTS)에 형성된 불투명 공통배선(BM)에 의해 결정된다.

또한, 제2 보호막(PASI2) 위에 형성된 화소전극(PXL)의 경우, 수직전계 방식의 액정표시장치에서는 셀 영역에 상응하는 크기의 대략 장방형의 모양으로 형성될수 있다. 그러나, 도면으로 나타내지는 않았으나, 수평전계 방식의 액정표시장치에서는 셀 영역 내에서 다수의 가는 빗살 모양으로 형성될 수 있다. 이 경우, 제2 보호막(PASI2) 위에는 게이트 라인(GL)과 나란한 방향으로 배열된 공통전압배선이 배치되고, 공통전압배선에서 분기된 공통전극들이 화소전극(PXL)과 서로 엇갈리게 평행하도록 배치될 수 있다. 즉, 화소전극과 공통전극이 동일한 평면상에서 서로 평행하게 배치됨으로서 수평전계를 형성할 수 있다.

앞에서도 설명하였듯이, 본 발명에 의한 칼라필터 기판(CFS)은 투명 기판(SUBU) 위에 박막트랜지스터 기판(TFTS)에 형성된 불투명 공통배선(BM)과 대향하도록 형성된 보조 블랙 매트릭스(ABM)를 포함한다. 그리고, 보조 블랙 매트릭스(ABM)들 사이에는 칼라필터(CF)가 형성된다. 보조 블랙 매트릭스(ABM)는 화소전극(PXL)에서 이웃하는 칼라필터(CF)로 방사될 수 있는, 불투명 공통배선(BM)이 미처 차단하지 못한 혼색현상을 방지할 수 있을 정도의 폭을 갖는다. 특히, 보조 블랙 매트릭스(ABM)의 폭은 불투명 공통배선(BM) 영역 내에서 불투명 공통배선(BM)의 폭보다 좁은 값을 갖는다.

불투명 공통배선(BM)은 빛을 차단하는 블랙 매트릭스 기능을 갖는 것이므로 불투명한 물질로 형성하는 것이 바람직하다. 또한, 불투명 공통배선(BM)은 데이터 라인(DL)을 전기적으로 차폐하도록 공통전압을 인가할 수 있는 것이 바람직하다. 따라서, 불투명 공통배선(BM)은 불투명한 금속 물질로 형성하는 것이 더 바람직하다.

박막트랜지스터 어레이 기판(TFTS)와 칼라필터 어레이 기판(CFS) 각각의 최상층에는 하부 배향막(ALGL)과 상부 배향막(ALGU)을 더 형성하여, 액정층(LC)의 초기 배향 상태를 결정할 수 있다.

이하, 도 7a 내지 7i를 참조하여, 본 발명에 의한 고 개구율 액정표시장치를 제조하는 방법을 설명한다. 도 7a 내지 도 7i는 도 4의 절취선 II-II'으로 자른 단면으로 본 발명에 의한 고 개구율 액정표시장치를 제조하는 공정을 단계적으로 나타낸 단면도들이다.

하부 투명 기판(SUBL) 위에 금속 물질을 증착하고 패턴하여, 게이트 배선(DL) 및 게이트 배선(DL)에서 분기하는 게이트 전극(G)을 형성한다. (도 7a)

게이트 배선(DL)과 게이트 전극(G)이 형성된 기판 위에 게이트 절연막(GI)을 전면 증착한다. 그리고, 게이트 절연막(GI) 위에 반도체 물질을 증착하고 패턴하여, 게이트 전극(G)과 중첩하는 위치에 반도체 층(ACT)을 형성한다. (도 7b)

반도체 층(ACT)이 형성된 기판(SUBL) 위에 금속 물질을 증착하고 패턴하여, 게이트 라인(GL)과 직교하는 데이터 라인(DL)을 형성한다. 이와 동시에, 데이터 라인(DL)에서 분기하여 반도체 층(ACT)의 일단부에 접촉하는 소스 전극(S)과, 타단부에 접촉하는 드레인 전극(D)을 마주보도록 형성한다. 이로써 박막트랜지스터 소자(TFT)가 완성된다. (도 7c)

박막트랜지스터 소자(TFT)를 덮도록 기판(SUB) 전면에 절연물질을 전면 증착하여 제1 보호막(PASI1)을 형성한다. 제1 보호막(PASI1) 위에 불투명 금속물질을 전면 증착하고, 패턴하여 데이터 배선(DL)을 덮는 불투명 공통배선(BM)을 형성한다. (도 7d)

불투명 공통배선(BM)이 형성된 기판(SUB) 전면에 절연물질을 전면 증착하여 제2 보호막(PASI2)을 형성한다. 제2 보호막(PASI2) 및 제1 보호막(PASI1)을 패턴하여, 드레인 전극(D)의 일부를 노출하는 콘택홀(CH)을 형성한다. (도 7e)

그리고, 제2 보호막(PASI2) 위에 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 투명 도전체를 증착하고 패턴하여, 콘택홀(CH)을 통해 드레인 전극(D)과 접촉하는 화소전극(PXL)을 형성한다. 수직전계 방식의 액정표시장치인 경우에는, 화소전극(PXL)은 셀 영역의 형상과 거의 동일한 모양으로 형성한다. 특히, 본 발명에 의한 화소전극(PXL)의 가장자리 일부는 불투명 공통배선(BM) 및 데이터 라인(DL) 일부와 중첩되도록 형성할 수 있다. (도 7f)

도면으로 나타내지는 않았으나, 수평전계 방식의 액정표시장치인 경우에는, 화소전극(PXL)은 빗살 모양의 다수개 배선형 전극을 형성할 수 있다. 또한, 제2 보호막 위에는 화소전극(PXL)과 동일 평면상에서 서로 평행하도록 교대로 배치되는 공통전극을 형성하여 화소 내에서 수평전계를 형성하도록 구성할 수 있다.

그리고, 화소전극(PXL) 위에는 액정의 초기 배향을 결정하는 하부 배향막(ALGL)을 더 도포할 수 있다. 이로써, 박막트랜지스터 기판(TFTS)이 완성된다. (도 7g)

상부 투명 기판(SUBU) 표면에 불투명 공통배선(BM)과 대향하는 위치에 보조 블랙 매트릭스(ABM)를 형성한다. 보조 블랙 매트릭스(ABM)는 불투명 공통배선(BM)의 폭보다 좁은 폭을 갖는 것이 바람직하다. 또한, 단면상에서 보았을 때, 보조 블랙 매트릭스(ABM)는 불투명 공통배선(BM)의 범위 내에 위치하도록 배치하는 것이 바람직하다. 특히, 보조 블랙 매트릭스(ABM)는 불투명 공통배선(BM)의 중앙부와 중첩하도록 형성하는 것이 바람직하다. 보조 블랙 매트릭스(ABM)사이에 칼라필터(CF)를 형성한다. 수평전계방식의 액정표시장치인 경우에는, 보조 블랙 매트릭스(ABM)와 칼라필터(CF) 위에 기판 전면을 덮는 공통전극(COM)을 형성한다. 그리고, 공통전극(COM) 위에는 액정의 초기 배향을 결정하는 상부 배향막(ALGU)을 도포한다. 이로써, 칼라필터 기판(CFS)이 완성된다. (도 7h)

한편, 도면으로 나타내지 않았지만, 수평전계 방식의 액정표시장치인 경우에는, 보조 블랙 매트릭스와 칼라필터 위에는 공통전극을 형성하지 않는다. 그 대신에, 보조 블랙 매트릭스와 칼라필터 전체를 덮도록, 액정의 초기 배향을 결정하는 상부 배향막을 도포할 수 있다.

이와 같이 제조한 박막트랜지스터 기판(TFTS)와 칼라필터 기판(CFS)을 액정층(LC)을 사이에 두고 일정 간격을 유지하도록 합착한다. 이 때, 특히, 보조 블랙 매트릭스(ABM)가 불투명 공통배선(BM)의 중앙부와 중첩하도록 합착하는 것이 바람직하다. (도 7i)

이하, 본 발명에 의한 불투명 공통배선(BM)을 적용한 다른 실시 예에 대하여 설명한다. 도 8은 데이터 라인 하나를 좌우 화소전극에 전압을 인가하는 공용 데이터 라인으로 사용하는 액정표시장치를 나타내는 평면도이다. 도 9는 도 8에서 본 발명을 적용한 실시 예 2를 나타낸 확대 평면도이다. 도 10은 도 9에서 절취선 III-III'으로 자른 구조를 나타낸 단면도이다.

실시 예 2는 데이터 라인 한 개가 좌우 두 개의 화소전극에 데이터 전압을 공급하도록 설계하여, 데이터 라인의 개수를 절감한 구조를 갖는 액정표시장치에 본 발명을 적용한 예를 설명한다. 데이터 라인 하나를 공용으로 사용하여 좌우 화소전극에 교대로 전압신호를 인가하는 액정표시장치에서는, 화소전극(PXL) 하나를 기준으로 보았을 때, 좌측 및 우측 중 어느 일측변에만 데이터 라인(DL)이 위치하는 비 대칭 구조를 갖는다. 따라서, 화소전극(PXL)과 데이러 라인(DL) 사이에서 발생하는 기생용량이 일정하지 않아 화소전극(PXL)들 사이에서 휘도차이가 발생하는 문제가 있다.

그러나, 본 발명을 적용한 경우에는, 도 9 및 도 10에 도시한 바와 같이, 화소전극(PXL) 하나를 기준으로 보더라도, 좌측 및 우측 모두에 불투명 공통배선(BM)이 존재하여, 대칭 구조를 갖는다. 더구나, 앞에서도 설명하였듯이, 불투명 공통배선(BM)이 좌측 및 우측 중 어느 일측변에만 존재하는 데이터 라인(DL)을 완전히 덮는 구조를 가지므로, 데이터 라인(DL)의 전압 변화가 화소전극(PXL)에 영향을 주지 않는다. 또한, 화소전극(PXL)과 불투명 공통배선(BM)을 중첩시켜, 보조 용량을 확보할 수 있다.

그러므로, 데이터 라인 공용 구조에서, 액정표시장치를 설계 및 제조함에 있어서, 화소전극(PXL)이 데이터 라인(DL) 및 불투명 공통배선(BM) 사이의 중첩 상태가 마스크 정렬 오차로 어긋나더라도, 좌우 대칭 구조를 가짐으로써 보조 용량에 차이가 발생하지 않는다. 즉, 제조 공정상의 마스크 정렬 오차에 의해서 화소전극들 사이의 휘도차 차이가 발생하지 않는 안정된 구조를 갖는다.

본 발명에 의한 액정표시장치에서는 블랙 매트릭스 기능을 하는 불투명 공통배선(BM)이 박막트랜지스터 어레이 기판(TFTS)에 형성된다. 특히, 데이터 라인(DL)을 덮는 형상으로 형성되고, 금속물질을 포함함으로써, 블랙 매트릭스 설계시, VAC 마진이나, 합착 마진을 고려할 필요가 없다. 또한, 수직 구조에서 화소전극(PXL)이 데이터 라인(DL)과 일부 중첩하도록 형성할 수 있어, 개구율을 최대한으로 확보할 수 있다. 또한, 칼라필터 기판(CFS)에는 칼라 필터 사이에서 불투명 공통배선(BM) 영역 내에 위치하며, 불투명 공통배선(BM)보다 좁은 폭을 갖는 보조 블랙 매트릭스(ABM)를 형성함으로써, VAC 마진을 고려하지 않으면서도 이웃하는 화소 사이의 혼색 문제를 더 차단하는 효과를 얻을 수 있다. 따라서, 본 발명에 의한 액정표시장치는 최종 블랙 매트릭스가 차지하는 면적율을 최소화할 수 있고, 이로써 고 개구율을 갖는다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10, TFTS: 박막트랜지스터 어레이 기판 20, LC: 액정층
30, CFS: 칼라필터 어레이 기판 11, SUBL: 하부 기판
13, DL: 데이터 라인 15, GL: 게이트 라인
17, TFT: 박막 트랜지스터 19, PXL: 화소 전극
31, SUBU: 상부 기판 33, CF: 칼라 필터
35, BM: 불투명 공통배선 37, COM: 공통 전극
G: 게이트 전극 GI: 게이트 절연막
ACT: 반도체 층 S: 소스 전극
D: 드레인 전극 PASI1: 제1 보호막
PASI2: 제2 보호막 ABM: 보조 블랙 매트릭스
ALGU: 상부 배향막 ALGL: 하부 배향막

Claims

제1 기판 위에서 서로 직교하도록 배열되어 장방형의 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 화소 영역에 형성된 박막트랜지스터 소자, 그리고 제1 절연막을 사이에 두고 상기 데이터 라인과 중첩하는 불투명 공통배선을 포함하는 박막트랜지스터 기판;
상기 박막트랜지스터 기판과 일정 간격으로 대향하여 합착되며, 제2 기판 위에서 상기 화소 영역에 대향하는 칼라필터를 포함하는 칼라필터 기판; 그리고
상기 박막트랜지스터 기판과 상기 칼라필터 기판 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 불투명 공통배선은 너비 값이 상기 데이터 라인의 너비보다 최대 2배이며, 상기 데이터 라인을 완전히 덮는 것을 특징으로 하는 액정표시장치.
제 2 항에 있어서,
상기 박막트랜지스터 기판은, 불투명 공통배선을 포함하는 기판 전면을 덮는 제2 절연막과, 상기 제2 절연막 위에 형성되며 상기 박막트랜지스터 소자와 연결된 화소전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,
상기 화소전극은 상기 제2 절연막을 사이에 두고 상기 불투명 공통배선의 일부와 중첩되어 보조용량을 형성하는 것 특징으로 하는 액정표시장치.
제 3 항에 있어서,
상기 화소전극은 상기 제1 절연막 및 상기 제2 절연막을 사이에 두고 상기 데이터 라인의 일부와 중첩되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 칼라필터 기판은, 상기 불투명 공통배선의 영역 내부에 위치하며, 상기 불투명 공통배선의 너비보다 좁은 너비를 갖는 보조 블랙 매트릭스를 더 포함하는 것을 특징으로 하는 액정표시장치.
제1 기판 위에 화소 영역을 정의하는 게이트 라인 및 데이터 라인, 상기 화소 영역 내에 형성된 박막트랜지스터, 그리고 제1 절연막을 사이에 두고 상기 데이터 라인과 중첩하는 불투명 공통배선을 포함하는 박막트랜지스터 기판을 형성하는 단계;
제2 기판 위에서 상기 화소 영역에 대향하는 칼라필터를 포함하는 칼라필터 기판을 형성하는 단계; 그리고
상기 박막트랜지스터 기판과 상기 칼라필터 기판을 액정층을 사이에 두고 일정 간격을 유지하도록 합착하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
제 7 항에 있어서,
상기 박막트랜지스터 기판을 형성하는 단계는,
상기 제1 기판 위에 가로방향으로 진행하는 상기 게이트 라인 및 상기 게이트 라인에서 분기하는 게이트 전극을 형성하는 단계;
상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막을 도포하는 단계;
상기 게이트 절연막 위에서 상기 게이트 전극과 중첩하는 반도체 층을 형성하는 단계;
상기 게이트 절연막 위에서 상기 세로 방향으로 진행하여 상기 게이트 라인과 직교하는 상기 데이터 라인과, 상기 데이터 라인에서 분기하며 상기 반도체 층의 일측면에 접촉하는 소스 전극과, 상기 소스 전극과 대향하며 상기 반도체 층의 타측면에 접촉하는 드레인 전극을 형성하는 단계;
상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극을 덮도록 상기 제1 보호막을 도포하는 단계;
상기 제1 보호막 위에서 상기 데이터 배선을 완전히 덮도록 상기 데이터 배선보다 큰 너비를 갖는 상기 불투명 공통배선을 형성하는 단계;
상기 불투명 공통배선이 형성된 기판 전면을 덮는 제2 보호막을 도포하는 단계;
상기 제2 보호막 및 상기 제1 보호막을 패턴하여 상기 드레인 전극을 노출시키는 단계; 그리고
상기 제2 보호막 위에서 상기 드레인 전극과 연결된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
제 7 항에 있어서,
상기 불투명 공통배선의 최대 너비 값은 상기 데이터 배선의 너비보다 2배인 것을 특징으로 하는 액정표시장치 제조 방법.
제 7 항에 있어서,
상기 칼라필터 기판을 제조하는 단계는,
상기 제2 기판 위에 상기 불투명 공통배선의 영역 내에 위치하며, 상기 불투명 공통배선보다 좁은 너비 값을 갖는 보조 블랙 매트릭스를 형성하는 단계; 그리고,
상기 보조 블랙 매트릭스 사이에 칼라필터를 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.