KR20110093422A - 홀 형성 기판 및 그 제조 방법 - Google Patents

홀 형성 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20110093422A
KR20110093422A KR1020100013464A KR20100013464A KR20110093422A KR 20110093422 A KR20110093422 A KR 20110093422A KR 1020100013464 A KR1020100013464 A KR 1020100013464A KR 20100013464 A KR20100013464 A KR 20100013464A KR 20110093422 A KR20110093422 A KR 20110093422A
Authority
KR
South Korea
Prior art keywords
substrate
hole
filling layer
insulating substrate
manufacturing
Prior art date
Application number
KR1020100013464A
Other languages
English (en)
Other versions
KR101121024B1 (ko
Inventor
임재청
조인희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100013464A priority Critical patent/KR101121024B1/ko
Publication of KR20110093422A publication Critical patent/KR20110093422A/ko
Application granted granted Critical
Publication of KR101121024B1 publication Critical patent/KR101121024B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명은, 절연기판에 형성된 비아홀; 및 상기 비아홀의 내벽 중 적어도 일부에 형성된 충진층을 포함하는 것을 특징으로 하는 홀 형성 기판 및 그 제조 방법에 관한 것이다. 이에 의해, 시간 및 비용을 증가시키지 않으면서도, 세라믹 기판에 정밀한 홀이 형성된 기판을 제조할 수 있다.

Description

홀 형성 기판 및 그 제조 방법{SUBSTRATE COMPRISING VIA HOLL AND MANUFACTURING THE SAME}
본 발명은 홀 형성 기판 및 그 제조 방법에 관한 것으로, 더욱 상세하게는, 고가의 세라믹 (Ceramic)재질을 더욱 낮은 가격으로 정밀하게 가공된 홀 형성 기판 및 그 제조 방법에 관한 것이다.
반도체 패키지 또는 LED 패키지 등에 사용되는 절연기판으로서 세라믹 기판이 각광받고 있다. 그러나 종래의 세라믹 가공기술은 소성 전에 홀 가공을 실시하여 사용하게 된다.
도 1은 종래의 세라믹 기판의 가공 방법을 나타내는 공정도이다.
도 1을 참조하면, 세라믹 모재의 소성 전 기판에 금형, 메카니컬 펀치 (Mechanical), 레이저 등으로 홀을 형성한다. 이러한 홀은 소성 후의 수축을 감안하여 원하고자 하는 홀의 위치에 목적하는 홀의 크기보다 크게 가공한다. 그 후, 수백 내지 수천도의 온도에서 소성한다. 예를 들어, LTCC 는 1천도 미만, HTCC 는 1천도 이상에서 소성을 실시한다. 한편, 이러한 소성은 세라믹 기판을 수축하게 되며, 소성전 홀은 이러한 수축을 감안하여 크게 형성한다고 하더라도 수축률의 미세한 편차로 인하여 홀의 위치의 편차가 발생한다.
이러한 편차를 없애기 위해서 소성 후 레이저 등으로 홀 가공을 실시할 수 있으나, 소성된 세라믹 기판은 그 강도 및 경도가 우수하여 레이저 가공 및 시간이 소성전의 공정에 비하여 수배 내지 수십배 증가한다.
따라서, 시간 및 비용을 증가시키지 않으면서도, 세라믹 기판에 편차가 없는 홀이 형성된 기판 및 그 제조 방법에 대한 기술이 필요하다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은 세라믹 기판 제작시 그 정밀도를 유지하면서도 가공비용 및 시간을 낮출 수 있는 홀 형성 기판 및 그 제조 방법을 제공하는 데 있다.
본 발명에 따른 홀 형성 기판의 구조는, 절연기판에 형성된 비아홀; 및
상기 비아홀의 내벽 중 적어도 일부에 형성된 충진층을 포함하는 것을 특징으로 하여, 정밀도가 높은 홀 형성 기판을 제공한다.
여기서, 상기 절연기판의 재료는 세라믹 (Ceramic)인 것이 바람직하며, 또는 상기 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것이 바람직하다.
특히, 상기 충진층은 상기 절연기판보다 연성인 것을 특징으로 하는 것이 바람직하다.
또한, 본 발명에 따른 홀 형성 기판을 제조하는 방법은, (a) 절연기판에 비아홀을 형성하는 단계; (b) 상기 절연기판을 소성하는 단계; (c) 상기 소성된 절연기판에 비아홀을 충진하여 충진층을 형성하는 단계; 및 (d) 상기 충진층의 적어도 일부에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하여, 짧은 공정시간과 저 비용으로 정밀도가 높은 홀 형성 기판을 제조할 수 있다.
여기서, 상기 (a) 단계의 절연기판의 재료는 세라믹 (Ceramic)인 바람직하며, 또는, 상기 (c) 단계의 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것이 바람직하다.
특히, 상기 (d) 단계는 레이저를 이용하여 비아홀을 형성하여, 더욱 정밀한 홀을 형성할 수 있다.
또한, 상기 충진층은 상기 절연기판보다 연성인 것이 바람직하다.
본 발명에 의해, 시간 및 비용을 증가시키지 않으면서도, 세라믹 기판에 정밀한 홀이 형성된 기판을 제조할 수 있다.
도 1은 종래의 세라믹 기판의 가공 방법을 나타내는 공정도.
도 2a 는 본 발명의 일 실시형태에 따른 홀 형성 기판 제조 방법에 대한 블록도.
도 2b 는 도 2a 의 각 단계에 대응하는 홀 형성 기판 제조 공정의 상면도 및 단면도.
도 3은 본 발명에 따른 홀 가공 방법에 따라 제조된 홀 형성 기판의 단면도.
도 4는 본 발명의 홀 형성 기판을 LED 기판으로 사용한 일 실시형태의 단면도.
이하에서는 첨부한 도면을 참조하여 홀 형성 기판 및 그 제조 방법에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2a 는 본 발명의 일 실시형태에 따른 홀 형성 기판 제조 방법에 대한 블록도이며, 도 2b 는 도 2a 의 각 단계에 대응하는 홀 형성 기판 제조 공정의 상면도 및 단면도이다.
도 2a 및 도 2b 를 참조하면, 절연기판에 비아홀 (20)을 형성한다 (S1). 이 경우, 수축현상과 편차를 감안하여 사용하고자 하는 비아홀보다 크게 가공한다. 즉, 최종적으로 형성될 비아홀 (60)의 공차를 감안하여 비아홀 (20)의 지름을 크게 형성한다. 이러한 소성전 비아홀 (20) 공정은 금형, 메카니컬 펀치, 레이저 등에 의해 저비용으로 수행할 수 있다.
그 후, 절연기판 (110)을 소성한다 (S2). 소성은 수백 내지 수천도의 온도에서 실시하게 되며 일반적인 공정이다. 예를 들어, LTCC 는 1천도 미만, HTCC 는 1천도 이상에서 실시한다. 이러한 소성공정을 거치면 수축현상이 발생하여 소성전 기판 (110)보다 사이즈가 줄어든 기판 (110a) 및 비아홀 (20a)이 형성된다. 그 다음, 수축된 비아홀 (20a)을 충진하여 충진층 (40)을 형성한다 (S3). 여기서 충진층의 재료는 절연기판보다 연성인 것이 바람직하다. 즉, 레이저와 같은 정밀가공을 위해, 소성된 세라믹 기판 (110a) 보다 연성인 재질로 비아홀 (20a)을 채우는 것이다. 여기서 비아홀 (20a)을 충진하는 물질은 레이저 가공이 보다 수월한 재질인 에폭시 (Epoxy) 또는 유리 (Glass)이며, 이를 비아 필 (Via Fill) 공법으로 채운다. 비아 필 공법은 일반적으로 생각할 수 있는 인쇄 등 다양한 방법으로 가능하다. 그 후, 최종적으로, 충진층 (40) 에 비아홀 (60)을 형성한다 (S4). 예를 들어, 레이저를 이용하여 정밀한 비아홀 (60)을 가공한다.
이와 같이 본 발명에 따른 비아홀이 형성된 기판의 제조는, 소성전 비아홀 (20) 가공 및 소성 후 채워진 충진층 (40)에 비아홀 (60) 가공을 병행하여 그 정밀도를 높이고 가공비율을 낮출 수 있다.
도 3은 본 발명에 따른 홀 가공 방법에 따라 제조된 홀 형성 기판의 단면도를 나타낸다. 도 3을 참조하면, 본 발명에 따른 홀 형성 기판은 절연기판 (110a), 비아홀 (60), 충진층 (40a)으로 구성된다. 구체적으로는 절연기판 (110a)의 재료는 세라믹인 것이 바람직하다. 또한, 충진층 (40a)은 비아홀 (60) 내벽 중 일부를 형성하거나 비아홀 (60) 내벽의 전체를 형성할 수도 있다. 이러한 비아홀 (60)은 소성전 비아홀 (20)보다 크기가 작거나 같으며, 소성 후의 절연기판 (110a)의 강도보다 훨씬 연성인 충진층 (40)에 가공되었기 때문에 그 정밀도가 우수하며 및 그 가공시간이 단축될 수 있다.
도 4는 본 발명의 홀 형성 기판을 LED 기판으로 사용한 일 실시형태의 단면도를 나타낸다. 도 4를 참조하면, LED 패키지는 LED 기판 (110a), LED 웨이퍼 (120), 및 도전층 (130)을 포함한다. 더욱 상세하게는, LED 기판 (110a)으로 사용된 본 발명의 기판 (110a)은 충진층 (40a)으로 둘러싸인 홀 (60)을 통해 도전층 (130)이 형성되어 LED 웨이퍼 (120)를 전기적으로 연결한다. 여기서 LED 패키지는 정밀한 도전층의 두께를 요구한다. 이러한 도전층의 두께는 비아홀 (60)의 정밀함에 의존하기 때문에, 본 발명에 따른 비아홀의 정밀도 향상에 의해 도전층의 정밀함 또한 향상될 수 있다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
20: 소성전 비아홀 20a: 소성후 비아홀
40: 충진층 40a: 비아홀이 형성된 충진층
60: 소성 후 최종적인 비아홀 110: 절연기판
110a: 소정후 절연기판 120: LED 웨이퍼
130: 도전층

Claims (9)

  1. 절연기판에 형성된 비아홀; 및
    상기 비아홀의 내벽 중 적어도 일부에 형성된 충진층을 포함하는 것을 특징으로 하는 홀 형성 기판.
  2. 제 1항에 있어서,
    상기 절연기판의 재료는 세라믹 (Ceramic)인 것을 특징으로 하는 홀 형성 기판.
  3. 제 1항에 있어서,
    상기 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것을 특징으로 하는 홀 형성 기판.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 충진층은 상기 절연기판보다 연성인 것을 특징으로 하는 홀 형성 기판.
  5. (a) 절연기판에 비아홀을 형성하는 단계;
    (b) 상기 절연기판을 소성하는 단계;
    (c) 상기 소성된 절연기판의 비아홀을 충진하여 충진층을 형성하는 단계; 및
    (d) 상기 충진층의 적어도 일부에 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 홀 형성 기판 제조 방법.
  6. 제 5항에 있어서,
    상기 (a) 단계의 절연기판의 재료는 세라믹 (Ceramic)인 것을 특징으로 하는 홀 형성 기판 제조 방법.
  7. 제 5항에 있어서,
    상기 (c) 단계의 충진층의 재료는 에폭시 (epoxy) 또는 유리 (Glass)인 것을 특징으로 하는 홀 형성 기판 제조 방법.
  8. 제 5항에 있어서,
    상기 (d) 단계는 레이저를 이용하여 비아홀을 형성하는 단계인 것을 특징으로 하는 홀 형성 기판 제조 방법.
  9. 제 5항 내지 제 8항 중 어느 한 항에 있어서,
    상기 충진층은 상기 절연기판보다 연성인 것을 특징으로 하는 홀 형성 기판 제조 방법.
KR1020100013464A 2010-02-12 2010-02-12 홀 형성 기판 및 그 제조 방법 KR101121024B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100013464A KR101121024B1 (ko) 2010-02-12 2010-02-12 홀 형성 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100013464A KR101121024B1 (ko) 2010-02-12 2010-02-12 홀 형성 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110093422A true KR20110093422A (ko) 2011-08-18
KR101121024B1 KR101121024B1 (ko) 2012-03-20

Family

ID=44930123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100013464A KR101121024B1 (ko) 2010-02-12 2010-02-12 홀 형성 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101121024B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102417821B1 (ko) * 2017-09-20 2022-07-06 주식회사 아모센스 세라믹 기판 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100632579B1 (ko) * 2004-04-07 2006-10-09 삼성전기주식회사 인쇄회로기판의 비아홀 형성방법
KR100674316B1 (ko) 2005-11-25 2007-01-24 삼성전기주식회사 레이저드릴을 이용한 비아홀 형성방법

Also Published As

Publication number Publication date
KR101121024B1 (ko) 2012-03-20

Similar Documents

Publication Publication Date Title
CN102593094B (zh) 晶片封装体及其形成方法
US20130239617A1 (en) Methods of forming a glass wiring board substrate
US20150027757A1 (en) Pcb having glass core
US9448216B2 (en) Gas sensor device with frame passageways and related methods
CN106935519B (zh) 半导体封装构造及其制造方法
TW201803073A (zh) 電氣互連橋接技術
US9947554B2 (en) Support substrate and a method of manufacturing a semiconductor package using the same
KR20020094592A (ko) 볼 그리드 어레이 패키지 구조 및 그 제조방법
CN108695265A (zh) 芯片封装结构及其制造方法
US20170373011A1 (en) Semiconductor die backside devices and methods of fabrication thereof
US10147615B2 (en) Fabrication method of package structure
KR102068426B1 (ko) 구리도금 둘레 댐을 갖춘 세라믹 패키징 기판 제조 방법
KR101121024B1 (ko) 홀 형성 기판 및 그 제조 방법
US20140269810A1 (en) Semiconductor Device and Method of Calibrating Warpage Testing System to Accurately Measure Semiconductor Package Warpage
WO2018084448A8 (ko) 모판, 모판의 제조 방법, 마스크의 제조 방법 및 oled 화소 증착 방법
JP2021502706A (ja) 半導体ウェハの集積方法及び装置
KR20140000983A (ko) 인쇄회로기판
KR20150028031A (ko) 인쇄회로기판
US20160297177A1 (en) Low temperature co-fired ceramic substrate and method of manufacturing the same
KR101168402B1 (ko) 고정밀 회로 기판 및 그 제조 방법
CN103972356A (zh) 发光二极管封装结构及其制造方法
Ostholt et al. Passive die alignment in glass embedded fan-out packaging
KR101068263B1 (ko) 기판 스트립
JP6981422B2 (ja) 孔を有するガラス基板の製造方法、インターポーザの製造方法、およびガラス基板に孔を形成する方法
WO2018135755A3 (ko) 세라믹 회로기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150107

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180105

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 8