KR20110091427A - 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지 - Google Patents

질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지 Download PDF

Info

Publication number
KR20110091427A
KR20110091427A KR1020100121904A KR20100121904A KR20110091427A KR 20110091427 A KR20110091427 A KR 20110091427A KR 1020100121904 A KR1020100121904 A KR 1020100121904A KR 20100121904 A KR20100121904 A KR 20100121904A KR 20110091427 A KR20110091427 A KR 20110091427A
Authority
KR
South Korea
Prior art keywords
silicon nitride
dopant
silicon oxide
layer
silicon
Prior art date
Application number
KR1020100121904A
Other languages
English (en)
Other versions
KR101198930B1 (ko
Inventor
윤대호
배현정
강삼묵
김태성
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Publication of KR20110091427A publication Critical patent/KR20110091427A/ko
Application granted granted Critical
Publication of KR101198930B1 publication Critical patent/KR101198930B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02366—Special surface textures of the substrate or of a layer on the substrate, e.g. textured ITO/glass substrate or superstrate, textured polymer layer on glass substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본원은, 질화규소 반사방지막의 제조 방법이 제공된다. 반도체 기판 상에 산화규소(SiO2) 전구체 및 도펀트(dopant) 전구체를 함유하는 수성 도포액을 액상 도포하여 졸-젤 방법에 의하여 도펀트-함유 산화규소 층을 형성하고; 상기 도펀트-함유 산화규소 층을 질화 분위기에서 열처리함으로써 상기 도펀트의 확산에 의해 p-n 접합 형성에 의한 에미터층을 형성하고 동시에 상기 반도체 기판 상에 구형 산화규소 층의 질화에 의한 질화규소 반사방지막을 동시에 형성하는 것을 포함하며, 상기 구형 질화규소 층은 반사방지막으로 작용하며 동시에 표면 텍스쳐링 효과도 제공한다.

Description

질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지{METHOD FOR PREPARING SILICON NITRIDE ANTI-REFLECTION COATING AND SILICON SOLAR CELL USING THE SAME}
본원은 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지에 관한 것으로서, 보다 상세하게는, 졸-젤 방법을 이용한 간단한 공정에 의하여 표면 텍스쳐링(texturing) 처리와 산화규소 반사방지막 형성 및 p-n 접합 형성에 의한 에미터층의 형성을 동시에 수행할 수 있는 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지에 관한 것이다.
일반적으로 태양전지는, 외부에서 들어온 빛에 의해 태양전지의 반도체 내부에서 전자와 정공의 쌍이 생성되고, p-n 접합에서 이러한 전자와 정공의 쌍으로 인해 발생한 전기장에 의해 전자는 n형 반도체로 이동하고 정공은 p형 반도체로 이동함으로써 전력을 생산한다. 이러한 태양전지의 효율을 높이기 위해서는 태양전지에서 활성층에 도달하는 광전자(photon)의 수를 최대화하고, 전지표면의 반사에 의한 손실을 최소화하는 것은 매우 중요하다.
일반적으로 태양전지의 외면에는 빛의 반사율을 감소시키고자 텍스쳐(texture)를 형성하거나 반사방지막 코팅작업을 실시하게 된다. 실리콘의 경우 굴절률이 600 nm의 파장(입사태양광이 최대인 파장영역)에서 3.88 이므로, 이상적인 반사방지막의 굴절률은 2.1 이다. 이러한 조건을 만족시키는 물질로는 산화티탄(TiOx)이 대표적이며 실리콘 태양전지의 반사방지막으로 줄곧 사용되어 왔다.
한편, 다결정 실리콘 태양전지에 질화규소(SiNx)막을 반사방지막으로 사용하면 산화티탄막을 사용하였을 때보다 효율이 1.5 ~ 2.0% 증가한다. 질화규소는 산화티탄과 비슷한 굴절률을 가지고 있으나 산화티탄을 사용하였을 경우에 기대할 수 없는 기판의 보호막(passivation) 효과까지도 보유하고 있기 때문이다.
이와 같은 반사방지막은 진공증착, 스퍼터링, 이온 플레이팅, 플라즈마 화학기상증착법(PECVD) 그리고 화학기상증착법(CVD) 등의 증착법에 의해 형성되는데, 이들 대부분은 고가의 진공 장비로 인한 초기 투자비 상승과 운영비의 증가로 저가 고효율 태양전지의 양산에 어려움이 있었다.
따라서, 보다 간단하고 저렴한 방법으로 질화규소 반사방지막을 구현할 수 있는 새로운 기술이 절실히 요구되고 있다.
본원은 상기와 같은 문제점을 해결하기 위한 것으로서, 저렴한 액상 도포 방법을 이용하고, 간단한 공정으로 p-n 접합과 질화규소 반사방지막을 동시에 형성할 수 있는 질화규소 반사방지막의 제조 방법을 제공하고자 한다.
또한, 본원은 상기 방법에 의하여 제조된 질화규소 반사방지막을 포함하는 실리콘 태양전지를 제공하고자 한다.
그러나, 본원이 해결하고자 하는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위하여, 본원의 제 1 측면은, 반도체 기판 상에 산화규소(SiO2) 전구체 및 도펀트(dopant) 전구체를 함유하는 수성 도포액을 액상 도포하여 졸-젤 방법에 의하여 도펀트-함유 산화규소 층을 형성하고, 상기 도펀트-함유 산화규소 층을 질화 분위기에서 열처리함으로써 상기 도펀트의 확산에 의해 p-n 접합 형성에 의한 에미터층을 형성하고 동시에 상기 반도체 기판 상에 구형 산화규소 층의 질화에 의한 질화규소 층을 동시에 형성하는 것을 포함하며, 상기 질화규소 층은 반사방지막으로 작용하며 동시에 표면 텍스쳐링(texturing) 효과도 제공하는 것인, 질화규소 반사방지막의 제조 방법을 제공한다.
예시적 구현예에 있어서, 상기 도펀트-함유 산화규소 층 및 상기 질화규소 층은 구형의 입자를 포함하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 반도체 기판은 p형 실리콘 기판이고, 상기 도펀트는 n형 도펀트이며, 상기 에미터층은 n형 도핑층일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 n형 도펀트는 주기율표 5족 원소를 사용할 수 있으며, 예를 들어, 인(P = phosphorous), 비소(As) 또는 안티몬(Sb)을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 산화규소 전구체는 유기실란 화합물일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 산화규소 전구체로서 알콕시실란(alkoxysilanes)을 사용할 수 있으며, 그의 예로서, C1 ~6-알콕시실란을 들 수 있다. 이러한 알콕시실란의 구체적인 예로서, 테트라메톡시실란(tetramethoxysilane), 테트라에톡시실란(tetraethoxysilane), 테트라부톡시실란(tetrabutoxysilane), 테트라프로폭시실란(tetrapropoxysilane) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 들 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 산화규소 전구체는 촉매 및 유기용매를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 촉매는 산 또는 염기 촉매인 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 도펀트 전구체는 인(P)-함유 화합물, 비소(As)-함유 화합물 또는 안티몬(Sb)-함유 화합물일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 도펀트 전구체는 유기바인더, 유기용매를 더 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 유기바인더는 에틸 셀롤로오스(ethyl cellulose), 폴리비닐피롤리돈 polyvinyplyrrolidone, 나일론-6(nylon-6), 니트로셀롤로오스(nitrocellulose), 젤라틴(gelatine), 폴리비닐부티랄(polyvinylbutyral), 폴리아미드 레진(polyamide resin), 틴소톤(Thixoton), 스타치(starch), 폴리에테르-폴리올(polyether-polyols), 폴리에테르우레아-폴리우레탄((polyetherurea-polyurethane), 셀롤로오스 유도체(cellulose derivatives) 및 이들의 조합으로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 상기 촉매는 산 또는 염기 촉매인 것일 수 있으나, 이에 제한되는 것은 아니다.
예를 들어, 상기 유기용매는 NMP(N-methylpyrrolidone), 에틸렌 글리콘 부틸 에테르(ethylene glycol butyl ether), 프로필렌 카보네이트(propylene carbonate), 에틸렌 글리콜(ethylene glycol), N-메틸-2-피리돈(N-methyl-2-pyridone), 에틸렌 글리콜 모노아세테이트(ethylene glycol monoacetate), 디에틸렌 글리콜(diethyleneglycol), 디에틸렌 글리콜 아세테이트(diethylene glycol acetate), 테트라에틸렌 글리콜(tetraethylene glycol), 프로필렌 글리콜(propylene glycol), 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether). 트리메틸렌 글리콜(trimethylene glycol), 글리세릴 디아세테이트(glyceryl diacetate), 헥실렌 글리콜(hexylene glycol), 디프로필 글리콜(dipropyl glycol), 옥실렌 글리콜(oxylene glycol), 1, 2, 6-헥산트리올(1, 2, 6-hexanetriol), 글리세린(glycerine) 및 이들의 조합으로 이루어진 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 도포액은 알코올 및 산을 추가 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 액상 도포는 스핀 코팅(spin coating), 딥 코팅(dip coating) 또는 스프레이 코팅(spray coating)으로 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 도펀트-함유 산화규소 층을 형성하는 것은, 상기 도포액의 액상 도포 후 80℃ 이상의 온도, 예를 들어, 80 내지 150 ℃에서 건조하는 것을 포함하는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 열처리는 NH3를 함유하는 분위기에서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 열처리는 500 내지 1500℃에서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
예시적 구현예에 있어서, 상기 열처리는 1 torr 내지 760 torr에서 수행되는 것일 수 있으나, 이에 제한되는 것은 아니다.
또한, 본원의 제 2 측면은 전술한 방법에 따라 제조된 질화규소 반사방지막을 포함하는 실리콘 태양전지를 제공한다.
전술한 본원의 과제 해결 수단에 의하면, 질화규소 반사방지막이 태양전지의 표면 반사율을 줄여서 단락 전류밀도를 향상시키는 효과를 얻음과 동시에 보호막(passivation)기능을 수행 할 수 있어 변환 효율 향상을 기대할 수 있다.
전술한 본원의 과제 해결 수단에 의하면, 고가의 진공장비를 사용하지 않고, 단일 공정으로 p-n 접합과 텍스처링 효과를 가지는 질화규소 반사방지막을 동시에 형성함으로써 공정을 단순화 시킬 수 있어 초기 투자비와 제조 비용을 절감할 수 있으며, 이와 같이 제조공정이 간단하고 고가의 대형 진공장치가 필요치 않아 공정비용을 크게 절감할 수 있어 저가 고효율을 추구하여 태양전지의 광범위한 실용화에 기여할 수 있다.
또한, 전술한 본원의 과제 해결 수단에 의하면, 태양전지 이외에도 반사율이 필수적인 광전소자 또는 광학기기에 있어서 단순하고 저렴한 방법으로 질화규소 반사방지막을 형성할 수 있다.
도 1은 본원의 일 구현예에 따른 질화규소 반사방지막의 제조방법을 개략적으로 나타낸 모식도이다.
도 2는 본원의 일 실시예에 따른 질화규소 반사방지막의 제조공정의 각 과정에서 형성되는 소자의 단면을 도식적으로 나타낸 순서도이다.
도 3은 본원의 일 실시예에 따라 제조된 질화규소 반사방지막을 포함하는 실리콘 태양전지의 단면도이다.
도 4는 본원의 일 실시예에 따라 제조된 산화규소 반사방지막의 FE-SEM 사진으로, (a) 텍스쳐링된 다결정 실리콘 웨이퍼의 표면 FE-SEM 사진, (b) 1000℃에서 텍스쳐링된 다결정 실리콘 웨이퍼의 질화된 산화규소 막의 표면 FE-SEM 사진, (c) 1000℃에서 질화된 산화규소 막의 단면 FE-SEM 사진이다.
도 5는 본원의 일 실시예에 따라 제조된 질화된 산화규소 반사방지막의 X-선 광전자 분광계 스펙트럼으로, 스핀 코팅된 산화규소막과 상이한 질화 처리온도에서 제조된SiN/SiO2 막의 (a) O 1s 스펙트럼, N 1s 스펙트럼, 및 (c) Si 2p 스펙트럼이다.
도 6은 본원의 일 실시예에 따라 제조된 질화된 산화규소 반사방지막의 푸리에 변환-적외선 분광(FT-IR) 스펙트럼이다.
도 7은 본원의 일 실시예에 따라 제조된 질화된 산화규소 반사방지막을 자외선/가시광선(UV/VIS) 분광 광도계로 측정한 질화된 산화규소 반사방지막의 광반사율(light reflectance)을 나타내는 스펙트럼이다.
도 8은 본원의 일 실시예에 따라 제조된 질화 처리 후에 질화된 산화규소 반사방지막의 전류-전압 특성 그래프이다.
이하, 첨부한 도면을 참조하여 본원이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본원의 구현예 및 실시예를 상세히 설명한다. 그러나, 본원은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예 및 실시예에 한정되지 않는다. 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1 및 2는 본원의 일 구현예에 따른 제조공정을 개략적으로 나타낸 순서도와, 각 제조공정에서의 소자의 단면을 나타낸 도면이다.
본원의 일 측면에 따른, 반도체 기판 상에 산화규소(SiO2) 전구체 및 도펀트(dopant) 전구체를 함유하는 수성 도포액을 액상 도포하여 졸-젤 방법에 의하여 도펀트-함유 산화규소 층을 형성하는 단계; 상기 도펀트-함유 산화규소 층을 질화 분위기에서 열처리함으로써 상기 도펀트의 확산에 의해 p-n 접합 형성에 의한 에미터층을 형성하고 동시에 상기 반도체 기판 상에 상기 산화규소 층의 질화에 의한 질화규소 층을 동시에 형성하는 단계를 포함한다. 상기 질화규소 층은 반사방지막으로 작용하며 동시에 표면 텍스쳐링(texturing) 효과도 제공한다.
일 구현예에 있어서, 상기 도펀트-함유 산화규소 층 및 이로부터 형성되는 상기 질화규소 층은 각각 구형의 입자를 포함하여 형성되는 것일 수 있으나, 이에 제한되는 것은 아니다. 상기 도펀트-함유 산화규소 층은 상기한 바와 같은 졸-겔법에 의하여 형성되는 구형의 산화규소 입자를 포함하여 형성되며, 이러한 상기 도펀트-함유 산화규소 층으로부터 형성된 상기 질화규소 층은 구형의 입자를 포함하여 형성됨으로써 상기 구형 질화규소 층은 반사방지막으로 작용하며 동시에 표면 텍스쳐링(texturing) 효과를 낼 수 있다. 예를 들어, 상기 도펀트-함유 산화규소 층 및 이로부터 형성되는 상기 질화규소 층을 형성하는 상기 구형 입자의 크기는 나노미터 내지 마이크로미터일 수 있다. 일 구현예에 있어서, 상기 도펀트-함유 산화규소 층 및 이로부터 형성되는 상기 질화규소 층을 형성하는 상기 구형 입자의 크기는 약 10 nm 내지 약 1 ㎛ 일 수 있으며, 예를 들어, 약 10 nm 내지 약 1 ㎛, 또는 약 50 nm 내지 1 ㎛, 또는 약 100 nm 내지 1 ㎛ 일 수 있으나, 이에 제한되는 것은 아니다.
일 구현예에 있어서, 상기 반도체 기판(100)은 통상적인 다양한 반도체 기판(100)이 이용될 수 있으나, 일반적으로 실리콘 태양전지의 제조를 위해 이용되는 p형 실리콘 기판을 사용할 수 있다. n형 반도체 기판을 이용하는 것 역시 가능하며 이때에는 상기 도펀트는 p형 도펀트를 이용함으로써 p-n 접합을 형성하는 것이 가능하다.
상기 반도체 기판(100)을 준비하는 단계에서는 준비된 반도체 기판(100)의 에칭 및 불순물의 제거를 위한 전처리를 포함할 수 있다.
준비된 반도체 기판(100)의 상면에 도펀트를 함유하는 산화규소막을 형성시키기 위하여, 산화규소(SiO2) 전구체 및 도펀트(dopant) 전구체를 함유하는 도포액(졸)을 액상으로 도포한다. 이와 같은 단계를 통해, 상기 반도체 박막 위에 도펀트-함유 산화규소 층(200)이 형성될 수 있다.
상기 도펀트는 반도체 기판으로 확산되어 p-n 접합면을 형성할 수 있는 물질로서 통상의 도펀트를 이용할 수 있다. 예컨대, 상기 반도체 기판이 p형 실리콘 기판인 경우 상기 도펀트는 n형 도펀트일 수 있고, n형 도펀트의 확산에 따라 n형 도핑층이 에미터층(300)이 될 수 있다. 여기서, n형 도펀트를 도핑하기 위한 도펀트로서 인(P), 비소(As), 안티몬(Ab) 등이 사용될 수 있으며, 예를 들어, 염화 포스포릴(Phosphoric oxytrichloride, POCl3), 인산(phosphoric acid, H3PO4), 오산화인(diphosphorous pentaoxide, P2O5) 등과 같은 5가 원소를 함유하는 화합물을 함유할 수 있으나, 이에 제한되지 않으며, 반도체 도핑을 위해 통상적으로 사용되는 도펀트가 이용될 수 있다. 인 확산 공정을 통해 실리콘 웨이퍼의 표면에 n형 도핑층을 형성하는 것은 종래에 당업자에게 알려진 방법을 사용할 수 있다. 예를 들어, 500℃ 이상의 온도에서 기상 확산(vapor phase diffusion)을 이용하거나, 인 함유 용액을 웨이퍼 표면에 도포하고, 고온으로 어닐링하는 방법 등을 사용할 수 있다.
한편, 상기 반도체 기판(100)이 n형 실리콘 기판인 경우 상기 도펀트는 p형 도펀트일 수 있고, p형 도펀트의 확산에 따라 p형 도핑층이 에미터층이 될 수 있다. p형 도펀트를 도핑하기 위한 도펀트로서 붕소(B), 갈륨(Ga), 인듐(In) 등이 사용될 수 있으며, 예를 들어, 붕산(boric acid, B(OH)3), 삼산화 이붕소(diboron trioxide, B2O3)와 같은 3 가 원소를 함유하는 화합물을 함유할 수 있다.
상기 수성 도포액은, 산화규소 전구체, 도펀트 전구체, 수성 용매를 혼합하여 제조될 수 있다. 상기 산화규소 전구체는 유기실란 화합물을 사용할 수 있다. 예를 들어, 상기 산화규소 전구체로서 알콕시실란(alkoxysilane)을 사용할 수 있으며, 그의 예로서, C1 ~6-알콕시실란을 들 수 있다. 이러한 알콕시실란의 구체적인 예로서, 테트라메톡시실란(tetramethoxysilane), 테트라에톡시실란(tetraethoxysilane), 테트라부톡시실란(tetrabutoxysilane), 테트라프로폭시실란(tetrapropoxysilane) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 들 수 있으나, 이에 제한되는 것은 아니다.
상기 도펀트 전구체는 사용하고자 하는 도펀트의 종류에 따라 다를 수 있다. 예를 들어, 인(phosphorous)-함유 화합물, 비소(As)-함유 화합물 또는 안티몬(Sb)-함유 화합물일 수 있다. 인을 도펀트로 사용하고자 하는 경우, 인 함유 화합물이 전구체로 사용될 수 있다. 예컨대, POCl3 등이 전구체로 이용될 수 있으나, 이에 제한되지 않으며, 다양한 인-함유 화합물이 사용될 수 있다. 상기 도포액은 원활한 반응을 위해서, 알코올 및 산을 추가로 포함할 수 있다.
또한, 점도와 도포 특성(printability)을 확보하기 위해, 상기 도펀트 전구체는 유기바인더가 더 포함될 수 있다. 예를 들어, 에틸 셀롤로오스(ethyl cellulose), 폴리비닐피로리돈(polyvinyplyrrolidone), 나일론-6(nylon-6), 니트로셀롤로오스(nitrocellulose), 젤라틴(gelatine), 폴리비닐부티랄(polyvinylbutyral), 폴리아미드 수지(polyamide resin), 틴소톤(Thixoton), 스타치(starch), 폴리에테르-폴리올(polyether-polyols), 폴리에트르우레아-폴리우레탄((polyetherurea-polyurethane), 셀롤로오스 유도체(cellulose derivative) 및 이들의 조합으로 이루어진 군에서 선택되는 것과 같이 액상 도포가 가능하도록 점도를 조절할 수 있는 고분자 바인더를 점증제(thickening agent)로서 구비할 수 있다.
이러한 조성물로 이루어져 있고 에미터층(300)과 반사방지막(400) 역할을 동시에 수행하는 도펀트 전구체로 인해, p-n 접합부가 동시에 형성되므로, 제조 공정이 간단해진다. 사진 식각(photolithography) 공정, 건식 또는 습식 식각 공정 등과 같은 기존의 식각 공정과 본 실시예에 따른 산화규소 및 도펀트 전구체를 이용한 공정을 비교하면 다음과 같다. 즉, 본 실시예에 따른 산화규소 및 도펀트 전구체를 이용한 식각 공정은 별도의 감광막이나 식각 방지막을 형성하고 식각 후 남아있는 감광막이나 식각 방지층을 제거해야 하는 공정이 불필요하므로, 공정이 간단해진다. 또한 기존의 식각 공정의 경우, 감광막에 노광되는 빛의 양이나 식각제의 침투 정도가 위치에 따라 가변되어 원하는 식각 패턴을 얻지 못하였지만, 본 실시예에 따른 산화규소 및 도펀트 전구체를 이용할 경우, 원하는 부분에만 도펀트를 도핑할 수 있다. 또한 식각 방지막을 제거하기 위해 부식성 용액(caustic solution) 등을 사용할 경우, 노출된 표면이 손상되는 문제가 발생하지만, 본 실시예에 따른 산화규소 및 도펀트 전구체를 이용할 경우 별도의 식각 방지막을 제거하는 공정이 필요없다. 더욱이, 건식이나 습식 공정을 이용하여 n형 도핑층 및 p형 도핑층을 형성할 경우, 반도체 기판(100)의 일부가 고온에 노출되는 경우가 많아 반도체 기판(100)의 특성에 악영향을 미치는 문제가 발생하지만, 산화규소 및 도펀트 전구체를 이용할 경우, 고온으로 인한 반도체 기판(100)의 표면 손상이 줄어든다.
본원의 일 실시예에 따르면, 상기 수성 도포액은 산화규소(SiO2) 형성을 위한 전구체로서 테트라에톡시실란(TEOS)과 같은 알콕시실란류, 인의 공급원으로 염화포스포릴(POCl3), 염산(HCl), 에탄올(C2H5OH) 및 물을 혼합하여 제조할 수 있으며, 이 때 용액에서의 원활한 반응을 위하여 교반기로 1 시간 이상을 적정한 온도를 유지하여 계속 교반하여 제조할 수 있다.
상기 액상 도포는 진공을 사용하지 않고 액상의 도포액을 상기 반도체 기판 상에 도포하는 것으로서, 당해 기술 분야에 공지된 다양한 도포 방법이 이용될 수 있다. 예컨대, 졸-겔 법의 스핀 코팅(spin coating), 딥 코팅(dip coating), 스프레이 코팅(spray coating) 등의 방법으로 상기 도포액을 상기 반도체 기판 상에 도포하여, 도펀트를 함유하는 산화규소막을 형성시킬 수 있다.
상기 스핀 코팅이나 딥 코팅, 스프레이 코팅을 이용한 액상법으로 반도체 기판(100) 위에 코팅 할 때, 스핀 속도와 담금 시간을 조절하면 태양전지용 반사방지막에 알맞은 수 nm 부터 수십 nm 두께의 박막을 증착 할 수 있다. 또한, 상기 도포액 제조시 혼합 비율을 조절해도 형성되는 막의 두께를 조절 할 수 있다. 상기 스핀 코팅을 수행하는 경우, 상온에서 스핀속도 1000 rpm 내지 8000 rpm으로 10초 내지 1분 정도의 범위에서 코팅을 수행할 수 있다.
상기 액상 도포 후 도포된 용액을 건조하기 위한 건조단계를 추가로 포함할 수 있으며, 예를 들면, 상기 도포액이 도포된 기판을 80℃ 이상의 오븐 또는 핫플레이트에서 10분 이상 건조시킬 수 있으며, 기타의 건조 수단을 이용하여 건조시키는 단계를 포함할 수 있다.
이어서, 상기 액상 도포로 형성된 도펀트-함유 산화규소 층을 질화 분위기하에서 열처리를 수행한다. 질화 분위기 하에서 열처리를 수행함으로써, 도펀트는 반도체 기판으로 확산되어 에미터층(300)을 형성하고, 산화규소는 질화규소로 질화되어 상기 에미터층(300) 위에 질화규소(SiNx) 반사방지막(400)이 생성될 수 있다.
상기 질화분위기는 NH3 가스 분위기하에서 수행될 수 있으나, 이에 제한되지 않으며 기타의 질화분위기에서도 수행이 가능하다. 상기 열처리의 수행 온도는 800℃ 내지 1500℃의 온도에서 수행될 수 있으며, 이때 공정압력은 1 torr 내지 상압(760 torr)에서 수행될 수 있다.
본원의 일 실시예에 따르면, 인(phosphorous)이 첨가된 산화규소(SiO2)막을 상기 실리콘 기판상에 n-형 도핑층(300)으로 형성시키기 위해 NH3 분위기 노(爐)에서 1 torr 내지 상압(760 torr)의 공정압력과 500℃ 내지 1500℃의 열처리 공정 온도의 조건으로 인(phosphorous)의 확산 및 질화처리를 동시에 수행할 수 있다.
전술한 방법으로 제조된 p-n 접합면과 질화규소 반사방지막을 가지는 소자는, 반도체 기판(100), 상기 반도체 기판의 상면에 위치한 에미터층(300), 상기 에미터층(300)의 상면에 위치한 질화규소 반사방지막(400)을 포함하며, 상기 반도체 기판(100)과 에미터층(300) 사이에 p-n 접합면이 형성된다.
한편, 태양전지의 제조를 위하여, 전술한 단계에 이어서, 태양전지의 후면 전극(500)과 전면 전극(700)을 연결하는 단계를 추가할 수 있다. 후면 전극(500)과 전면 전극(700)의 연결은 당해 기술 분야에 공지된 통상의 방법을 통하여 수행될 수 있다.
도 3에 본원의 일 실시예에 따라 제조된 실리콘 태양전지 소자의 단면을 나타내었다. 도 3에 따르면, 제조된 실리콘 태양전지는 후면 전극(500), 후면 전계층(600), 반도체 기판(100), 에미터층(300), 질화규소 반사방지막(400), 전면 전극(700)의 순서로 적층된 구조를 가질 수 있다.
본원의 일 실시예에 따르면, 상기 후면 전극(500)의 연결은, 반도체 기판(100)의 후면에 알루미늄 페이스트를 스크린 인쇄한 다음 열처리하여 반도체 기판에 전기적으로 연결되는 후면 전극(500)을 형성할 수 있다. 이 때, 열처리에 의해 알루미늄이 반도체 기판(100)의 후면에 소정의 두께만큼 확산되어 p+형의 후면 전계층(600)이 형성될 수 있다. 이러한 후면 전계층(600)은 광여기된 전자가 반도체 기판(100)의 후면으로 이동하는 것을 방지하는 역할을 할 수 있다.
본원의 일 실시예에 따르면, 상기 전면 전극(700)의 연결은, 은(Ag) 등을 포함하는 전도성 페이스트를 임의의 패턴으로 도포한 후 열처리하여 형성될 수 있다. 이 때 열처리를 통하여 반사방지막(400)이 부분적으로 제거되어 전면 전극(700)이 에미터층(300)에 전기적으로 연결될 수 있다.
그러나, 상기 후면 전극(500) 및 전면 전극(700)의 연결 방법은 상기 실시예들에 한정되지 않으며 당해 기술 분야에 공지된 다양한 방법을 통해 수행될 수 있을 것이다.
본원의 일 실시예에 따르면, 제조된 태양전지는, p형 실리콘 기판, 상기 p형 실리콘 기판 상면에 위치한 인(phosphorous)의 확산에 의한 n형 도핑층, 및 n형 도핑층의 상면에 위한 질화규소 반사방지막을 포함할 수 있다.
전술한 바와 같이, 도펀트 및 산화규소가 함유된 도포액을 이용하여 액상 도포 후, 질화 분위기 하에서 열처리를 함으로써 구형 질화규소(SiNx)가 형성됨으로써 구형의 입자들이 표면 텍스쳐 효과를 가져온다. 이와 같이, 기판의 상부 표면을 텍스쳐링(texturing)함으로써 복수 번의 입사와 반사를 통해 태양 전지 내부에 빛이 갇히게 되어 빛의 흡수를 향상시키므로, 태양 전지의 효율이 개선된다.
본원은 보다 간단한 방법으로 반사율을 감소시키면서도 보호막 기능을 수행할 수 있는 질화규소(SiNx) 반사방지막을 구현하는 동시에 인이 확산하여 p-n 접합을 형성하여 태양전지를 제조할 수 있어, 공정비용을 크게 절감하는 것이 가능하다.
이하, 실시예에 의하여 본원을 좀더 구체적으로 설명하지만, 본원이 이에 제한되는 것은 아니다.
[ 실시예 ]
졸-젤법을 이용한 질화규소 반사방지막의 형성을 위하여, 테트라에톡시실란 시약 등급, Si(OC2H5)4, (TEOS), 디페닐염화포스포릴, (C6H5O)2POCl, 암모니아수, NH4OH, 무수 에탄올, C2H5OH (EtOH) 및 증류수를 준비하였다.
구체적으로, 암모니아수와 증류수의 존재 하에서 에탄올 중 TEOS를 혼합한 용액을 준비하여 가수분해시켰다. TEOS : EtOH : NH4OH : H2O 몰비율은 1 : 4 : 0.01 : 2였다. 상기 수득된 용액을 에탄올 중 디페닐염화포스포릴(1 : 6) 용액과 혼합하여 상온에서 90분 동안 교반하였다. 다결정 실리콘 기판에 인을 포함하는 산화규소 박막은 5000 내지 8000 rpm의 속도로 30초 동안 스핀 코팅하였다. 상기 스핀 코팅된 막은 핫플레이트 상에서 130℃의 온도로 10분 동안 프리베이킹(pre-baked) 하였다. 이어서, 산화규소막의 질화 처리는 알루미나 튜브 로(furnace)에서 질소 분위기 하에서, 인이 실리콘 기판으로 확산되고 질소 가스를 분해하기 위해 1000 내지 1300℃의 온도에서 1 시간 동안 열처리를 수행하였다. 질소 분위기 하에서 열처리를 수행함으로써, 인은 실리콘 기판으로 확산되어 에미터층이 형성되고, 산화규소는 질화되어 질화규소(SiNx) 반사방지막이 생성되었다.
전계방출 전자주사현미경(FE-SEM)은 표면 텍스쳐링 형성을 확인하기 위해 구형 질화규소막의 표면 형태를 검사하는데 사용되었다. 도 4의 (a)는 텍스쳐링된 다결정 실리콘 웨이퍼의 표면 SEM 사진이고, (b)는 1000℃에서 텍스쳐링된 다결정 실리콘 웨이퍼의 질화된 산화규소막의 표면 SEM 사진이고, (c)는 1000℃에서 질화된 산화규소막의 단면 SEM 사진을 나타낸다. 상기 도 4의 (a) 내지 (c)에 도시된 바와 같이, 질화된 산화규소 막의 두께는 약 50 내지 100 nm이고, 특히 도 4의 (b)를 참조하면, 질화된 산화규소 막은 100 nm내지 1㎛의 사이즈를 가진 구형 입자를 포함하여 형성되어 있으며, 이로써 상기 구형 입자가 텍스쳐링된 다결정 실리콘 웨이퍼에 무작위로 분포되어 있다. 이것은 적절한 구형 입자가 반사방지막을 제공하고, 반사를 최소로 하는 것의 표면 기본 구조 효과를 가지고 있다고 볼 수 있다.
산화규소막 및 질화규소막의 화학적인 상태와 구성은 X-선 광전자 분광 분석(XPS)에 의해 측정되었다. XPS 분석은 샘플 표면의 원자의 구성과 결합(binding) 타입을 획득하도록 실행되었다. 도 5의 (a)는 비교를 위해 스핀 코팅된 산화규소막과 다른 질화 처리온도에서 SiN/SiO2 막의 O 1s 스펙트럼을 나타낸다. 도 5(a)에 도시된 바와 같이, 산화규소 피크는 533 eV의 결합 에너지에 위치한 Si-O 결합에 해당된다. 1000 및 1300℃에서 질화된 산화규소 막은 각각 약 532.8 및 532.4 eV 결합 에너지에 위치한 Si-O 결합의 피크를 가진다. 피크 위치는 증가하는 질화 처리온도를 가진 더 낮은 결합 에너지로 이동되었지만 외관상 Si-O를 위한 피크는 질화 처리 전후에 존재하였다.
도 5(b)는 다른 질화 처리온도에서 N 1s에 대한 피크를 나타낸다. 도 5(b)에 도시된 바와 같이, 두 피크는 약 397.4 및 398 eV 결합 에너지에 확인되었고, 그것들은 Si3N4에 기인된다. 피크 위치는 온도 1200℃ 이상일 때 더 낮은 결합 에너지로 이동하였다.
도 5(c)는 결합 에너지 103. 3 eV 에 위치한 Si-O 결합에 상응하는 스핀 코팅된 산화규소막과 각각 약 101.7과 102.1 eV 결합 에너지에 위치된 Si2N2O와 Si3N4의 피크를 가진 질화 처리 후에 질화된 산화규소막에 의해 획득되었다.
하기 표 1은 질화 처리 전후에 스핀 코팅된 산화규소막의 기본적 O, N과 Si의 비율을 보여준다. 질화 처리 후에 산소와 질소의 비율은 온도의 증가에 따라 감소하였다. 1000 및 1300℃에서의 SiO2/SiN 막의 비교는 산소의 농도에서 4.1 % 감소되었지만 질소가 2.5%까지 증가하였다. 이러한 결과는 산소를 포함하는 그룹이 끊어지고, 새로 질소를 포함하는 그룹의 비율이 질화 처리 하에서 발생되는 것을 나타낸다. 더 낮은 결합 에너지로의 피크 이동은 O(3.5)와 N(3.0)의 전기음성도 차이 때문이다.
Figure pat00001
도 6은 상기와 같이 제조된 질화된 산화규소 반사방지막의 FT-IR 스펙트럼이다. 도 6에 도시된 바와 같이, S-N 스트레칭(stretching) 모드의 반사율 피크는 약 800-840 cm-1에서 관찰되었다. 1006 cm-1에서 관찰된 스핀 코팅된 이산화 산화규소막의 반사율 피크는 Si-O-Si 결합에 해당된다.
도 7은 UV/VIS 분광 광도계로 측정한 질화된 산화규소 반사방지막의 광반사율(light reflectance)을 나타내는 스펙트럼이다. 이는 실온에서 파장 범위는 400 nm 내지 1200 nm에서 측정되었다. 스펙트럼에서 (a)는 반사 코팅없이 텍스쳐링된 다결정 실리콘 웨이퍼의 반사율 스펙트럼을 나타낸다. (b) 내지 (e)는 다양한 질화 처리온도에서의 반사방지막 코팅으로서의 SiO2/SiN 막의 반사율 스펙트럼을 나타낸다. 질화 처리로부터 반사방지막 코팅을 가진 산화규소막의 반사율은 두드러지게 감소하였다. 텍스쳐링된 다결정 실리콘 웨이퍼의 반사율 스펙트럼은 550 nm에 약 21%였다. 질화 처리 온도 1000℃에서 제조된 SiO2/SiN 막은 550 nm에서 13% 반사율을 보였다. 반사율 스펙트럼은 일반적으로 1200℃를 제외한 질화 처리 온도를 증가시키는 것과 함께 증가하였다. 질화 처리는 1000℃에서 인을 실리콘 기판으로 확산하였고, NH3를 분해하였다. 1000℃에서 질화 처리된 산화규소막의 피크 위치는 PECVD 공정에 의해 증착된 화학양론적 질화규소막의 결과와 일치한 102.1 eV였다.
도 8은 상기 반사방지막이 형성된 반도체 기판에 대한 전류-전압 특성 그래프이다. 도 8에 도시된 바와 같이, 질소 분위기 하에서 1000℃로 열처리 후에 전류-전압 테스트를 통해 p-n 접합면의 형성을 확인하였다.
상기에서는 본원의 구현예 및 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100: 반도체 기판
200: 도펀트-함유 산화규소층
300: 에미터층
400: 질화규소 반사방지막
500: 후면 전극
600: 후면 전계층
700: 전면 전극

Claims (13)

  1. 반도체 기판 상에 산화규소(SiO2) 전구체 및 도펀트(dopant) 전구체를 함유하는 수성 도포액을 액상 도포하여 졸-젤 방법에 의하여 도펀트-함유 산화규소 층을 형성하고;
    상기 도펀트-함유 산화규소 층을 질화 분위기에서 열처리함으로써 상기 도펀트의 확산에 의해 p-n 접합 형성에 의한 에미터층을 형성하고 동시에 상기 반도체 기판 상에 상기 산화규소 층의 질화에 의한 질화규소 층을 동시에 형성하는 것:
    을 포함하며,
    상기 질화규소 층은 반사방지막으로 작용하며 동시에 표면 텍스쳐링(texturing) 효과도 제공하는 것인, 질화규소 반사방지막의 제조 방법.
  2. 제 1 항에 있어서,
    상기 도펀트-함유 산화규소 층 및 상기 질화규소 층은 구형의 입자를 포함하여 형성되는 것인, 질화규소 반사방지막의 제조 방법.
  3. 제 1 항에 있어서,
    상기 반도체 기판은 p형 실리콘 기판이고, 상기 도펀트는 n형 도펀트이며, 상기 에미터층은 n형 도핑층인, 질화규소 반사방지막의 제조 방법.
  4. 제 3 항에 있어서,
    상기 n형 도펀트는 인(P), 비소(As) 또는 안티몬(Sb)을 포함하는 것인, 질화규소 반사방지막의 제조 방법.
  5. 제 1 항에 있어서,
    상기 산화규소 전구체는 C1 ~6-알콕시실란(alkoxysilane)을 포함하는 것인, 질화규소 반사방지막의 제조 방법.
  6. 제 1 항에 있어서,
    상기 도펀트 전구체는 인(P)-함유 화합물, 비소(As)-함유 화합물 또는 안티몬(Sb)-함유 화합물인, 질화규소 반사방지막의 제조 방법.
  7. 제 1 항에 있어서,
    상기 도포액은 알코올 및 산을 추가 포함하는 것인, 질화규소 반사방지막의 제조 방법.
  8. 제 1 항에 있어서,
    상기 액상 도포는 스핀 코팅(spin coating), 딥 코팅(dip coating) 또는 스프레이 코팅(spray coating) 으로 수행되는 것인, 질화규소 반사방지막의 제조 방법.
  9. 제 1 항에 있어서,
    상기 도펀트-함유 산화규소 층을 형성하는 것은, 상기 도포액의 액상 도포 후 80℃ 이상의 온도에서 건조하는 것을 포함하는 것인, 질화규소 반사방지막의 제조 방법.
  10. 제 1 항에 있어서,
    상기 질화 분위기 하에서의 열처리는 NH3를 함유하는 분위기에서 수행되는 것인, 질화규소 반사방지막의 제조 방법.
  11. 제 1 항에 있어서,
    상기 질화 분위기 하에서의 열처리는 500℃ 내지 1500℃에서 수행되는 것인, 질화규소 반사방지막의 제조 방법.
  12. 제 1 항에 있어서,
    상기 질화 분위기 하에서의 열처리는 1 torr 내지 760 torr에서 수행되는 것인, 질화규소 반사방지막의 제조 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 따라 제조된 질화규소 반사방지막을 포함하는, 실리콘 태양전지.
KR1020100121904A 2010-02-05 2010-12-02 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지 KR101198930B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100011053 2010-02-05
KR20100011053 2010-02-05

Publications (2)

Publication Number Publication Date
KR20110091427A true KR20110091427A (ko) 2011-08-11
KR101198930B1 KR101198930B1 (ko) 2012-11-07

Family

ID=44928855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121904A KR101198930B1 (ko) 2010-02-05 2010-12-02 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지

Country Status (1)

Country Link
KR (1) KR101198930B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327089B1 (ko) * 2011-11-21 2013-11-07 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법
WO2015073188A1 (en) * 2013-11-18 2015-05-21 Applied Materials, Inc. Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
WO2018016979A1 (ru) * 2016-07-18 2018-01-25 Общество С Ограниченной Ответственностью "Солэкс-С" Способ нанесения легирующих композиций и устройство для его осуществления

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011524636A (ja) 2008-06-11 2011-09-01 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー シリコン太陽電池の形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327089B1 (ko) * 2011-11-21 2013-11-07 엘지이노텍 주식회사 태양전지 모듈 및 이의 제조방법
WO2015073188A1 (en) * 2013-11-18 2015-05-21 Applied Materials, Inc. Method of depositing a low-temperature, no-damage hdp sic-like film with high wet etch resistance
WO2018016979A1 (ru) * 2016-07-18 2018-01-25 Общество С Ограниченной Ответственностью "Солэкс-С" Способ нанесения легирующих композиций и устройство для его осуществления

Also Published As

Publication number Publication date
KR101198930B1 (ko) 2012-11-07

Similar Documents

Publication Publication Date Title
EP1876651B1 (en) Solar cell manufacturing method
US8420517B2 (en) Methods of forming a multi-doped junction with silicon-containing particles
US8975172B2 (en) Solar cell element and method for manufacturing solar cell element
AU2013200622B2 (en) Solar cell and method of manufacturing the same
TWI673883B (zh) 太陽電池元件及太陽電池元件之製造方法
JP6285545B2 (ja) 太陽電池素子および太陽電池モジュール
US20120325291A1 (en) Method for producing back electrode type, solar cell, back electrode type solar cell and back electrode type solar cell module
US9324899B2 (en) Emitter diffusion conditions for black silicon
JP6807433B2 (ja) 太陽電池素子
US10276732B2 (en) Solar cell element and method of manufacturing solar cell element
TWI619259B (zh) ｐ型選擇射極形成方法
US9236509B2 (en) Solar cells with patterned antireflective surfaces
JP5477220B2 (ja) 太陽電池及びその製造方法
KR101198930B1 (ko) 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지
WO2014099321A1 (en) Solar cell emitter region fabrication using etch resistant film
TWI642199B (zh) 太陽電池元件及太陽電池元件之製造方法
KR20100068834A (ko) 태양 전지의 제조 방법
Tang et al. Preparation of n+ emitter on p-type silicon wafer using the spin-on doping method
KR101133953B1 (ko) 실리카 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지
JP2017069247A (ja) 絶縁性ペーストおよびその製造方法並びに太陽電池素子の製造方法
US20140130860A1 (en) Method for forming alumina film and solar cell element
KR20150036453A (ko) 패시베이션층 형성용 조성물, 패시베이션층이 형성된 반도체 기판 및 그 제조 방법, 및 태양 전지 소자 및 그 제조 방법
Li et al. Photovoltaic Performance Enhancement of Textured Silicon Solar Cells Using Luminescent Down-Shifting Methylammonium Lead Tribromide Perovskite Nanophosphors
WO2019083451A1 (en) METHOD FOR REDUCING SURFACE REFLECTANCE IN A PHOTOVOLTAIC DEVICE
TW201718783A (zh) 用於高效結晶矽太陽能電池製造中作為擴散及合金化阻障物之可印刷油墨

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee