KR20110090398A

KR20110090398A - 그래핀 패턴 형성 방법

Info

Publication number: KR20110090398A
Application number: KR1020100010140A
Authority: KR
Inventors: 안종현; 홍병희
Original assignee: 삼성테크윈 주식회사; 성균관대학교산학협력단
Priority date: 2010-02-03
Filing date: 2010-02-03
Publication date: 2011-08-10

Abstract

본 발명은 그래핀 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 터치 패널의 화면 영역 또는 전극 영역으로 그래핀 패턴을 형성하는 방법에 관한 것이다. 이를 위해, 그래핀의 패턴을 형성하는 방법으로서, 베이스 기판 상에 그래핀층을 형성하는 단계와, 그래핀층의 상부면에 패턴홈이 형성되어 있는 마스크를 배치하는 단계와, 마스크가 배치된 기판을 산화 분위기에 노출하는 단계와, 산화 분위기 하에서 그래핀의 부분 중 패턴 홈을 통해 노출된 부분의 산화 반응에 의해 그래핀 패턴이 형성되는 단계 및 마스크를 제거하는 단계를 포함하는 방법을 제공한다.

Description

그래핀 패턴 형성 방법{Method for forming pattern of graphene}

본 발명은 패턴 형성 방법에 관한 것으로서, 보다 상세하게는 그래핀 패턴을 형성하는 방법에 관한 것이다.

터치 패널은, 휴대 전화, 휴대용 게임기, 휴대 정보 단말기(PDA) 등의 전자 장치에 구비된 표시 패널의 표면을 손이나 펜을 사용하여 누름으로써, 2차원의 좌표 데이터를 입력하는 장치이다.

특히, 터치 패널은, LCD(액정 디스플레이), OLED(유기 발광 장치), PDP(플라즈마 디스플레이 패널), CRT(브라운관) 등의 표시장치의 화면에 겹쳐서 설치할 수 있다.

터치 패널 장치의 한 형태인 저항막형 터치 패널은, 투명한 기판이 서로 이격되어 배치되어 있는데, 각각의 기판에는 투명한 도전막이 형성되어 있어 서로 마주보도록 형성되어 있다. 사용자가 힘을 가하여 상부 기판을 누르게 되면 상부 기판이 휘어져 안쪽의 도전막끼리 닿게 되는데, 이때 발생하는 저항, 전압 등의 변화량에 따라서 누르는 위치의 좌표가 검출되는 구조를 가진다.

한편, 종래의 터치 패널에는 도전막으로서 ITO(indium tin oxide), 티오펜계 (thiophene)계의 폴리머 등의 소재가 사용되어 왔으며, 최근에도 터치 패널의 특성을 향상시키기 위해 여러 가지 소재의 도전막이 개발되고 있는 실정이다.

본 발명은, 그래핀을 포함하는 터치 패널의 제조 방법에 있어서, 그래핀의 산화 반응을 유도하여 그래핀의 특성을 해하지 않으면서 터치 패널의 화면 영역 또는 전극 영역 등을 형성할 수 있는 방법을 제공한다.

상기와 같은 기술적 과제는,

그래핀에 패턴을 형성하는 방법으로,

베이스 기판 상에 그래핀층을 형성하는 단계와, 그래핀층의 상부면에 마스크를 배치하는 단계와, 마스크가 배치된 기판을 산화 분위기에 노출하는 단계와, 그래핀 패턴을 형성하는 단계 및 마스크를 제거하는 단계를 포함하는 그래핀 패턴 형성 방법에 의하여 달성 가능하다.

이 경우, 산화 분위기는 자외선을 이용하여 형성된 오존이 포함된 분위기일 수 있다.

또는, 산화 분위기는 산소 플라즈마가 포함된 분위기일 수 있다.

본 발명의 또 다른 실시예로서, 그래핀 패턴 상에 보호막을 형성하는 단계를 더 포함할 수 있다.

이 경우, 보호막은 광투과성이면서 도전성인 고분자 물질을 포함할 수 있다.

일 예로서, 보호막은 PEDOT(poly(3,4-ethylenedioxythiophene)), PEDOT/PSS, 티오펜계 폴리머, 폴리피롤, 폴리아닐린, 강유전체 고분자, 강유전체 무기물 중 적어도 하나를 포함할 수 있다.

한편, 그래핀 패턴 형성 단계는, 산화 분위기 하에서 그래핀의 부분 중 마스크에 형성된 패턴홈을 통해 노출된 부분의 산화 반응에 의하여 그래핀 패턴이 형성될 수 있다.

상기와 같은 기술적 과제는, 제1기판, 제1기판과 대향되어 배치되는 제2기판, 제1기판의 면들 중 제2기판과 마주보는 면에 배치되는 제1도전막 및 제2기판의 면들 중 제1기판과 마주보는 면에 배치되는 제2도전막을 포함하는 터치 패널에서,

터치 패널의 제1도전막 및 제2도전막 중 적어도 하나는 그래핀으로 이루어지고, 제1도전막 및 제2도전막의 그래핀 패턴 형성 방법으로,

한편, 베이스 기판으로 제 3의 기판뿐만 아니라 터치 패널의 제1기판 또는 제2기판이 바로 사용될 수 있다.

이 경우 베이스 기판은 광투과성이면서 가요성인 폴리머 소재를 사용할 수 있다.

한편, 그래핀 패턴은 제1도전막 또는 제2도전막의 일부 영역인 화면 영역을 포함할 수 있다.

또는, 터치 패널이 제1도전막과 전기적으로 연결되는 제1전극들을 더 구비하고 제2도전막과 전기적으로 연결되는 제2전극들을 더 구비하는 경우에, 그래핀 패턴은 터치 패널의 제1전극 또는 제2전극에 대응하는 전극 영역을 포함할 수 있다.

혹은, 그래핀 패턴은 화면 영역과 전극 영역을 모두 포함할 수 있다.

일 예로서, 보호막은 PEDOT(poly(3,4-ethylenedioxythiophene)), PEDOT/PSS, 티오펜계 폴리머, 폴리피롤, 폴리아닐린, 강유전체 고분자, 강유전체 무기물 중 적어도 어느 하나를 사용할 수 있다.

상기와 같은 본 발명의 일 실시예에 따르면, 그래핀의 산화 반응을 이용하여 터치 패널의 화면 영역 또는 전극 영역 등의 패턴을 형성하므로, 잔류물이 남지 않아 그래핀의 전도 특성과 가시광 특성을 그대로 보존할 수 있다.

따라서, 정확하면서도 응답 속도가 빠른 터치 패널을 구현할 수 있다.

또한, 터치 패널의 화면 영역과 전극 영역을 동시에 형성할 수 있어 제조 공정의 단순화되어 시간 및 비용을 현저하게 줄일 수 있다.

도 1은 본 발명에 따른 그래핀 패턴 형성 방법이 사용되는 일 실시예로서, 저항막 방식의 터치 패널의 개략적인 분해 사시도이다.
도 2는 도 1의 터치 패널의 일부 단면도이다.
도 3은 도 1의 터치 패널에 압력이 작용하는 모습을 도시한 개략적인 단면도이다.
도 4는 도 1의 터치 패널의 제작 과정의 일실시예를 개략적으로 나타낸 흐름도이다.
도 5는 본 발명에 따른 그래핀 패턴 형성 방법의 일실시예에 따른 개략적인 흐름도이다.
도 6 내지 도 13은 도 5의 패턴 형성 과정에 따른 각 단계별 상태를 나타낸 단면도이다.
도 14 내지 도 16은 본 발명에 따라 형성된 그래핀 패턴의 상태도이다.
도 17은 본 발명의 비교예로서, 포토리소그래피법을 이용하여 그래핀 패턴을 형성한 경우의 상태도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.

이하에서는 도 1 내지 도 4를 참고하여 본 발명에 따른 그래핀 형성 방법이 사용되는 터치 패널 및 제조 방법에 대하여 설명한 후, 도 5 내지 도 16을 참고하여 본 발명에 따른 그래핀 형성 방법을 설명하기로 한다.

도 1은 본 발명에 따른 그래핀 패턴 형성방법이 이용되는 일 실시예로서 저항막 방식의 터치 패널의 개략적인 분해 사시도이고, 도 2는 도 1의 일부 단면도이다.

본 실시예에 따른 터치 패널(100)은 저항막 방식의 터치 패널로서, 제1기판(110), 제1도전막(120), 제2기판(130), 제2도전막(140), 커넥터(150), 중간 부재(160), 스페이서들(170)을 포함한다.

제1기판(110)은 광투과성의 유리 소재로 이루어진다.

제1도전막(120)은 제1기판(110)의 상면에 배치되는데, ITO(indium tin oxide) 소재로 이루어질 수 있다.

제1도전막(120)의 가장자리에는 한 쌍의 제1전극들(121)이 서로 마주보며 x축 방향으로 배치된다.

여기서, 제1전극들(121)은 가압 위치를 판단하기 위해 제1도전막(120)에 전압을 공급하는 기능을 수행하며, 은(Ag), 금(Au) 등의 도전성 소재를 이용하여 소정의 패턴 형상을 가지도록 형성될 수 있다.

제1기판(110)의 상면에는 제1전극들(121)과 커넥터(150)를 전기적으로 연결하는 제1도선(111)과, 제2전극(141)에 전기적으로 연결되는 제2도선(112)이 형성된다.

한편, 제2기판(130)은 광투과성이면서 가요성(flexible)인 폴리머(polymer) 소재로 이루어진다. 예를 들면, 제2기판(130)의 소재로는 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리카보네이트(Polycarbonate), 아크릴, 시클로 올레핀(cyclo olefin) 등이 사용될 수 있다.

제2도전막(140)은 제2기판(130)의 하면에 배치되는데, 그래핀 소재를 포함하여 이루어질 수 있다.

그래핀은 2차원 탄소 동소체로서, 기존의 물질과 다른 매우 유용한 특성을 가진다.

그 중 주목할만한 특징으로는 그래핀에서 전자가 이동할 경우 마치 전자의 질량이 제로인 것처럼 흐른다는 것이다. 이는 전자가 진공 중의 빛이 이동하는 속도, 즉 광속으로 흐르는 것을 의미한다. 현재까지 알려진 그래핀의 전자 이동도는 최대 200,000 cm2/Vs에 달한다. 그래핀은 전자와 정공에 대하여 비정상적인 반정수 양자 홀 효과(half-integer quantum Hall effect)를 보이며, 허공에 매달릴 경우에는 분수양자홀효과(Fractional quantum Hall effect)를 보이기도 한다.

또한, 그래핀은 주어진 두께의 그래핀의 결정 방향성에 따라서 전기적 특성이 변화하므로 사용자가 선택 방향으로의 전기적 특성을 발현시킬 수 있고 이에 따라 쉽게 소자를 디자인할 수 있다. 이러한 그래핀의 전기적 특성은 키랄성 및 직경에 따라 금속성 및 반도체성의 전기적 특성이 달라지는 탄소나노튜브(CNT)와 대비된다. CNT의 경우 특정 반도체 성질 및 금속 성질을 이용하기 위하여 해당 CNT를 분리하는 과정을 거쳐야 하는데 이 과정은 어렵다. 또한, 그래핀은 합성 후 정제를 거치는 CNT와 대비하여 경제적 측면에서도 유리하다. 따라서 그래핀은 탄소계 전기 또는 전자기 소자 등에 효과적으로 이용될 수 있다.

그래핀은 ITO 소재 등의 산화물 투명전극 보다 내충격성, 유연성 등이 뛰어나며, 높은 투명도와 높은 전기 전도도를 가지고 있는 특성이 있다.

한편, 제2도전막(140)의 전체 표면에는 보호막(140a)이 배치된다.

보호막(140a)은, 그래핀 소재로 이루어진 제2도전막(140)을 보호함으로써 터치 패널(100) 작동의 신뢰성을 높이기 위한 것으로서, 도전성 소재인 PEDOT(poly(3,4-ethylenedioxythiophene))이 사용될 수 있다. PEDOT은 높은 가시광 투과도를 가질 뿐만 아니라 유기물이므로 그래핀과의 친화도가 강한 특성이 있다.

본 실시예에서는 보호막(140a)의 소재로 PEDOT을 사용하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 보호막(140a)의 소재는 도전성이며 높은 가시광 투과도를 갖는 소재이면 되고, 그 외의 특별한 제한은 없다. 예를 들어, 보호막(140a)의 소재로서, 여러 종류의 티오펜계 폴리머, 폴리피롤, 폴리아닐린 등과 같은 도전성 고분자가 사용될 수도 있다.

본 실시예에서는 제2도전막(140)의 전체 표면에 보호막(140a)이 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제2도전막(140)의 표면에 아예 보호막(140a)이 형성되지 않을 수도 있다. 또한, 제2도전막(140)의 표면 중 제2전극들(141)이 배치될 부분에만 보호막(140a)이 형성되지 않을 수도 있다.

본 실시예에서는 제2도전막(140)에만 보호막(140a)이 형성되나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1도전막(120)에도 보호막이 형성될 수 있으며, 그 경우 제2도전막(140)과 동일한 소재와 형성 방법이 사용될 수 있다.

제2도전막(140)의 가장자리에는 한 쌍의 제2전극들(141)이 서로 마주보며 y축 방향으로 배치된다.

여기서, 제2전극들(141)의 배치 방향은 제1전극들(121)의 배치 방향에 직교하도록 배치된다. 제2전극들(141)은 제2도전막(140)에 전압을 공급하는 기능을 수행한다.

본 발명에 따르면, 제2전극들(141)은 그래핀 소재의 제2도전막(140)을 가공하여 직접 패턴을 형성함으로써 구현할 수 있다. 제2도전막(140) 또는 제2 전극들(141)의 패턴을 형성하는 방법인 본 발명은 이하, 도 5, 도 6 내지 도 13을 참고하여 해당 부분에서 후술하기로 한다.

본 실시예에서는 제1기판(110)이 유리로 이루어지고, 제2기판(130)이 가요성 폴리머의 소재로 이루어지는 경우로 설명하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1기판(110)도 제2기판(130)과 마찬가지로 가요성 폴리머의 소재로 이루어질 수 있으며, 그 경우에는 터치 패널(100)도 전체적으로 가요성의 성질을 가지게 된다.

본 실시예에서는 제1도전막(120)이 ITO 소재로 이루어지고, 제2도전막(140)이 그래핀 소재로 이루어지는 경우로 설명하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 제1도전막(120)도 제2도전막(140)과 마찬가지로 그래핀 소재로 이루어질 수 있다.

한편, 커넥터(150)는 제1전극(121)에 전기적으로 연결되는 제1도선(111)과, 제2전극(141)에 전기적으로 연결되는 제2도선(112)을 제어 장치(180)와 접속하는 기능을 수행하는데, 연성 회로 기판(Flexible circuit board)과 연결되어 있다.

중간 부재(160)는, 개구부(160a)가 형성된 사각 고리의 형상을 가지고 있으며, 제1기판(110)과 제2기판(120) 사이에 배치됨으로써 제1기판(110)과 제2기판(120)을 소정의 간격을 두고 상호 고정하는 기능을 수행한다.

중간 부재(160)로는 소정의 두께를 가지는 양면 접착 부재가 사용된다. 양면 접착 부재의 접착부에 의해 제1기판(110)과 제2기판(120)을 서로 고정시키는 동시에, 양면 접착 부재의 두께에 의해 제1기판(110)과 제2기판(120) 사이의 간격을 주는 기능을 수행한다. 또한, 중간 부재(160)는 터치 패널(100)의 내부와 외부 사이의 공기의 이동을 방지하는 기능을 수행한다.

본 실시예에서는 중간 부재(160)로 양면 접착 부재를 사용하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 중간 부재(160)로는 점착성 물질을 도포한 후, 도포된 점착성 물질을 경화시켜 사용할 수도 있다.

중간 부재(160)에는 도전성 부분(161)이 배치되는데, 도전성 부분(161)은 제2기판(120)의 표면에 배치된 제2전극(141)의 일단(141a)과, 제1기판(110)의 표면에 배치된 제2도선(112)을 전기적으로 연결하는 기능을 수행한다.

스페이서들(170)은 제1도전막(120)의 표면에 형성되는데, 소정의 간격을 두고 규칙적으로 형성된다.

스페이서들(170)은, 제2기판(130)이 자체 중량 등에 의해 의도하지 않게 오목한 형상으로 휘어지는 것을 방지하여 제1도전막(120)과 제2도전막(140) 사이의 간격을 유지하여 오동작을 방지하는 기능을 수행하며, 전기 절연성의 소재로 형성된다.

본 실시예에서는 스페이서들(170)이 제1도전막(120)에 형성되었으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 스페이서들(170)은 제2도전막(140)에 형성될 수 있으며, 제1도전막(120)과 제2도전막(140)에 동시에 형성될 수도 있다.

이하에서는, 이상과 같은 구조의 터치 패널(100)의 작동에 대하여 설명한다.

도 3은 본 발명의 일 실시예에 따른 터치 패널에 압력이 작용하는 모습을 도시한 개략적인 단면도이다.

제어 장치(180)는 터치 패널(100)의 제1전극들(121)과 제2전극들(141)에 번갈아 소정의 전압을 인가한다. 그 상태에서, 도 3에 도시된 바와 같이, 제2기판(130)의 바깥 표면의 원하는 위치를 펜이나 손가락으로 누르게 되면, 가압점 P에서 제1도전막(120)과 제2도전막(140)이 서로 접촉하여 전기가 흐를 수 있게 된다. 그 때 전압을 인가하지 않은 측의 전극에서 전압을 검출하여 가압점 P에 대응하는 일 축의 위치를 산출한다. 이와 같은 과정으로 가압점 P에 대응하는 타 축의 위치도 산출함으로써, 가압점 P에 대응하는 2차원 좌표를 검출하게 된다.

이상과 같이 설명한 터치 패널(100)은 그래핀 소재의 제2도전막(140)을 구비함으로써, 그래핀의 특성인 높은 내충격성, 뛰어난 가요성(유연성), 높은 투명성 및 전기 도전성을 그대로 가지게 되는 장점이 있다. 즉, 그래핀을 포함하는 터치 패널(100)은, 종래의 ITO 전극만을 사용한 터치 패널보다 외부 충격에 강하고, 뛰어난 가요성을 가지며, 더 투명해지고, 빠른 응답 속도 및 사용 신뢰성을 보유하게 된다.

도 4는 본 발명에 따른 그래핀 패턴 형성 방법이 사용되는 터치 패널의 개략적인 제조 과정을 나타낸 흐름도이다.

① 제1기판(110)의 준비 및 제1도전막 (120)의 형성 공정

작업자는 제1기판(110)의 원소재인 유리를 소정의 크기로 준비한다(단계 S101).

그 다음, 제1기판(110)에 제1도전막(120)을 형성한다(단계 S102). 제1도전막(120)은 진공증착법이나 스퍼터링법 등의 박막형성기술을 이용하여 ITO 소재로 형성할 수 있다.

또한, 작업자는, 제1도전막(120)의 가장자리에 제1전극들(121)을 스크린 프린팅 방법으로 소정의 패턴을 가지도록 형성하고, 아울러, 제1기판(110)에 제1도선(111), 제2도선(112)을 스크린 프린팅 등의 방법으로 형성할 수 있다(단계 S103). 이 경우, 스크린 프린팅 방법은 은(Ag)을 포함한 페이스트를 도포하는데, 스크린 프린팅 후 약 150℃～180℃에서 약 5분 가량 경화(curing)를 수행하게 할 수 있다.

그 다음, 제1도전막(130)의 상면에 소정의 간격으로 비도전성의 스페이서들(170)을 형성한다(단계 S104).

예컨대, 스페이서들(170)은 포토리소그래피 기술이나 스크린 인쇄법에 의해 형성할 수 있다. 만약 스페이서들(170)을 제2도전막(140)에 형성하는 경우에는 스페이서들(170)의 경화를 자외선 경화 방식이 아닌 열 경화 방식으로 수행하고 그 소재도 열 경화 방식에 적합한 소재를 사용하여야 한다.

② 제2기판(130)의 준비 및 제2도전막 (140)의 형성 공정

작업자는 제2기판(130)의 원소재인 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리카보네이트(Polycarbonate), 시클로 올레핀(cyclo olefin)등의 가요성 폴리머를 소정의 크기로 준비한다(단계 S201).

그 다음, 제2기판(130)에 제2도전막(140)을 형성한다(단계 S202).

제2도전막(140)은 그래핀으로 이루어지는데, 작업자는 제2기판(130)에 그래핀을 전사하여 제2도전막(140)을 형성할 수 있다.

그래핀을 제조하는 방법의 일 예로는 화학 기상 증착법을 이용할 수 있다. 화학 기상 증착법을 이용하여 그래핀을 제작하는 구체적인 방법은 다음과 같다.

우선, 산화 실리콘(SiO2)층을 가지는 실리콘 웨이퍼를 준비한다. 이어, Ni, Cu, Al, Fe 등의 금속 촉매를, 스퍼터링(sputtering) 장치, 전자빔 증발 장치(e-beam evaporator)등을 이용하여, 준비된 산화 실리콘(SiO2)층에 증착시켜, 금속 촉매층을 형성한다.

다음으로, 금속 촉매층이 형성된 실리콘 웨이퍼와 탄소를 포함하는 가스(CH4, C2H2, C2H4, CO 등)를 열 화학 기상 증착 및 유도 결합 화학 기상 증착법(ICP-CVD, Inductive Coupled Plasma Chemical Vapor Deposition)을 위한 반응기에 넣고 가열함으로써, 금속 촉매층에 탄소가 흡수되도록 한다. 이어, 급속히 냉각을 수행하여 금속 촉매층으로부터 탄소를 분리시켜 결정화시키는 방법으로, 그래핀을 성장시킨다.

성장한 그래핀은 사용을 위해 분리하고 전사하는 작업을 거치게 되는데, 이를 위해 통상 분리 시에는 에칭 등의 방법이 사용된다.

상기의 방법으로 형성된 그래핀은, 습식 전사 방법 또는 건식 전사 방법을 이용하여 제2기판(130)에 전사되어 제2도전막(140)을 형성한다. 여기서, 건식 전사 방법으로는 UV 테이프, 온도 반응형 점착력 소멸 테이프(thermal release tape) 등을 이용한 간접 전사 방법을 사용하거나, 직접 제2기판(130)에 그래핀을 전사하는 직접 전사 방법이 사용될 수 있다.

그 다음, 제2도전막(140)의 표면에 보호막(140a)을 배치한다(단계 S203). 전술한 바와 같이 본 실시예의 보호막(140a)의 소재로는 PEDOT이 사용된다. 작업자는 제2도전막(140)의 표면에 스핀 코팅법, 스프레이법, 그라비아 인쇄법 등으로 보호막(140a)을 형성할 수 있다.

한편, 제2도전막(140)의 가장자리에 제2전극들(141)을 형성하는데, 제2전극들(141)은 은(Ag)의 소재 또는 본 발명에 따른 그래핀의 패터닝에 의하여 형성될 수 있다(단계 S204). 예컨대, 은을 포함한 페이스트를 준비하여 스크린 프린팅의 방법을 사용하는 경우, 스크린 프린팅 후 약 150℃～180℃에서 약 5분 가량 경화(curing)를 수행하게 된다. 또 다른 일예로, 그래핀의 패터닝에 의하는 경우는 이하, 도 5를 설명하는 부분에서 살펴본다.

③ 제1기판(110)과 제2기판(130)을 접합하는 공정

상기의 방법으로 제1기판(110), 제1도전막(120), 제1전극들(121), 제2기판(130), 제2도전막(140), 제2전극들(141)을 형성한 후에는, 제1도선(111)과 제2도선(112)의 일단에 커넥터(150)를 연결한다(단계 S301).

그 다음, 중간 부재(160)를 이용하여 제1기판(110)과 제2기판(120)을 접합한다(단계 S302). 즉, 중간 부재(160)는 양면 접착 부재로 구성되어 있으므로, 제1기판(110)과 제2기판(120)을 상호 접합할 수 있다. 이 때, 중간 부재(160)에 형성된 도전성 부분(161)이, 제2도전막(140)에 형성된 제2전극(141)의 일단(141a)과, 제1기판(110)에 형성된 제2도선(112)을 전기적으로 연결하도록, 중간 부재(160)의 위치를 정렬하여 접합함으로써, 터치 패널(100)을 완성한다.

본 실시예에서는 우선 커넥터(150)를 제1기판(110)에 연결한 후에, 제1기판(110)과 제2기판(130)을 접합하는 공정을 수행하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면, 먼저 제1기판(110)과 제2기판(130)을 접합한 후에 커넥터(150)를 제1기판(110)에 연결할 수 있는데, 그러한 경우에는 제1기판(110)의 부분 중 커넥터(150)가 배치되는 부분이, 제1기판(110)과 제2기판(130)의 접합 후에도 커넥터(150)의 연결이 가능한 구조(예를 들면, 외부로 돌출된 형상 구조)를 가지고 있어야 한다.

이하에서는, 본 발명에 따른 그래핀 패턴 형성 방법에 대하여 설명한다.

도 5는 본 발명에 따른 그래핀 패턴 형성 방법의 일 실시예에 따른 개략적인 흐름도이고, 도 6 내지 도 13은 도 5의 제작 단계에 따른 개략적인 단면도이다.

제작자는 베이스 기판(601) 위에 그래핀층(602)을 형성한다(단계 S501). 도 6은 베이스 기판(601) 위에 그래핀층(602)이 형성된 상태를 나타낸다. 그래핀층(602)은 베이스 기판(601)의 상면을 모두 덮도록 형성된다. 그래핀층(602)이 전사되는 방식으로는 습식 전사 방법 또는 건식 전사 방법에 의할 수 있다. 건식 전사 방법으로 온도 반응형 점착력 소멸 테이프 등을 이용하는 간접 전사 방식이나, 직접 베이스 기판(601)에 그래핀을 전사하는 집전 전사 방식을 사용할 수 있다.

베이스 기판(601)은 앞서 설명한 터치 패널에서의 제1기판(110) 또는 제2기판(130)일 수 있다. 이 경우, 베이스 기판(601)은 가요성 폴리머로서 PET, 폴리카보네이트, 아크릴, 시클로 올레핀 등이 될 수 있다.

그리고, 그래핀층(602)의 상부에 패턴 홈(603a)이 형성되어 있는 마스크(603)를 배치시킨다(단계 S502). 도 7은 마스크(603)가 배치된 상태를 나타낸다. 그래핀층(602)의 일부 영역, 즉 마스크(603)에 의하여 덮인 부분은 베이스 기판(601) 상에 패턴을 형성하면서 남아 있게 된다. 패턴 홈(603a)은 터치 패널에서 그래핀의 사용 범위에 따라 달리 형성될 수 있다.

본 단계 S502의 제1 실시예로, 패턴 홈(603a)은 마스크(603)의 전체 영역 중에서 터치 패널의 화면 영역과 대응하지 않는 나머지 영역에 형성될 수 있다. 본 명세서에서 화면 영역은 손가락이나 스타일러스 펜과 같은 물체가 접촉하는 영역으로서 화면 전극 부분을 의미한다. 예컨대, 도 1과 같은 저항막 방식의 터치 패널에 있어서, 제2도전막(140)의 가장자리를 제외한 영역이 화면 영역이 된다. 제2도전막(140)을 그래핀으로 형성하기 위해, 마스크(603)에는 화면 영역에 대응하는 부분 이외의 영역에 패턴 홈(603a)이 형성된다.

본 단계 S502의 제2 실시예로, 패턴 홈(603a)은 마스크(603)의 전체 영역 중에서 터치 패널의 전극 영역과 대응하지 않는 나머지 영역에 형성될 수 있다. 본 명세서에서 전극 영역은 터치 입력에 따라 화면 전극 부분의 전압 (또는 전류) 변화를 감지하기 위한 전극을 의미한다. 예컨대, 도 1과 같은 저항막 방식의 터치 패널에 있어서, 제2전극들(141)이 전극 영역이 된다. 제2전극들(141)을 그래핀으로 형성하기 위해, 마스크(603)에는 제2전극들(141)에 대응하는 영역 이외의 영역에 패턴 홈(603a)이 형성된다.

본 단계 S502의 제3 실시예로서, 패턴 홈(603a)은 마스크(603)의 전체 영역 중에서 화면 영역과 전극 영역에 대응하지 않는, 나머지 영역에 형성될 수 있다. 이와 같은 패턴 홈(603a)이 형성된 마스크(603)를 이용하면, 화면 영역과 전극을 동시에 형성할 수 있어 제작 공정을 단순화시키고 비용과 시간을 줄일 수 있다.

다음으로, 마스크(403)가 형성된 베이스 기판(601)에 대하여, 산화 분위기를 형성한다(단계 S503). 도 8은 산화 분위기가 형성된 상태를 나타낸 것이다.

일예로, 산화 분위기는 오존이 포함된 상태이거나 또는 산소 플라즈마 상태일 수 있다. 오존은 무성방전법, 전해법, 광화학법, 고주파전해법, 방사선 조사법등 다양한 방법을 통해 생성될 수 있고, 광화학법으로는 자외선(UV)를 이용할 수 있다.

또 다른 일예로, 산화 분위기는 산소 기체가 포함된 상태일 수 있다. 이 경우, 산소 기체와 그래핀의 반응 속도를 증가시키기 위해 산화 분위기가 형성된 공간에 열을 가할 수 있다.

산화 분위기 하에서, 패턴 홈(603a)을 통해 노출된 그래핀은 산화 반응을 일으켜 제거된다(단계 S504). 그래핀은 탄소로 이루어져 있으므로 도 9에 도시된 바와 같이 패턴 홈(603a)을 통해 오존이나 산소 플라즈마에 노출되면, 이산화탄소 또는 일산화탄소로 산화된다. 산화 반응에 따라 패턴 홈(603a)을 통해 노출된 그래핀은 모두 제거된다. 도 10은 산화 반응에 따라 그래핀이 제거된 상태를 나타낸다.

다음으로, 마스크(603)를 제거한다(S505). 도 11은 마스크(603)가 제거된 상태를 나타낸다. 마스크(603)를 제거하면, 베이스 기판(601) 상에는 도 11과 같이 그래핀 패턴만 남게 된다. 앞서 언급한 바와 같이 베이스 기판(601)으로 PET인 제2기판(130)을 사용하는 경우, 본 단계 S506가 종료된 이 후에 곧바로 터치 패널의 제작에 사용할 수 있어 공정상 시간과 비용이 크게 단축되는 장점이 있다.

한편, 그래핀 패턴에 보호막(604)을 형성할 수 있다(단계 S506). 도 12 및 도 13은 보호막(604)이 형성된 상태를 나타낸다. 보호막(604A, 604B)은 도 12에 도시된 바와 같이 그래핀 패턴 상에만 일부 형성되거나, 도 13에 도시된 바와 같이 그래핀 패턴을 포함하는 기판 전체를 덮도록 형성될 수 있다. 보호막(604)은 스핀 코팅법, 스프레이법, 그라비아 인쇄법 등에 따라 형성될 수 있다.

보호막(604)으로 광투과성이면서 도전성 고분자 물질을 사용할 수 있다. 예컨대, PEDOT(poly(3,4-ethylenedioxythiophene))이 사용될 수 있다. 또 다른 실시예로, 보호막(604)은 PEDOT/PSS, 티오펜계 폴리머, 폴리피롤, 폴리아닐린, PVDF(Polyvinylidene Fluoride)와 같은 강유전체 고분자, PZT와 같은 강유전체 무기물 등이 사용될 수 있다. 그래핀은 탄소 원자 한개 층의 이차원적 결합이므로 긁힘이나 압력에 따라 손상이 생겼을 때 다른 원자층으로부터 결함을 보완하기 어렵다. 따라서 터치스크린과 같이 지속적 압력이 가해지는 장치에 사용하기 위해서는 보호막(604)을 형성함이 바람직하다.

도 14 내지 도 16은 본 발명에 따라 형성된 그래핀 패턴을 나타낸 상태도이다. 도 14는 화면 영역(701)만 패터닝된 상태를 나타낸 것이고, 도 15는 전극 영역(702)만 패터닝된 상태를 나타낸 것이며, 도 16은 화면 영역(701)과 전극 영역(702)이 동시에 패터닝된 상태를 나타낸다.

본 실시예에서 제2기판(130)에 형성된 제2전도막(140)과 제2전극들(141)을 그래핀으로 패터닝하는 경우를 설명하였으나, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따르면 제1기판(110)의 제1전도막(120)과 제1전극들(121)도 본 발명에 따라 패터닝될 수 있다.

본 발명에 따른 그래핀 패턴 형성 방법은 도 1과 같은 저항막 방식의 터치 패널뿐만 아니라 정전 용량식 터치 패널에도 적용된다. 즉, 터치 패널 제작시 그래핀을 이용하는 경우에는 본 발명에 따라 패터닝할 수 있다.

또한, 본 발명에 따른 그래핀 패턴 형성 방법은 그래핀에 패턴을 형성하는 다른 기술분야에도 적용될 수 있음은 물론이다.

본 발명의 비교예로서, 포토리소그래피법을 사용하여 그래핀에 패턴을 형성하는 경우를 살펴보면 다음과 같다. 포토리소그래피법은 일반적으로 실리콘 공정에 많이 사용되는 패턴 형성 방법으로서, 포토 레지스트(PR)를 도포하는 공정을 포함한다.

그래핀은 탄소 원자들의 2차원적 결합이므로 유기물과의 친화도가 강하다. 따라서, 포토리소그래피법에 따라 패턴을 형성하고 포토 레지스트를 제거하는 과정에 있어서, 포토 레지스트의 잔유물이 남아 있게 된다. 도 17은 제거되지 않은 포토 레지스트가 잔류물로 남아있는 상태를 나타낸다. 잔유물은 그래핀의 전도 특성과 가시광 투과 특성을 감소시킨다. 따라서, 터치 패널의 올바른 구동을 방해하는 요소로 작용한다.

반면, 본 발명에 따른 그래핀 패턴 형성 방법은 그래핀의 산화 반응을 이용하므로 잔유물이 남지 않게 된다. 따라서 그래핀의 전도 특성과 가시광 투과 특성이 그대로 보존되는 장점이 있다.

비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어 졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위에는 본 발명의 요지에 속하는 한 이러한 수정이나 변형을 포함할 것이다.

100: 터치 패널 110: 제1기판
120: 제1도전막 130: 제2기판
140: 제2도전막 150: 커넥터
160: 중간 부재 170: 스페이서
601: 베이스 기판 602: 그래핀층
603: 마스크 603a: 패턴홈
604, 604a, 604b: 접착층 701: 화면 영역
702: 전극 영역

Claims

그래핀에 패턴을 형성하는 방법으로,
베이스 기판 상에 그래핀층을 형성하는 단계;
상기 그래핀층의 상부면에 마스크를 배치하는 단계;
상기 마스크가 배치된 기판을 산화 분위기에 노출하는 단계;
그래핀 패턴을 형성하는 단계; 및
상기 마스크를 제거하는 단계를 포함하는 그래핀 패턴 형성 방법.
제 1 항에 있어서,
상기 산화 분위기는,
자외선을 이용하여 형성된 오존이 포함된 분위기인 그래핀 패턴 형성 방법.
제 1 항에 있어서,
상기 산화 분위기는,
산소 플라즈마가 포함된 분위기인 그래핀 패턴 형성 방법.
제 1 항에 있어서,
상기 그래핀 패턴 상에 보호막을 형성하는 단계를 더 포함하는 그래핀 패턴 형성 방법.
제 4 항에 있어서,
상기 보호막은 광투과성이면서 도전성인 고분자 물질을 포함하는 그래핀 패턴 형성 방법.
제 5 항에 있어서,
상기 보호막은 PEDOT(poly(3,4-ethylenedioxythiophene)), PEDOT/PSS, 티오펜계 폴리머, 폴리피롤, 폴리아닐린, 강유전체 고분자, 강유전체 무기물 중 적어도 하나를 포함하는 그래핀 패턴 형성 방법.
제 1 항에 있어서,
상기 그래핀 패턴 형성 단계는,
상기 산화 분위기 하에서, 상기 그래핀의 부분 중 상기 마스크에 형성된 패턴 홈을 통해 노출된 부분의 산화 반응에 의하는 것인 그래핀 패턴 형성 방법.
제1기판, 상기 제1기판과 대향되어 배치되는 제2기판, 상기 제1기판의 면들 중 상기 제2기판과 마주보는 면에 배치되는 제1도전막 및 상기 제2기판의 면들 중 상기 제1기판과 마주보는 면에 배치되는 제2도전막을 포함하는 터치 패널에서,
상기 제1도전막 및 상기 제2도전막 중 적어도 하나는 그래핀으로 이루어지고, 상기 그래핀의 패턴 형성 방법으로,
베이스 기판 상에 그래핀층을 형성하는 단계;
상기 그래핀층의 상부면에 마스크를 배치하는 단계;
상기 마스크가 배치된 기판을 산화 분위기에 노출하는 단계;
그래핀 패턴을 형성하는 단계; 및
상기 마스크를 제거하는 단계를 포함하는 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 산화 분위기는,
자외선을 이용하여 형성된 오존이 포함된 분위기인 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 산화 분위기는,
산소 플라즈마가 포함된 분위기인 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 베이스 기판은,
상기 제1기판 또는 상기 제2기판인 그래핀 패턴 형성 방법.
제 11 항에 있어서,
상기 베이스 기판은 광투과성이면서 가요성인 폴리머 소재인 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 그래핀 패턴은,
상기 제1도전막 또는 상기 제2도전막의 일부 영역인 화면 영역을 포함하는 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 터치 패널은 상기 제1도전막과 전기적으로 연결되는 제1전극들을 더 구비하고, 상기 제2도전막과 전기적으로 연결되는 제2전극들을 더 구비하는 것으로,
상기 그래핀 패턴은,
상기 제1전극 또는 상기 제2전극에 대응하는 전극 영역을 포함하는 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 그래핀 패턴 상에 보호막을 형성하는 단계를 더 포함하는 그래핀 패턴 형성 방법.
제 15 항에 있어서,
상기 보호막은 광투과성이면서 도전성인 고분자 물질을 포함하는 그래핀 패턴 형성 방법.
제 16 항에 있어서,
상기 보호막은 PEDOT(poly(3,4-ethylenedioxythiophene)), PEDOT/PSS, 티오펜계 폴리머, 폴리피롤, 폴리아닐린, 강유전체 고분자, 강유전체 무기물 중 적어도 하나를 포함하는 그래핀 패턴 형성 방법.
제 8 항에 있어서,
상기 그래핀 패턴 형성 단계는,
상기 산화 분위기 하에서, 상기 그래핀의 부분 중 상기 마스크에 형성된 패턴 홈을 통해 노출된 부분의 산화 반응에 의하는 것인 그래핀 패턴 형성 방법.