KR20110082626A - 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판 - Google Patents

회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판 Download PDF

Info

Publication number
KR20110082626A
KR20110082626A KR1020117013186A KR20117013186A KR20110082626A KR 20110082626 A KR20110082626 A KR 20110082626A KR 1020117013186 A KR1020117013186 A KR 1020117013186A KR 20117013186 A KR20117013186 A KR 20117013186A KR 20110082626 A KR20110082626 A KR 20110082626A
Authority
KR
South Korea
Prior art keywords
resin film
film
resin
circuit board
manufacturing
Prior art date
Application number
KR1020117013186A
Other languages
English (en)
Other versions
KR101238966B1 (ko
Inventor
신고 요시오카
히로아키 후지와라
Original Assignee
파나소닉 전공 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/326,169 external-priority patent/US8240036B2/en
Priority claimed from JP2009251269A external-priority patent/JP5583384B2/ja
Application filed by 파나소닉 전공 주식회사 filed Critical 파나소닉 전공 주식회사
Priority claimed from PCT/JP2009/070106 external-priority patent/WO2010064602A1/ja
Publication of KR20110082626A publication Critical patent/KR20110082626A/ko
Application granted granted Critical
Publication of KR101238966B1 publication Critical patent/KR101238966B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0376Flush conductors, i.e. flush with the surface of the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0565Resist used only for applying catalyst, not for plating itself
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 한 국면은, 절연 기재 표면에 수지 피막을 형성하는 피막 형성 공정과, 상기 수지 피막의 외표면을 기준으로 해서 상기 수지 피막의 두께분 이상의 깊이의 오목부를 형성하여 회로 패턴부를 형성하는 회로 패턴 형성 공정과, 상기 회로 패턴부의 표면 및 상기 수지 피막의 표면에 도금 촉매 또는 그 전구체를 피착시키는 촉매 피착 공정과, 상기 절연 기재로부터 상기 수지 피막을 제거하는 피막 제거 공정과, 상기 수지 피막을 제거한 후의 상기 도금 촉매 또는 그 전구체가 잔류하는 부위에만 무전해 도금막을 형성하는 도금 처리 공정을 구비하는 것을 특징으로 하는 회로 기판의 제조 방법이다.

Description

회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판{METHOD FOR MANUFACTURING CIRCUIT BOARD, AND CIRCUIT BOARD OBTAINED USING THE MANUFACTURING METHOD}
본 발명은, 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판에 관한 것이다.
휴대전화기 등의 휴대 정보 단말 기기 ; 컴퓨터 및 그 주변 기기 ; 각종 정보 가전제품, 등의 전기 기기에 있어서, 고기능화가 급속하게 진행되고 있다. 그에 따라, 이들 전기 기기에 탑재되는 회로 기판에는, 전기 회로의 고밀도화가 한층 더 요구되고 있다. 이러한 회로의 고밀도화의 요구를 만족하기 위해, 선폭 및 선간격(서로 이웃하는 전기 회로와 전기 회로 사이의 부분의 폭)이 보다 좁은 전기 회로의 배선을 정확하게 형성할 수 있는 방법이 요구되고 있다. 고밀도화된 회로 배선에서는, 배선간에 있어서의 단락이나 마이그레이션 등이 발생하기 쉬워지고 있다.
회로 기판의 제조 방법으로서는, 서브트랙티브법이나 애디티브법 등에 의해, 절연 기재 상에 전기 회로를 형성하는 방법 등이 알려져 있다. 서브트랙티브법이란, 금속박 클래드 적층판의 표면의 전기 회로를 형성하고 싶은 부분 이외의 금속박을 제거(서브트랙티브)함으로써, 전기 회로를 형성하는 방법이다. 한편, 애디티브법이란, 절연 기재 상의 회로를 형성하고 싶은 부분에만 무전해 도금을 실시함으로써, 전기 회로를 형성하는 방법이다.
서브트랙티브법은, 막이 두꺼운 금속박을 에칭함으로써, 전기 회로를 형성하고 싶은 부분(회로 형성 부분)만의 금속박을 남기고, 그 밖의 부분을 제거하는 방법이다. 이 방법에 의하면, 제거되는 부분의 금속을 낭비하게 되므로 제조 비용의 점 등에서 불리하다. 한편, 애디티브법은, 전기 회로를 형성하고 싶은 부분에만, 무전해 도금에 의해 금속 배선을 형성할 수 있다. 이 때문에, 금속을 낭비하지 않아, 자원의 낭비가 적다. 이러한 점에서도, 애디티브법은, 바람직한 회로 형성 방법이다.
종래의 대표적인 애디티브법의 하나인 풀 애디티브법에 의해, 금속 배선으로 이루어지는 전기 회로를 형성하는 방법에 대해, 도 5를 참조하면서 설명한다. 또한, 도 5는, 종래의 풀 애디티브법에 의한 금속 배선을 형성하는 각 공정을 설명하기 위한 모식 단면도이다.
처음에, 도 5(A)에 나타낸 바와 같이, 스루홀(101)이 형성된 절연 기재(100)의 표면에 도금 촉매(102)를 피착(被着)시킨다. 또한, 절연 기재(100)의 표면은, 미리 거칠기화되어 있다. 다음에, 도 5(B)에 나타낸 바와 같이, 도금 촉매(102)를 피착시킨 절연 기재(100) 상에, 포토레지스트층(103)을 형성시킨다. 다음에, 도 5(C)에 나타낸 바와 같이, 소정의 회로 패턴이 형성된 포토마스크(110)를 통해, 상기 포토레지스트층(103)을 노광시킨다. 다음에, 도 5(D)에 나타낸 바와 같이, 노광한 포토레지스트층(103)을 현상하여, 회로 패턴(104)을 형성시킨다. 그리고, 도 5(E)에 나타낸 바와 같이, 무전해 구리도금 등의 무전해 도금을 실시함으로써, 현상에 의해 형성된 회로 패턴(104)의 표면 및 스루홀(101)의 내벽면에 금속 배선(105)을 형성시킨다. 상기와 같은 각 공정을 실시함으로써, 절연 기재(100) 상에 금속 배선(105)으로 이루어지는 회로가 형성된다.
상술한 종래의 애디티브법에 있어서는, 절연 기재(100)의 표면 전체에 도금 촉매(102)가 피착된다. 그 때문에, 다음과 같은 문제가 발생하고 있었다. 즉, 포토레지스트층(103)이 고정밀도로 현상된 경우에는, 포토레지스트로 보호되어 있지 않은 부분에만 도금을 형성시킬 수 있다. 그러나, 포토레지스트층(103)이 고정밀도로 현상되지 않은 경우에는, 도 6에 나타낸 바와 같이, 본래 도금을 형성하고 싶지 않은 부분에 불필요한 도금 부분(106)이 남는 경우가 있다. 이것은, 절연 기재(100)의 표면 전체에 도금 촉매(102)가 피착되어 있기 때문에 일어난다. 불필요한 도금 부분(106)은, 인접하는 회로간에 단락이나 마이그레이션 등을 일으킨다. 이러한 단락이나 마이그레이션은, 선폭 및 선간격이 좁은 회로를 형성하는 경우에는 보다 발생하기 쉬워진다. 또한, 도 6은, 종래의 풀 애디티브법에 의해 형성된 회로의 윤곽 형상을 설명하기 위한 모식 단면도이다.
또, 상기의 회로 기판의 제조 방법과는 상이한 제조 방법으로서는, 예를 들면, 특허문헌 1 및 특허문헌 2에 기재된 제조 방법 등을 들 수 있다.
특허문헌 1에는, 다른 애디티브법으로서 이하와 같은 방법이 개시되어 있다.
처음에, 절연 기판(절연 기재)에 용제 가용성의 제1 감광성 수지층과 알칼리 가용성의 제2 감광성 수지층을 형성한다. 그리고, 제1 및 제2 감광성 수지층을 소정의 회로 패턴을 갖는 포토마스크를 통해 노광한다. 다음에, 제1 및 제2 감광성 수지층을 현상한다. 다음에, 현상에 의해 생긴 오목부를 포함하는 표면 전체에 촉매를 흡착시킨 후, 알칼리 가용성의 제2 감광성 수지를 알칼리 용액으로 용해시킴으로써 불필요한 촉매만을 제거한다. 그리고, 그 후, 무전해 도금을 실시함으로써 촉매가 존재하는 부분에만 정확하게 회로를 형성한다.
또, 하기 특허문헌 2에는, 이하와 같은 방법이 개시되어 있다.
처음에, 절연 기판(절연 기재) 상에 수지의 보호막을 코팅한다(제1 공정). 다음에, 상기 보호막을 코팅한 절연 기판 상에 기계 가공 혹은 레이저 빔의 조사에 의해 배선 패턴에 대응한 홈 및 스루홀을 단독 또는 동시에 묘화 형성한다(제2 공정). 다음에, 상기 절연 기판 전면에 활성화층을 형성한다(제3 공정). 다음에, 상기 보호막을 박리하고 상기 절연 기판 상의 활성화층을 제거하여 홈 및 스루홀의 내벽면에만 활성화층을 남긴다(제4 공정). 다음에, 상기 절연 기판에 도금 보호막을 이용하지 않는 도금을 실시하여 상기 활성화된 홈 및 스루홀의 내벽면에만 선택적으로 도전층을 형성한다(제5 공정).
또, 특허문헌 2에는, 절연 기판 상에 보호막으로서 열경화성 수지를 코팅하여 가열 경화시킨 후, 소정의 배선 패턴에 따라 보호막 및 절연 기판을 절삭 가공하는 것이나, 절연 기판 표면의 열경화성 수지를 용제로 제거하는 것이 기재되어 있다(특허문헌 2의 제2페이지 왼쪽 하측란 제16행~오른쪽 하측란 제11행).
특허문헌 1 : 일본국 특허공개 소57-134996호 공보 특허문헌 2 : 일본국 특허공개 소58-186994호 공보
본 발명은, 고정밀도의 전기 회로를 절연 기재 상에 용이하게 형성할 수 있는 회로 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 국면은, 절연 기재 표면에 수지 피막을 형성하는 피막 형성 공정과, 상기 수지 피막의 외표면을 기준으로 해서 상기 수지 피막의 두께분 이상의 깊이의 오목부를 형성하여 회로 패턴부를 형성하는 회로 패턴 형성 공정과, 상기 회로 패턴부의 표면 및 상기 수지 피막의 표면에 도금 촉매 또는 그 전구체를 피착시키는 촉매 피착 공정과, 상기 절연 기재로부터 상기 수지 피막을 제거하는 피막 제거 공정과, 상기 수지 피막을 제거한 후의 상기 도금 촉매 또는 그 전구체가 잔류하는 부위에만 무전해 도금막을 형성하는 도금 처리 공정을 구비하는 것을 특징으로 하는 회로 기판의 제조 방법이다.
본 발명의 목적, 특징, 국면 및 이점은, 이하의 상세한 기재와 첨부 도면에 의해, 보다 명백해진다.
도 1은, 제1 실시 형태에 따른 회로 기판의 제조 방법에 있어서의 각 공정을 설명하기 위한 모식 단면도이다.
도 2는, 수지 피막에 형광성 물질을 함유시키고, 형광성 물질로부터의 발광을 이용하여 피막 제거 불량을 검사하기 위한 검사 공정을 설명하기 위한 설명도이다.
도 3은, 회로 패턴 형성 공정에 있어서, 상기 수지 피막의 두께분을 초과하여, 절연 기재를 파고 들어가는 회로 패턴부(회로 홈)를 형성하였을 때에 형성되는 무전해 도금막을 도시한 모식 단면도이다.
도 4는, 제2 실시 형태에 따른 입체 회로 기판을 제조하는 각 공정을 설명하기 위한 모식 단면도이다.
도 5는, 종래의 풀 애디티브법에 의한 금속 배선을 형성하는 각 공정을 설명하기 위한 모식 단면도이다.
도 6은, 종래의 풀 애디티브법에 의해 형성된 회로의 윤곽 형상을 설명하기 위한 모식 단면도이다.
본 발명자들의 검토에 의하면, 특허문헌 1에 기재된 방법에서는, 용제 용해성이 상이한 2종의 감광성 수지층을 형성하고, 또, 현상 시에 있어서도 2종의 용제로 현상하여, 촉매를 흡착시킨 후에, 또한, 알칼리 용액으로 제2 감광성 수지를 용해시킬 필요가 있는 등, 제조 공정이 매우 번잡하였다.
또, 특허문헌 2에는, 보호막으로서 이용되는 열경화성 수지의 종류에 대해서는, 특별히 기재되어 있지 않다. 본 발명자들의 검토에 의하면, 일반적인 열경화성 수지에서는, 내용제성이 우수하므로 단순한 용제로는 제거하기 어렵다는 문제가 있었다. 또, 이러한 열경화성 수지는, 수지 기재와의 밀착성이 너무 높아, 수지 기재의 표면에 보호막의 단편(斷片)을 남기지 않고, 보호막만을 정확하게 제거하는 것은 곤란하였다. 또, 충분히 박리하기 위해 강한 용제를 이용하거나, 장시간 침지하거나 한 경우에는, 기재 표면의 도금 촉매도 제거되어 버린다. 이 경우에는, 도금 촉매가 제거된 부분에는 도전층이 형성되지 않게 된다. 또, 강한 용제를 이용하거나, 장시간 침지하거나 한 경우에는, 열경화성 수지로 이루어지는 보호막이 제각각 흩어지도록 붕괴되어, 보호막 중의 도금 촉매가 용제 중에 재분산되는 경우가 있었다. 이와 같이 용제 중에 재분산된 도금 촉매는, 수지 기재 표면에 재부착되어 버려, 그 부분에 불필요한 도금막이 형성되어 버릴 우려도 있었다. 그 때문에 특허문헌 2에 개시된 방법과 같은 방법에 의하면, 정확한 윤곽을 갖는 회로를 형성하는 것이 곤란하였다.
본 발명은, 상기와 같은 검토 결과에 의거하여 이루어진 것이다. 이하에, 본 발명을 실시하기 위한 형태에 대해 상세하게 설명한다.
[제1 실시 형태]
본 실시 형태에 따른 회로 기판의 제조 방법은, 절연 기재 표면에 수지 피막을 형성하는 피막 형성 공정과, 상기 수지 피막의 외표면을 기준으로 해서 상기 수지 피막의 두께분 이상의 깊이의 오목부를 형성하여 회로 패턴부를 형성하는 회로 패턴 형성 공정과, 상기 회로 패턴부의 표면 및 상기 수지 피막의 표면에 도금 촉매 또는 그 전구체를 피착시키는 촉매 피착 공정과, 상기 절연 기재로부터 상기 수지 피막을 제거하는 피막 제거 공정과, 상기 수지 피막을 제거한 후의 상기 도금 촉매 또는 그 전구체가 잔류하는 부위에만 무전해 도금막을 형성하는 도금 처리 공정을 구비하는 것을 특징으로 한다.
우선, 본 발명의 제1 실시 형태에 따른 회로 기판의 제조 방법에 대해 설명한다. 도 1은, 제1 실시 형태에 따른 회로 기판의 제조 방법에 있어서의 각 공정을 설명하기 위한 모식 단면도이다.
처음에, 도 1(A)에 나타낸 바와 같이, 절연 기재(1)의 표면에 수지 피막(2)을 형성시킨다. 또한, 이 공정은, 피막 형성 공정에 상당한다.
다음에, 도 1(B)에 나타낸 바와 같이, 상기 수지 피막(2)의 외표면을 기준으로 해서 상기 수지 피막(2)의 두께분 이상의 깊이의 오목부를 형성하여 회로 패턴부를 형성시킨다. 상기 회로 패턴부로서는, 상기 수지 피막(2)을 상기 절연 기재(1)의 표면에까지 도달하는 오목부여도 되고, 상기 절연 기재(1)를 파고 들어간 회로 홈(3)이어도 된다. 또, 필요에 따라, 상기 절연 기재(1)에, 상기 회로 홈(3)의 일부로서, 관통구멍(4)을 형성하기 위한 천공을 행해도 된다. 또, 상기 회로 홈(3)에 의해, 무전해 도금에 의해 무전해 도금막이 형성되는 부분, 즉, 전기 회로가 형성되는 부분이 규정된다. 또한, 이 공정은, 회로 패턴 형성 공정에 상당한다. 또, 이하, 회로 패턴부로서, 회로 홈(3)을 중심으로 설명한다.
다음에, 도 1(C)에 나타낸 바와 같이, 상기 회로 홈(3)의 표면 및 상기 회로 홈(3)이 형성되지 않은 상기 수지 피막(2)의 표면에 도금 촉매 또는 그 전구체(5)를 피착시킨다. 또한, 이 공정은, 촉매 피착 공정에 상당한다.
다음에, 도 1(D)에 나타낸 바와 같이, 상기 절연 기재(1)로부터 상기 수지 피막(2)을 제거시킨다. 그렇게 함으로써, 상기 절연 기재(1)의, 상기 회로 홈(3)이 형성된 부분의 표면에만 도금 촉매 또는 그 전구체(5)를 잔류시킬 수 있다. 한편, 상기 수지 피막(2)의 표면에 피착된 도금 촉매 또는 그 전구체(5)는, 상기 수지 피막(2)에 담지된 상태로, 상기 수지 피막(2)과 함께 제거된다. 또한, 이 공정은, 피막 제거 공정에 상당한다.
다음에, 상기 수지 피막(2)이 제거된 절연 기재(1)에 무전해 도금을 실시한다. 그렇게 함으로써, 상기 도금 촉매 또는 그 전구체(5)가 잔존하는 부분에만 무전해 도금막이 형성된다. 즉, 도 1(E)에 나타낸 바와 같이, 상기 회로 홈(3)이 형성된 부분에, 전기 회로(6)가 되는 무전해 도금막이 형성된다. 그리고, 이 전기 회로(6)는, 이 무전해 도금막으로 이루어지는 것이어도 되고, 상기 무전해 도금막에 무전해 도금(필업 도금)을 더 실시하여, 더욱 후막화(厚膜化)시킨 것이어도 된다. 구체적으로는, 예를 들면, 도 1(E)에 나타낸 바와 같이, 상기 회로 홈(3)이나 상기 관통구멍(4) 전체를 메우도록 무전해 도금막으로 이루어지는 전기 회로(6)를 형성시켜, 상기 절연 기재(1)와 상기 전기 회로의 단차를 없애도록 해도 된다. 또한, 이 공정은, 도금 처리 공정에 상당한다.
상기 각 공정에 의해, 도 1(E)에 나타낸 바와 같은 회로 기판(10)이 형성된다. 이와 같이 형성된 회로 기판(10)은, 상기 절연 기재(1) 상에 고정밀도로 상기 전기 회로(6)가 형성된 것이다.
이하, 본 실시 형태의 각 구성에 대해, 설명한다.
<피막 형성 공정>
피막 형성 공정은, 상술한 바와 같이, 절연 기재(1)의 표면에 수지 피막(2)을 형성시키는 공정이다.
(절연 기재)
상기 피막 형성 공정에서 이용하는 절연 기재(1)는, 회로 기판의 제조에 이용할 수 있는 것이면, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 수지를 포함하는 수지 기재 등을 들 수 있다.
상기 수지 기재로서는, 회로 기판, 예를 들면, 다층 회로 기판의 제조에 이용될 수 있는 각종 유기 기판이 특별히 한정 없이 채용 가능하다. 유기 기판의 구체예로서는, 종래로부터 다층 회로 기판의 제조에 사용되는, 예를 들면, 에폭시 수지, 아크릴 수지, 폴리카보네이트 수지, 폴리이미드 수지, 폴리페닐렌술피드 수지, 폴리페닐렌에테르 수지, 시아네이트 수지, 벤조옥사진 수지, 비스말레이미드 수지 등으로 이루어지는 기판을 들 수 있다.
상기 에폭시 수지로서는, 회로 기판의 제조에 이용될 수 있는 각종 유기 기판을 구성하는 에폭시 수지이면, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 아랄킬 에폭시 수지, 페놀 노볼락형 에폭시 수지, 알킬페놀 노볼락형 에폭시 수지, 비페놀형 에폭시 수지, 나프탈렌형 에폭시 수지, 디시클로펜타디엔형 에폭시 수지, 페놀류와 페놀성 수산기를 갖는 방향족 알데히드의 축합물의 에폭시화물, 트리글리시딜이소시아누레이트, 지환식 에폭시 수지 등을 들 수 있다. 또한, 난연성을 부여하기 위해, 브롬화 또는 인 변성한, 상기 에폭시 수지, 질소 함유 수지, 실리콘 함유 수지 등도 들 수 있다. 또, 상기 에폭시 수지 및 수지로서는, 상기 각 에폭시 수지 및 수지를 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다.
또, 상기 각 수지로 기재를 구성하는 경우, 일반적으로, 경화시키기 위해, 경화제를 함유시킨다. 상기 경화제로서는, 경화제로서 이용할 수 있는 것이면, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 디시안디아미드, 페놀계 경화제, 산무수물계 경화제, 아미노트리아진노볼락계 경화제, 시아네이트 수지 등을 들 수 있다. 상기 페놀계 경화제로서는, 예를 들면, 노볼락형, 아랄킬형, 테르펜형 등을 들 수 있다. 또한 난연성을 부여하기 위해 인 변성한 페놀 수지 또는, 인 변성한 시아네이트 수지 등도 들 수 있다. 또, 상기 경화제로서는, 상기 각 경화제를 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다.
또 특별히 한정되지 않지만, 레이저 가공에 의해 회로 패턴을 형성하는 것으로부터, 100~400nm 파장 영역에서의 레이저광의 흡수율이 좋은 수지 등을 이용하는 것이 바람직하다. 예를 들면, 구체적으로는, 폴리이미드 수지 등을 들 수 있다.
또, 상기 절연 기재(절연층)에는, 필러를 함유하고 있어도 된다. 상기 필러로서는, 무기 미립자여도, 유기 미립자여도 되며, 특별히 한정되지 않는다. 필러를 함유함으로써, 레이저 가공부에 필러가 노출되어, 필러의 요철에 의한 도금과 수지의 밀착을 높이는 것이 가능하다.
상기 무기 미립자를 구성하는 재료로서는, 구체적으로는, 예를 들면, 산화알루미늄(Al2O3), 산화마그네슘(MgO), 질화붕소(BN), 질화알루미늄(AlN), 실리카(SiO2), 티탄산바륨(BaTiO3), 산화티탄(TiO2) 등의 고유전율 충전재 ; 하드 페라이트 등의 자성 충전재 ; 수산화마그네슘(Mg(OH)2), 수산화알루미늄(Al(OH)2), 3산화안티몬(Sb2O3), 5산화안티몬(Sb2O5), 구아니딘염, 붕산아연, 몰리브덴 화합물, 주석산아연 등의 무기계 난연제 ; 탈크(Mg3(Si4O10)(OH)2), 황산바륨(BaSO4), 탄산칼슘(CaCO3), 운모 등을 들 수 있다. 상기 무기 미립자로서는, 상기 무기 미립자를 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다. 이들 무기 미립자는, 열전도성, 비유전율, 난연성, 입도 분포, 색조의 자유도 등이 높기 때문에, 원하는 기능을 선택적으로 발휘시키는 경우에는, 적절한 배합 및 입도 설계를 행하여, 용이하게 고충전화를 행할 수 있다. 또 특별히 한정은 되지 않지만, 절연층의 두께 이하의 평균 입경의 필러를 이용하는 것이 바람직하며, 또한 0.01~10μm, 더욱 바람직하게는, 0.05μm~5μm의 평균 입경의 필러를 이용하는 것이 좋다.
또, 상기 무기 미립자는, 상기 절연 기재 중에서의 분산성을 높이기 위해, 실란커플링제로 표면 처리해도 된다. 또, 상기 절연 기재는, 상기 무기 미립자의, 상기 절연 기재 중에서의 분산성을 높이기 위해, 실란커플링제를 함유해도 된다. 상기 실란커플링제로서는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 에폭시실란계, 메르캅토실란계, 아미노실란계, 비닐실란계, 스티릴실란계, 메타크릴록시실란계, 아크릴록시실란계, 티타네이트계 등의 실란커플링제 등을 들 수 있다. 상기 실란커플링제로서는, 상기 실란커플링제를 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다.
또, 상기 절연 기재는, 상기 무기 미립자의, 상기 절연 기재 중에서의 분산성을 높이기 위해, 분산제를 함유해도 된다. 상기 분산제로서는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 알킬에테르계, 소르비탄에스테르계, 알킬폴리에테르아민계, 고분자계 등의 분산제 등을 들 수 있다. 상기 분산제로서는, 상기 분산제를 단독으로 이용해도 되고, 2종 이상을 조합하여 이용해도 된다.
(수지 피막)
상기 수지 피막(2)은, 상기 피막 제거 공정으로 제거 가능한 것이면, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 유기 용제나 알칼리 용액에 의해 용이하게 용해할 수 있는 가용형 수지나, 후술하는 소정의 액체(팽윤액)로 팽윤할 수 있는 수지로 이루어지는 팽윤성 수지 피막 등을 들 수 있다. 이들 중에서는, 정확한 제거가 용이한 점에서 팽윤성 수지 피막이 특히 바람직하다. 또, 상기 팽윤성 수지 피막으로서는, 예를 들면, 상기 액체(팽윤액)에 대한 팽윤도가 50% 이상인 것이 바람직하다. 또한, 상기 팽윤성 수지 피막에는, 상기 액체(팽윤액)에 대해 실질적으로 용해되지 않으며, 팽윤에 의해 상기 절연 기재(1) 표면으로부터 용이하게 박리하는 수지 피막뿐만 아니라, 상기 액체(팽윤액)에 대해 팽윤하고, 또한 적어도 일부가 용해되며, 그 팽윤이나 용해에 의해 상기 절연 기재(1) 표면으로부터 용이하게 박리하는 수지 피막이나, 상기 액체(팽윤액)에 대해 용해되고, 그 용해에 의해 상기 절연 기재(1) 표면으로부터 용이하게 박리하는 수지 피막도 포함된다.
상기 수지 피막(2)의 형성 방법으로서는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 절연 기재(1)의 표면에, 수지 피막을 형성할 수 있는 액상 재료를 도포한 후, 건조시키는 방법이나, 지지 기판에 상기 액상 재료를 도포한 후, 건조함으로써 형성되는 수지 피막을 절연 기재(1)의 표면에 전사하는 방법 등을 들 수 있다. 또한, 액상 재료를 도포하는 방법으로서는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 종래로부터 알려진 스핀 코트법이나 바 코터법 등을 들 수 있다.
상기 수지 피막(2)의 두께로서는, 10μm 이하인 것이 바람직하고, 5μm 이하인 것이 보다 바람직하다. 한편, 상기 수지 피막(2)의 두께로서는, 0.1μm 이상인 것이 바람직하고, 1μm 이상인 것이 보다 바람직하다. 상기 수지 피막(2)의 두께가 너무 두꺼운 경우에는, 상기 회로 패턴 형성 공정에 있어서의 레이저 가공 또는 기계 가공에 의해 형성되는 회로 홈이나 관통구멍 등의 회로 패턴부의 정밀도가 저하하는 경향이 있다. 또, 상기 수지 피막(2)의 두께가 너무 얇은 경우는, 균일한 막 두께의 수지 피막을 형성하기 어려워지는 경향이 있다.
다음에, 상기 수지 피막(2)으로서 적합한 팽윤성 수지 피막을 예로 들어 설명한다.
상기 팽윤성 수지 피막으로서는, 팽윤액에 대한 팽윤도가 50% 이상인 수지 피막이 바람직하게 이용될 수 있다. 또한, 팽윤액에 대한 팽윤도가 100% 이상인 수지 피막이 보다 바람직하다. 또한, 상기 팽윤도가 너무 낮은 경우에는, 상기 피막 제거 공정에 있어서 팽윤성 수지 피막이 박리하기 어려워지는 경향이 있다.
상기 팽윤성 수지 피막의 형성 방법은, 특별히 한정되지 않으며, 상술한 수지 피막(2) 형성 방법과 동일한 방법이면 된다. 구체적으로는, 예를 들면, 상기 절연 기재(1)의 표면에, 팽윤성 수지 피막을 형성할 수 있는 액상 재료를 도포한 후, 건조시키는 방법이나, 지지 기판에 상기 액상 재료를 도포한 후, 건조함으로써 형성되는 팽윤성 수지 피막을 절연 기재(1)의 표면에 전사하는 방법 등을 들 수 있다.
상기 팽윤성 수지 피막을 형성할 수 있는 액상 재료로서는, 예를 들면, 엘라스토머의 서스펜션 또는 에멀션 등을 들 수 있다. 상기 엘라스토머의 구체예로서는, 예를 들면, 스티렌-부타디엔계 공중합체 등의 디엔계 엘라스토머, 아크릴산 에스테르계 공중합체 등의 아크릴계 엘라스토머, 및 폴리에스테르계 엘라스토머 등을 들 수 있다. 이러한 엘라스토머에 의하면, 서스펜션 또는 에멀션으로서 분산된 엘라스토머 수지 입자의 가교도 또는 겔화도 등을 조정함으로써 원하는 팽윤도의 팽윤성 수지 피막을 용이하게 형성할 수 있다.
또, 상기 팽윤성 수지 피막으로서는, 특히, 팽윤도가 팽윤액의 pH에 의존하여 변화하는 피막인 것이 바람직하다. 이러한 피막을 이용한 경우에는, 상기 촉매 피착 공정에 있어서의 액성 조건과, 상기 피막 제거 공정에 있어서의 액성 조건을 상이한 것으로 함으로써, 촉매 피착 공정에 있어서의 pH에 있어서는 팽윤성 수지 피막은 절연 기재에 대한 높은 밀착력을 유지하고, 피막 제거 공정에 있어서의 pH에 있어서는 용이하게 팽윤성 수지 피막을 박리시킬 수 있다.
더욱 구체적으로는, 예를 들면, 상기 촉매 피착 공정이, 예를 들면, pH1~3 범위의 산성 도금 촉매 콜로이드 용액(산성 촉매 금속 콜로이드 용액) 중에서 처리하는 공정을 구비하고, 상기 피막 제거 공정이 pH12~14 범위의 알칼리성 용액 중에서 팽윤성 수지 피막을 팽윤시키는 공정을 구비하는 경우에는, 상기 팽윤성 수지 피막은, 상기 산성 도금 촉매 콜로이드 용액에 대한 팽윤도가 50% 미만, 또한 40% 이하이며, 상기 알칼리성 용액에 대한 팽윤도가 50% 이상, 또 100% 이상, 또한 500% 이상인 수지 피막인 것이 바람직하다.
이러한 팽윤성 수지 피막의 예로서는, 소정량의 카르복실기를 갖는 엘라스토머로 형성되는 시트나, 프린트 배선판의 패터닝용 드라이 필름 레지스트(이하, DFR이라고도 부른다) 등에 이용되는 광경화성의 알칼리 현상형 레지스트를 전면 경화하여 얻어지는 시트나, 열경화성이나 알칼리 현상형 시트 등을 들 수 있다.
카르복실기를 갖는 엘라스토머의 구체예로서는, 카르복실기를 갖는 모노머 단위를 공중합 성분으로서 함유함으로써, 분자 중에 카르복실기를 갖는, 스티렌-부타디엔계 공중합체 등의 디엔계 엘라스토머 ; 아크릴산 에스테르계 공중합체 등의 아크릴계 엘라스토머 ; 및 폴리에스테르계 엘라스토머 등을 들 수 있다. 이러한 엘라스토머에 의하면, 서스펜션 또는 에멀션으로서 분산된 엘라스토머의 산당량, 가교도 또는 겔화도 등을 조정함으로써 원하는 알칼리 팽윤도를 갖는 팽윤성 수지 피막을 형성할 수 있다. 엘라스토머 중의 카르복실기는 알칼리 수용액에 대해 팽윤성 수지 피막을 팽윤시켜, 절연 기재 표면으로부터 팽윤성 수지 피막을 박리하는 작용을 한다. 또, 산당량이란, 1당량의 카르복실기당의 폴리머 중량이다.
카르복실기를 갖는 모노머 단위의 구체예로서는, (메타)아크릴산, 푸말산, 계피산, 크로톤산, 이타콘산, 및 말레산 무수물 등을 들 수 있다.
이러한 카르복실기를 갖는 엘라스토머 중의 카르복실기의 함유 비율로서는, 산당량으로 100~2000, 또한 100~800인 것이 바람직하다. 산당량이 너무 작은 경우에는, 용매 또는 다른 조성물과의 상용성이 저하함으로써, 도금 전처리액에 대한 내성이 저하하는 경향이 있다. 또, 산당량이 너무 큰 경우에는, 알칼리 수용액에 대한 박리성이 저하하는 경향이 있다.
또, 엘라스토머의 분자량으로서는, 1만~100만, 또한, 2만~6만인 것이 바람직하다. 엘라스토머의 분자량이 너무 큰 경우에는 박리성이 저하하는 경향이 있으며, 너무 작은 경우에는 점도가 저하하므로 팽윤성 수지 피막의 두께를 균일하게 유지하는 것이 곤란해짐과 더불어, 도금 전처리액에 대한 내성도 악화되는 경향이 있다.
또, 상기 수지 피막으로서는, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 적어도 1종류 이상의 단량체와 (b) 상기 (a) 단량체와 중합할 수 있는 적어도 1종류 이상의 단량체를 중합시킴으로써 얻어지는 중합체 수지 또는 상기 중합체 수지를 포함하는 수지 조성물로 이루어지는 것을 들 수 있다.
상기 수지 조성물로서는, 메인 수지로서 상기 중합체 수지를 필수 성분으로 하여, 올리고머, 모노머, 필러나 그 밖의 첨가제의 적어도 1종류를 첨가해도 된다. 메인 수지는, 열가소적 성질을 가진 리니어형의 폴리머가 좋다. 유동성, 결정성 등을 컨트롤하기 위해 그래프트시켜 분기시키는 경우도 있다. 그 분자량으로서는, 중량 평균 분자량으로 1000~500000 정도이며, 5000~50000이 바람직하다. 분자량이 너무 작으면, 막의 굴곡성이나 도금 핵부여 약액 내성(내산성)이 저하하는 경향이 있다. 또, 분자량이 너무 크면, 알칼리 박리성이나 드라이 필름으로 한 경우의 접합성이 나빠지는 경향이 있다. 또한, 도금 핵부여 약액 내성 향상이나 레이저 가공 시의 열 변형 억제, 유동 제어를 위해 가교점을 도입해도 된다.
메인 수지로서의 상기 중합체 수지의 조성으로서는, 상술한 바와 같이, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 단량체와 (b) 상기 (a) 단량체와 중합할 수 있는 단량체를 중합시킴으로써 얻어진다. 이 공지 기술로서는, 굳이 일례를 든다고 하면, 예를 들면, 일본국 특허공개 평7-281437호 공보나 일본국 특허공개 2000-231190호 공보, 일본국 특허공개 2001-201851호 공보에 기재된 것 등을 들 수 있다.
(a)의 일례로서, (메타)아크릴산, 푸말산, 계피산, 크로톤산, 이타콘산, 말레산 무수물, 말레산 반에스테르, 아크릴산부틸 등을 들 수 있으며 단독, 혹은 2종류 이상을 조합해도 된다.
(b)의 예로서는, 비산성으로 분자 중에 중합성 불포화기를 (1개) 갖는 것이 일반적이며, 그 제한은 없다. 도금 공정에서의 내성, 경화막의 가요성 등의 여러 가지 특성을 유지하도록 선택된다. 구체적으로는, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, iso-프로필(메타)아크릴레이트, n-부틸(메타)아크릴레이트, sec-부틸(메타)아크릴레이트, tert.-부틸(메타)아크릴레이트, 2-히드록실에틸(메타)아크릴레이트, 2-히드록실프로필(메타)아크릴레이트류가 있다. 또 아세트산비닐 등의 비닐알코올의 에스테르류나 (메타)아크릴로니트릴, 스티렌 또는 중합 가능한 스티렌 유도체 등이 있다. 또 상기의 중합성 불포화기를 분자 중에 1개 갖는 카르본산 또는 산무수물만의 중합에 의해서도 얻을 수 있다. 또한, 3차원 가교할 수 있도록, 중합체에 이용하는 단량체에 복수의 불포화기를 갖는 단량체를 선정하고, 분자 골격에 에폭시기, 수산기, 아미노기, 아미드기, 비닐기 등의 반응성 관능기를 도입할 수 있다. 수지 중에 포함되는 카르복실기의 양은 산당량으로 100~2000이 좋고, 100~800이 바람직하다. 여기에서 산당량이란 그 중에 1당량의 카르복실기를 갖는 폴리머의 중량을 말한다. 그 산당량이 너무 낮은 경우, 용매 또는 다른 조성물과의 상용성의 저하나 도금 전처리액 내성이 저하하는 경향이 있다. 또, 산당량이 너무 높은 경우, 박리성이 저하하는 경향이 있다. 또 (a) 단량체의 조성 비율은 5~70질량%이다.
모노머나 올리고머로서는, 도금 핵부여 약액으로의 내성이나 알칼리로 용이하게 제거할 수 있는 것이면 무엇이어도 된다. 또 드라이 필름(DFR)의 접합성을 향상시키기 위해 점착성 부여재로서 가소제적으로 이용하는 것을 생각할 수 있다. 또한 각종 내성을 높이기 위해 가교제를 첨가한다. 구체적으로는, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, iso-프로필(메타)아크릴레이트, n-부틸(메타)아크릴레이트, sec-부틸(메타)아크릴레이트, tert.-부틸(메타)아크릴레이트, 2-히드록실에틸(메타)아크릴레이트, 2-히드록실프로필(메타)아크릴레이트류가 있다. 또 아세트산비닐 등의 비닐알코올의 에스테르류나 (메타)아크릴로니트릴, 스티렌 또는 중합 가능한 스티렌 유도체 등이 있다. 또 상기의 중합성 불포화기를 분자 중에 1개 갖는 카르본산 또는 산무수물만의 중합에 의해서도 얻을 수 있다. 또한, 다관능성 불포화 화합물을 포함해도 된다. 상기의 모노머 혹은 모노머를 반응시킨 올리고머 중 어느 것이어도 된다. 상기의 모노머 이외에 다른 광중합성 모노머를 2종류 이상 포함하는 것도 가능하다. 모노머의 예로서는, 1,6-헥산디올디(메타)아크릴레이트, 1,4-시클로헥산디올디(메타)아크릴레이트, 또 폴리프로필렌글리콜디(메타)아크릴레이트, 폴리에틸렌글리콜디(메타)아크릴레이트, 폴리옥시에틸렌폴리옥시프로필렌글리콜디(메타)아크릴레이트 등의 폴리옥시알킬렌글리콜디(메타)아크릴레이트, 2-디(p-히드록시페닐)프로판디(메타)아크릴레이트, 글리세롤트리(메타)아크릴레이트, 디펜타에리스리톨펜타(메타)아크릴레이트, 트리메티롤프로판트리글리시딜에테르트리(메타)아크릴레이트, 비스페놀 A 디글리시딜에테르트리(메타)아크릴레이트, 2,2-비스(4-메타크릴록시펜타에톡시페닐)프로판, 우레탄기를 함유하는 다관능 (메타)아크릴레이트 등이 있다. 상기의 모노머 혹은 모노머를 반응시킨 올리고머 중 어느 것이어도 된다.
또한, 필러를 함유해도 된다. 필러는 특별히 한정되지 않지만, 실리카, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 클레이, 카올린, 산화티탄, 황산바륨, 알루미나, 산화아연, 탈크, 마이카, 유리, 티탄산칼륨, 월라스트나이트, 황산마그네슘, 붕산알루미늄, 유기 필러 등을 들 수 있다. 또 레지스트의 두께는, 일반적으로 1~10μm로 얇기 때문에, 필러 사이즈도 작은 것이 바람직하다. 평균 입경이 작고, 조립(粗粒)을 커트한 것을 이용하는 것이 좋지만, 분산 시에 분쇄하거나, 여과로 조립을 제거할 수도 있다.
그 밖의 첨가제로서는, 예를 들면, 광중합성 수지(광중합 개시제), 중합 금지제, 착색제(염료, 안료, 발색계 안료), 열중합 개시제, 에폭시나 우레탄 등의 가교제 등을 들 수 있다.
본 발명의 실시 형태에 있어서의 프린트판 가공 프로세스에서는, 예를 들면, 레이저 가공이 이용되는 경우가 있지만, 레이저 가공의 경우, 레지스트 재료에 레이저에 의한 어블레이션성을 부여하는 것이 필요하다. 레이저 가공기는 탄산가스 레이저나 엑시머 레이저, UV-YAG 레이저 등이 선정된다. 이들 레이저 가공기는 여러 가지 고유의 파장을 갖고 있으며, 이 파장에 대해 흡수율이 높은 재료로 함으로써, 생산성을 향상시킬 수 있다. 그 중에서도 UV-YAG 레이저는 미세 가공에 적합하며, 레이저 파장은 3배 고조파 355nm, 4배 고조파 266nm이므로, 이들 파장에 대해, 흡수율이 높은 것이 바람직하다. 한편, 흡수율이 어느 정도 낮은 재료 쪽이 바람직한 경우도 있다. 구체적으로는, 예를 들면, UV 흡수율이 낮은 레지스트를 이용하면, UV광이 레지스트를 투과하므로, 하지의 절연층 가공에 에너지를 집중시킬 수 있다. 즉, 레이저광의 흡수율에 따라, 이점이 상이하므로, 상황에 따라, 레지스트의 레이저광의 흡수율을 조정한 레지스트를 이용하는 것이 바람직하다.
또, DFR로서는, 소정량의 카르복실기를 함유하는, 아크릴계 수지 ; 에폭시계 수지 ; 스티렌계 수지 ; 페놀계 수지 ; 우레탄계 수지 등을 수지 성분으로 하여, 광중합 개시제를 함유하는 광경화성 수지 조성물의 시트가 이용될 수 있다. 이러한 DFR의 구체예로서는, 굳이 일례를 든다고 하면, 예를 들면, 일본국 특허공개 2000-231190호 공보, 일본국 특허공개 2001-201851호 공보, 일본국 특허공개 평11-212262호 공보에 개시된 광중합성 수지 조성물의 드라이 필름을 전면 경화시켜 얻어지는 시트나, 알칼리 현상형 DFR로서 시판되어 있는, 예를 들면, 아사히 화성 주식회사제의 UFG 시리즈 등을 들 수 있다.
또한, 그 밖의 팽윤성 수지 피막의 예로서는, 카르복실기를 함유하는, 로진을 주성분으로 하는 수지(예를 들면, 요시카와 화공 주식회사제의 「NAZDAR229」)나 페놀을 주성분으로 하는 수지(예를 들면, LEKTRACHEM사제 「104F」) 등을 들 수 있다.
팽윤성 수지 피막은, 절연 기재 표면에 수지의 서스펜션 또는 에멀션을 종래로부터 알려진 스핀 코트법이나 바 코터법 등의 도포 수단을 이용하여 도포한 후, 건조하는 방법이나, 지지 기판에 형성된 DFR을 진공 라미네이터 등을 이용하여 절연 기재 표면에 접합한 후, 전면 경화함으로써 용이하게 형성할 수 있다.
또, 상기 수지 피막으로서는, 상기의 것에 더하여, 이하와 같은 것을 들 수 있다. 예를 들면, 상기 수지 피막을 구성하는 레지스트 재료로서는, 이하와 같은 것을 들 수 있다.
상기 수지 피막을 구성하는 레지스트 재료에 필요한 특성으로서는, 예를 들면, (1) 후술의 촉매 피착 공정에서, 수지 피막이 형성된 절연 기재를 침지시키는 액체(도금 핵부여 약액)에 대한 내성이 높은 것, (2) 후술의 피막 제거 공정, 예를 들면, 수지 피막이 형성된 절연 기재를 알칼리에 침지시키는 공정에 의해, 수지 피막(레지스트)을 용이하게 제거할 수 있는 것, (3) 성막성이 높은 것, (4) 드라이 필름(DFR)화가 용이한 것, (5) 보존성이 높은 것 등을 들 수 있다.
도금 핵부여 약액으로서는, 후술하지만, 예를 들면, 산성 Pd-Sn 콜로이드 캐털리스트 시스템의 경우, 모두 산성(pH1~2) 수용액이다. 또, 알칼리성 Pd 이온 캐털리스트 시스템의 경우는, 촉매 부여 액티베이터가 약알칼리(pH8~12)이며, 그 이외는 산성이다. 이상의 것으로부터, 도금 핵부여 약액에 대한 내성으로서는, pH1~11, 바람직하게는 pH1~12에 견디는 것이 필요하다. 또한, 견딜 수 있다란, 레지스트를 성막한 샘플을 약액에 침지하였을 때, 레지스트의 팽윤이나 용해가 충분히 억제되어, 레지스트로서의 역할을 하는 것이다. 또, 침지 온도는, 실온~60℃, 침지 시간은, 1~10분간, 레지스트 막 두께는, 1~10μm 정도가 일반적이지만, 이들에 한정되지 않는다.
피막 제거 공정에 이용하는 알칼리 박리의 약액으로서는, 후술하지만, 예를 들면, NaOH 수용액이나 탄산나트륨 수용액이 일반적이다. 그 pH는, 11~14이며, 바람직하게는 pH12로부터 14에서 레지스트막을 간단히 제거할 수 있는 것이 바람직하다. NaOH 수용액 농도는, 1~10% 정도, 처리 온도는, 실온~50℃, 처리 시간은, 1~10분간에서, 침지나 스프레이 처리를 하는 것이 일반적이지만, 이들에 한정되지 않는다.
절연 재료 상에 레지스트를 형성하기 위해, 성막성도 중요해진다. 뭉침 등이 없는 균일성의 막 형성이 필요하다. 또, 제조 공정의 간소화나 재료 로스의 저감 등을 위해 드라이 필름화되지만, 핸들링성을 확보하기 위해 필름의 굴곡성이 필요하다. 또 절연 재료 상에 드라이 필름화된 레지스트를 라미네이터(롤, 진공)로 접합한다. 접합의 온도는, 실온~160℃, 압력이나 시간은 임의이다. 이와 같이, 접합 시에 점착성이 요구된다. 그 때문에, 드라이 필름화된 레지스트는 이물질의 부착 방지도 겸하고, 캐리어 필름, 커버 필름으로 샌드위치된 3층 구조로 되는 것이 일반적이지만, 이들에 한정되지 않는다.
보존성은, 실온에서 보존할 수 있는 것이 가장 좋지만, 냉장, 냉동에서의 보존이 가능한 것도 필요하다. 이와 같이 저온 시에 드라이 필름의 조성이 분리되거나, 굴곡성이 저하하여 균열되거나 하지 않도록 하는 것이 필요하다.
레지스트 재료의 수지 조성은, 메인 수지(바인더 수지)를 필수 성분으로 하여, 올리고머, 모노머, 필러나 그 밖의 첨가제의 적어도 1종류를 첨가해도 된다.
메인 수지는 열가소적 성질을 갖거나 리니어형 폴리머가 좋다. 유동성, 결정성 등을 컨트롤하기 위해 그래프트시켜 분기시키는 경우도 있다. 그 분자량으로서는, 수평균 분자량으로 1000~500000 정도이며, 5000~50000이 바람직하다. 분자량이 너무 작으면, 막의 굴곡성이나 도금 핵부여 약액 내성(내산성)이 저하하는 경향이 있다. 또, 분자량이 너무 크면, 알칼리 박리성이나 드라이 필름으로 한 경우의 접합성이 나빠지는 경향이 있다. 또한, 도금 핵부여 약액 내성 향상이나 레이저 가공 시의 열 변형 억제, 유동 제어를 위해 가교점을 도입해도 된다.
메인 수지의 조성으로서는, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 단량체와 (b) (a) 단량체와 중합할 수 있는 단량체를 중합시킴으로써 얻어진다. 이 공지 기술로서는, 굳이 일례를 든다고 하면, 예를 들면, 일본국 특허공개 평7-281437호 공보, 일본국 특허공개 2000-231190호 공보, 및 일본국 특허공개 2001-201851호 공보에 기재된 것 등을 들 수 있다. (a)의 일례로서, 예를 들면, (메타)아크릴산, 푸말산, 계피산, 크로톤산, 이타콘산, 말레산 무수물, 말레산 반에스테르, 아크릴산부틸 등을 들 수 있으며, 단독, 혹은 2종류 이상을 조합해도 된다. (b)의 예로서는, 비산성으로 분자 중에 중합성 불포화기를 (1개) 갖는 것이 일반적이며, 그 제한은 없다. 도금 공정에서의 내성, 경화막의 가요성 등의 여러 가지 특성을 유지하도록 선택된다. 구체적으로는, 예를 들면, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, iso-프로필(메타)아크릴레이트, n-부틸(메타)아크릴레이트, sec-부틸(메타)아크릴레이트, tert.-부틸(메타)아크릴레이트, 2-히드록실에틸(메타)아크릴레이트, 2-히드록실프로필(메타)아크릴레이트류 등을 들 수 있다. 또, 아세트산비닐 등의 비닐알코올의 에스테르류나 (메타)아크릴로니트릴, 스티렌 또는 중합 가능한 스티렌 유도체 등을 들 수 있다. 또, 상기의 중합성 불포화기를 분자 중에 1개 갖는 카르본산 또는 산무수물만의 중합에 의해서도 얻을 수 있다. 또한, 3차원 가교할 수 있도록, 중합체에 이용하는 단량체에 복수의 불포화기를 갖는 단량체를 선정하고, 분자 골격에 에폭시기, 수산기, 아미노기, 아미드기, 비닐기 등의 반응성 관능기를 도입할 수 있다. 수지 중에 카르복실기가 포함되는 경우, 수지 중에 포함되는 카르복실기의 양은, 산당량으로 100~2000이 좋고, 100~800이 바람직하다. 여기에서 산당량이란 그 중에 1당량의 카르복실기를 갖는 폴리머의 중량을 말한다. 그 산당량이 너무 낮은 경우, 용매 또는 다른 조성물과의 상용성의 저하나 도금 전처리액 내성이 저하하는 경향이 있다. 또, 산당량이 너무 높은 경우, 박리성이 저하하는 경향이 있다. 또, (a) 단량체의 조성 비율은, 5~70중량%이다.
모노머나 올리고머로서는, 도금 핵부여 약액으로의 내성이나 알칼리로 용이하게 제거할 수 있는 것이면 무엇이어도 된다. 또 드라이 필름(DFR)의 접합성을 향상시키기 위해 점착성 부여재로서 가소제적으로 이용하는 것을 생각할 수 있다. 또한 각종 내성을 높이기 위해 가교제를 첨가한다. 구체적으로는, 예를 들면, 메틸(메타)아크릴레이트, 에틸(메타)아크릴레이트, iso-프로필(메타)아크릴레이트, n-부틸(메타)아크릴레이트, sec-부틸(메타)아크릴레이트, tert.-부틸(메타)아크릴레이트, 2-히드록실에틸(메타)아크릴레이트, 2-히드록실프로필(메타)아크릴레이트류 등을 들 수 있다. 또, 아세트산비닐 등의 비닐알코올의 에스테르류나 (메타)아크릴로니트릴, 스티렌 또는 중합 가능한 스티렌 유도체 등도 들 수 있다. 또, 상기의 중합성 불포화기를 분자 중에 1개 갖는 카르본산 또는 산무수물만의 중합에 의해서도 얻을 수 있다. 또한, 다관능성 불포화 화합물을 포함해도 된다. 상기의 모노머 혹은 모노머를 반응시킨 올리고머 중 어느 것이어도 된다. 상기의 모노머 이외에 다른 광중합성 모노머를 2종류 이상 포함하는 것도 가능하다. 이 모노머의 예로서는, 예를 들면, 1,6-헥산디올디(메타)아크릴레이트, 1,4-시클로헥산디올디(메타)아크릴레이트, 또 폴리프로필렌글리콜디(메타)아크릴레이트, 폴리에틸렌글리콜디(메타)아크릴레이트, 폴리옥시에틸렌폴리옥시프로필렌글리콜디(메타)아크릴레이트 등의 폴리옥시알킬렌글리콜디(메타)아크릴레이트, 2-디(p-히드록시페닐)프로판디(메타)아크릴레이트, 글리세롤트리(메타)아크릴레이트, 디펜타에리스리톨펜타(메타)아크릴레이트, 트리메티롤프로판트리글리시딜에테르트리(메타)아크릴레이트, 비스페놀 A 디글리시딜에테르트리(메타)아크릴레이트, 2,2-비스(4-메타크릴록시펜타에톡시페닐)프로판, 우레탄기를 함유하는 다관능 (메타)아크릴레이트 등을 들 수 있다. 또, 상기의 모노머 혹은 모노머를 반응시킨 올리고머 중 어느 것이어도 된다.
또한, 필러를 함유해도 된다. 필러는 특별히 한정되지 않지만, 구체적으로는, 예를 들면, 실리카, 수산화알루미늄, 수산화마그네슘, 탄산칼슘, 클레이, 카올린, 산화티탄, 황산바륨, 알루미나, 산화아연, 탈크, 마이카, 유리, 티탄산칼륨, 월라스트나이트, 황산마그네슘, 붕산알루미늄, 유기 필러 등을 들 수 있다. 또 레지스트의 두께는, 일반적으로 1~10μm로 얇기 때문에, 필러 사이즈도 작은 것이 바람직하다. 평균 입경이 작고, 조립을 커트한 것을 이용하는 것이 좋지만, 분산 시에 분쇄하거나, 여과로 조립을 제거할 수도 있다.
그 밖의 첨가제로서는, 예를 들면, 광중합성 수지(광중합 개시제), 중합 금지제, 착색제(염료, 안료, 발색계 안료), 열중합 개시제, 에폭시나 우레탄 등의 가교제 등을 들 수 있다.
본 발명의 실시 형태에 있어서의 프린트판 가공 프로세스에서는, 예를 들면, 레이저 가공이 이용되는 경우가 있지만, 레이저 가공의 경우, 레지스트 재료에 레이저에 의한 어블레이션성을 부여하는 것이 필요하다. 레이저 가공기는, 예를 들면, 탄산가스 레이저나 엑시머 레이저, UV-YAG 레이저 등이 선정된다. 이들 레이저 가공기는, 여러 가지 고유의 파장을 갖고 있으며, 이 파장에 대해 흡수율이 높은 재료로 함으로써, 생산성을 향상시킬 수 있다. 그 중에서도 UV-YAG 레이저는 미세 가공에 적합하며, 레이저 파장은 3배 고조파 355nm, 4배 고조파 266nm이므로, 레지스트 재료로서는, 이들 파장에 대해, 흡수율이 높은 것이 바람직하다. 한편, 흡수율이 어느 정도 낮은 재료 쪽이 바람직한 경우도 있다. 구체적으로는, 예를 들면, UV 흡수율이 낮은 레지스트를 이용하면, UV광이 레지스트를 투과하므로, 하지의 절연층 가공에 에너지를 집중시킬 수 있다. 즉, 레이저광의 흡수율에 따라, 이점이 상이하므로, 상황에 따라, 레지스트의 레이저광의 흡수율을 조정한 레지스트를 이용하는 것이 바람직하다.
<회로 패턴 형성 공정>
회로 패턴 형성 공정은, 절연 기재(1)에 회로 홈(3) 등의 회로 패턴부를 형성하는 공정이다. 회로 패턴부로서는, 상술한 바와 같이, 회로 홈(3)뿐만 아니라, 상기 수지 피막(2)을 상기 절연 기재(1)의 표면에까지 도달하는 오목부여도 되고, 관통구멍(4)이어도 된다.
상기 회로 패턴부를 형성하는 방법으로서는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 수지 피막(2)이 형성된 절연 기재(1)에, 상기 수지 피막(2)의 외표면측으로부터, 레이저 가공, 및 다이싱 가공 등의 절삭 가공이나 형압(型押) 가공 등의 기계 가공 등을 실시함으로써, 원하는 형상 및 깊이의 회로 홈(3)을 형성시키는 방법 등을 들 수 있다. 고정밀도의 미세한 회로를 형성하는 경우에는, 레이저 가공을 이용하는 것이 바람직하다. 레이저 가공에 의하면, 레이저의 출력 등을 변화시킴으로써, 절삭 깊이 등을 자유롭게 조정할 수 있다. 또, 형압 가공으로서는, 예를 들면, 나노임프린트의 분야에서 이용되는 미세 수지형에 의한 형압 가공이 바람직하게 이용될 수 있다.
또, 상기 회로 홈(3)의 일부로서, 비아 홀 등을 형성하기 위한 관통구멍(4)을 형성해도 된다.
이 공정에 의해, 상기 회로 홈(3)의 형상 및 깊이나 상기 관통구멍(4)의 직경 및 위치 등의 회로 패턴부의 형상이 규정된다. 또, 상기 회로 패턴 형성 공정은, 상기 수지 피막(2)의 두께분 이상 파고 들어가면 되고, 상기 수지 피막(2)의 두께분 파고 들어가도 되며, 상기 수지 피막(2)의 두께분을 초과하여 파고 들어가도 된다.
상기 회로 패턴 형성 공정에서 형성되는 회로 홈(3) 등의 회로 패턴부의 폭은 특별히 한정되지 않는다. 또한, 레이저 가공을 이용한 경우에는, 선폭 20μm 이하의 미세한 회로도 용이하게 형성할 수 있다. 또, 회로 홈의 깊이는, 필업 도금에 의해, 전기 회로와 절연 기재에 단차를 없앤 경우에는, 본 실시 형태에서 형성하는 전기 회로의 깊이가 된다.
<촉매 피착 공정>
촉매 피착 공정은, 상기 회로 홈(3) 등의 회로 패턴부의 표면 및 상기 수지 피막(2)의 표면에 도금 촉매 또는 그 전구체를 피착시키는 공정이다. 이 때, 관통구멍(4)이 형성되어 있는 경우, 관통구멍(4) 내벽 표면에도 도금 촉매 또는 그 전구체가 피착된다.
상기 도금 촉매 또는 그 전구체(5)는, 상기 도금 처리 공정에서 무전해 도금에 의해 무전해 도금막을 형성하고 싶은 부분에만 무전해 도금막을 형성시키기 위해 부여되는 촉매이다. 도금 촉매로서는, 무전해 도금용의 촉매로서 알려진 것이면 특별히 한정 없이 이용될 수 있다. 또, 미리 도금 촉매의 전구체를 피착시켜, 수지 피막의 제거 후에 도금 촉매를 생성시켜도 된다. 도금 촉매의 구체예로서는, 예를 들면, 금속 팔라듐(Pd), 백금(Pt), 은(Ag) 등, 또는, 이들을 생성시키는 전구체 등을 들 수 있다.
도금 촉매 또는 그 전구체(5)를 피착시키는 방법으로서는, 예를 들면, pH1~3의 산성 조건 하에서 처리되는 산성 Pd-Sn 콜로이드 용액으로 처리한 후, 산용액으로 처리하는 방법 등을 들 수 있다. 구체적으로는, 예를 들면, 다음과 같은 방법을 들 수 있다.
처음에, 회로 홈(3) 및 관통구멍(4)이 형성된 절연 기재(1)의 표면에 부착되어 있는 유분 등을 계면활성제의 용액(클리너·컨디셔너) 중에서 소정 시간 따뜻한 물로 세정한다. 다음에, 필요에 따라, 과황산나트륨-황산계의 소프트 에칭제로 소프트 에칭 처리한다. 그리고, pH1~2의 황산 수용액이나 염산 수용액 등의 산성 용액 중에서 또한 산세정한다. 다음에, 농도 0.1% 정도의 염화제1주석 수용액 등을 주성분으로 하는 프리딥액에 침지하여 절연 기재(1) 표면에 염화물 이온을 흡착시키는 프리딥 처리를 행한다. 그 후, 염화제1주석과 염화팔라듐을 포함하는, pH1~3의 산성 Pd-Sn 콜로이드 등의 산성 도금 촉매 콜로이드 용액에 더 침지함으로써 Pd 및 Sn을 응집시켜 흡착시킨다. 그리고, 흡착한 염화제1주석과 염화팔라듐의 사이에서, 산화 환원 반응(SnCl2+PdCl2→SnCl4+Pd↓)을 일으키게 한다. 이에 의해, 도금 촉매인 금속 팔라듐이 석출된다.
또한, 산성 도금 촉매 콜로이드 용액으로서는, 공지의 산성 Pd-Sn 콜로이드 캐털리스트 용액 등을 사용할 수 있으며, 산성 도금 촉매 콜로이드 용액을 이용한 시판의 도금 프로세스를 이용해도 된다. 이러한 프로세스는, 예를 들면, 롬·앤드·하스 전자 재료 주식회사로부터 시스템화되어 판매되고 있다.
이러한 촉매 피착 처리에 의해, 상기 회로 홈(3)의 표면, 상기 관통구멍(4)의 내벽 표면, 및 상기 수지 피막(2)의 표면에 도금 촉매 또는 그 전구체(5)를 피착시킬 수 있다.
<피막 제거 공정>
피막 제거 공정은, 상기 촉매 피착 공정을 실시한 절연 기재(1)로부터 상기 수지 피막(2)을 제거하는 공정이다.
상기 수지 피막(2)을 제거하는 방법으로서는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 소정의 용액(팽윤액)으로 상기 수지 피막(2)을 팽윤시킨 후에, 상기 절연 기재(1)로부터 상기 수지 피막(2)을 박리시키는 방법, 소정의 용액(팽윤액)으로 상기 수지 피막(2)을 팽윤시키고, 또한 일부를 용해시킨 후에, 상기 절연 기재(1)로부터 상기 수지 피막(2)을 박리시키는 방법, 및 소정의 용액(팽윤액)으로 상기 수지 피막(2)을 용해시켜 제거하는 방법 등을 들 수 있다. 상기 팽윤액으로서는, 상기 수지 피막(2)을 팽윤시킬 수 있는 것이면, 특별히 한정되지 않는다. 또, 상기 팽윤 또는 용해는, 상기 수지 피막(2)으로 피복된 상기 절연 기재(1)를 상기 팽윤액에 소정 시간 침지시키는 것 등에 의해 행한다. 그리고, 그 침지 중에 초음파 조사함으로써 제거 효율을 높여도 된다. 또한, 팽윤시켜 박리할 때에는, 약한 힘으로 떼어내어도 된다.
또, 상기 수지 피막(2)으로서, 상기 팽윤성 수지 피막을 이용한 경우에 대해, 설명한다.
상기 팽윤성 수지 피막(2)을 팽윤시키는 액체(팽윤액)로서는, 상기 절연 기재(1), 및 상기 도금 촉매 또는 그 전구체(5)를 실질적으로 분해 또는 용해시키지 않고, 상기 팽윤성 수지 피막(2)을 팽윤 또는 용해시킬 수 있는 액체이면 특별히 한정 없이 이용될 수 있다. 또, 상기 팽윤성 수지 피막(2)을 용이하게 박리될 정도로 팽윤시킬 수 있는 액체가 바람직하다. 이러한 팽윤액은, 팽윤성 수지 피막(2)의 종류나 두께에 따라 적절히 선택될 수 있다. 구체적으로는, 예를 들면, 팽윤성 수지 피막이 디엔계 엘라스토머, 아크릴계 엘라스토머, 및 폴리에스테르계 엘라스토머와 같은 엘라스토머나, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 적어도 1종류 이상의 단량체와 (b) 상기 (a) 단량체와 중합할 수 있는 적어도 1종류 이상의 단량체를 중합시킴으로써 얻어지는 중합체 수지 또는 상기 중합체 수지를 포함하는 수지 조성물, 카르복실기 함유 아크릴계 수지로 형성되어 있는 경우에는, 예를 들면, 1~10% 정도 농도의 수산화나트륨 수용액 등의 알칼리 수용액이 바람직하게 이용될 수 있다.
또한, 촉매 피착 공정에서 상술한 바와 같은 산성 조건으로 처리하는 도금 프로세스를 이용한 경우에는, 팽윤성 수지 피막(2)이, 산성 조건 하에서는 팽윤도가 50% 미만, 바람직하게는 40% 이하이며, 알칼리성 조건 하에서는 팽윤도가 50% 이상인, 예를 들면, 디엔계 엘라스토머, 아크릴계 엘라스토머, 및 폴리에스테르계 엘라스토머와 같은 엘라스토머, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 적어도 1종류 이상의 단량체와 (b) 상기 (a) 단량체와 중합할 수 있는 적어도 1종류 이상의 단량체를 중합시킴으로써 얻어지는 중합체 수지 또는 상기 중합체 수지를 포함하는 수지 조성물, 카르복실기 함유 아크릴계 수지로 형성되어 있는 것이 바람직하다. 이러한 팽윤성 수지 피막은, pH12~14인 알칼리 수용액, 예를 들면, 1~10% 정도 농도의 수산화나트륨 수용액 등에 의해 용이하게 팽윤하여, 박리한다. 또한, 박리성을 높이기 위해, 침지 중에 초음파 조사해도 된다. 또, 필요에 따라 약한 힘으로서 떼어냄으로써 박리해도 된다.
팽윤성 수지 피막(2)을 팽윤시키는 방법으로서는, 팽윤액에, 팽윤성 수지 피막(2)으로 피복된 절연 기재(1)를 소정 시간 침지하는 방법을 든다. 또, 박리성을 높이기 위해, 침지 중에 초음파 조사하는 것이 특히 바람직하다. 또한, 오직 팽윤에 의해 박리하지 않는 경우에는, 필요에 따라 약한 힘으로 떼어내어도 된다.
<도금 처리 공정>
도금 처리 공정은, 상기 수지 피막(2)을 제거한 후의 상기 절연 기재(1)에 무전해 도금 처리를 실시하는 공정이다.
상기 무전해 도금 처리의 방법으로서는, 부분적으로 도금 촉매 또는 그 전구체(5)가 피착된 절연 기재(1)를 무전해 도금액에 침지하여, 도금 촉매 또는 그 전구체(5)가 피착된 부분에만 무전해 도금막(도금층)을 석출시키는 방법 등이 이용될 수 있다.
무전해 도금에 이용되는 금속으로서는, 구리(Cu), 니켈(Ni), 코발트(Co), 알루미늄(Al) 등을 들 수 있다. 이들 중에서는, Cu를 주성분으로 하는 도금이 도전성이 우수한 점에서 바람직하다. 또, Ni을 포함하는 경우에는, 내식성이나, 땜납과의 밀착성이 우수한 점에서 바람직하다.
무전해 도금막(6)의 막 두께는, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 0.1~10μm, 또한 1~5μm 정도인 것이 바람직하다. 특히, 상기 회로 홈(3)의 깊이를 깊게 함으로써, 막 두께가 두꺼운 도금으로서, 단면적이 큰 금속 배선을 용이하게 형성할 수 있다. 이 경우에는, 금속 배선의 강도를 향상시킬 수 있는 점에서 바람직하다.
도금 처리 공정에 의해, 절연 기재(1) 표면의 도금 촉매 또는 그 전구체(5)가 잔류하는 부분에만 무전해 도금막이 석출된다. 그 때문에, 회로 패턴부를 형성하고 싶은 부분에만 정확하게 도전층을 형성할 수 있다. 한편, 회로 패턴부를 형성하고 있지 않은 부분에 대한 무전해 도금막의 석출을 억제할 수 있다. 따라서, 좁은 피치 간격으로 선폭이 좁은 미세한 회로를 복수개 형성하는 경우여도, 인접하는 회로간에 불필요한 도금막이 남지 않는다. 그 때문에, 단락의 발생이나 마이그레이션의 발생을 억제할 수 있다.
<검사 공정>
본 실시 형태에 따른 회로 기판의 제조 방법에 있어서, 상기 수지 피막(2)이 형광성 물질을 함유하는 것이며, 상기 피막 제거 공정 후, 상기 형광성 물질로부터의 발광을 이용하여 피막 제거 불량을 검사하기 위한 검사 공정을 더 구비해도 된다. 즉, 상기 수지 피막(2)에 형광성 물질을 함유시킴으로써, 피막 제거 공정 후, 검사 대상면에 자외광이나 근자외광을 조사하는 것에 의한 형광성 물질로부터의 발광을 이용하여, 피막 제거 불량의 유무나 피막 제거 불량의 개소를 검사할 수 있다. 본 실시 형태의 제조 방법에서는, 선폭 및 선간격이 극단적으로 좁은 전기 회로를 형성할 수 있다.
선폭 및 선간격이 극단적으로 좁은 전기 회로를 형성하는 경우, 예를 들면, 도 2에 나타낸 바와 같이, 절연 기재(1) 표면에 형성된, 서로 이웃하는 전기 회로(8)의 사이에, 수지 피막이 완전히 제거되지 않고 잔류하는 것이 염려된다. 이러한 경우에는, 그 부분에 무전해 도금막이 형성되어 버려, 마이그레이션이나 단락 등의 원인이 될 수 있다. 이러한 경우여도, 상기 검사 공정을 구비하고 있으면, 피막 제거 불량의 유무나 피막 제거 불량의 개소를 검사할 수 있다. 또한, 도 2는, 수지 피막에 형광성 물질을 함유시키고, 형광성 물질로부터의 발광을 이용하여 피막 제거 불량을 검사하기 위한 검사 공정을 설명하기 위한 설명도이다.
상기 검사 공정에 이용되는, 수지 피막(2)에 함유시킬 수 있는 형광성 물질은, 소정의 광원에 의해 광을 조사함으로써 발광 특성을 나타내는 것이면, 특별히 한정되지 않는다. 그 구체예로서는, 예를 들면, Fluoresceine, Eosine, Pyronine G 등을 들 수 있다.
본 검사 공정에 의해 형광성 물질로부터의 발광이 검출된 부분은, 수지 피막(2)의 잔사(2a)가 잔류하는 부분이다. 따라서, 발광이 검출된 부분을 제거함으로써, 그 부분에 무전해 도금막이 형성되는 것을 억제할 수 있다. 이에 의해, 마이그레이션이나 단락 등의 발생을 미연에 억제할 수 있다.
<디스미어 처리 공정>
또, 본 실시 형태에 따른 회로 기판의 제조 방법에 있어서, 상기 도금 처리 공정을 실시한 후, 구체적으로는, 필업 도금을 실시하기 전 또는 실시한 후에, 디스미어 처리를 실시하는 디스미어 처리 공정을 더 구비하고 있어도 된다. 디스미어 처리를 실시함으로써, 무전해 도금막에 부착되어 버린 불필요한 수지를 제거할 수 있다. 또, 얻어진 회로 기판을 구비하는 다층 회로 기판을 상정한 경우, 상기 절연 기재의, 무전해 도금막이 형성되어 있지 않은 부분의 표면을 거칠게 하여, 상기 회로 기판의 상층 등과의 밀착성을 향상시킬 수 있다. 또한, 비아 바닥에 디스미어 처리를 실시해도 된다. 그렇게 함으로써, 비아 바닥에 부착되어 버린 불필요한 수지를 제거할 수 있다. 또, 상기 디스미어 처리로서는, 특별히 한정되지 않으며, 공지의 디스미어 처리를 이용할 수 있다. 구체적으로는, 예를 들면, 과망간산 용액 등에 침지하는 처리 등을 들 수 있다.
상기와 같은 공정을 거쳐, 도 1(E)에 나타낸 바와 같은 회로 기판(10)이 형성된다.
또한, 상기 회로 패턴 형성 공정에 있어서, 상기 수지 피막(2)의 두께분을 초과하여 파고 들어간 경우, 도 3에 나타낸 바와 같이 절연 기재(1)의 깊은 부분에 무전해 도금막(6a)으로 이루어지는 전기 회로를 형성할 수 있다. 또, 복수의 도전층간에서 서로 깊이가 상이한 위치(예를 들면, 도 3 중의 6a와 6b)에 회로를 형성하거나 할 수도 있다. 또한, 도 3의 6c, 6d에 나타낸 바와 같이, 절연 기재(1)에 있어서 소정의 깊이를 갖는 회로 홈을 형성한 후에, 무전해 도금 처리에 의해 회로 홈을 매설하도록 회로를 형성한 경우에는 단면적이 큰 회로를 용이하게 형성할 수 있으므로, 회로의 전기 용량을 증가시킬 수 있는 점에서 바람직하다.
[제2 실시 형태]
상기 제1 실시 형태에서는, 평면의 절연 기재 상에 전기 회로를 형성하여 얻어지는 회로 기판에 대해 설명하였지만, 본 발명은, 특별히, 그것에 한정되지 않는다. 구체적으로는, 절연 기재로서, 단차형상의 입체면을 갖는 3차원 형상의 절연 기재를 이용해도, 정확한 배선의 전기 회로를 구비하는 회로 기판(입체 회로 기판)이 얻어진다.
이하, 제2 실시 형태에 따른 입체 회로 기판의 제조 방법에 대해 설명한다.
도 4는, 제2 실시 형태에 따른 입체 회로 기판을 제조하는 각 공정을 설명하기 위한 모식 단면도이다.
처음에, 도 4(A)에 나타낸 바와 같이, 단차 부분을 갖는 입체 절연 기재(51)의 표면에 수지 피막(2)을 형성시킨다. 또한, 이 공정은, 피막 형성 공정에 상당한다.
상기 입체 절연 기재(51)로서는, 종래로부터 알려진 입체 회로 기판의 제조에 이용될 수 있는 각종 수지 성형체가 특별히 한정 없이 이용될 수 있다. 이러한 성형체는 사출 성형에 의해 얻는 것이, 생산 효율의 점에서 바람직하다. 수지 성형체를 얻기 위한 수지 재료의 구체예로서는, 예를 들면, 폴리카보네이트 수지, 폴리아미드 수지, 각종 폴리에스테르 수지, 폴리이미드 수지, 폴리페닐렌술피드 수지 등을 들 수 있다.
상기 수지 피막(2)의 형성 방법은, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 제1 실시 형태의 경우와 동일한 형성 방법 등을 들 수 있다.
다음에, 도 4(B)에 나타낸 바와 같이, 상기 수지 피막(2)의 외표면을 기준으로 하여 상기 수지 피막(2)의 두께분 이상의 깊이의 회로 홈(3) 등의 회로 패턴부를 형성시킨다. 회로 패턴부의 형성 방법은, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 제1 실시 형태의 경우와 동일한 형성 방법 등을 들 수 있다. 상기 회로 홈(3) 등의 회로 패턴부에 의해, 무전해 도금에 의해 무전해 도금막이 형성되는 부분, 즉, 전기 회로가 형성되는 부분이 규정된다. 또한, 이 공정은, 회로 패턴 형성 공정에 상당한다.
다음에, 도 4(C)에 나타낸 바와 같이, 상기 회로 홈(3) 등의 회로 패턴부의 표면 및 상기 회로 패턴부가 형성되지 않은 상기 수지 피막(2)의 표면에 도금 촉매 또는 그 전구체(5)를 피착시킨다. 도금 촉매 또는 그 전구체(5)를 피착시키는 방법은, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 제1 실시 형태의 경우와 동일한 방법 등을 들 수 있다. 또한, 이 공정은, 촉매 피착 공정에 상당한다. 이러한 촉매 피착 처리에 의해, 도 4(C)에 나타낸 바와 같이, 회로 홈(3) 등의 회로 패턴부의 표면, 및 수지 피막(2)의 표면에 도금 촉매 또는 그 전구체(5)를 피착시킬 수 있다.
다음에, 도 4(D)에 나타낸 바와 같이, 상기 입체 절연 기재(51)로부터 상기 수지 피막(2)을 제거시킨다. 그렇게 함으로써, 상기 입체 절연 기재(51)의 상기 회로 홈(3) 등의 회로 패턴부가 형성된 부분의 표면에만 도금 촉매 또는 그 전구체(5)를 잔류시킬 수 있다. 한편, 상기 수지 피막(2)의 표면에 피착된 도금 촉매 또는 그 전구체(5)는, 상기 수지 피막(2)에 담지된 상태로, 상기 수지 피막(2)과 함께 제거된다. 또, 상기 수지 피막(2)을 제거하는 방법은, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 제1 실시 형태의 경우와 동일한 방법 등을 들 수 있다. 또한, 이 공정은, 피막 제거 공정에 상당한다.
다음에, 도 4(E)에 나타낸 바와 같이, 상기 수지 피막(2)이 제거된 입체 절연 기재(51)에 무전해 도금을 실시한다. 그렇게 함으로써, 상기 도금 촉매 또는 그 전구체(5)가 잔존하는 부분에만 무전해 도금막(6)이 형성된다. 즉, 상기 회로 홈(3)이나 상기 관통구멍(4)이 형성된 부분에, 전기 회로가 되는 무전해 도금막(6)이 형성된다. 무전해 도금막(6)의 형성 방법은, 특별히 한정되지 않는다. 구체적으로는, 예를 들면, 상기 제1 실시 형태의 경우와 동일한 형성 방법 등을 들 수 있다. 또한, 이 공정은, 도금 처리 공정에 상당한다.
상기 각 공정에 의해, 도 4(E)에 나타낸 바와 같은, 3차원 형상의 입체 절연 기재(51)에 전기 회로(6)가 형성된 회로 기판(60)이 형성된다. 이와 같이 형성된 회로 기판(60)은, 절연 기재 상에 형성되는 전기 회로의 선폭 및 선간격이 좁아도, 전기 회로를 고정밀도로 형성할 수 있다. 또, 본 실시 형태에 따른 회로 기판은, 입체 회로 기판의 단차부를 갖는 면에도, 정확하고 용이하게 회로 형성되어 있다.
이상, 본 발명의 실시 형태가 상세하게 설명되었지만, 상기한 설명은, 모든 국면에 있어서 예시이며, 본 발명이 그들에 한정되는 것은 아니다. 예시되어 있지 않은 무수한 변형예가, 이 발명의 범위로부터 벗어나지 않고 상정될 수 있는 것으로 이해된다.
실시예
이하, 본 실시 형태의 제조 방법을 실시예에 의해, 더욱 구체적으로 설명한다. 또한, 본 발명의 범위는, 이하의 실시예에 의해 조금도 한정되어 해석되는 것은 아니다.
(실시예 1)
두께 100μm의 에폭시 수지 기재(파나소닉 전공(주)제의 R1766)의 표면에 2μm 두께의 스티렌-부타디엔 공중합체(SBR)의 피막을 형성하였다. 또한, 피막의 형성은, 상기 에폭시 수지 기재의 주면에, 스티렌-부타디엔 공중합체(SBR)의 메틸에틸케톤(MEK) 서스펜션(일본 제온(주)제, 산당량 600, 입자 직경 200nm, 고형분 15%)을 도포하여, 80℃로 30분간 건조함으로써 행하였다.
그리고, 피막이 형성된 에폭시 수지 기재에 대해, 레이저 가공에 의해 폭 20μm, 깊이 30μm의 대략 직사각형 단면의 홈 형성 가공을 행하였다. 또한, 레이저 가공에는 UV-YAG 레이저를 구비한 ESI사제의 MODEL5330을 이용하였다.
다음에, 홈 형성된 에폭시 수지 기재를 클리너 컨디셔너(계면활성제 용액, pH<1 : 롬 & 하스 전자 재료(주)제 C/N3320) 중에 침지하고, 그 후, 수세하였다. 그리고, 과황산나트륨-황산계의 pH<1의 소프트 에칭제로 소프트 에칭 처리하였다. 그리고, PD404(시플리·파 이스트(주)제, pH<1)를 이용하여 프리딥 공정을 행하였다. 그리고, 염화제1주석과 염화팔라듐을 포함하는 pH1의 산성 Pd-Sn 콜로이드 용액(CAT44, 시플리·파 이스트(주)제)에 침지함으로써, 무전해 구리 도금의 핵이 되는 팔라듐을 주석-팔라듐 콜로이드의 상태로 에폭시 수지 기재에 흡착시켰다.
다음에, pH<1의 액셀러레이터 약액(ACC19E, 시플리·파 이스트(주)제)에 침지함으로써, 팔라듐핵을 발생시켰다. 그리고, 에폭시 수지 기재를, pH14의 5% 수산화나트륨 수용액 중에 초음파 처리하면서 10분간 침지하였다. 이에 의해, 표면의 SBR 피막은 팽윤하여, 깨끗하게 박리되었다. 이 때, 에폭시 수지 기재 표면에 SBR 피막의 단편 등이 남아 있지 않았다. 그리고, 에폭시 수지 기재를 무전해 도금액(CM328A, CM328L, CM328C, 시플리·파 이스트(주)제)에 침지시켜 무전해 구리 도금 처리를 행하였다.
무전해 구리 도금 처리에 의해, 두께 3~5μm의 무전해 구리 도금막이 석출되었다. 또한, 무전해 구리 도금 처리된 에폭시 기재 표면을 SEM(주사형 현미경)에 의해 관찰한 바, 절삭 가공된 부분에만, 정확하게 무전해 도금막이 형성되어 있었다.
또한, 팽윤성 수지 피막의 팽윤도는, 이하와 같이 구하였다.
이형지 상에 팽윤성 수지 피막을 형성하기 위해 도포한 SBR 서스펜션을 도포하여, 80℃로 30분간 건조하였다. 이에 의해 2μm 두께의 수지 피막을 형성하였다. 그리고, 형성된 피막을 강제적으로 박리함으로써, 시료를 얻었다.
그리고, 얻어진 시료 0.02g 정도를 칭량하였다. 이 때의 시료 중량을 팽윤 전 중량 m(b)로 한다. 그리고, 칭량된 시료를 20±2℃의 수산화나트륨 5% 수용액 10ml 중에 15분간 침지하였다. 또, 다른 시료를 동일하게 하여, 20±2℃의 염산 5% 수용액(pH1) 10ml 중에 15분간 침지하였다.
그리고, 원심 분리기를 이용하여 1000G로 약 10분간 원심 분리 처리를 행하여, 시료에 부착된 수분 등을 제거하였다. 그리고, 원심 분리 후의 팽윤된 시료의 중량을 측정하여, 팽윤 후 중량 m(a)로 하였다. 얻어진, 팽윤 전 중량 m(b) 및 팽윤 후 중량 m(a)로부터, 「팽윤도 SW=(m(a)-m(b))/m(b)×100(%)」의 식으로부터, 팽윤도를 산출하였다. 또한, 그 밖의 조건은, JIS L1015 8.27(알칼리 팽윤도의 측정 방법)에 준하여 행하였다.
이 때, pH14의 수산화나트륨 5% 수용액에 대한 팽윤도는 750%였다. 한편, pH1의 염산 5% 수용액에 대한 팽윤도는 3%였다.
(실시예 2)
스티렌-부타디엔 공중합체(SBR)의 메틸에틸케톤(MEK) 서스펜션(일본 제온(주)제, 산당량 600, 입자 직경 200nm, 고형분 15%) 대신에, 카르복실기 함유 중합체(일본 제온(주)제, 산당량 500, 중량 평균 분자량 25000, 고형분 20%)를 이용한 것 이외는, 실시예 1과 동일하게 행하였다.
이 때, pH14의 수산화나트륨 5% 수용액에 대한 팽윤도는 1000%였다. 한편, pH1의 염산 5% 수용액에 대한 팽윤도는 30%였다.
이상과 같이, 본 실시 형태에 따른 제조 방법을 이용하면, 팽윤성 수지 피막을 박리함으로써, 기재 표면의 회로를 형성하고 싶은 부분에만 도금 촉매를 피착시킬 수 있다. 따라서, 도금 촉매를 피착시킨 부분에만 정확하게 무전해 도금막이 형성된다. 또, 팽윤성 수지 피막은 팽윤 작용에 의해 용이하게 박리시킬 수 있으므로, 피막 제거 공정도 용이하고 정확하게 행할 수 있다.
본 명세서는, 상기와 같이 여러 가지 양태의 기술을 개시하고 있지만, 그 중 주된 기술을 이하에 정리한다.
본 발명의 한 국면은, 절연 기재 표면에 수지 피막을 형성하는 피막 형성 공정과, 상기 수지 피막의 외표면을 기준으로 해서 상기 수지 피막의 두께분 이상의 깊이의 오목부를 형성하여 회로 패턴부를 형성하는 회로 패턴 형성 공정과, 상기 회로 패턴부의 표면 및 상기 수지 피막의 표면에 도금 촉매 또는 그 전구체를 피착시키는 촉매 피착 공정과, 상기 절연 기재로부터 상기 수지 피막을 제거하는 피막 제거 공정과, 상기 수지 피막을 제거한 후의 상기 도금 촉매 또는 그 전구체가 잔류하는 부위에만 무전해 도금막을 형성하는 도금 처리 공정을 구비하는 것을 특징으로 하는 회로 기판의 제조 방법이다.
이러한 제조 방법에 의하면, 절연 기재 상에 수지 피막을 형성한 후, 레이저 가공 등을 이용하여 소정의 회로 패턴부를 형성하고, 상기 수지 피막으로 도금막을 형성시키지 않는 부분을 보호한 상태로, 상기 회로 패턴부의 표면 및 상기 수지 피막의 표면에 도금 촉매 또는 그 전구체를 피착시킨다. 그 후에, 상기 절연 기재로부터 상기 수지 피막을 제거함으로써, 용이하게, 도금막을 형성하고 싶은 부분에만 도금 촉매 또는 그 전구체를 남기고, 그 밖의 부분으로부터는, 도금 촉매 또는 그 전구체를 제거할 수 있다. 따라서, 무전해 도금막을 형성하는 도금 처리 공정을 실시함으로써, 상기 도금 촉매 또는 그 전구체가 잔류하는 부위인, 도금막을 형성하고 싶은 부분에만 무전해 도금막을 용이하게 형성할 수 있다.
따라서, 고정밀도의 전기 회로를 절연 기재 상에 용이하게 형성할 수 있다. 즉, 형성되는 회로의 윤곽을 고정밀도로 유지할 수 있다. 그 결과, 예를 들면, 일정한 간격을 두고 복수의 회로를 형성하는 경우에 있어서도, 회로간에 무전해 도금막의 단편 등이 잔류하는 것을 억제하여, 따라서, 단락이나 마이그레이션 등의 발생을 억제할 수 있다. 또, 원하는 깊이의 회로를 형성할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 피막 제거 공정이, 소정의 액체로 상기 수지 피막을 팽윤시킨 후, 또는 소정의 액체로 상기 수지 피막의 일부를 용해시킨 후에, 상기 절연 기재로부터 상기 수지 피막을 박리하는 공정인 것이 바람직하다. 이러한 제조 방법에 의하면, 상기 절연 기재로부터 상기 수지 피막을 용이하게 박리시킬 수 있다. 따라서, 고정밀도의 전기 회로를 절연 기재 상에 보다 용이하게 형성할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막의 상기 액체에 대한 팽윤도가 50% 이상인 것이 바람직하다. 이러한 팽윤도의 수지 피막을 이용함으로써, 상기 절연 기재로부터 상기 수지 피막을 용이하게 박리시킬 수 있다. 따라서, 고정밀도의 전기 회로를 절연 기재 상에 보다 용이하게 형성할 수 있다. 또한, 상기 수지 피막은, 상기 액체에 대한 팽윤도가 크고, 상기 액체에 대해 용해하는 것도 포함된다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 촉매 피착 공정이, 산성 촉매 금속 콜로이드 용액 중에서 처리하는 공정을 구비하고, 상기 피막 제거 공정에 있어서의 소정의 액체가, 알칼리성 용액이며, 상기 수지 피막이, 상기 산성 촉매 금속 콜로이드 용액에 대한 팽윤도는 50% 미만이고, 상기 알칼리성 용액에 대한 팽윤도가 50% 이상인 것이 바람직하다.
이러한 제조 방법에 의하면, 상기 수지 피막은 산성 조건으로 처리되는 촉매 피착 공정에서는 박리되기 어렵고, 상기 촉매 피착 공정 후의 알칼리성 용액으로 처리되는 피막 제거 공정에서는 박리되기 쉽다. 따라서, 상기 수지 피막은, 상기 피막 제거 공정에서 선택적으로 박리된다. 따라서, 촉매 피착 공정에서는 무전해 도금막을 형성시키지 않는 부분을 정확하게 보호하고, 도금 촉매 또는 그 전구체의 피착 후의 피막 제거 공정에서는 수지 피막을 용이하게 박리시킬 수 있다. 이 때문에, 보다 정확한 회로 형성이 가능해진다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 피막 제거 공정이, 소정의 액체로 상기 수지 피막을 용해시켜 제거하는 공정인 것이 바람직하다. 이러한 제조 방법에 의하면, 상기 절연 기재로부터 상기 수지 피막을 용이하게 제거시킬 수 있다. 따라서, 고정밀도의 전기 회로를 절연 기재 상에 보다 용이하게 형성할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막이, 상기 절연 기재 표면에 엘라스토머의 서스펜션 또는 에멀션을 도포한 후, 건조함으로써 형성되는 수지 피막인 것이 바람직하다. 이러한 수지 피막을 이용하면, 절연 기재 표면에 수지 피막을 용이하게 형성할 수 있다. 따라서, 고정밀도의 전기 회로를 절연 기재 상에 보다 용이하게 형성할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막이, 지지 기판 상에 형성된 수지 피막을 상기 절연 기재 표면에 전사함으로써 형성되는 수지 피막인 것이 바람직하다. 또, 이 전사에 이용하는 수지 피막으로서는, 지지 기판 표면에 엘라스토머의 서스펜션 또는 에멀션을 도포한 후, 건조함으로써 형성되는 수지 피막인 것이 보다 바람직하다. 이러한 수지 피막을 이용하면, 미리 다수의 수지 피막을 준비할 수 있으므로 양산성이 우수한 점에서 바람직하다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 엘라스토머로서는, 카르복실기를 갖는, 디엔계 엘라스토머, 아크릴계 엘라스토머, 및 폴리에스테르계 엘라스토머로 이루어지는 군으로부터 선택되는 것임이 바람직하다. 또, 상기 디엔계 엘라스토머로서는, 스티렌-부타디엔계 공중합체인 것이 보다 바람직하다. 이러한 엘라스토머에 의하면, 가교도 또는 겔화도를 조정함으로써 원하는 팽윤도의 수지 피막을 용이하게 형성할 수 있다. 또, 상기 피막 제거 공정에서 이용하는 상기 액체에 대한 팽윤도를 보다 크게 할 수 있으며, 상기 액체에 대해 용해하는 수지 피막도 용이하게 형성할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막으로서는, 산당량 100~800의 카르복실기를 갖는 아크릴계 수지로 이루어지는 수지를 주성분으로 하는 피막도 바람직하게 이용된다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막으로서는, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 적어도 1종류 이상의 단량체와, (b) 상기 (a) 단량체와 중합할 수 있는 적어도 1종류 이상의 단량체를 중합시킴으로써 얻어지는 중합체 수지 또는 상기 중합체 수지를 포함하는 수지 조성물로 이루어지는 것임이 바람직하다. 이러한 수지 피막을 이용하면, 절연 기재 표면에 수지 피막을 용이하게 형성할 수 있다. 따라서, 고정밀도의 전기 회로를 절연 기재 상에 보다 용이하게 형성할 수 있다. 또, 이러한 수지 피막은, 상기 피막 제거 공정에서 이용하는 액체로 용해시킬 수 있는 것이 많으며, 박리 제거뿐만 아니라, 용해 제거도 유효하게 이용할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막에 있어서, 상기 중합체 수지의 산당량이 100~800인 것이 바람직하다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막의 두께가 10μm 이하인 것이, 미세한 회로를 고정밀도로 형성할 수 있는 점에서 바람직하다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 회로 패턴부의 폭이 20μm 이하인 부분을 갖는 것이, 미세한 가공이 요구되는 안테나 회로 등의 형성이 가능한 점에서 바람직하다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 회로 패턴 형성 공정이, 레이저 가공에 의해 회로 패턴부를 형성하는 공정인 경우에는, 보다 미세한 회로를 고정밀도로 형성할 수 있는 점에서 바람직하다. 또, 레이저의 출력 등을 변화시킴으로써, 절삭 깊이 등을 용이하게 조정할 수 있으며, 따라서, 형성되는 회로 홈 등의 깊이를 용이하게 조정할 수 있는 점에서도 바람직하다. 또, 레이저 가공을 이용함으로써, 층간 접속에 이용되는 관통구멍을 형성하거나, 절연 기재 내에 커패시터를 매설할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 회로 패턴 형성 공정이, 형압법을 이용하여 회로 패턴부를 형성하는 공정인 경우에는, 형의 스탬핑에 의해 용이하게 회로 패턴부를 형성할 수 있는 점에서 바람직하다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 회로 패턴 형성 공정에 있어서, 회로 패턴부 형성 시에 상기 절연 기재에 관통구멍을 형성하는 것이 바람직하다. 이러한 제조 방법에 의하면, 회로 패턴부의 형성 시에 비아 홀이나 인너 비아 홀에 이용될 수 있는 관통구멍을 형성할 수 있다. 그리고, 형성된 관통구멍에 무전해 도금함으로써, 비아 홀이나 이너 비아 홀이 형성된다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 절연 기재가 단차형상으로 형성된 단차면을 가지며, 상기 절연 기재 표면이 상기 단차면인 것도 바람직한 형태이다. 즉, 상기 절연 기재가 단차형상으로 형성된 단차면을 가지며, 상기 단차면에, 상기 피막 형성 공정, 상기 회로 패턴 형성 공정, 상기 촉매 피착 공정, 상기 피막 제거 공정, 및 상기 도금 처리 공정을 실시하는 것도 바람직한 형태이다. 이러한 제조 방법에 의하면, 단차를 뛰어넘는 회로를 용이하게 형성할 수 있다.
또, 상기 회로 기판의 제조 방법에 있어서, 상기 수지 피막이 형광성 물질을 함유하는 것이며, 상기 피막 제거 공정 후, 상기 형광성 물질로부터의 발광을 이용하여 피막 제거 불량을 검사하기 위한 검사 공정을 더 구비하는 것이 바람직하다. 상기와 같은 제조 방법에 있어서는, 선폭 및 선간격이 극단적으로 좁아진 경우에는, 서로 이웃하는 회로 패턴부와 회로 패턴부의 사이에, 본래 제거해야 했던 수지 피막이 완전히 제거되지 않고, 약간 잔류하는 경우도 염려된다. 또, 회로 패턴부의 형성 시에 제거된 수지 피막의 단편이, 형성된 회로 패턴부에 들어가 잔류하는 경우도 염려된다. 회로 패턴부간에 수지 피막이 잔류한 경우에는, 그 부분에 무전해 도금막이 형성되어 버려, 마이그레이션이나 단락 등의 원인이 될 수 있다. 또, 형성된 회로 패턴부에 수지 피막의 단편이 잔류한 경우에는, 전기 회로의 내열성 불량이나 전파 손실의 원인으로도 된다. 이러한 경우에 있어서, 상기와 같이 수지 피막에 형광성 물질을 함유시켜, 피막 제거 공정 후, 피막을 제거한 면에 소정의 발광원을 조사하여 수지 피막이 잔류하고 있는 부분만을 형광성 물질에 의해 발광시킴으로써, 피막 제거 불량의 유무나 피막 제거 불량의 개소를 검사할 수 있다.
또, 본 발명의 다른 한 국면은, 상기 회로 기판의 제조 방법에 의해 얻어진 회로 기판이다. 이러한 구성에 의하면, 고정밀도의 전기 회로가 절연 기재 상에 형성되어 있는 회로 기판을 얻을 수 있다.
[산업상의 이용 가능성]
본 발명에 의하면, 무전해 도금막에 의해 형성되는 전기 회로의 윤곽을 고정밀도로 유지할 수 있는 고정밀도의 전기 회로를 절연 기재 상에 용이하게 형성할 수 있는 회로 기판의 제조 방법이 제공된다. 이에 의해, 회로 형성 부분 이외의 부분에, 불필요한 무전해 도금막의 단편 등이 잔류하는 것을 억제할 수 있으며, 그에 의해 단락이나 마이그레이션 등의 발생을 억제할 수 있는 회로 기판의 제조 방법이 제공된다.

Claims (20)

  1. 절연 기재 표면에 수지 피막을 형성하는 피막 형성 공정과,
    상기 수지 피막의 외표면을 기준으로 해서 상기 수지 피막의 두께분 이상의 깊이의 오목부를 형성하여 회로 패턴부를 형성하는 회로 패턴 형성 공정과,
    상기 회로 패턴부의 표면 및 상기 수지 피막의 표면에 도금 촉매 또는 그 전구체를 피착(被着)시키는 촉매 피착 공정과,
    상기 절연 기재로부터 상기 수지 피막을 제거하는 피막 제거 공정과,
    상기 수지 피막을 제거한 후의 상기 도금 촉매 또는 그 전구체가 잔류하는 부위에만 무전해 도금막을 형성하는 도금 처리 공정을 구비하는 것을 특징으로 하는 회로 기판의 제조 방법.
  2. 청구항 1에 있어서,
    상기 피막 제거 공정이, 소정의 액체로 상기 수지 피막을 팽윤시킨 후, 또는 소정의 액체로 상기 수지 피막의 일부를 용해시킨 후에, 상기 절연 기재로부터 상기 수지 피막을 박리하는 공정인, 회로 기판의 제조 방법.
  3. 청구항 2에 있어서,
    상기 수지 피막의 상기 액체에 대한 팽윤도가 50% 이상인, 회로 기판의 제조 방법.
  4. 청구항 2에 있어서,
    상기 촉매 피착 공정이, 산성 촉매 금속 콜로이드 용액 중에서 처리하는 공정을 구비하고,
    상기 피막 제거 공정에 있어서의 소정의 액체가, 알칼리성 용액이며,
    상기 수지 피막이, 상기 산성 촉매 금속 콜로이드 용액에 대한 팽윤도는 50% 미만이고, 상기 알칼리성 용액에 대한 팽윤도가 50% 이상인, 회로 기판의 제조 방법.
  5. 청구항 1에 있어서,
    상기 피막 제거 공정이, 소정의 액체로 상기 수지 피막을 용해시켜 제거하는 공정인, 회로 기판의 제조 방법.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 수지 피막이, 상기 절연 기재 표면에 엘라스토머의 서스펜션 또는 에멀션을 도포한 후, 건조함으로써 형성되는 수지 피막인, 회로 기판의 제조 방법.
  7. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 수지 피막이, 지지 기판 상에 형성된 수지 피막을 상기 절연 기재 표면에 전사함으로써 형성되는 수지 피막인, 회로 기판의 제조 방법.
  8. 청구항 6에 있어서,
    상기 엘라스토머가, 카르복실기를 갖는, 디엔계 엘라스토머, 아크릴계 엘라스토머, 및 폴리에스테르계 엘라스토머로 이루어지는 군으로부터 선택되는, 회로 기판의 제조 방법.
  9. 청구항 8에 있어서,
    상기 디엔계 엘라스토머가, 스티렌-부타디엔계 공중합체인, 회로 기판의 제조 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 수지 피막이, 100~800의 카르복실기를 갖는 아크릴계 수지로 이루어지는 수지를 주성분으로 하는, 회로 기판의 제조 방법.
  11. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 수지 피막이, (a) 분자 중에 중합성 불포화기를 적어도 1개 갖는 카르본산 또는 산무수물의 적어도 1종류 이상의 단량체와, (b) 상기 (a) 단량체와 중합할 수 있는 적어도 1종류 이상의 단량체를 중합시킴으로써 얻어지는 중합체 수지 또는 상기 중합체 수지를 포함하는 수지 조성물로 이루어지는, 회로 기판의 제조 방법.
  12. 청구항 11에 있어서,
    상기 중합체 수지의 산당량이 100~800인, 회로 기판의 제조 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 수지 피막의 두께가 10μm 이하인, 회로 기판의 제조 방법.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 회로 패턴부의 폭이 20μm 이하인 부분을 갖는, 회로 기판의 제조 방법.
  15. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 회로 패턴 형성 공정이, 레이저 가공에 의해 회로 패턴부를 형성하는 공정인, 회로 기판의 제조 방법.
  16. 청구항 1 내지 청구항 14 중 어느 한 항에 있어서,
    상기 회로 패턴 형성 공정이, 형압법(型押法)을 이용하여 회로 패턴부를 형성하는 공정인, 회로 기판의 제조 방법.
  17. 청구항 1 내지 청구항 16 중 어느 한 항에 있어서,
    상기 회로 패턴 형성 공정에 있어서, 회로 패턴부 형성 시에 상기 절연 기재에 관통구멍을 형성하는, 회로 기판의 제조 방법.
  18. 청구항 1 내지 청구항 17 중 어느 한 항에 있어서,
    상기 절연 기재가 단차형상으로 형성된 단차면을 가지며, 상기 절연 기재 표면이 상기 단차면인, 회로 기판의 제조 방법.
  19. 청구항 1 내지 청구항 18 중 어느 한 항에 있어서,
    상기 수지 피막이 형광성 물질을 함유하는 것이며,
    상기 피막 제거 공정 후, 상기 형광성 물질로부터의 발광을 이용하여 피막 제거 불량을 검사하기 위한 검사 공정을 더 구비하는, 회로 기판의 제조 방법.
  20. 청구항 1 내지 청구항 19 중 어느 한 항에 기재된 회로 기판의 제조 방법에 의해 얻어진 회로 기판.
KR1020117013186A 2008-12-02 2009-11-30 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판 KR101238966B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/326,169 2008-12-02
US12/326,169 US8240036B2 (en) 2008-04-30 2008-12-02 Method of producing a circuit board
JPJP-P-2009-251269 2009-10-30
JP2009251269A JP5583384B2 (ja) 2008-12-02 2009-10-30 回路基板の製造方法、及び前記製造方法により得られた回路基板
PCT/JP2009/070106 WO2010064602A1 (ja) 2008-12-02 2009-11-30 回路基板の製造方法、及び前記製造方法により得られた回路基板

Publications (2)

Publication Number Publication Date
KR20110082626A true KR20110082626A (ko) 2011-07-19
KR101238966B1 KR101238966B1 (ko) 2013-03-04

Family

ID=44508484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117013186A KR101238966B1 (ko) 2008-12-02 2009-11-30 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판

Country Status (2)

Country Link
EP (1) EP2367405A4 (ko)
KR (1) KR101238966B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9092104B2 (en) 2013-02-05 2015-07-28 Samsung Display Co., Ltd. Flexible touch screen panel
KR20220134193A (ko) * 2021-03-26 2022-10-05 한국생산기술연구원 금속산화물을 이용한 선택적 금속 패턴 형성 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5746082B2 (ja) * 2012-03-30 2015-07-08 富士フイルム株式会社 超音波探触子および信号線の接続方法
DE102012112550A1 (de) 2012-12-18 2014-06-18 Lpkf Laser & Electronics Ag Verfahren zur Metallisierung eines Werkstücks sowie ein Schichtaufbau aus einem Werkstück und einer Metallschicht

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3770896D1 (de) * 1986-09-15 1991-07-25 Gen Electric Verfahren zur photoselektiven metallisierung.
JP2571375B2 (ja) * 1987-01-27 1997-01-16 奥野製薬工業 株式会社 水溶性レジストフイルム用剥離剤
DE19645854A1 (de) * 1996-11-07 1998-05-14 Hewlett Packard Co Verfahren zur Herstellung von Leiterplatten
JP2004281427A (ja) 2003-03-12 2004-10-07 Mitsubishi Electric Corp 立体回路基板の製造方法及び立体回路基板
JP2007088288A (ja) * 2005-09-22 2007-04-05 Sumitomo Electric Ind Ltd 回路基板、その製造方法及び多層回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9092104B2 (en) 2013-02-05 2015-07-28 Samsung Display Co., Ltd. Flexible touch screen panel
KR20220134193A (ko) * 2021-03-26 2022-10-05 한국생산기술연구원 금속산화물을 이용한 선택적 금속 패턴 형성 방법

Also Published As

Publication number Publication date
KR101238966B1 (ko) 2013-03-04
EP2367405A1 (en) 2011-09-21
EP2367405A4 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
JP5583384B2 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
TWI463930B (zh) 電路基板及在電路基板安裝有元件之半導體裝置
US8698003B2 (en) Method of producing circuit board, and circuit board obtained using the manufacturing method
KR101284376B1 (ko) 반도체 칩의 실장 방법, 그 방법을 이용하여 얻어진 반도체 장치 및 반도체 칩의 접속 방법, 및, 표면에 배선이 설치된 입체 구조물 및 그 제법
US9332642B2 (en) Circuit board
TWI441879B (zh) 樹脂組成物及電路基板之製造方法
US9082438B2 (en) Three-dimensional structure for wiring formation
WO2011052207A1 (ja) 回路基板、及び前記回路基板の製造方法
JP5432672B2 (ja) 回路基板
KR101238966B1 (ko) 회로 기판의 제조 방법, 및 상기 제조 방법에 의해 얻어진 회로 기판
WO2012157249A1 (ja) 回路基板の製造方法、並びに、その製造方法で得られる回路基板
JP5465512B2 (ja) 回路基板の製造方法
JP5075157B2 (ja) 配線基材の製造方法及び該製造方法により得られた配線基材
JP5330156B2 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
JP5350184B2 (ja) 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JP5374321B2 (ja) 回路基板
JP2011100778A (ja) 回路基板及び回路基板に部品が実装された半導体装置
JP5411829B2 (ja) 多層回路基板の製造方法及び該製造方法により製造された多層回路基板
JP5295931B2 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
WO2010064602A1 (ja) 回路基板の製造方法、及び前記製造方法により得られた回路基板
JP2011100796A (ja) 回路基板
JP2011100798A (ja) 回路基板
JP2017117906A (ja) 多層回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 6