KR20110079603A - Method of fabricating light emitting diode package - Google Patents

Method of fabricating light emitting diode package Download PDF

Info

Publication number
KR20110079603A
KR20110079603A KR1020110062186A KR20110062186A KR20110079603A KR 20110079603 A KR20110079603 A KR 20110079603A KR 1020110062186 A KR1020110062186 A KR 1020110062186A KR 20110062186 A KR20110062186 A KR 20110062186A KR 20110079603 A KR20110079603 A KR 20110079603A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
emitting diode
lead
substrate
Prior art date
Application number
KR1020110062186A
Other languages
Korean (ko)
Other versions
KR101216935B1 (en
Inventor
이정훈
최혁중
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Priority to KR1020110062186A priority Critical patent/KR101216935B1/en
Publication of KR20110079603A publication Critical patent/KR20110079603A/en
Application granted granted Critical
Publication of KR101216935B1 publication Critical patent/KR101216935B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A method for manufacturing a light emitting diode package is provided to enhance heat dissipation efficiency by adopting a snap type leg or a heat sink. CONSTITUTION: A buffer layer(30), the first nitride semiconductor layer(40), an active layer(50) and the second nitride semiconductor layer(60) are formed on a substrate(20). The second nitride semiconductor layer and the active layer are patterned, a part of the first nitride semiconductor layer is exposed and a plurality of regions are formed. A sub-mount substrate is bonded on a plurality of regions. The substrate is eliminated. The sub-mount substrate is bonded. A dielectric film is formed on the sub-mount substrate and a plurality of regions.

Description

발광 다이오드 패키지의 제조 방법{METHOD OF FABRICATING LIGHT EMITTING DIODE PACKAGE}Manufacturing method of light emitting diode package {METHOD OF FABRICATING LIGHT EMITTING DIODE PACKAGE}

본 발명은 발광다이오드 칩을 탑재한 발광다이오드 패키지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a light emitting diode package equipped with a light emitting diode chip.

최근, 광원으로 발광다이오드(light emitting diode; LED)의 사용이 증가하고 있다. 이러한 발광다이오드의 광출력은 대체로 입력전력(input power)에 비례한다. 따라서, 발광다이오드에 입력되는 전력을 증가시키어 높은 광출력을 얻을 수 있다. 그러나, 입력되는 전력의 증가는 발광다이오드의 접합 온도(junction temperature)를 증가시킨다. 상기 발광다이오드의 접합 온도 증가는, 입력 에너지가 가시광으로 변환되는 정도를 나타내는, 발광 효율(photometric efficiency)의 감소로 이어진다. 따라서, 입력전력의 증가에 따른 발광다이오드의 접합 온도 증가를 방지하는 것이 요구된다.Recently, the use of light emitting diodes (LEDs) as a light source is increasing. The light output of such light emitting diodes is generally proportional to input power. Therefore, a high light output can be obtained by increasing the power input to the light emitting diode. However, increasing the input power increases the junction temperature of the light emitting diodes. The increase in junction temperature of the light emitting diodes leads to a decrease in photometric efficiency, which indicates the extent to which the input energy is converted into visible light. Therefore, it is required to prevent an increase in the junction temperature of the light emitting diode according to the increase of the input power.

한편, 고 플럭스 발광다이오드 램프는 일반 발광다이오드 램프에 비해 리드프레임을 크게 설계하여 방열특성을 개선한다. 또한, 4개의 핀형 리드들 또는 스냅형 리드들을 사용하여 기판에 안정적으로 실장되므로, 자동차와 같이 충격이나 진동이 많은 기구에 실장되어 사용하기에 적합하다. 따라서, 고 플럭스 발광다이오드 램프는 자동차의 지시등, 브레이크등으로 주로 사용되며, 또한 인테리어 조명용 및 각종 신호등으로 사용된다. 이러한 고 플럭스 발광다이오드 램프에 있어서, 방열특성을 개선하여 발광효율을 개선하는 것은 지속적으로 요구된다. 발광효율의 개선은 적은 수의 발광다이오드 램프를 사용하여 기존의 성능을 보장하므로, 고 플럭스 발광다이오드 램프의 설치 비용을 감소시킨다.Meanwhile, the high flux LED lamp improves heat dissipation by designing a lead frame larger than a general LED lamp. In addition, since four pin-type leads or snap-type leads are stably mounted on a substrate, they are suitable for being mounted on a device with high impact or vibration, such as an automobile. Therefore, the high flux light emitting diode lamp is mainly used as an indicator light and a brake light of an automobile, and is also used for interior lighting and various signal lights. In such a high flux light emitting diode lamp, it is constantly required to improve the heat dissipation characteristics to improve the luminous efficiency. The improvement in luminous efficiency guarantees existing performance by using a small number of LED lamps, thus reducing the installation cost of high flux LED lamps.

한편, 발광다이오드는 반도체의 p-n 접합구조로 형성되어, 전자와 홀의 재결합에 의해 광을 방출하는 반도체 소자로, 일반적으로 일방향의 전류에 의해 구동된다. 따라서, 교류전원을 사용하여 발광다이오드를 구동시키기 위해 교류-직류 변환기를 설치하여야 한다. 이는 고 플럭스 발광다이오드 램프의 설치 비용을 증가시키며, 특히 가정용 교류전원을 사용하여 발광다이오드 램프를 사용하는 것을 어렵게 한다. 따라서, 교류-직류 변환기 없이, 교류전원을 사용하여 구동할 수 있는 고 플럭스 발광 다이오드 램프 등의 발광 다이오드 패키지가 요구된다.On the other hand, the light emitting diode is a semiconductor device formed of a semiconductor p-n junction structure, and emits light by recombination of electrons and holes, generally driven by a current in one direction. Therefore, an AC-DC converter must be installed to drive the light emitting diode using an AC power source. This increases the installation cost of the high flux light emitting diode lamps, making it difficult to use the light emitting diode lamps, in particular using household AC power. Accordingly, there is a need for a light emitting diode package such as a high flux light emitting diode lamp that can be driven using an AC power source without an AC-DC converter.

본 발명이 이루고자 하는 기술적 과제는, 교류-직류 변환기 없이, 교류전원을 사용하여 구동할 수 있는 발광 다이오드 패키지를 제공하는 데 있다.An object of the present invention is to provide a light emitting diode package that can be driven using an AC power source without an AC-DC converter.

본 발명이 이루고자 하는 다른 기술적 과제는, 발광다이오드 칩에서 발생된 열을 쉽게 외부로 방출하여 발광효율을 향상시킬 수 있는 발광 다이오드 패키지를 제공하는 데 있다.Another object of the present invention is to provide a light emitting diode package capable of easily emitting heat generated from a light emitting diode chip to the outside to improve luminous efficiency.

상기 기술적 과제들을 이루기 위하여, 본 발명은 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 탑재한 고 플럭스 발광다이오드 램프를 제공한다. 본 발명의 일 태양에 따른 상기 발광다이오드 램프는 탑부 및 상기 탑부에서 연장된 두개의 핀형 다리들을 갖는 제1 리드를 포함한다. 제2 리드가 상기 제1 리드와 이격되어 배치된다. 상기 제2 리드는 상기 제1 리드에 대응하여 서로 연결된 두개의 핀형 다리들을 갖는다. 한편, 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩이 상기 탑부에 탑재된다. 또한, 본딩와이어들이 상기 발광다이오드 칩을 상기 제1 리드 및 제2 리드에 각각 전기적으로 연결한다. 이에 더하여, 밀봉수지가 상기 제1 리드의 탑부, 발광다이오드 칩 및 제2 리드의 일부를 밀봉한다. 본 태양에 따른 발광다이오드 램프는 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩을 탑재하므로써, 교류전원을 사용하여 직접 구동될 수 있다.In order to achieve the above technical problem, the present invention provides a high flux light emitting diode lamp equipped with a light emitting diode chip having light emitting cells connected in series. The light emitting diode lamp according to an aspect of the present invention includes a top portion and a first lead having two fin-shaped legs extending from the top portion. A second lead is spaced apart from the first lead. The second lead has two fin-shaped legs connected to each other corresponding to the first lead. On the other hand, a light emitting diode chip having a light emitting cell array connected in series is mounted on the top portion. In addition, bonding wires electrically connect the LED chip to the first lead and the second lead, respectively. In addition, a sealing resin seals a portion of the top portion of the first lead, the light emitting diode chip, and the second lead. The light emitting diode lamp according to the present aspect can be driven directly by using an AC power supply by mounting a light emitting diode chip having a light emitting cell array connected in series.

여기서, "발광셀"은 단일 발광다이오드 칩 내에 형성된 미세 발광다이오드를 의미한다. 일반적으로, 발광다이오드 칩은 단 하나의 발광다이오드를 가지나, 본 발명에 있어서, 상기 발광다이오드 칩은 복수개의 발광셀들을 갖는다. Here, the "light emitting cell" means a fine light emitting diode formed in a single light emitting diode chip. In general, the light emitting diode chip has only one light emitting diode, but in the present invention, the light emitting diode chip has a plurality of light emitting cells.

상기 탑부는 함몰형성된 캐비티를 가질 수 있다. 이때, 상기 발광다이오드 칩은 상기 캐비티 내에 탑재된다.The top portion may have a recessed cavity. In this case, the light emitting diode chip is mounted in the cavity.

또한, 몰딩부재가 상기 캐비티 내에 형성되어 상기 발광다이오드 칩의 상부를 덮을 수 있다. 상기 몰딩부재는 발광다이오드 칩에서 방출된 광의 파장을 변환시키는 형광체를 함유할 수 있다. In addition, a molding member may be formed in the cavity to cover an upper portion of the light emitting diode chip. The molding member may contain a phosphor for converting the wavelength of light emitted from the light emitting diode chip.

본 발명의 다른 태양에 따른 고 플럭스 발광다이오드 램프는 탑부 및 상기 탑부에서 연장된 스냅형 다리를 갖는 제1 리드를 포함한다. 제2 리드가 상기 제1 리드와 이격되어 배치된다. 상기 제2 리드는 상기 제1 리드에 대응하는 스냅형 다리를 갖는다. 한편, 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩이 상기 탑부에 탑재된다. 본딩와이어들이 상기 발광다이오드 칩을 상기 제1 리드 및 제2 리드에 각각 전기적으로 연결한다. 또한, 밀봉수지가 상기 제1 리드의 탑부, 발광다이오드 칩 및 제2 리드의 일부를 밀봉한다. 본 발명의 다른 태양에 따른 고 플럭스 발광다이오드 램프는 스냅형 다리를 채택하여 열방출 효율을 향상시킬 수 있다.A high flux light emitting diode lamp according to another aspect of the present invention includes a top portion and a first lead having a snap leg extending from the top portion. A second lead is spaced apart from the first lead. The second lead has a snap leg corresponding to the first lead. On the other hand, a light emitting diode chip having a light emitting cell array connected in series is mounted on the top portion. Bonding wires electrically connect the LED chip to the first lead and the second lead, respectively. In addition, a sealing resin seals a portion of the top portion of the first lead, the light emitting diode chip, and the second lead. The high flux light emitting diode lamp according to another aspect of the present invention may adopt a snap leg to improve heat dissipation efficiency.

상기 제1 리드의 탑부는 함몰형성된 캐비티를 가질 수 있다. 상기 발광다이오드 칩은 상기 캐비티 내에 탑재된다.The top portion of the first lead may have a recessed cavity. The light emitting diode chip is mounted in the cavity.

이에 더하여, 몰딩부재가 상기 캐비티 내에 형성되어 상기 발광다이오드 칩의 상부를 덮을 수 있다. 상기 몰딩부재는 상기 발광다이오드 칩에서 방출된 광의 파장을 변환시키는 형광체를 함유할 수 있다.In addition, a molding member may be formed in the cavity to cover an upper portion of the light emitting diode chip. The molding member may contain a phosphor for converting a wavelength of light emitted from the light emitting diode chip.

본 발명의 실시예들에 있어서, 상기 제1 리드의 탑부에서 상기 제1 리드의 다리에 평행하게 연장된 히트싱크를 더 포함할 수 있다. 또한, 상기 히트싱크는 표면에 그루브들을 가질 수 있다. 상기 히트싱크는 상기 발광다이오드 칩에서 발생된 열을 외부로 쉽게 방출한다.In embodiments of the present invention, the top of the first lead may further include a heat sink extending in parallel to the leg of the first lead. The heat sink may also have grooves on its surface. The heat sink easily dissipates heat generated in the light emitting diode chip to the outside.

본 발명의 실시예들에 있어서, 상기 발광다이오드 칩은 기판 및 상기 기판과 전기적으로 절연되고 상기 기판 상에 서로 이격된 발광셀들을 포함할 수 있다.In example embodiments, the light emitting diode chip may include a substrate and light emitting cells electrically insulated from the substrate and spaced apart from each other on the substrate.

본 발명의 일 실시예에 있어서, 상기 발광다이오드 칩은 상기 발광셀들을 전기적으로 직렬연결하는 배선들을 더 포함할 수 있다.In one embodiment of the present invention, the light emitting diode chip may further include wirings for electrically connecting the light emitting cells in series.

본 발명의 다른 실시예에 있어서, 상기 발광다이오드 칩과 상기 제1 리드의 탑부 사이에 서브마운트가 개재될 수 있다. 상기 서브마운트는 상기 발광셀들에 대응하는 전극패턴들을 가질 수 있으며, 상기 발광셀들은 상기 전극패턴들에 의해 직렬연결될 수 있다.In another embodiment of the present invention, a submount may be interposed between the light emitting diode chip and the top portion of the first lead. The submount may have electrode patterns corresponding to the light emitting cells, and the light emitting cells may be connected in series by the electrode patterns.

상기 밀봉수지는 상부에 렌즈형상을 가질 수 있다. 예컨대, 상기 발광다이오드 칩 상부에 볼록렌즈 형상을 가지어, 발광다이오드 칩에서 방출된 광을 일정한 지향각 내로 굴절시킬 수 있다.The sealing resin may have a lens shape on the top. For example, by having a convex lens shape on the LED chip, the light emitted from the LED chip can be refracted within a predetermined direction angle.

본 발명의 또 다른 태양에 따른 발광 다이오드 패키지 제조 방법은, 기판 상에 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 형성하는 단계; 상기 제2 질화물 반도체층 및 활성층을 패터닝하여 상기 제1 질화물 반도체층의 일부를 노출시켜 복수의 영역을 형성하는 단계; 상기 복수의 영역 상에 상기 서브 마운트 기판을 본딩하는 단계; 및 상기 기판을 제거하는 단계를 포함한다. 또한, 상기 서브 마운트 기판을 본딩하는 단계는, 상기 서브 마운트 기판과 상기 복수의 영역 사이에 유전체막을 형성하는 단계 및 상기 유전체막 상에 복수의 배선을 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a light emitting diode package manufacturing method comprising: forming a first nitride semiconductor layer, an active layer, and a second nitride semiconductor layer on a substrate; Patterning the second nitride semiconductor layer and the active layer to expose a portion of the first nitride semiconductor layer to form a plurality of regions; Bonding the sub-mount substrate on the plurality of regions; And removing the substrate. In addition, the bonding of the sub-mount substrate may include forming a dielectric film between the sub-mount substrate and the plurality of regions and forming a plurality of wires on the dielectric film.

본 발명의 실시예들에 따르면, 직렬접속된 발광셀 어레이들을 갖는 발광다이오드 칩을 탑재함으로써, 교류-직류 변환기 없이, 교류전원을 사용하여 구동시킬 수 있는 발광 다이오드 패키지를 제공할 수 있다. 또한, 스냅형 다리 및/또는 히트싱크를 채택하여 열방출 효율이 높은 발광 다이오드 패키지를 제공할 수 있다.According to embodiments of the present invention, by mounting a light emitting diode chip having light emitting cell arrays connected in series, it is possible to provide a light emitting diode package that can be driven using an AC power source without an AC-DC converter. In addition, it is possible to provide a light emitting diode package having high heat dissipation efficiency by adopting a snap leg and / or heat sink.

도 1a 및 도 1b는 본 발명의 일 태양에 따른 발광다이오드 램프의 실시예들을 설명하기 위한 사시도들이다.
도 2는 본 발명의 일 태양에 따른 발광다이오드 램프의 일 실시예를 설명하기 위한 도 1b의 단면도이다.
도 3은 본 발명의 다른 태양에 따른 발광다이오드 램프의 일 실시예를 설명하기 위한 사시도이다.
도 4a 및 도 4b는 각각 도 3의 발광다이오드 램프를 설명하기 위한 단면도 및 측면도이다.
도 5a 및 도 5b는 본 발명의 다른 태양에 따른 발광다이오드 램프의 다른 실시예들을 설명하기 위한 측면도들이다.
도 6a 및 도 6b는 본 발명의 발광다이오드 패키지에 탑재된 발광다이오드 칩을 설명하기 위한 회로도들이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 발광다이오드 칩을 설명하기 위한 단면도들이다.
도 8a 내지 도 8c는 본 발명의 다른 실시예에 따른 발광다이오드 칩을 설명하기 위한 단면도들이다.1A and 1B are perspective views illustrating embodiments of a light emitting diode lamp according to an aspect of the present invention.
FIG. 2 is a cross-sectional view of FIG. 1B illustrating an embodiment of a light emitting diode lamp according to an aspect of the present disclosure.
3 is a perspective view for explaining an embodiment of a light emitting diode lamp according to another aspect of the present invention.
4A and 4B are cross-sectional views and side views illustrating the light emitting diode lamp of FIG. 3, respectively.
5A and 5B are side views illustrating other embodiments of a light emitting diode lamp according to another aspect of the present invention.
6A and 6B are circuit diagrams for describing a light emitting diode chip mounted in a light emitting diode package of the present invention.
7A and 7B are cross-sectional views illustrating a light emitting diode chip according to an embodiment of the present invention.
8A to 8C are cross-sectional views illustrating a light emitting diode chip according to another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, with reference to the accompanying drawings will be described embodiments of the present invention; The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, widths, lengths, thicknesses, and the like of components may be exaggerated for convenience. Like numbers refer to like elements throughout.

도 1a 및 도 1b는 각각 본 발명의 일 태양에 따른 고 플럭스 발광다이오드 램프를 설명하기 위한 사시도들이고, 도 2는 본 발명의 일 태양에 따른 발광다이오드 램프를 설명하기 위한 도 1b의 단면도이다.1A and 1B are perspective views illustrating a high flux light emitting diode lamp according to an aspect of the present invention, and FIG. 2 is a cross-sectional view of FIG. 1B illustrating a light emitting diode lamp according to an aspect of the present invention.

도 1a, 1b 및 도 2를 참조하면, 상기 고 플럭스 발광다이오드(light emitting diode; LED) 램프는 제1 리드 및 제2 리드를 갖는다. 상기 제1 리드는 탑부(3)를 갖는다. 두개의 핀형 다리들(1a, 1c)이 상기 탑부(3)에서 연장되어 외부로 노출된다. 상기 제2 리드는 상기 제1 리드에 대응하는 두개의 핀형 다리들(1b, 1d)을 가지며, 두개의 핀형 다리들(1b, 1d)은 상측에서 서로 연결된다. 상기 제1 리드 및 제2 리드는 구리 또는 철과 같은 금속 또는 합금으로 형성될 수 있으며, 몰딩 기술을 사용하여 성형될 수 있다.1A, 1B and 2, the high flux light emitting diode (LED) lamp has a first lead and a second lead. The first lead has a top 3. Two fin-shaped legs 1a, 1c extend from the top portion 3 and are exposed to the outside. The second lead has two fin-shaped legs 1b and 1d corresponding to the first lead, and the two fin-shaped legs 1b and 1d are connected to each other from above. The first lead and the second lead may be formed of a metal or alloy such as copper or iron, and may be molded using a molding technique.

상기 제1 리드의 탑부(3)는 발광다이오드 칩(5)을 탑재하는 상부면 및 하부면을 갖는다. 상기 탑부(3)의 상부면은 평평한 면일 수 있다. 또는, 도 2에 도시된 바와 같이, 상기 탑부(3)의 상부면에 캐비티가 형성될 수 있으며, 상기 발광다이오드 칩(5)은 상기 캐비티 내에 탑재된다. 상기 캐비티의 측벽은 발광 다이오드에서 방출된 빛을 요구되는 방향을 반사시키기 위한 경사진 반사면을 형성한다. The top portion 3 of the first lead has an upper surface and a lower surface on which the light emitting diode chip 5 is mounted. The upper surface of the top portion 3 may be a flat surface. Alternatively, as shown in FIG. 2, a cavity may be formed on an upper surface of the top portion 3, and the light emitting diode chip 5 is mounted in the cavity. The side wall of the cavity forms an inclined reflecting surface for reflecting the light emitted from the light emitting diode in the required direction.

상기 발광다이오드 칩(5)은 (Al,In,Ga)N의 화합물 반도체로 제조될 수 있으며, 요구되는 파장의 광을 방출하도록 선택된다. 예컨대, 상기 발광다이오드 칩(5)은 청색광을 방출하는 화합물 반도체일 수 있다.The light emitting diode chip 5 may be made of a compound semiconductor of (Al, In, Ga) N, and is selected to emit light of a desired wavelength. For example, the light emitting diode chip 5 may be a compound semiconductor emitting blue light.

상기 발광다이오드 칩(5)은 직렬접속된 발광셀 어레이를 갖는다. 본 발명의 실시예들에 사용되는 직렬접속된 발광셀 어레이를 갖는 발광다이오드 칩(5)은 도 6a 내지 도 6c를 참조하여 상세히 설명된다.The light emitting diode chip 5 has a light emitting cell array connected in series. A light emitting diode chip 5 having an array of light emitting cell arrays connected in series for use in the embodiments of the present invention will be described in detail with reference to Figs. 6A to 6C.

상기 발광다이오드 칩(5)은 본딩와이어들(13a, 13b)을 통해 상기 제1 및 제2 리드들에 전기적으로 연결된다. 이를 위해, 상기 발광다이오드 칩(5)은 직렬접속된 발광셀 어레이의 양단에 각각 전기적으로 연결된 두개의 본딩패드들을 갖는다. The light emitting diode chip 5 is electrically connected to the first and second leads through bonding wires 13a and 13b. To this end, the LED chip 5 has two bonding pads electrically connected to both ends of the LED cell array connected in series.

한편, 상기 발광다이오드 칩(5)과 상기 제1 리드의 탑부(3) 사이에 전극패턴이 형성된 서브마운트(도시하지 않음)가 개재될 수 있다. 상기 본딩와이어들(13a, 13b)은 상기 서브마운트와 제1 및 제2 리드들을 연결할 수 있으며, 상기 전극패턴들에 의해 상기 발광셀들이 직렬연결될 수 있다. 이에 대해서, 도 8a 내지 도 8c를 참조하여 후술한다.Meanwhile, a submount (not shown) in which an electrode pattern is formed may be interposed between the light emitting diode chip 5 and the top portion 3 of the first lead. The bonding wires 13a and 13b may connect the submount and the first and second leads, and the light emitting cells may be connected in series by the electrode patterns. This will be described later with reference to FIGS. 8A to 8C.

한편, 밀봉수지(11)가 상기 제1 리드의 탑부(3), 발광다이오드 칩(5) 및 상기 제2 리드의 일부를 밀봉한다. 상기 밀봉수지(11)는 에폭시 수지 또는 실리콘(silicone)과 같은 투명수지를 사용하여 성형될 수 있으나, 목적에 따라 반투명수지를 사용하여 성형될 수 있다. 밀봉수지(11)는 상기 발광다이오드 칩(5)을 보호함과 동시에 발광다이오드 칩(5)에서 방출된 빛을 일정한 지향각 내로 굴절시키는 렌즈 기능을 가질 수 있다. 따라서, 상기 밀봉수지(11)의 외형은 요구되는 지향각에 따라 다양한 형상을 가질 수 있다. 예컨대, 좁은 지향각을 얻기 위해 상기 밀봉수지(11)의 상부는 작은 곡률을 갖도록 볼록할 수 있으며, 이에 반해 넓은 지향각을 얻기 위해 상기 밀봉수지(11)의 상부는 큰 곡률을 갖도록 평평할 수 있다. 또한, 도 1a에 도시된 바와 같이, 상기 발광다이오드 칩(5) 상부 근처에 렌즈(11a)가 한정되도록 밀봉수지(11)를 성형할 수 있으며, 도 1b에 도시된 바와 같이, 상부 전체가 렌즈 형상을 갖도록 밀봉수지(11)를 성형할 수 있다.  On the other hand, the sealing resin 11 seals the top portion 3 of the first lead, the light emitting diode chip 5 and a part of the second lead. The sealing resin 11 may be molded using a transparent resin such as epoxy resin or silicone, but may be molded using a translucent resin according to the purpose. The sealing resin 11 may have a lens function for protecting the light emitting diode chip 5 and refracting the light emitted from the light emitting diode chip 5 into a predetermined direction angle. Therefore, the outer shape of the sealing resin 11 may have a variety of shapes according to the required orientation angle. For example, the upper portion of the sealing resin 11 may be convex to have a small curvature in order to obtain a narrow direction angle, whereas the upper portion of the sealing resin 11 may be flat to have a large curvature in order to obtain a wide direction angle. have. In addition, as shown in FIG. 1A, the sealing resin 11 may be formed such that the lens 11a is defined near the upper portion of the light emitting diode chip 5, and as shown in FIG. The sealing resin 11 can be molded to have a shape.

이에 더하여, 몰딩부재(9)가 상기 캐비티 내에 형성되어 발광다이오드 칩(5)의 상부를 덮을 수 있다. 상기 몰딩부재(9)는 에폭시 수지 또는 실리콘 수지로 형성될 수 있다.In addition, a molding member 9 may be formed in the cavity to cover the upper portion of the light emitting diode chip 5. The molding member 9 may be formed of an epoxy resin or a silicone resin.

한편, 상기 몰딩부재(9)는 형광체를 함유할 수 있다. 형광체는 발광다이오드 칩(5)에서 방출된 광의 파장을 변환시키어 요구되는 파장의 빛을 방출한다. 예컨대, 상기 발광다이오드 칩(5)이 청색광을 방출할 경우, 상기 몰딩부재(9)는 청색광을 황색광으로 변환시키거나, 청색광을 녹색광 및 적색광으로 변환시키는 형광체를 포함할 수 있다. 그 결과, 상기 발광다이오드 램프로부터 백색광이 외부로 출사된다.On the other hand, the molding member 9 may contain a phosphor. The phosphor converts the wavelength of light emitted from the light emitting diode chip 5 to emit light of the required wavelength. For example, when the LED chip 5 emits blue light, the molding member 9 may include a phosphor for converting blue light into yellow light or converting blue light into green light and red light. As a result, white light is emitted from the light emitting diode lamp to the outside.

상기 핀형 다리들(1a,1b,1c,1d)은 인쇄회로기판(PCB, 도시하지 않음) 등에 삽입되어 장착되며, 납땜에 의해 고정될 수 있다. 상기 인쇄회로기판을 통해 상기 발광다이오드 램프에 전류가 공급되어 발광다이오드 칩(5)이 광을 방출하게 된다.The pin-shaped legs 1a, 1b, 1c, and 1d are inserted into and mounted on a printed circuit board (PCB, not shown), and may be fixed by soldering. A current is supplied to the light emitting diode lamp through the printed circuit board so that the light emitting diode chip 5 emits light.

도 3은 본 발명의 다른 태양에 따른 고 플럭스 발광다이오드 램프를 설명하기 위한 사시도이고, 도 4a 및 도 4b는 도 3의 단면도 및 측면도이다.3 is a perspective view illustrating a high flux light emitting diode lamp according to another embodiment of the present invention, and FIGS. 4A and 4B are cross-sectional views and side views of FIG. 3.

도 3, 도 4a 및 도 4b를 참조하면, 상기 발광다이오드 램프는 탑부(23) 및 상기 탑부(23)에서 연장된 스냅형(snap type) 다리(21a)를 갖는 제1 리드를 포함한다. 상기 스냅형 다리(21a)는 넓은 측면 및 아랫부분에서 거의 수직으로 절곡된 절곡부(22a)를 포함한다. 또한, 스냅형 다리(21b)를 갖는 제2 리드가 상기 제1 리드로부터 이격되어 상기 제1 리드에 대응하도록 배치된다. 상기 제2 리드의 스냅형 다리(21b)는 또한 넓은 측면 및 아랫부분에서 거의 수직으로 절곡된 절곡부(22b)를 포함한다. 절곡부들(22a, 22b)은 서로 대향하는 것이 바람직하다. 상기 제1 리드 및 제2 리드는 구리 또는 철과 같은 금속 또는 합금으로 형성될 수 있으며, 몰딩 기술을 사용하여 성형될 수 있다.3, 4A and 4B, the light emitting diode lamp includes a top portion 23 and a first lead having a snap type leg 21a extending from the top portion 23. The snap leg 21a includes a bent portion 22a that is bent almost vertically on the wide side and the bottom. In addition, a second lead having a snap leg 21b is disposed to correspond to the first lead spaced apart from the first lead. The snap leg 21b of the second lead also includes a bent portion 22b that is bent almost vertically on the wide side and the bottom. Preferably, the bent portions 22a, 22b face each other. The first lead and the second lead may be formed of a metal or alloy such as copper or iron, and may be molded using a molding technique.

상기 제1 리드의 탑부(23)는, 도 2를 참조하여 설명한 바와 같이, 발광다이오드 칩(5)을 탑재하는 상부면 및 하부면을 갖는다. 상기 탑부(23)의 상부면은 평평한 면일 수 있다. 또는, 도 4a에 도시된 바와 같이, 상기 탑부(23)의 상부면에 캐비티가 형성될 수 있으며, 상기 발광다이오드 칩(5)은 상기 캐비티 내에 탑재된다. 상기 캐비티의 측벽은 발광 다이오드에서 방출된 빛을 요구되는 방향을 반사시키기 위한 경사진 반사면을 형성한다.The top portion 23 of the first lead has an upper surface and a lower surface on which the light emitting diode chip 5 is mounted, as described with reference to FIG. 2. The upper surface of the top portion 23 may be a flat surface. Alternatively, as shown in FIG. 4A, a cavity may be formed on an upper surface of the top portion 23, and the light emitting diode chip 5 is mounted in the cavity. The side wall of the cavity forms an inclined reflecting surface for reflecting the light emitted from the light emitting diode in the required direction.

상기 발광다이오드 칩(5)은, 도 2를 참조하여 설명한 바와 같이, 본딩와이어들(13a, 13b)을 통해 상기 제1 및 2 리드에 각각 전기적으로 연결된다. 따라서, 상기 제1 리드 및 제2 리드의 절곡부들(22a, 22b)을 인쇄회로기판 상에 고정시킨 후, 상기 인쇄회로기판을 통해 상기 발광다이오드 램프에 전류를 공급할 수 있다. 이때, 전류는 발광다이오드 칩(5)을 통해 흐르며, 그 결과 빛이 방출된다. As described with reference to FIG. 2, the light emitting diode chip 5 is electrically connected to the first and second leads, respectively, through bonding wires 13a and 13b. Therefore, after fixing the bent portions 22a and 22b of the first lead and the second lead on the printed circuit board, the current may be supplied to the light emitting diode lamp through the printed circuit board. At this time, the current flows through the light emitting diode chip 5, and as a result, light is emitted.

한편, 밀봉수지(11)가, 앞에서 설명한 바와 같이, 상기 제1 리드의 탑부(23), 발광다이오드 칩(5) 및 상기 제2 리드의 일부를 밀봉하며, 몰딩부재(9)가 상기 캐비티 내의 발광다이오드 칩(5)을 덮을 수 있다. 또한, 상기 몰딩부재(9)는 형광체를 함유할 수 있다. Meanwhile, as described above, the sealing resin 11 seals the top portion 23 of the first lead, the light emitting diode chip 5, and a part of the second lead, and the molding member 9 is in the cavity. The light emitting diode chip 5 may be covered. In addition, the molding member 9 may contain a phosphor.

한편, 히트싱크(23a)가 상기 제1 리드의 탑부(23)에서 상기 제1 리드의 다리(21a)와 평행한 방향으로 연장될 수 있다. 상기 히트싱크(23a)는 적어도 상기 밀봉수지(11)의 밖으로 연장되어 돌출되며, 상기 제1 리드 다리(21a)의 최하부까지 연장될 수 있다. 따라서, 상기 발광다이오드 램프를 인쇄회로기판 상에 탑재할 경우, 상기 히트싱크(23a)도 상기 인쇄회로기판 상에 접착될 수 있다. 상기 히트싱크(23a)는 그 표면에 그루브들을 가질 수 있다. 상기 그루브들은 상기 히트싱크(23a)의 표면적을 더욱 넓인다. 이러한 그루브들은 다양한 모양, 다양한 폭을 갖도록 형성될 수 있다. 상기 히트싱크(23a)는 상기 제1 리드의 탑부(23) 및 다리(21a)와 일체로 성형될 수 있다.Meanwhile, the heat sink 23a may extend in a direction parallel to the leg 21a of the first lead from the top portion 23 of the first lead. The heat sink 23a may extend at least out of the sealing resin 11 to protrude, and may extend to a lowermost portion of the first lead leg 21a. Therefore, when the light emitting diode lamp is mounted on the printed circuit board, the heat sink 23a may also be adhered to the printed circuit board. The heat sink 23a may have grooves on its surface. The grooves further widen the surface area of the heat sink 23a. Such grooves may be formed to have various shapes and various widths. The heat sink 23a may be integrally formed with the top portion 23 and the leg 21a of the first lead.

본 발명의 실시예들에 따르면, 상기 발광다이오드 칩(5)은 공급된 전류에 의해 빛을 방출하며, 이때 열도 함께 생성된다. 상기 발광다이오드 칩(5)에서 생성된 열은 제1 리드의 탑부(23) 및 다리(21a)를 통해, 그리고 와이어(13a, 13b) 및 제2 리드를 통해 외부로 방출된다. 상기 제1 리드 및 제2 리드의 다리들(21a, 21b)은 스냅형이므로, 그 표면적이 핀형 다리에 비해 넓다. 따라서, 발광다이오드 램프의 열방출 성능이 개선된다. 이에 더하여, 히트싱크(23a)가 상기 제1 리드의 탑부(23)에서 연장될 경우, 상기 히트싱크(23a)를 통해 열이 방출될 수 있어, 열방출 성능이 더욱 개선된다.According to the embodiments of the present invention, the LED chip 5 emits light by the supplied current, and heat is also generated. Heat generated in the light emitting diode chip 5 is emitted to the outside through the top portion 23 and the leg 21a of the first lead and through the wires 13a and 13b and the second lead. Since the legs 21a and 21b of the first lead and the second lead are snap-shaped, their surface area is larger than that of the pin-shaped legs. Thus, the heat dissipation performance of the light emitting diode lamp is improved. In addition, when the heat sink 23a extends from the top portion 23 of the first lead, heat may be released through the heat sink 23a, thereby further improving heat dissipation performance.

도 5a 및 도 5b는 각각 상기 스냅형 다리들(21a, 21b)을 변형하여 열방출 성능을 더욱 개선시킨 고 플럭스 발광다이오드 램프를 설명하기 위한 측면도들이다.5A and 5B are side views for explaining a high flux LED lamp which further improves heat dissipation performance by modifying the snap legs 21a and 21b, respectively.

도 5a를 참조하면, 상기 발광다이오드 램프는 도 3 내지 도 4를 참조하여 설명한 발광다이오드 램프와 동일한 구성요소들을 가지나, 상기 제1 리드 및/또는 제2 리드의 다리들(21a, 21b)에서 변형된 제1 리드의 다리(51a) 및/또는 제2 리드의 다리(도시하지 않음)를 갖는다. 즉, 상기 제1 리드의 다리(51a)는 공기가 통과할 수 있는 적어도 하나의 관통공(51h)을 갖는다. 또한, 상기 제2 리드의 다리도 공기가 통과할 수 있는 적어도 하나의 관통공을 가질 수 있다. 상기 관통공들(51h)은 다양한 모양, 예컨대 사각형, 원형, 타원형 등의 모양으로 형성될 수 있다. 또한, 상기 관통공들(51h)은 상기 제1 리드의 다리(51a) 내에 다양한 모양으로 배열될 수 있다. 즉, 도 5에 도시한 바와 같이, 행으로 배열될 수 있으며, 이와 달리 열로 배열될 수 있으며, 행렬(matrix)로 배열될 수 있다. 상기 관통공들(51h)은 또한 상기 제2 리드의 다리 내에 배열될 수 있다. Referring to FIG. 5A, the light emitting diode lamp has the same components as the light emitting diode lamp described with reference to FIGS. 3 to 4, but is modified in the legs 21a and 21b of the first lead and / or the second lead. A leg 51a of the first lead and / or a leg (not shown) of the second lead. That is, the leg 51a of the first lead has at least one through hole 51h through which air can pass. In addition, the leg of the second lead may also have at least one through hole through which air can pass. The through holes 51h may be formed in various shapes, for example, rectangular, circular, elliptical, or the like. In addition, the through holes 51h may be arranged in various shapes in the leg 51a of the first lead. That is, as shown in Figure 5, it may be arranged in a row, otherwise may be arranged in a column, it may be arranged in a matrix (matrix). The through holes 51h may also be arranged in the legs of the second lead.

본 발명의 실시예에 따르면, 공기가 상기 관통공들(51h)을 통과할 수 있어, 대류를 이용하여 상기 리드의 다리들을 냉각할 수 있다. 따라서, 상기 발광다이오드 램프의 열방출 성능을 더욱 개선할 수 있다.According to an embodiment of the present invention, air may pass through the through holes 51h, and convection may be used to cool the legs of the lead. Therefore, the heat dissipation performance of the light emitting diode lamp can be further improved.

도 5b을 참조하면, 본 발명의 실시예에 따른 발광다이오드 램프는 도 3 내지 도 4를 참조하여 설명한 발광다이오드 램프와 동일한 구성요소들을 가지나, 상기 제1 리드 및/또는 제2 리드의 다리들(21a, 21b)에서 변형된 제1 리드의 다리(71a) 및/또는 제2 리드의 다리(도시하지 않음)를 갖는다. 즉, 상기 제1 리드의 다리(71a)는 그루브들(71g)을 갖는다. 상기 그루브들(71g)은 상기 제1 리드의 다리(71a)의 외측면 및/또는 내측면에 형성될 수 있다. 또한, 상기 그루브들(71g)은 제2 리드의 다리 상에 형성될 수 있다. 상기 그루브들(71g)은 다양한 모양, 예컨대 직선, 나선 등의 모양으로 형성될 수 있다. Referring to FIG. 5B, a light emitting diode lamp according to an embodiment of the present invention has the same components as the light emitting diode lamp described with reference to FIGS. 3 to 4, but the legs of the first lead and / or the second lead ( 21a, 21b, and the leg 71a of the first lead and / or the leg (not shown) of the second lead. That is, the leg 71a of the first lead has grooves 71g. The grooves 71g may be formed on an outer side surface and / or an inner side surface of the leg 71a of the first lead. In addition, the grooves 71g may be formed on the legs of the second lead. The grooves 71g may be formed in various shapes, for example, straight lines or spirals.

본 발명의 실시예에 따르면, 상기 제1 리드의 다리 및/또는 제2 리드의 다리의 표면적을 넓힐 수 있어 상기 제1 리드 및/또는 다리를 통한 열방출 성능을 더욱 개선할 수 있다.According to the exemplary embodiment of the present invention, the surface area of the leg of the first lead and / or the leg of the second lead can be widened to further improve the heat dissipation performance through the first lead and / or the leg.

이하, 본 발명의 실시예들에 사용되는 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 상세히 설명한다.Hereinafter, a light emitting diode chip having light emitting cells connected in series for use in embodiments of the present invention will be described in detail.

도 6a 및 도 6b는 본 발명의 실시예들에 따른 복수개의 발광셀들을 갖는 발광다이오드 칩의 동작원리를 설명하기 위한 회로도들이다.6A and 6B are circuit diagrams for describing an operating principle of a light emitting diode chip having a plurality of light emitting cells according to embodiments of the present invention.

도 6a를 참조하면, 발광셀들(31a, 31b, 31c)이 직렬 연결되어 제1 직렬 발광셀 어레이(31)를 형성하고, 또 다른 발광셀들(33a, 33b, 33c)이 직렬 연결되어 제2 직렬 발광셀 어레이(33)를 형성한다. 여기서, "직렬 발광셀 어레이"는 다수의 발광셀들이 직렬로 접속된 배열을 의미한다.Referring to FIG. 6A, light emitting cells 31a, 31b, and 31c are connected in series to form a first series light emitting cell array 31, and another light emitting cells 33a, 33b, and 33c are connected in series to each other. Two series light emitting cell arrays 33 are formed. Here, the "serial light emitting cell array" means an array in which a plurality of light emitting cells are connected in series.

상기 제1 및 제2 직렬 어레이들(31, 33)의 양 단부들은 각각 교류전원(35) 및 접지에 연결된다. 상기 제1 및 제2 직렬 어레이들은 교류전원(35)과 접지 사이에서 병렬로 연결된다. 즉, 상기 제1 및 제2 직렬 어레이들의 양 단부들은 서로 전기적으로 연결된다.Both ends of the first and second series arrays 31 and 33 are connected to an AC power source 35 and a ground, respectively. The first and second series arrays are connected in parallel between the AC power source 35 and ground. That is, both ends of the first and second series arrays are electrically connected to each other.

한편, 상기 제1 및 제2 직렬 어레이들(31, 33)은 서로 반대 방향으로 흐르는 전류에 의해 발광셀들이 구동되도록 배치된다. 즉, 도시한 바와 같이, 제1 직렬 어레이(31)에 포함된 발광셀들의 양극(anode) 및 음극(cathode)과 제2 직렬 어레이(33)에 포함된 발광셀들의 양극 및 음극은 서로 반대 방향으로 배치된다.Meanwhile, the first and second series arrays 31 and 33 are disposed to drive the light emitting cells by currents flowing in opposite directions. That is, as shown, the anode and cathode of the light emitting cells included in the first series array 31 and the anode and the cathode of the light emitting cells included in the second series array 33 are opposite to each other. Is placed.

따라서, 교류전원(35)이 양의 위상일 경우, 상기 제1 직렬 어레이(31)에 포함된 발광셀들이 턴온되어 발광하며, 제2 직렬 어레이(33)에 포함된 발광셀들은 턴오프된다. 이와 반대로, 교류전원(35)이 음의 위상일 경우, 상기 제1 직렬 어레이(31)에 포함된 발광셀들이 턴오프되고, 제2 직렬 어레이(33)에 포함된 발광셀들이 턴온된다.Therefore, when the AC power source 35 is in a positive phase, the light emitting cells included in the first series array 31 are turned on to emit light, and the light emitting cells included in the second series array 33 are turned off. On the contrary, when the AC power source 35 is in a negative phase, the light emitting cells included in the first series array 31 are turned off, and the light emitting cells included in the second series array 33 are turned on.

결과적으로, 상기 제1 및 제2 직렬 어레이들(31, 33)이 교류전원에 의해 턴온 및 턴오프를 교대로 반복함으로써, 상기 제1 및 제2 직렬 어레이들을 포함하는 발광다이오드 칩은 연속적으로 빛을 방출한다.As a result, the first and second series arrays 31 and 33 alternately turn on and off by AC power, so that the light emitting diode chip including the first and second series arrays is continuously lighted. Emits.

하나의 발광다이오드로 구성된 발광다이오드 칩들을 도 6a의 회로와 같이 연결하여 교류전원을 사용하여 구동시킬 수 있으나, 발광다이오드 칩들이 점유하는 공간이 증가한다. 그러나, 본 발명의 발광다이오드 칩은 하나의 칩에 교류전원을 연결하여 구동시킬 수 있으므로, 점유하는 공간이 증가하지 않는다.The light emitting diode chips consisting of one light emitting diode may be connected and driven using an AC power source as in the circuit of FIG. 6A, but the space occupied by the light emitting diode chips increases. However, the light emitting diode chip of the present invention can be driven by connecting an AC power source to one chip, so that the occupied space does not increase.

한편, 도 6a의 회로는 상기 제1 및 제2 직렬 어레이들의 양단부들이 교류전원(35) 및 접지에 각각 연결되도록 구성하였으나, 상기 양단부들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 또한, 상기 제1 및 제2 직렬 어레이들은 각각 세 개의 발광셀들로 구성되어 있으나, 이는 설명을 돕기 위한 예시이고, 발광셀들의 수는 필요에 따라 더 증가될 수 있다. 그리고, 상기 직렬 어레이들의 수도 더 증가될 수 있다.Meanwhile, although the circuit of FIG. 6A is configured such that both ends of the first and second series arrays are connected to the AC power source 35 and the ground, respectively, the both ends may be connected to both terminals of the AC power source. In addition, the first and second series arrays are each composed of three light emitting cells, but this is only an example to help explain, and the number of light emitting cells may be further increased as necessary. In addition, the number of the serial arrays may be further increased.

도 6b를 참조하면, 발광셀들(41a, 41b, 41c, 41d, 41e, 41f)이 직렬 발광셀 어레이(41)를 구성한다. 한편, 교류전원(45)과 직렬 발광셀 어레이(41) 및 접지와 직렬 발광셀 어레이(41) 사이에 다이오드 셀들(D1, D2, D3, D4)을 포함하는 브리지 정류기가 배치된다. 상기 다이오드 셀들(D1, D2, D3, D4)은 발광셀들과 동일한 구조를 가질 수 있으나, 이에 한정되지 않으며, 광을 방출하지 않을 수도 있다. 상기 직렬 발광셀 어레이(41)의 애노드 단자는 상기 다이오드 셀들(D1, D2) 사이의 노드에 연결되고, 캐소드 단자는 다이오드 셀들(D3, D4) 사이의 노드에 연결된다. 한편, 교류전원(45)의 단자는 다이오드 셀들(D1, D4) 사이의 노드에 연결되고, 접지는 다이오드 셀들(D2, D3) 사이의 노드에 연결된다.Referring to FIG. 6B, the light emitting cells 41a, 41b, 41c, 41d, 41e, and 41f constitute a series light emitting cell array 41. Meanwhile, a bridge rectifier including diode cells D1, D2, D3, and D4 is disposed between the AC power source 45, the series light emitting cell array 41, and the ground and the series light emitting cell array 41. The diode cells D1, D2, D3, and D4 may have the same structure as the light emitting cells, but are not limited thereto and may not emit light. An anode terminal of the series light emitting cell array 41 is connected to a node between the diode cells D1 and D2, and a cathode terminal is connected to a node between diode cells D3 and D4. Meanwhile, the terminal of the AC power supply 45 is connected to a node between the diode cells D1 and D4, and the ground is connected to a node between the diode cells D2 and D3.

상기 교류전원(45)이 양의 위상을 갖는 경우, 브리지 정류기의 다이오드 셀들(D1, D3)이 턴온되고, 다이오드 셀들(D2, D4)이 턴오프된다. 따라서, 전류는 브리지 정류기의 다이오드 셀(D1), 상기 직렬 발광셀 어레이(41) 및 브리지 정류기의 다이오드 셀(D3)을 거쳐 접지로 흐른다.When the AC power supply 45 has a positive phase, the diode cells D1 and D3 of the bridge rectifier are turned on and the diode cells D2 and D4 are turned off. Thus, the current flows to ground through the diode cell D1 of the bridge rectifier, the series light emitting cell array 41 and the diode cell D3 of the bridge rectifier.

한편, 상기 교류전원(45)이 음의 위상을 갖는 경우, 브리지 정류기의 다이오드 셀들(D1, D3)이 턴오프되고, 다이오드 셀들(D2, D4)이 턴온된다. 따라서, 전류는 브리지 정류기의 다이오드 셀(D2), 상기 직렬 발광셀 어레이(41) 및 브리지 정류기의 다이오드 셀(D4)을 거쳐 교류전원으로 흐른다.On the other hand, when the AC power supply 45 has a negative phase, the diode cells D1 and D3 of the bridge rectifier are turned off and the diode cells D2 and D4 are turned on. Thus, current flows through the diode cell D2 of the bridge rectifier, the series light emitting cell array 41 and the diode cell D4 of the bridge rectifier to the AC power source.

결과적으로, 직렬 발광셀 어레이(41)에 브리지 정류기를 연결하므로써, 교류전원(45)을 사용하여 직렬 발광셀 어레이(41)를 계속적으로 구동시킬 수 있다. 여기서, 브리지 정류기의 단자들이 교류전원(45) 및 접지에 연결되도록 구성하였으나, 브리지 정류기의 상기 단자들이 교류전원의 양 단자에 연결되도록 구성할 수도 있다. 한편, 교류전원을 사용하여 직렬 발광셀 어레이(41)를 구동함에 따라, 리플(ripple)이 발생할 수 있으며, 이를 방지하기 위해 RC 필터를 연결하여 사용할 수 있다.As a result, by connecting the bridge rectifier to the series light emitting cell array 41, it is possible to continuously drive the series light emitting cell array 41 using the AC power supply 45. Here, although the terminals of the bridge rectifier are configured to be connected to the AC power source 45 and the ground, the terminals of the bridge rectifier may be configured to be connected to both terminals of the AC power source. Meanwhile, as the series light emitting cell array 41 is driven using an AC power source, ripple may occur, and an RC filter may be connected to prevent the ripple.

본 실시예에 따르면, 하나의 직렬 발광셀 어레이를 교류전원에 전기적으로 연결하여 구동시킬 수 있으며, 도 6a의 발광다이오드 칩에 비해 발광셀의 사용효율을 높일 수 있다.According to the present embodiment, one series of light emitting cell arrays may be electrically connected to and driven by an AC power source, and the use efficiency of the light emitting cells may be improved as compared to the light emitting diode chip of FIG. 6A.

도 6a 또는 도 6b를 참조하여 설명한 발광셀들은 단일의 발광다이오드 칩 내에 배열된다. 이하, 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 상세히 설명한다.The light emitting cells described with reference to FIG. 6A or 6B are arranged in a single light emitting diode chip. Hereinafter, a light emitting diode chip having light emitting cells connected in series will be described in detail.

도 7a 및 도 7b는 본 발명의 일 태양에 따른 직렬접속된 발광셀들을 갖는 발광다이오드 칩을 설명하기 위한 단면도들이다.7A and 7B are cross-sectional views illustrating a light emitting diode chip having light emitting cells connected in series according to an embodiment of the present invention.

도 7a 및 도 7b를 참조하면, 본 발명의 발광다이오드 칩은 기판(20) 상에 서로 이격되고, 배선들(80-1 내지 80-n)에 의해 직렬접속된 복수의 발광셀(100-1 내지 100-n)을 갖는다. 즉, 발광다이오드 칩은 인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 전기적으로 연결되고, 일 끝단의 발광셀(100-n)의 N형 반도체층(40) 상에 N형 패드(95)가 형성되고, 다른 일 끝단의 발광셀(100-1)의 P형 반도체층(60) 상에 P형 패드(90)가 형성된 복수의 발광셀(100)을 포함한다. 7A and 7B, a plurality of light emitting cells 100-1 are spaced apart from each other on a substrate 20 and serially connected by wirings 80-1 through 80-n. To 100-n). That is, in the LED chip, the N-type semiconductor layer 40 and the P-type semiconductor layer 60 of the adjacent light emitting cells 100-1 to 100-n are electrically connected to each other, and the light emitting cells 100-n at one end thereof are electrically connected. A plurality of N-type pads 95 are formed on the N-type semiconductor layer 40, and the P-type pads 90 are formed on the P-type semiconductor layer 60 of the light emitting cell 100-1 at the other end. It includes a light emitting cell 100.

인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)이 금속 배선(80)을 통해 전기적으로 접속된다. 또한, 본 발명에서는 발광셀(100-1 내지 100-n)들을 직렬 연결하여 교류 구동이 가능한 전압의 숫자만큼 형성하는 것이 효과적이다. 본 발명에서는 단일 발광셀(100)을 구동하기 위한 전압/전류와 조명용 발광다이오드 칩에 인가되는 교류 구동전압에 따라 직렬 접속되는 발광셀(100)의 개수가 매우 다양할 수 있다. 예를 들어, 220V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광셀 66 내지 67개를 직렬로 연결하여 발광다이오드 칩을 제작한다. 또한, 110V 교류 구동에서는 일정 구동 전류에 3.3V 짜리 단위 발광셀 33 내지 34개를 직렬로 연결하여 발광다이오드 칩을 제작한다. The N-type semiconductor layer 40 and the P-type semiconductor layer 60 of the adjacent light emitting cells 100-1 to 100-n are electrically connected through the metal wiring 80. In addition, in the present invention, it is effective to connect the light emitting cells 100-1 to 100-n in series to form the number of voltages capable of AC driving. According to the present invention, the number of light emitting cells 100 connected in series may vary depending on a voltage / current for driving a single light emitting cell 100 and an AC driving voltage applied to a light emitting diode chip for illumination. For example, in the 220V AC driving, 66 to 67 unit light emitting cells of 3.3V are connected in series to a constant driving current to manufacture a light emitting diode chip. In addition, in the 110V AC driving, 33 to 34 3.3V unit light emitting cells are connected in series to a constant driving current to manufacture a light emitting diode chip.

예들 들어 도 7a와 같이, 제 1 내지 제 n의 발광셀(100-1 내지 100-n)이 직렬 접속된 발광다이오드 칩에 있어서, 제 1 발광셀(100-1)의 P형 반도체층(60)상에 P형 패드(90)가 형성되고, 제 1 발광셀(100-1)의 N형 반도체층(40)과 제 2 발광셀(100-2)의 P형 반도체층(60)이 제 1 배선(80-1)을 통해 접속된다. 또한, 제 3 발광셀(100-3)의 N형 반도체층(40)과 제 4 발광셀(미도시)의 P형 반도체층(미도시)이 제 2 배선(80-2)을 통해 접속된다. 그리고, 제 n-2 발광셀(미도시)의 N형 반도체층(미도시)과 제 n-1 발광셀(100-n-1)의 P형 반도체층(60)이 제 n-1 배선(80-n-1)을 통해 접속되고, 제 n-1 발광셀(100-n-1)의 N형 반도체층(40)과, 제 n 발광셀(100-n)의 P형 반도체층(60)이 제 n 배선(80-n)을 통해 접속된다. 또한, 제 n 발광셀(100-n)의 N형 반도체층(40)에 N형 패드(95)가 형성된다. For example, as shown in FIG. 7A, in the light emitting diode chip in which the first to nth light emitting cells 100-1 to 100-n are connected in series, the P-type semiconductor layer 60 of the first light emitting cell 100-1 is connected. The P-type pad 90 is formed on the N-type semiconductor layer 40, and the N-type semiconductor layer 40 of the first light emitting cell 100-1 and the P-type semiconductor layer 60 of the second light emitting cell 100-2 are formed. It is connected via one wiring 80-1. In addition, the N-type semiconductor layer 40 of the third light emitting cell 100-3 and the P-type semiconductor layer (not shown) of the fourth light emitting cell (not shown) are connected through the second wiring 80-2. . The n-type semiconductor layer (not shown) of the n-th light emitting cell (not shown) and the P-type semiconductor layer 60 of the n-th light emitting cell 100-n-1 are connected to the n-1 wiring ( N-type semiconductor layer 40 of n-th light emitting cell 100-n-1 and P-type semiconductor layer 60 of n-th light emitting cell 100-n, which are connected via 80-n-1; ) Is connected via the n-th wiring 80-n. In addition, an N-type pad 95 is formed in the N-type semiconductor layer 40 of the n-th light emitting cell 100-n.

본 발명의 기판(20)은 복수개의 발광다이오드 칩을 제작할 수 있는 기판일 수 있다. 이에, 도 7a 및 도 7b의 A는 이러한 복수개의 발광다이오드 칩을 개별적으로 절단하기 위한 절단 영역을 나타낸다.The substrate 20 of the present invention may be a substrate capable of manufacturing a plurality of light emitting diode chips. Thus, A of FIGS. 7A and 7B show cutting regions for individually cutting the plurality of light emitting diode chips.

또한, 상술한 발광다이오드 칩은 외부 교류전압을 정류하기 위한 정류용 다이오드 셀들(도 6b의 D1 내지 D4)을 가질 수 있다. 상기 다이오드 셀들은 정류 브리지형태로 배열된다. 상기 다이오드 셀들의 노드들이 각각 발광셀의 N형 패드와 P형 패드에 접속될 수 있다. 상기 다이오드 셀들은 상기 발광셀들과 동일한 구조를 가지는 발광셀들일 수 있다.In addition, the LED chip described above may have rectifying diode cells (D1 to D4 in FIG. 6B) for rectifying an external AC voltage. The diode cells are arranged in the form of a rectifying bridge. Nodes of the diode cells may be connected to the N-type pad and the P-type pad of the light emitting cell, respectively. The diode cells may be light emitting cells having the same structure as the light emitting cells.

이하, 상기 직렬접속된 발광셀들을 갖는 발광다이오드 칩의 제조 방법을 설명한다.Hereinafter, a method of manufacturing a light emitting diode chip having light emitting cells connected in series will be described.

기판(20)상에 버퍼층(30), N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 순차적으로 성장시킨다. P형 반도체층(60) 상에 투명 전극층(70)을 더 형성할 수도 있다. 상기 기판(20)은 사파이어(Al2O3), 탄화실리콘(SiC), 산화아연(ZnO), 실리콘(Si), 갈륨비소(GaAs), 갈륨인(GaP), 리튬-알루미나(LiAl2O3 ), 질화붕소(BN), 질화알루미늄(AlN) 또는 질화갈륨(GaN) 기판일 수 있으며, 기판(20) 상에 형성될 반도체층의 물질에 따라 선택될 수 있다. 질화갈륨계 반도체층을 사용하는 경우, 사파이어 또는 탄화실리콘(SiC) 기판이 바람직하다.The buffer layer 30, the N-type semiconductor layer 40, the active layer 50, and the P-type semiconductor layer 60 are sequentially grown on the substrate 20. The transparent electrode layer 70 may be further formed on the P-type semiconductor layer 60. The substrate 20 includes sapphire (Al 2 O 3 ), silicon carbide (SiC), zinc oxide (ZnO), silicon (Si), gallium arsenide (GaAs), gallium phosphorus (GaP), lithium-alumina (LiAl 2 O). 3 ) , boron nitride (BN), aluminum nitride (AlN) or gallium nitride (GaN) substrate, and may be selected according to the material of the semiconductor layer to be formed on the substrate (20). In the case of using a gallium nitride based semiconductor layer, a sapphire or silicon carbide (SiC) substrate is preferable.

상기 버퍼층(30)은 결정 성장시에 기판(20)과 후속층들의 격자 부정합을 줄위기 위한 층으로서, 예컨대 갈륨질화막(GaN)일 수 있다. SiC 기판이 전도성 기판일 경우, 상기 버퍼층(30)은 절연층으로 형성되는 것이 바람직하며, 반절연 GaN로 형성될 수 있다. N형 반도체층(40)은 전자가 생성되는 층으로서, N형 화합물 반도체층과 N형 클래드층으로 형성된다. 이때, N형 화합물 반도체 층은 N형 불순물이 도핑되어 있는 GaN을 사용할 수 있다. P형 반도체층(60)은 홀이 생성되는 층으로서, P형 클래드층과 P형 화합물 반도체층으로 형성된다. 이때, P형 화합물 반도체층은 P형 불순물이 도핑되어 있는 AlGaN을 사용할 수 있다.The buffer layer 30 is a layer for reducing lattice mismatch between the substrate 20 and subsequent layers during crystal growth, and may be, for example, a gallium nitride layer (GaN). When the SiC substrate is a conductive substrate, the buffer layer 30 may be formed of an insulating layer, and may be formed of semi-insulating GaN. The N-type semiconductor layer 40 is a layer in which electrons are generated, and is formed of an N-type compound semiconductor layer and an N-type cladding layer. In this case, the N-type compound semiconductor layer may use GaN doped with N-type impurities. The P-type semiconductor layer 60 is a layer in which holes are formed, and is formed of a P-type cladding layer and a P-type compound semiconductor layer. In this case, AlGaN doped with P-type impurities may be used for the P-type compound semiconductor layer.

활성층(50)은 소정의 밴드 갭과 양자 우물이 만들어져 전자 및 홀이 재결합되는 영역으로서, InGaN층을 포함할 수 있다. 또한, 활성층(50)을 이루는 물질의 종류에 따라 전자 및 홀 결합하여 발생하는 발광 파장이 변화된다. 따라서, 목표로 하는 파장에 따라 활성층(50)에 포함되는 반도체 재료를 조절하는 것이 바람직하다.The active layer 50 is a region where a predetermined band gap and a quantum well are made to recombine electrons and holes, and may include an InGaN layer. In addition, according to the kind of material constituting the active layer 50, the emission wavelength generated by electron and hole coupling is changed. Therefore, it is preferable to adjust the semiconductor material contained in the active layer 50 according to the target wavelength.

그 후, 사진 및 식각공정을 사용하여 상기 P형 반도체층(60) 및 활성층(50)들을 패터닝하여 상기 N형 반도체층(40)의 일부를 노출시킨다. 또한, 상기 노출된 N형 반도체층(40)의 일부를 제거하여 각각의 발광셀(100)을 전기적으로 절연한다. 이때, 도 7a에 도시된 바와 같이, 상기 노출된 버퍼층(30)을 제거하여 기판(20) 상부면을 노출시킬 수 있으며, 도 7b와 같이, 버퍼층(30)에서 식각을 정지할 수 있다. 상기 버퍼층(30)이 전도성인 경우, 상기 노출된 버퍼층(30)을 제거하여 발광셀들을 전기적으로 분리시킨다.Thereafter, a portion of the N-type semiconductor layer 40 is exposed by patterning the P-type semiconductor layer 60 and the active layers 50 using a photolithography and an etching process. In addition, a portion of the exposed N-type semiconductor layer 40 is removed to electrically insulate each of the light emitting cells 100. In this case, as shown in FIG. 7A, the exposed surface of the substrate 20 may be exposed by removing the exposed buffer layer 30, and as shown in FIG. 7B, the etching may be stopped in the buffer layer 30. When the buffer layer 30 is conductive, the exposed buffer layer 30 is removed to electrically separate the light emitting cells.

상술한 제조 공정과 동일한 방법을 이용하여 정류 브리지용 다이오드 셀들도 함께 형성할 수 있다. 물론, 통상의 반도체 제조 공정을 사용하여 별도로 정류 브리지용 다이오드 셀들을 형성할 수도 있다. Diode cells for rectifying bridges may also be formed using the same method as the above-described manufacturing process. Of course, it is also possible to form diode cells for rectifying bridge separately using a conventional semiconductor manufacturing process.

이후, 소정의 브리지(Bridge) 공정 또는 스텝커버(Step-Cover) 등의 공정을 통해 각기 인접한 발광셀(100-1 내지 100-n)의 N형 반도체층(40)과 P형 반도체층(60)을 전기적으로 연결하는 도전성 배선(80-1 내지 80-n)을 형성한다. 도전성 배선(80-1 내지 80-n)은 도전성의 물질을 이용하여 형성하되, 금속 또는 불순물로 도핑된 실리콘 화합물을 이용하여 형성한다. Thereafter, the N-type semiconductor layer 40 and the P-type semiconductor layer 60 of the light emitting cells 100-1 to 100-n which are adjacent to each other through a predetermined bridge process or a step-cover process, or the like. ) To form conductive wires 80-1 to 80-n electrically connected thereto. The conductive wires 80-1 to 80-n are formed using a conductive material, but are formed using a silicon compound doped with a metal or an impurity.

상기 브리지 공정은 에어브리지(air bridge) 공정이라고도 하며, 이 공정에 대해 간단하게 설명한다. 우선, 발광셀들이 형성된 기판 상에 감광막을 형성한 후, 노광기술을 사용하여 노출된 N형 반도체층 및 P형 반도체층 상부의 전극층을 노출시키는 개구부를 갖는 제1 감광막 패턴을 형성한다. 그 후, 전자빔 증착(e-beam evaporation) 기술등을 사용하여 금속물질층을 얇게 형성한다. 상기 금속물질층은 개구부 및 감광막 패턴 상부 전면에 형성된다. 이어서, 상기 감광막 패턴 상부에 다시, 연결하고자 하는 인접한 발광셀들 사이 영역들 및 상기 개구부들의 상기 금속물질층을 노출시키는 제2 감광막 패턴을 형성한다. 그 후, 금 등을 도금기술을 사용하여 형성한 후, 상기 제1 및 제2 감광막 패턴들을 제거한다. 그 결과, 인접한 발광셀들을 연결하는 배선만 남고, 다른 금속물질층 및 감광막 패턴들은 모두 제거되어, 배선이 브리지 형태로 발광셀들을 연결한다.The bridge process is also called an air bridge process, and this process will be briefly described. First, after forming a photoresist film on the substrate on which the light emitting cells are formed, a first photoresist pattern having an opening for exposing the exposed N-type semiconductor layer and the electrode layer on the P-type semiconductor layer is formed by using an exposure technique. Thereafter, the metal material layer is thinly formed by using an electron beam evaporation technique. The metal material layer is formed on the entire surface of the opening and the photoresist pattern. Subsequently, a second photoresist pattern is formed on the photoresist pattern to expose regions between adjacent light emitting cells to be connected and the metal layer of the openings. Thereafter, gold and the like are formed using a plating technique, and then the first and second photoresist patterns are removed. As a result, only wirings connecting adjacent light emitting cells remain, and all other metal material layers and photoresist patterns are removed, so that the wirings connect the light emitting cells in a bridge form.

한편, 스텝커버 공정은 발광셀들을 갖는 기판 상에 절연층을 형성하는 것을 포함한다. 상기 절연층을 사진 및 식각 기술을 사용하여 패터닝하여 P형 반도체층 및 N형 반도체층 상부의 전극층을 노출시키는 개구부를 형성한다. 이어서, 전자빔 증착기술 등을 사용하여 상기 개구부를 채우고 상기 절연층 상부를 덮는 금속층을 형성한다. 그 후, 상기 금속층을 사진 및 식각 기술을 사용하여 패터닝하여 서로 인접한 발광셀들을 연결하는 배선을 형성한다. 이러한, 스텝커버 공정은 다양한 변형예가 가능하다. 스텝커버 공정을 사용하면, 배선이 절연층에 의해 지지되므로 배선에 대한 신뢰성을 증가시킬 수 있다.Meanwhile, the step cover process includes forming an insulating layer on a substrate having light emitting cells. The insulating layer is patterned using photolithography and etching techniques to form openings that expose the P-type semiconductor layer and the electrode layer on the N-type semiconductor layer. Subsequently, an electron beam deposition technique or the like is used to form a metal layer filling the opening and covering the insulating layer. Thereafter, the metal layer is patterned using photolithography and etching techniques to form interconnects that connect adjacent light emitting cells. Such a step cover process is possible in various modifications. Using the step cover process, the wiring is supported by the insulating layer, thereby increasing the reliability of the wiring.

한편, 양끝단에 위치한 발광셀(100-1 및 100-n)에 각기 외부와 전기적 접속을 위한 P형 패드(90)와 N형 패드(95)를 형성한다. 정류 브리지용 다이오드 셀들을 P형 패드(90)와 N형 패드(95)에 각각 접속시킬 수도 있고, 본딩와이어들(도 2 또는 도 4a의 13a 및 13b)을 P형 패드(90)와 N형 패드(95)에 각각 연결할 수 있다.Meanwhile, P-type pads 90 and N-type pads 95 are formed in the light emitting cells 100-1 and 100-n located at both ends, respectively, for electrical connection with the outside. The rectifying bridge diode cells may be connected to the P-type pad 90 and the N-type pad 95, respectively, and the bonding wires (13a and 13b of FIG. 2 or 4A) may be connected to the P-type pad 90 and the N-type. The pads 95 may be connected to each other.

상술한 본 발명의 발광다이오드 칩의 제조 방법은 일 실시예일 뿐이며, 이에 한정되지 않고, 다양한 공정과 제조 방법이 소자의 특성 및 공정의 편의에 따라 변경되거나 추가될 수 있다.The manufacturing method of the light emitting diode chip of the present invention described above is only one embodiment, and is not limited thereto. Various processes and manufacturing methods may be changed or added according to the characteristics of the device and the convenience of the process.

예를 들어, N형 전극, N형 반도체층, 활성층, P형 반도체층 및 P형 전극이 순차적으로 적층된 형상의 다수의 수직형 발광셀들을 기판상에 형성하거나, 이러한 구조를 갖는 발광셀들을 기판상에 본딩하여 배열한다. 이후, 인접한 발광셀의 N형 전극 및 P형 전극을 배선으로 연결하여 다수의 발광셀들을 직렬 연결하여 발광다이오드 칩을 제작할 수 있다. 물론 상기의 수직형 발광셀은 상술한 예에 한정된 구조가 아닌 다양한 구조가 가능하다. 또한, 기판 상에 복수개의 발광셀들을 형성한 후, 별도의 호스트 기판 상에 상기 발광셀들을 본딩하고, 상기 기판을 레이저를 사용하여 분리하거나, 화학기계적연마 기술을 사용하여 제거하므로써 호스트 기판 상에 복수개의 발광셀들을 형성하는 것도 가능하다. 그 후, 인접한 발광셀들을 배선으로 직렬연결할 수 있다. For example, a plurality of vertical light emitting cells having a shape in which an N-type electrode, an N-type semiconductor layer, an active layer, a P-type semiconductor layer, and a P-type electrode are sequentially stacked are formed on a substrate, or light-emitting cells having such a structure are formed. Bonding is arranged on a substrate. Thereafter, the N-type electrode and the P-type electrode of adjacent light emitting cells may be connected by wires to connect a plurality of light emitting cells in series to manufacture a light emitting diode chip. Of course, the vertical light emitting cell is not limited to the above-described structure is possible in a variety of structures. In addition, after forming a plurality of light emitting cells on a substrate, by bonding the light emitting cells on a separate host substrate, and separating the substrate using a laser, or by using a chemical mechanical polishing technique to remove on the host substrate It is also possible to form a plurality of light emitting cells. Thereafter, adjacent light emitting cells can be connected in series by wiring.

상기 발광셀(100) 각각은 기판(20) 상에 순차적으로 적층된 N형 반도체층(40), 활성층(50) 및 P형 반도체층(60)을 포함하며, 버퍼층(30)이 기판(20)과 발광셀(100) 사이에 개재된다. 상기 발광셀(100) 각각은 상기 P형 반도체층(60) 상에 형성된 투명전극층(70)을 포함한다. 또한, 수직형 발광셀의 경우, N형 반도체층 하부에 위치하는 N형 전극을 포함한다.Each of the light emitting cells 100 includes an N-type semiconductor layer 40, an active layer 50, and a P-type semiconductor layer 60 that are sequentially stacked on the substrate 20, and the buffer layer 30 includes the substrate 20. ) And the light emitting cell 100. Each of the light emitting cells 100 includes a transparent electrode layer 70 formed on the P-type semiconductor layer 60. In addition, the vertical light emitting cell includes an N-type electrode disposed under the N-type semiconductor layer.

N형 본딩 패드와 P형 본딩 패드는 발광셀(100)을 외부의 금속배선 또는 본딩와이어와 전기적으로 연결하기 위한 패드로서, Ti/Au의 적층 구조로 형성할 수 있다. 상기 본딩패드들은 발광셀들 모두의 N형 반도체층 및 P형 반도체층 상에 형성될 수 있다. 또한, 상술한 투명 전극층(70)은 P형 본딩 패드를 통해 입력되는 전압을 P형 반도체층(60)에 균일하게 전달하는 역할을 한다.The N-type bonding pad and the P-type bonding pad are pads for electrically connecting the light emitting cell 100 to an external metal wiring or bonding wire, and may be formed in a stacked structure of Ti / Au. The bonding pads may be formed on the N-type semiconductor layer and the P-type semiconductor layer of all the light emitting cells. In addition, the transparent electrode layer 70 serves to uniformly transfer the voltage input through the P-type bonding pad to the P-type semiconductor layer 60.

도 8a 내지 도 8c는 본 발명의 다른 태양에 따른 직렬접속된 발광셀들을 갖는 발광다이오드 칩(1000)을 설명하기 위한 단면도들이다. 여기서, 발광다이오드 칩(1000)은 플립칩형 발광셀들을 가지며, 상기 발광다이오드 칩(1000)이 서브마운트(2000)에 결합되어 제1 리드의 탑부(도 2의 3 또는 도 4a의 23)에 탑재된다.8A to 8C are cross-sectional views illustrating a light emitting diode chip 1000 having light emitting cells connected in series according to another embodiment of the present invention. The light emitting diode chip 1000 may include flip chip type light emitting cells, and the light emitting diode chip 1000 may be coupled to the submount 2000 and mounted on the top portion of the first lead (3 in FIG. 2 or 23 in FIG. 4A). do.

도 8a를 참조하면, 상기 발광다이오드 칩(1000)은 기판(110) 상에 다수의 플립칩형 발광셀들이 배열된다. 발광셀 각각은 기판(110) 상에 형성된 N형 반도체층(130)과, N형 반도체층(130)의 일부에 형성된 활성층(140)과, 활성층(140) 상에 형성된 P형 반도체층(150)을 포함한다. 한편, 상기 기판(110)과 발광셀들 사이에 버퍼층(120)이 개재될 수 있다. 이때, P형 반도체층(150)의 콘택 저항을 줄이기 위해 별도의 P형 전극층(160)이 P형 반도체층(150) 상에 형성될 수 있다. 상기 P형 전극층은 투명전극층일 수 있으나, 투명전극층일 필요가 없다. 또한, 상기 발광다이오드 칩(1000)은 P형 전극층(150) 상에 범핑용으로 형성된 P형 금속 범퍼(metal bumper; 170)와, N형 반도체층(130) 상에 범핑용으로 형성된 N형 금속범퍼(180)를 더 포함한다. 또한, P형 전극층(160) 상부에 형성된 반사율 10 내지 100%인 반사층(미도시)을 더 포함할 수 있다. 또한, P형 반도체층(150) 상에 전류의 공급을 원활히 하기 위한 별도의 오믹금속층을 더 형성할 수도 있다. Referring to FIG. 8A, a plurality of flip chip type light emitting cells are arranged on a substrate 110 of the light emitting diode chip 1000. Each of the light emitting cells includes an N-type semiconductor layer 130 formed on the substrate 110, an active layer 140 formed on a portion of the N-type semiconductor layer 130, and a P-type semiconductor layer 150 formed on the active layer 140. ). Meanwhile, a buffer layer 120 may be interposed between the substrate 110 and the light emitting cells. In this case, in order to reduce the contact resistance of the P-type semiconductor layer 150, a separate P-type electrode layer 160 may be formed on the P-type semiconductor layer 150. The P-type electrode layer may be a transparent electrode layer, but does not need to be a transparent electrode layer. The light emitting diode chip 1000 may include a P-type metal bumper 170 formed on the P-type electrode layer 150 for bumping and an N-type metal formed on the N-type semiconductor layer 130 for bumping. It further includes a bumper 180. In addition, the P-type electrode layer 160 may further include a reflecting layer (not shown) having a reflectance of 10 to 100%. In addition, a separate ohmic metal layer may be further formed on the P-type semiconductor layer 150 to facilitate supply of current.

상기 기판(110), 버퍼층(120), N형 반도체층(130), 활성층(140) 및 P형 반도체층(150)은, 도 7a 및 도 7b를 참조하여 설명한 바와 동일한 기판(20) 및 반도체층들로 형성될 수 있다.The substrate 110, the buffer layer 120, the N-type semiconductor layer 130, the active layer 140, and the P-type semiconductor layer 150 have the same substrate 20 and semiconductor as described with reference to FIGS. 7A and 7B. It may be formed in layers.

서브 마운트 기판(2000)은 다수의 N영역과 P영역이 정의된 기판(200)과, 상기 기판(200) 표면에 형성된 유전체막(210)과, 인접한 N영역과 P영역을 연결하는 다수의 전극패턴(230)을 포함한다. 또한, 일 가장자리에 위치한 P영역까지 연장된 P형 본딩 패드(240)와, 다른 일 가장자리에 위치한 N영역까지 연장된 N형 본딩 패드(250)를 더 포함한다. The submount substrate 2000 includes a substrate 200 in which a plurality of N regions and P regions are defined, a dielectric film 210 formed on the surface of the substrate 200, and a plurality of electrodes connecting adjacent N and P regions. Pattern 230. The apparatus may further include a P-type bonding pad 240 extending to a P region located at one edge and an N-type bonding pad 250 extending to an N region located at the other edge.

상기의 N영역은 발광다이오드 칩(1000)의 N형 금속 범퍼(180)가 접속될 영역을 지칭하고, P영역은 발광다이오드 칩(1000)의 P형 금속 범퍼(170)가 접속될 영역을 지칭한다. The N region refers to a region to which the N-type metal bumper 180 of the LED chip 1000 is to be connected, and the P region refers to a region to which the P-type metal bumper 170 of the LED chip 1000 is to be connected. do.

이때 기판(200)으로는 열전도성이 우수한 기판을 사용한다. 예컨대, SiC, Si, 게르마늄(Ge), 실리콘게르마늄(SiGe), AlN, 금속 기판을 사용할 수 있다. 유전체막(210)으로는 전류가 1㎛이하로 흐르는 모든 유전물질을 사용할 수 있다. 물론 이에 한정되지 않고, 전류가 전혀 흐르지 않는 절연물질을 사용할 수도 있다. 또한, 유전체막(210)은 다층으로 형성할 수도 있다. 상기 기판이 비전도성인 경우, 상기 유전체막(210)은 생략될 수 있다. 상기 유전체막(210)으로는 산화실리콘(SiO2), 산화마그네슘(MgO) 또는 질화질리콘(SiN)을 사용할 수 있다.In this case, a substrate having excellent thermal conductivity is used as the substrate 200. For example, SiC, Si, germanium (Ge), silicon germanium (SiGe), AlN, or a metal substrate can be used. As the dielectric film 210, any dielectric material through which a current flows below 1 μm may be used. Of course, the present invention is not limited thereto, and an insulating material through which no current flows can be used. In addition, the dielectric film 210 may be formed in multiple layers. When the substrate is nonconductive, the dielectric film 210 may be omitted. As the dielectric layer 210, silicon oxide (SiO 2 ), magnesium oxide (MgO), or silicon nitride (SiN) may be used.

전극패턴(230), N형 본딩 패드(250) 및 P형 본딩 패드(240)는 전기 전도성이 우수한 금속을 사용할 수 있다.The electrode pattern 230, the N-type bonding pad 250, and the P-type bonding pad 240 may use a metal having excellent electrical conductivity.

이하, 상술한 구성을 갖는 플립칩형 발광셀들을 갖는 발광다이오드 칩용 서브 마운트 기판의 제조 방법을 설명한다. Hereinafter, a method of manufacturing a submount substrate for a light emitting diode chip having flip chip type light emitting cells having the above-described configuration will be described.

기판(200)을 요철 형상으로 형성하여 N영역과 P영역으로 정의한다. 상기의 N영역과 P영역은 본딩될 발광다이오드 칩(1000)의 N형 금속 범퍼(180)와 P형 금속 범퍼(170)의 크기에 따라 그 폭과 높이 및 형상이 매우 다양하게 변화될 수 있다. 본 실시예에서는, 기판(200)의 철부가 N영역이 되고, 기판의 요부가 P영역(A)이 된다. 이러한 형상의 기판(200)은 별도의 주형을 이용하여 제조될 수도 있고, 소정의 식각공정을 이용하여 제조될 수도 있다. 즉, 기판(200)상에 P영역을 노출시키는 마스크를 형성한 다음, 노출된 기판(200)의 일부를 제거하여 리세스된 P영역을 형성한다. 이후, 마스크를 제거하면 리세스된 P영역과 상대적으로 돌출된 N영역이 형성된다. 또한, 기계적 가공을 통해 리세스된 P영역을 형성할 수도 있다. The substrate 200 is formed in an uneven shape to define the N region and the P region. The N region and the P region may vary in width, height, and shape according to sizes of the N-type metal bumper 180 and the P-type metal bumper 170 of the LED chip 1000 to be bonded. . In this embodiment, the convex portion of the substrate 200 becomes the N region, and the recessed portion of the substrate becomes the P region A. The substrate 200 of this shape may be manufactured using a separate mold, or may be manufactured using a predetermined etching process. That is, after forming a mask exposing the P region on the substrate 200, a portion of the exposed substrate 200 is removed to form a recessed P region. Subsequently, removing the mask forms an N region protruding relatively to the recessed P region. In addition, the recessed P region may be formed through mechanical processing.

이후, 전체 구조상에 유전체막(210)을 형성한다. 이때, 기판(200)으로 도전성 물질을 사용하지 않을 경우에는 유전체막(210)을 형성하지 않을 수도 있다. 열 전도율의 향상을 위해 전기 전도성이 우수한 금속 기판을 사용할 경우, 유전체막(210)을 형성하여 충분한 절연 역할을 할 수 있도록 한다. Thereafter, the dielectric film 210 is formed on the entire structure. In this case, when the conductive material is not used as the substrate 200, the dielectric film 210 may not be formed. In the case of using a metal substrate having excellent electrical conductivity to improve thermal conductivity, the dielectric film 210 may be formed to provide sufficient insulation.

유전체막(210) 상에 인접한 N영역과 P영역을 하나의 쌍으로 연결하는 전극패턴들(230)을 형성한다. 스크린 인쇄 방법으로 전극패턴들(230)을 형성하거나, 전극층을 증착한 후, 사진 및 식각공정을 사용하여 패턴닝하여 전극패턴들(230)을 형성할 수 있다. Electrode patterns 230 are formed on the dielectric layer 210 to connect adjacent N and P regions in a pair. The electrode patterns 230 may be formed by screen printing, or after the electrode layer is deposited, the electrode patterns 230 may be formed by patterning using a photolithography and an etching process.

발광다이오드 칩(1000)의 P형 금속범퍼(170)가 P영역 상의 전극패턴(230)에 본딩되고, N형 금속범퍼(180)가 N영역 상의 전극패턴(230)에 본딩되므로써, 상기 발광다이오드 칩(1000)과 서브 마운트 기판(2000)이 본딩된다. 이때, 상기 발광다이오드 칩(1000)의 발광셀들이 전극패턴들(230)에 의해 직렬 연결되어, 직렬접속된 발광셀 어레이를 형성한다. 상기 직렬접속된 발광셀 어레이의 양단에 P형 본딩패드(240)와 N형 본딩패드(250)가 위치하여 본딩와이어들(도 2 또는 도 4a의 13a, 13b)에 각각 연결된다.The P-type metal bumper 170 of the light emitting diode chip 1000 is bonded to the electrode pattern 230 on the P region, and the N-type metal bumper 180 is bonded to the electrode pattern 230 on the N region. The chip 1000 and the submount substrate 2000 are bonded. In this case, the light emitting cells of the LED chip 1000 are connected in series by the electrode patterns 230 to form an array of light emitting cells connected in series. P-type bonding pads 240 and N-type bonding pads 250 are positioned at both ends of the series-connected light emitting cell arrays, and are connected to bonding wires (13a and 13b of FIG. 2 or 4a, respectively).

이때, 금속범프(170, 180)와 전극패턴들(230) 및 본딩 패드들(240, 250)은 다양한 본딩 방법을 통해 본딩될 수 있으며, 예컨대 공융온도를 이용한 공융(Eutectic)법을 통해 본딩될 수 있다. In this case, the metal bumps 170 and 180, the electrode patterns 230, and the bonding pads 240 and 250 may be bonded through various bonding methods. For example, the metal bumps 170 and 180 may be bonded using an eutectic method using a eutectic temperature. Can be.

이때, 직렬 접속되는 발광셀의 개수는 사용하고자 하는 전원 및 사용 전력에 따라 다양하게 변화될 수 있으며, 도 7a 및 도 7b를 참조하여 설명한 바와 같은 개수로 형성될 수 있다.In this case, the number of light-emitting cells connected in series may vary depending on the power source and power to be used, and may be formed in the same number as described with reference to FIGS. 7A and 7B.

도 8b를 참조하면, 도 8a와 같이 기판(110) 상에 복수개의 발광셀들이 배열되는 것이 아니라, 개개의 발광셀(100a 내지 100c)이 서브 마운트 기판(2000) 상에 별개로 본딩될 수 있다. 또한, 도 8a의 발광다이오드 칩(1000)에서 레이저를 사용하여 기판(110)을 분리하거나, 화학기계적연마기술을 사용하여 상기 기판(110)을 제거할 수 있다. 이때, 인접한 발광셀(100a 내지 100c)의 N형 금속 범퍼(170)와 P형 금속범퍼(180)가 서브 마운트 기판(2000)에 형성된 전극패턴들(230)에 본딩되어 상기 발광셀들이 전기적으로 직렬 연결된다. Referring to FIG. 8B, instead of arranging a plurality of light emitting cells on the substrate 110 as shown in FIG. 8A, individual light emitting cells 100a to 100c may be separately bonded on the sub-mount substrate 2000. . In addition, in the light emitting diode chip 1000 of FIG. 8A, the substrate 110 may be separated using a laser, or the substrate 110 may be removed using a chemical mechanical polishing technique. At this time, the N-type metal bumper 170 and the P-type metal bumper 180 of the adjacent light emitting cells 100a to 100c are bonded to the electrode patterns 230 formed on the sub-mount substrate 2000 to electrically connect the light emitting cells. Are connected in series.

도 8c를 참조하면, 다수의 N영역과 P영역이 정의된 평평한 기판(200) 상에 인접한 N영역(A)과 P영역(B)을 각각 연결하는 전극패턴들(230)을 형성한 다음, 발광다이오드 칩(1000)을 서브 마운트 기판(2000)에 실장할 수 있다. 즉, 도 8a와 달리, 소정의 패턴이 형성되지 않은 기판(200)상에 전극패턴들(230)을 형성한 다음, 발광다이오드 칩(1000)의 인접한 발광셀의 N형 금속 범퍼(170)와 P형 금속 범퍼(180)가 전기적으로 연결되도록 할 수 있다.Referring to FIG. 8C, electrode patterns 230 are formed on the flat substrate 200 on which a plurality of N regions and P regions are defined to connect adjacent N regions A and P regions B, respectively. The light emitting diode chip 1000 may be mounted on the submount substrate 2000. That is, unlike FIG. 8A, the electrode patterns 230 are formed on the substrate 200 on which the predetermined pattern is not formed, and then the N-type metal bumpers 170 of the adjacent light emitting cells of the LED chip 1000 are formed. The P-type metal bumper 180 may be electrically connected.

또한, 발광다이오드 칩(1000)내의 발광셀에 N형 및 P형 금속 범퍼(170, 180)를 형성하지 않고, 서브 마운트 기판(2000) 상의 N영역(B) 및 P영역(A)에 각각 금속범퍼(170, 180)를 형성할 수도 있다. 이때, 금속범퍼(170, 180)와 본딩되기 위해 N형 및 P형 반도체층(130, 150) 상에 소정의 금속전극(미도시)이 더 형성될 수도 있다. In addition, the N-type and P-type metal bumpers 170 and 180 are not formed in the light emitting cells in the LED chip 1000, and the metals are formed in the N region B and the P region A on the sub-mount substrate 2000, respectively. Bumpers 170 and 180 may be formed. In this case, a predetermined metal electrode (not shown) may be further formed on the N-type and P-type semiconductor layers 130 and 150 to be bonded to the metal bumpers 170 and 180.

또한, 본 발명에서는 가정용 전원에서 사용하기 위해 상기 발광다이오드 칩(1000) 내에 별도의 브리지 회로를 구성할 수 있다. 또한, 상기의 직렬접속된 발광셀 어레이들을 두개 이상 형성되도록 하여 이들을 병렬연결하여 가정용 전원으로 구동시킬 수 있다.In addition, in the present invention, a separate bridge circuit may be configured in the light emitting diode chip 1000 for use in a home power source. In addition, two or more of the series-connected light emitting cell arrays may be formed so that they may be connected in parallel to be driven by a home power source.

Claims (11)

기판 상에 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층을 형성하는 단계;
상기 제2 질화물 반도체층 및 활성층을 패터닝하여 상기 제1 질화물 반도체층의 일부를 노출시켜 복수의 영역을 형성하는 단계;
상기 복수의 영역 상에 상기 서브 마운트 기판을 본딩하는 단계; 및
상기 기판을 제거하는 단계를 포함하고,
상기 서브 마운트 기판을 본딩하는 단계는,
상기 서브 마운트 기판과 상기 복수의 영역 사이에 유전체막을 형성하는 단계 및 상기 유전체막 상에 복수의 배선을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.Forming a first nitride semiconductor layer, an active layer and a second nitride semiconductor layer on the substrate;
Patterning the second nitride semiconductor layer and the active layer to expose a portion of the first nitride semiconductor layer to form a plurality of regions;
Bonding the sub-mount substrate on the plurality of regions; And
Removing the substrate;
Bonding the sub-mount substrate,
Forming a dielectric film between the sub-mount substrate and the plurality of regions, and forming a plurality of wirings on the dielectric film. 청구항 1에 있어서,
상기 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층에 대응하는 영역의 외곽부에 상기 서브 마운트 기판 상에 본딩 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 1,
And forming a bonding pad on the sub-mount substrate in an outer portion of a region corresponding to the first nitride semiconductor layer, the active layer, and the second nitride semiconductor layer. 청구항 1에 있어서,
상기 복수의 영역을 형성하는 단계는,
상기 서브 마운트 기판에 대응하는 면의 상기 제1 질화물 반도체층을 일부 노출시키는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 1,
Forming the plurality of regions,
And partially exposing the first nitride semiconductor layer on a surface corresponding to the sub-mount substrate. 청구항 1에 있어서,
상기 제2 질화물 반도체층, 활성층 및 제1 질화물 반도체층을 패터닝하여 상기 기판을 노출시키는 복수의 분리영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 1,
And patterning the second nitride semiconductor layer, the active layer, and the first nitride semiconductor layer to form a plurality of separation regions exposing the substrate. 청구항 4에 있어서,
상기 복수의 배선은 상기 복수의 분리영역에 의해 서로 인접한 제2 질화물 반도체층과 상기 제1 질화물 반도체층을 전기적으로 연결하도록 형성된 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 4,
The plurality of wirings are formed to electrically connect the second nitride semiconductor layer and the first nitride semiconductor layer adjacent to each other by the plurality of isolation regions. 청구항 4에 있어서,
상기 복수의 배선 중 적어도 어느 하나는 상기 복수의 분리영역에 의해 서로 인접한 제2 질화물 반도체층 또는 제1 질화물 반도체층을 전기적으로 연결하도록 형성된 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 4,
At least one of the plurality of wirings is formed to electrically connect a second nitride semiconductor layer or a first nitride semiconductor layer adjacent to each other by the plurality of isolation regions. 청구항 1에 있어서,
히트싱크를 포함하는 제1 리드 및 상기 제1 리드와 이격된 제2 리드를 마련하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 1,
And providing a first lead including a heat sink and a second lead spaced apart from the first lead. 청구항 7에 있어서,
상기 제1 리드는 상기 히트싱크로부터 연장되어 형성된 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 7,
And the first lead is formed to extend from the heat sink. 청구항 7에 있어서,
상기 히트싱크 상에 상기 제1 질화물 반도체층, 활성층 및 제2 질화물 반도체층이 배치된 상기 서브 마운트를 실장하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 7,
And mounting the sub-mount on which the first nitride semiconductor layer, the active layer and the second nitride semiconductor layer are disposed on the heat sink. 청구항 9에 있어서,
상기 서브 마운트 상에 제1 리드와 상기 제2 리드와 결합하되, 상기 히트싱크와 상기 제2 리드의 바닥면을 노출시키도록 밀봉수지를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 9,
Coupling the first lead and the second lead on the sub-mount, wherein the sealing resin is formed to expose the bottom surface of the heat sink and the second lead. Manufacturing method. 청구항 10에 있어서,
상기 히트싱크와 상기 제2 리드의 바닥면은 동일 평면 상에 위치하도록 형성하는 것을 특징으로 하는 발광 다이오드 패키지의 제조 방법.The method according to claim 10,
And the bottom surface of the heat sink and the second lead are formed on the same plane.
KR1020110062186A 2011-06-27 2011-06-27 Method of fabricating light emitting diode package KR101216935B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110062186A KR101216935B1 (en) 2011-06-27 2011-06-27 Method of fabricating light emitting diode package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110062186A KR101216935B1 (en) 2011-06-27 2011-06-27 Method of fabricating light emitting diode package

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026108A Division KR101248513B1 (en) 2005-03-11 2005-03-29 High flux led lamp mounting a led having an array of light emitting cells coupled in series

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110115337A Division KR101248516B1 (en) 2011-11-07 2011-11-07 Light emitting diode package

Publications (2)

Publication Number Publication Date
KR20110079603A true KR20110079603A (en) 2011-07-07
KR101216935B1 KR101216935B1 (en) 2012-12-31

Family

ID=44918914

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110062186A KR101216935B1 (en) 2011-06-27 2011-06-27 Method of fabricating light emitting diode package

Country Status (1)

Country Link
KR (1) KR101216935B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329896A (en) * 2001-05-02 2002-11-15 Kansai Tlo Kk Led surface light emission device
US20040206970A1 (en) * 2003-04-16 2004-10-21 Martin Paul S. Alternating current light emitting device

Also Published As

Publication number Publication date
KR101216935B1 (en) 2012-12-31

Similar Documents

Publication Publication Date Title
JP6025787B2 (en) Light emitting diode package
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
KR101186644B1 (en) Led package mounting a led having an array of light emitting cells coupled in series
KR20060136100A (en) Led package mounting a led having an array of light emitting cells coupled in series
KR101161384B1 (en) Led package mounting a led having an array of light emitting cells coupled in series
KR101248513B1 (en) High flux led lamp mounting a led having an array of light emitting cells coupled in series
KR101142961B1 (en) Led lamp mounting a led having an array of light emitting cells coupled in series
KR101216935B1 (en) Method of fabricating light emitting diode package
KR101248516B1 (en) Light emitting diode package
KR101121730B1 (en) Led package
KR101121727B1 (en) Led package mounting a led having an array of light emitting cells coupled in series
KR101161399B1 (en) Led package mounting a led chip
KR101171292B1 (en) Led package
KR101258231B1 (en) Led package mounting a led

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
A302 Request for accelerated examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160907

Year of fee payment: 5