KR20110078503A - Display panel and display apparatus having the same - Google Patents
Display panel and display apparatus having the same Download PDFInfo
- Publication number
- KR20110078503A KR20110078503A KR1020090135330A KR20090135330A KR20110078503A KR 20110078503 A KR20110078503 A KR 20110078503A KR 1020090135330 A KR1020090135330 A KR 1020090135330A KR 20090135330 A KR20090135330 A KR 20090135330A KR 20110078503 A KR20110078503 A KR 20110078503A
- Authority
- KR
- South Korea
- Prior art keywords
- pixels
- gate
- electrodes
- display panel
- micro
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
본 발명은 표시패널 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 마이크로셔터를 이용하는 표시패널 및 이를 갖는 표시장치에 관한 것이다. The present invention relates to a display panel and a display device having the same, and more particularly, to a display panel using a micro shutter and a display device having the same.
표시장치에 사용되는 기술 중 최근에 대두되는 기술 중 하나는 멤스(MEMS, Microelectromechanical Systems)의 일종인 마이크로셔터 (Microshutter)를 이용한 마이크로셔터 표시장치이다. 마이크로셔터는 전계의 인가 여부에 따라 정전기력에 의해 변형되는 특성을 갖는다. 마이크로셔터 표시 장치는 상기 마이크로셔터의 변형 특성을 이용하여 직접적으로 빛을 투과 또는 차단한다. 다만, 마이크로셔터 표시장치는 기판 위에 집적된 기계 부품을 이용하여 영상을 표시하므로, 화질의 저하를 방지하기 위한 집적 기술의 개선이 필요하다.One of the technologies emerging in the display device is a micro-shutter display device using a microshutter, which is a kind of microelectromechanical systems (MEMS). The micro shutter has a property of being deformed by an electrostatic force depending on whether an electric field is applied. The micro shutter display device directly transmits or blocks light by using the deformation characteristic of the micro shutter. However, since the micro-shutter display device displays an image using a mechanical component integrated on a substrate, it is necessary to improve the integration technology to prevent deterioration of image quality.
따라서, 본 발명의 목적은 개구율을 향상시켜 화질을 개선하기 위한 표시패널을 제공하는 것이다.Accordingly, an object of the present invention is to provide a display panel for improving the image quality by improving the aperture ratio.
본 발명의 다른 목적은 상기 표시 패널을 갖는 표시장치를 제공하는 것이다.Another object of the present invention is to provide a display device having the display panel.
본 발명의 일 실시예에 따른 표시패널은 다수의 화소, 다수의 제1 전극, 다수의 제2 전극, 및 절연층을 포함한다. The display panel according to an exemplary embodiment of the present invention includes a plurality of pixels, a plurality of first electrodes, a plurality of second electrodes, and an insulating layer.
상기 다수의 화소 각각은 마이크로셔터를 포함하고, 다수의 그룹으로 나뉘어진다. Each of the plurality of pixels includes a micro shutter and is divided into a plurality of groups.
상기 다수의 제1 전극 각각은 대응하는 그룹에 속하는 화소들의 각 마이크로셔터와 마주하도록 형성된다.Each of the plurality of first electrodes is formed to face each micro shutter of pixels belonging to a corresponding group.
상기 다수의 제2 전극 각각은 상기 제1 전극들 중 대응하는 제1 전극의 일 단부와 중첩된다.Each of the plurality of second electrodes overlaps one end of a corresponding first electrode of the first electrodes.
상기 절연층은 상기 제1 전극들을 상기 제2 전극들 및 상기 마이크로셔터들과 전기적으로 절연시킨다.The insulating layer electrically insulates the first electrodes from the second electrodes and the micro shutters.
본 발명의 일 실시예에 따른 표시장치는 타이밍 컨트롤러, 데이터 구동부, 게이트 구동부 및 표시패널을 포함한다. A display device according to an embodiment of the present invention includes a timing controller, a data driver, a gate driver, and a display panel.
상기 타이밍 컨트롤러는 외부로부터 신호를 입력받아 영상신호, 데이터 제어신호, 및 게이트 제어신호를 출력한다.The timing controller receives a signal from an external source and outputs an image signal, a data control signal, and a gate control signal.
상기 데이터 구동부는 상기 영상신호와 상기 데이터 제어신호를 수신하여 데이터 신호를 출력한다.The data driver receives the video signal and the data control signal and outputs a data signal.
상기 게이트 구동부는 상기 게이트 신호를 수신하여 게이트 신호를 출력한다.The gate driver receives the gate signal and outputs a gate signal.
상기 표시패널은 상기 게이트 신호 및 상기 데이터 신호에 응답하여 영상을 표시한다. The display panel displays an image in response to the gate signal and the data signal.
상기 표시패널은 상기 게이틀 신호를 각각 입력받는 다수의 게이트 라인, 상기 데이터 신호를 각각 입력받는 다수의 데이터 라인, 각각이 마이크로셔터를 포함하고 기 설정된 다수의 그룹으로 나뉘어지는 다수의 화소, 각각이 대응하는 그룹에 속하는 화소들의 마이크로셔터와 마주하도록 형성된 다수의 제1 전극, 상기 제1 전극들 각각의 일 단부와 중첩되는 다수의 제2 전극, 및 상기 제1 전극들을 상기 제2 전극들 및 상기 마이크로셔터들과 전기적으로 절연시키는 절연층을 포함한다.The display panel includes a plurality of gate lines for receiving the gate signal, a plurality of data lines for receiving the data signal, a plurality of pixels each including a micro shutter, and divided into a plurality of preset groups. A plurality of first electrodes formed to face microshutters of pixels belonging to a corresponding group, a plurality of second electrodes overlapping one end of each of the first electrodes, and the first electrodes of the second electrodes and the And an insulating layer that electrically insulates the microshutters.
이와 같은 표시패널 및 이를 갖는 표시장치에 따르면, 일 그룹의 화소들이 제1 전극 및 제2 전극을 공유하므로 광의 투과 및 차폐와 무관한 제2 전극이 형성된 영역이 감소된다. 따라서, 표시패널의 개구율이 향상되어 화질을 개선하고 전력 소모를 줄일 수 있다.According to such a display panel and a display device having the same, since a group of pixels share the first electrode and the second electrode, the area in which the second electrode is independent of light transmission and shielding is reduced. Therefore, the aperture ratio of the display panel is improved to improve image quality and to reduce power consumption.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 명세서의 실시예들에 대해 참조된 도면은 도시된 형태로 한정하도록 의도된 것이 아니며, 청구항에 의해 정의된 본 발명의 원리 및 범위 내에 있는 모든 변형, 등가물, 및 대안들을 포함하도록 의도된 것이다. 또한, 도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다. The drawings referred to for the embodiments herein are not intended to be limited to the forms shown, but are intended to include all modifications, equivalents, and alternatives falling within the spirit and scope of the invention as defined by the claims. In addition, in the drawings, the scales of some components may be exaggerated or reduced in order to clearly express various layers and regions. Like reference numerals refer to like elements throughout.
도 1은 본 발명의 일 실시예에 따른 표시장치(100)의 블록도이다. 간략한 표현을 위해, 본원에 기재된 참조번호, 예를 들어 PX(n,m)은 PXnm으로 축약해서 표시한다. 1 is a block diagram of a
도 1을 참조하면, 상기 표시장치(100)는 표시패널(110), 데이터 구동부(120), 및 게이트 구동부(130)를 포함한다.Referring to FIG. 1, the
상기 표시패널(110)은 제1 내지 제m 데이터 라인(DL1~DLm), 제1 내지 제(m+n-1) 게이트 라인(GL1~GLm+n-1), 및 제11 내지 제nm 화소(PX11~PXnm)를 포함한다. 여기서, n 및 m은 2이상의 정수이다. The
상기 데이터 라인들(DL1~DLm)은 상기 표시패널(110)의 수직방향으로 연장되고, 상기 데이터 라인들(DL1~DLm)은 상기 데이터 구동부(120)와 연결되어, 상기 화소들(PX11~PXnm)에 데이터 신호를 전송한다. The data lines DL1 to DLm extend in the vertical direction of the
상기 게이트 라인들(GL1~GLm+n-1)은 상기 표시패널(110)의 우하향 대각선 방향으로 연장된다. 상기 게이트 라인들(GL1~GLm+n-1)은 상기 게이트 구동부(130)와 연결되어, 상기 게이트 라인들(GL1~GLm+n-1) 상기 화소들(PX11~PXnm)에 게이트 신호를 전송한다. 상기 화소들(PX11~PXnm) 각각은 마이크로 셔터(미도시)를 포함하고, 상기 표시패널(100) 상에 n행과 m열의 매트릭스 형태로 배열된다.The gate lines GL1 ˜GLm + n−1 extend in a diagonal direction downward to the right of the
상기 데이터 구동부(120)는 외부 장치(미도시)로부터 영상신호(RGB)와 데이터 제어신호(DCS)를 입력받아, 상기 데이터 제어신호(DCS)에 응답해서 상기 영상신 호(RGB)에 대응하는 계조 전압들을 선택하고, 선택된 계조 전압들을 데이터 신호로써 상기 표시패널(110)의 상기 데이터 라인(DL1~DLm)에 인가한다.The
상기 게이트 구동부(130)는 외부 장치(미도시)로부터 게이트 제어신호(GCS)를 입력받아, 상기 표시패널(110)의 상기 게이트 라인들(GL1~GLm+n-1)로 게이트 신호를 순차적으로 출력한다. The
도 1의 상기 표시장치(100)에서, 한 프레임 시간(T) 동안 m*n개의 화소를 구동하는 방법은 여러 가지가 있을 수 있다. 그 중 하나의 방법은 상기 게이트 라인들을 T/(m+n-1) 시간 동안 순차적으로 구동하는 것이다. 그 중 다른 방법은 상기 게이트 라인들(GL1~GLm+n-1) 중 연결된 화소의 수를 더했을 때 m이 되는 적어도 두 개의 게이트 라인을 동시에 구동하여, 1/n 프레임 시간 동안 m개의 화소를 동시에 구동하는 것이다. In the
상기 두번째 방법을 도 1과 관련하여 구체적으로 설명하면, 제1 게이트 라인(GL1)과 제(m+1) 게이트 라인(GLm+1)에 연결된 화소의 수를 더하면 m이다. 따라서 제1 게이트 라인(GL1)과 제(m+1) 게이트 라인(GLm+1)에 연결된 화소들은 동시에 구동될 수 있다. 또한 제(m-1) 게이트 라인(GLm-1)과 제(m+n-1) 게이트 라인(GLm+n-1)에 연결된 화소의 수를 더하면 m이다. 따라서 제(m-1) 게이트 라인(GLm-1)과 제(m+n-1) 게이트 라인(GLm+n-1)에 연결된 화소들도 동시에 구동될 수 있다. 예를 들면, 한 프레임 시간(T) 내에서 0~T/n 시간 동안 상기 제1 게이트 라인(GL1)과 상기 제(m+1) 게이트 라인(GLm+1)에 연결된 화소들을 동시에 구동한다. 다음 T/n~2T/n 시간 동안 상기 제2 게이트 라인(GL2)과 상기 제(m+2) 게이트 라 인(GL(m+2))에 연결된 화소들을 동시에 구동한다. 이후 제m 게이트 라인(GLm)은 m개의 화소들과 연결되어 있으므로, 제m 게이트 라인(GLm)에 연결된 화소들만 T/n 시간 동안 동시에 구동된다. 이러한 방법으로 순차적으로 구동하면, T/n 시간 동안 m개의 화소를 동시에 구동하여, 한 프레임 시간(T) 동안 상기 표시장치(100)의 상기 화소들(PX11~PXnm)을 한 번씩 구동할 수 있다.The second method will be described in detail with reference to FIG. 1, where m is the number of pixels connected to the first gate line GL1 and the (m + 1) th gate line GLm + 1. Therefore, the pixels connected to the first gate line GL1 and the (m + 1) th gate line GLm + 1 may be simultaneously driven. In addition, the number of pixels connected to the (m-1) th gate line GLm-1 and the (m + n-1) th gate line GLm + n-1 is m. Accordingly, the pixels connected to the (m-1) th gate line GLm-1 and the (m + n-1) th gate line GLm + n-1 may be simultaneously driven. For example, the pixels connected to the first gate line GL1 and the (m + 1) th gate line GLm + 1 are simultaneously driven for 0 to T / n time within one frame time T. The pixels connected to the second gate line GL2 and the (m + 2) th gate line GL (m + 2) are simultaneously driven during the next T / n to 2T / n times. Since the m th gate line GLm is connected to m pixels, only the pixels connected to the m th gate line GLm are simultaneously driven for the T / n time. When sequentially driven in this manner, m pixels may be simultaneously driven for a T / n time, thereby driving the pixels PX11 to PXnm of the
도 1에 도시된 상기 표시패널(100)의 구성은 일 예로 도시한 것으로 배열된 화소의 수에 따라 연결형태와 구동방법은 다소 달라질 수 있다. 또한 도 1에서는 상기 게이트 라인들(GL1~GLm+n-1)이 우하향 방향으로 연결되었으나, 실시예에 따라 우상향 방향으로 연결될 수도 있다.The configuration of the
도 2는 도 1에 도시된 화소들(PX11~PXnm) 중 제11 화소(PX11)의 등가 회로도이다. FIG. 2 is an equivalent circuit diagram of the eleventh pixel PX11 among the pixels PX11 to PXnm illustrated in FIG. 1.
도 2를 참조하면, 상기 제11 화소(PX11)는 트랜지스터(Tr) 및 마이크로셔터(MS)를 포함한다. Referring to FIG. 2, the eleventh pixel PX11 includes a transistor Tr and a micro shutter MS.
상기 트랜지스터(Tr)는 제m 게이트 라인(GLm)에 연결된 게이트 전극, 제1 데이터 라인(DL1)에 연결된 소오스 전극 및 상기 마이크로 셔터(MS)에 연결된 드레인 전극을 포함한다. The transistor Tr includes a gate electrode connected to the m th gate line GLm, a source electrode connected to the first data line DL1, and a drain electrode connected to the micro shutter MS.
상기 마이크로셔터(MS)의 일단은 상기 트랜지스터의 드레인 전극에 연결되어, 상기 드레인 전극에서 출력된 신호를 받아 개폐 동작을 수행한다.One end of the micro shutter (MS) is connected to the drain electrode of the transistor, and receives the signal output from the drain electrode to perform the opening and closing operation.
도 3은 도 1의 표시장치(100)를 I-I'선을 따라 자른 단면도이다. 도 3에서는 각 행에 배치된 화소들 전체를 일 그룹으로 설정하여 도시하였으나, 각 열에 배 치된 화소들 전체를 일 그룹으로 설정할 수도 있다. 따라서 일 그룹으로 구성할 수 있는 화소의 수 및 일 그룹을 구성하는 화소들을 선택하는 방법은 실시예에 따라 달라질 수 있다. 3 is a cross-sectional view of the
도 3을 참조하면, 상기 표시장치(100)는 제1 전극(210), 절연층(220), 제2 전극(230), 및 제1 내지 제m 마이크로셔터(MS1~MSm)를 포함한다. Referring to FIG. 3, the
상기 제1 전극(210)은 상기 제2 전극(230) 및 상기 제1 내지 제m 마이크로셔터들(MS1~MSm) 하부에 위치하며, 절연체에 의해 외부와 전기적으로 절연된다. 상기 제1 전극(210)은 하부에 인접하게 배치된 광원(미도시)으로부터의 광을 투과시키기 위해 투명한 물질로 형성된다.The
상기 절연층(220)은 상기 제1 전극(210) 상에 형성되어 상기 제1 전극(210)을 상기 제2 전극(230) 및 상기 마이크로셔터들(MS1~MSm)과 전기적으로 절연시킨다. The insulating
상기 제2 전극(230)은 상기 절연층(220) 상에 상기 제1 전극(210)의 일부분과 중첩하도록 형성되고, 외부 장치(미도시)로부터 공통전압(Vcom)을 입력받는다. 도면에 도시되지 않았지만, 상기 제2 전극(230)은 상기 제1 전극(210)과 전기적으로 연결되지 않도록 상기 제1 전극(210)으로부터 이격하여 상기 제1 전극(210)의 일부분과 중첩하도록 상기 제1 전극(210)의 하부에 형성될 수도 있다.The
상기 제1 내지 제m 마이크로셔터들(MS1~MSm) 각각은 순차적으로 배열된 3개의 서브 마이크로셔터를 구비하고 상기 절연층(220) 상에 형성된다. 도 3을 참조하면, 상기 제1 내지 제m 마이크로셔터들(MS1~MSm)에 포함된 서브 마이크로셔터들 은 제11 내지 제m3 서브 마이크로셔터(SMS11~SMSm3)로 표기한다. 상기 제11 내지 제m1 서브 마이크로셔터들(SMS11~SMSm1)은 상기 제11 내지 제1m 화소들(PX11~PX1m) 각각의 트랜지스터의 드레인 전극에 각각 연결되어, 데이터 신호들(DS1~DSm)을 각각 입력받는다. Each of the first to mth microshutters MS1 to MSm includes three submicroshutters sequentially arranged on the insulating
도 3에서, 상기 마이크로셔터들(MS1~MSm)은 3개의 서브 마이크로셔터를 포함하고 있으나, 실시형태에 따라 크기와 모양이 다른 더 많은 마이크로 셔터를 포함할 수 있다. 도 3에서, 상기 마이크로셔터들(MS1~MSm) 각각은 하나의 화소를 정의하는데, 실시 태양에 따라서는 다수의 마이크로셔터들이 하나의 화소를 정의할 수 있다.In FIG. 3, the micro shutters MS1 to MSm include three sub-micro shutters, but may include more micro shutters having different sizes and shapes according to embodiments. In FIG. 3, each of the micro shutters MS1 to MSm defines one pixel, and according to an embodiment, a plurality of micro shutters may define one pixel.
다음으로, 도 3에서 일 그룹으로 설정된 상기 화소들(PX11~PX1m)의 구동 방법을 예시적으로 설명한다. 제2 내지 제m 데이터 신호들(DS2~DSm)이 입력되지 않은 상태에서 제1 데이터 신호(DS1)가 입력되고, 입력된 상기 제1 데이터 신호(DS1)의 크기 점차적으로 증가시키면, 기 설정된 제1 전압값에서 상기 제1 마이크로셔터(MS1)의 상기 제11 서브 마이크로셔터(SMS11)가 닫히고, 상기 제11 서브 마이크로셔터(SMS11)와 상기 제12 서브 마이크로 셔터(SMS12)가 연결된다. 이 후, 상기 입력된 상기 제1 데이터 신호(DS1)의 크기를 계속 증가시키면 상기 제1 전압값보다 큰 제2 전압값에서 상기 제12 서브 마이크로셔터(SMS12)가 닫히고, 상기 제12 서브 마이크로셔터(SMS12)와 상기 제13 서브 마이크로셔터(SMS13)가 연결된다. 계속해서, 상기 제1 데이터 신호(DS1)의 크기를 계속 증가시키면, 상기 제2 전압값보다 큰 제3 전압값에서 상기 제13 서브 마이크로셔터(SMS13)가 닫힌다. Next, a driving method of the pixels PX11 to PX1m set as a group in FIG. 3 will be described. When the first data signal DS1 is input while the second to m th data signals DS2 to DSm are not input, and the magnitude of the input first data signal DS1 is gradually increased, The eleventh sub-micro shutter SMS11 of the first micro shutter MS1 is closed at one voltage value, and the eleventh sub-micro shutter SMS11 and the twelfth sub-micro shutter SMS12 are connected to each other. Thereafter, if the magnitude of the input first data signal DS1 continues to increase, the twelfth sub-micro shutter SMS12 is closed at a second voltage value greater than the first voltage value, and the twelfth sub-micro shutter (SMS12) and the thirteenth sub micro shutter (SMS13) are connected. Subsequently, if the magnitude of the first data signal DS1 is continuously increased, the thirteenth submicro shutter SMS13 is closed at a third voltage value greater than the second voltage value.
상술한 바와 같이, 서브 마이크로셔터들의 개폐 동작을 조절하여 상기 제1 전극(210) 하부에 인접하게 배치된 광원(미도시)으로부터의 광의 투과량을 조절함으로써 계조를 표현할 수 있다(공간분할 구동방법). 또한, 본 발명에서 구체적으로 설명하진 않지만, 서브 마이크로셔터들의 개폐 동작 시간을 조절하여 계조를 표현할 수도 있으며(시간분할 구동방법), 두 방법이 동시에 사용될 수도 있다.As described above, the gray scale may be expressed by adjusting the opening and closing operations of the sub-micro shutters to adjust the amount of light transmitted from a light source (not shown) disposed adjacent to the lower portion of the first electrode 210 (spatial division driving method). . In addition, although not specifically described in the present invention, gray scales may be expressed by adjusting the opening / closing operation time of the sub-micro shutters (time division driving method), and both methods may be used simultaneously.
다시 도 3을 참고하여, 만약 상기 제1 마이크로셔터(MS1)가 구동될 때 동일한 그룹에 속하는 다른 마이크로셔터들이 동시에 구동되면, 상기 제1 마이크로셔터(MS1)와 상기 제1 전극(210) 사이의 커패시턴스(capacitance) 값이 달라져, 상기 제1 마이크로셔터(MS1)의 상기 제11 내지 제13 서브 마이크로셔터(SMS11~SMS13)가 구동되는 전압값이 상기 제1 내지 제3 전압과 다른 값을 가질 수 있다. 이러한 경우, 다른 마이크로셔터의 구동 여부에 따라 상기 제1 마이크로셔터(MS1)의 구동 전압을 변경해야 한다. 따라서 동일한 열 또는 동일한 행에 존재하는 화소들은 동시에 구동하지 않는 것이 바람직하다. Referring to FIG. 3 again, if other micro shutters belonging to the same group are simultaneously driven when the first micro shutter MS1 is driven, the gap between the first micro shutter MS1 and the
다시 도 1을 참고하면, 도 1에서 상기 게이트 라인들(GL1~GLm+n-1)을 상기 표시패널(110)의 수평방향과 나란하게 배치하지 않고, 상기 표시패널(110)의 대각선 방향으로 배치함으로써 동일한 행에 존재하는 화소들이 동시에 구동되지 않는 것을 볼 수 있다. Referring back to FIG. 1, in FIG. 1, the gate lines GL1 to GLm + n−1 are not arranged in parallel with the horizontal direction of the
도 4는 본 발명의 다른 실시예에 따른 표시장치(300)의 블록도이다. 이때, 도 1과 비교하여 동일한 구성 요소에 대한 설명은 간략하게 기재하거나 생략한다.4 is a block diagram of a
도 4를 참조하면, 상기 표시장치(300)는 표시패널(310), 데이터 구동 부(320), 제1 게이트 구동부(330), 및 제2 게이트 구동부(340)를 포함한다.Referring to FIG. 4, the
상기 표시패널(110)은 제1 내지 제m 데이터 라인(DL1~DLm), 제11 내지 제1n 게이트 라인(GL11~GL1n), 제21 내지 제2(m-1) 게이트 라인(GL21~GL2(m-1)) 및 제11 내지 제nm 화소(PX11~PXnm)를 포함한다. 여기서, n 및 m은 2이상의 정수이다. The
상기 데이터 라인들(DL1~DLm)은 상기 표시패널(310)의 수직방향으로 연장된다. 상기 데이터 라인들(DL1~DLm)은 상기 데이터 구동부(320)와 연결되어, 상기 화소들(PX11~PXnm)에 데이터 신호를 전송한다. The data lines DL1 to DLm extend in the vertical direction of the
상기 제11 내지 제1n 게이트 라인들(GL11~GL1n) 및 상기 제21 내지 제2(m-1) 게이트 라인들(GL21~GL2(m-1))은 상기 표시패널(310)의 우하향 대각선 방향으로 연장된다. 상기 제11 내지 제1n 게이트 라인들(GL11~GL1n)은 상기 제1 게이트 구동부(330)와 연결되어, 상기 제11 내지 제1n 게이트 라인들(GL11~GL1n) 상에 구비된 화소들에 게이트 신호를 전송한다. 상기 제21 내지 제2(m-1) 게이트 라인들(GL21~GL2(m-1))은 상기 제2 게이트 구동부(340)와 연결되고, 상기 제21 내지 제2(m-1) 게이트 라인들(GL21~GL2(m-1)) 상에 구비된 화소들에 게이트 신호를 전송한다. The eleventh through first nth gate lines GL11 through GL1n and the twenty-first through second (m-1) gate lines GL21 through GL2 (m-1) are disposed in a diagonal direction to the lower right of the
상기 제1 및 제2 게이트 구동부(330, 340)는 외부 장치(미도시)로부터 게이트 제어신호(GCS)를 입력받아, 상기 표시패널(310)의 상기 제11 내지 제1n 게이트 라인들(GL11~GL1n) 및 상기 제21 내지 제2(m-1) 게이트 라인들(GL21~GL2(m-1))로 게이트 신호를 순차적으로 출력한다.The first and
본 실시예에서도 한 프레임 시간(T) 동안 m*n개의 화소를 구동하는 방법은 여러 가지가 있을 수 있다. 그 중 한가지 방법은 상기 제11 내지 제1n 게이트 라인(GL11~GL1n) 및 상기 제21 내지 제2(m-1) 게이트 라인(GL21~GL2(m-1)) 중 연결된 화소의 수를 더했을 때 m이 되는 적어도 두 개의 게이트 라인을 동시에 구동하여, 1/n 프레임 시간 동안 m개의 화소를 동시에 구동하는 것이다. In this embodiment, there may be various methods for driving m * n pixels during one frame time T. One method is to add the number of connected pixels among the eleventh through 1n gate lines GL11 through GL1n and the 21st through 2nd (m-1) gate lines GL21 through GL2 (m-1). By driving at least two gate lines, which are m, at the same time, m pixels are simultaneously driven for 1 / n frame time.
상기 방법을 도 4를 참고하여 구체적으로 설명하면, 상기 제21 게이트 라인(GL21)과 상기 제12 게이트 라인(GL12)에 연결된 화소의 수를 더하면 m이다. 따라서 상기 제21 게이트 라인(GL21)과 상기 제12 게이트 라인(GL12)에 연결된 화소들은 동시에 구동될 수 있다. 또한 상기 제2(m-1) 게이트 라인(GL2(m-1))과 상기 제1n 게이트 라인(GL1n)에 연결된 화소의 수를 더하면 m이다. 따라서 상기 제2(m-1) 게이트 라인(GL2(m-1))과 상기 제1n 게이트 라인(GL1n)에 연결된 화소들도 동시에 구동될 수 있다. 상기 제11 게이트 라인(GL11)은 m개의 화소와 연결되어 있으므로, 상기 제11 게이트 라인(GL11)에 연결된 화소들만 동시에 구동된다. The method will be described in detail with reference to FIG. 4. The number of pixels connected to the twenty-first gate line GL21 and the twelfth gate line GL12 is m. Accordingly, the pixels connected to the twenty-first gate line GL21 and the twelfth gate line GL12 may be simultaneously driven. The number of pixels connected to the second gate line GL2 (m-1) and the first n gate line GL1n is equal to m. Accordingly, the pixels connected to the second gate line GL2 (m-1) and the first n gate line GL1n may be simultaneously driven. Since the eleventh gate line GL11 is connected to m pixels, only pixels connected to the eleventh gate line GL11 are simultaneously driven.
도 4에 도시된 상기 표시패널(300)의 구성은 일 예로 도시한 것으로 배열된 화소의 수에 따라 연결형태와 구동방법은 다소 달라질 수 있다. 또한 도 4에서는 상기 제11 내지 제1n 게이트 라인들(GL11~GL1n) 및 상기 제21 내지 제2(m-1) 게이트 라인들(GL21~GL2(m-1))이 우하향 방향으로 연결되었으나, 실시예에 따라 우상향 방향으로 연결될 수도 있다. The configuration of the
도 4에 도시된 상기 표시장치(300)에 도시된 화소의 등가회로도 및 상기 표시장치(300)의 단면도는 도 2 및 도 3을 참고하여 이해할 수 있다. 도 3에서 볼 수 있는 바와 같이, 일 그룹의 화소를 상기 표시패널(310)의 한 행에 있는 모든 화 소를 포함하도록 구성할 때, 동일한 행에 존재하는 화소들이 동시에 구동되지 않는 것을 볼 수 있다. An equivalent circuit diagram of the pixel illustrated in the
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be. In addition, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, and all technical ideas which fall within the scope of the following claims and equivalents thereof should be interpreted as being included in the scope of the present invention .
도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.1 is a block diagram of a display device according to an exemplary embodiment of the present invention.
도 2는 도 1에 도시된 화소들 중 제11 화소의 등가회로도이다.FIG. 2 is an equivalent circuit diagram of an eleventh pixel among the pixels illustrated in FIG. 1.
도 3은 도 2의 표시장치를 I-I'선을 따라 자른 단면도이다.3 is a cross-sectional view of the display device of FIG. 2 taken along the line II ′.
도 4는 본 발명의 다른 실시예에 따른 표시장치의 블록도이다.4 is a block diagram of a display device according to another exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100: 표시장치 110: 표시패널100: display device 110: display panel
120: 데이터 구동부 130: 게이트 구동부120: data driver 130: gate driver
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090135330A KR101633413B1 (en) | 2009-12-31 | 2009-12-31 | Display panel and display apparatus having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090135330A KR101633413B1 (en) | 2009-12-31 | 2009-12-31 | Display panel and display apparatus having the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110078503A true KR20110078503A (en) | 2011-07-07 |
KR101633413B1 KR101633413B1 (en) | 2016-06-27 |
Family
ID=44917963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090135330A KR101633413B1 (en) | 2009-12-31 | 2009-12-31 | Display panel and display apparatus having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101633413B1 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150134454A (en) * | 2014-05-21 | 2015-12-02 | 엘지디스플레이 주식회사 | Display Device |
KR20160009793A (en) * | 2014-07-16 | 2016-01-27 | 삼성디스플레이 주식회사 | Display apparatus and method for driving the same |
KR20160082387A (en) * | 2014-12-26 | 2016-07-08 | 삼성디스플레이 주식회사 | Display apparatus and fabrication method thereof |
KR20160087484A (en) * | 2015-01-13 | 2016-07-22 | 삼성디스플레이 주식회사 | Display apparatus and method of driving display panel using the same |
KR20170019021A (en) * | 2015-08-10 | 2017-02-21 | 삼성디스플레이 주식회사 | Display device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010070054A (en) * | 1999-09-28 | 2001-07-25 | 니시무로 타이죠 | Actuated film display device |
KR20070047439A (en) * | 2005-11-02 | 2007-05-07 | 삼성전자주식회사 | Liquid crystal display |
KR20070114883A (en) * | 2006-05-30 | 2007-12-05 | 삼성전자주식회사 | Display device |
KR20090074518A (en) * | 2008-01-02 | 2009-07-07 | 삼성전자주식회사 | Display device |
-
2009
- 2009-12-31 KR KR1020090135330A patent/KR101633413B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010070054A (en) * | 1999-09-28 | 2001-07-25 | 니시무로 타이죠 | Actuated film display device |
KR20070047439A (en) * | 2005-11-02 | 2007-05-07 | 삼성전자주식회사 | Liquid crystal display |
KR20070114883A (en) * | 2006-05-30 | 2007-12-05 | 삼성전자주식회사 | Display device |
KR20090074518A (en) * | 2008-01-02 | 2009-07-07 | 삼성전자주식회사 | Display device |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150134454A (en) * | 2014-05-21 | 2015-12-02 | 엘지디스플레이 주식회사 | Display Device |
KR20160009793A (en) * | 2014-07-16 | 2016-01-27 | 삼성디스플레이 주식회사 | Display apparatus and method for driving the same |
KR20160082387A (en) * | 2014-12-26 | 2016-07-08 | 삼성디스플레이 주식회사 | Display apparatus and fabrication method thereof |
KR20160087484A (en) * | 2015-01-13 | 2016-07-22 | 삼성디스플레이 주식회사 | Display apparatus and method of driving display panel using the same |
KR20170019021A (en) * | 2015-08-10 | 2017-02-21 | 삼성디스플레이 주식회사 | Display device |
Also Published As
Publication number | Publication date |
---|---|
KR101633413B1 (en) | 2016-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102118096B1 (en) | Liquid crystal display device | |
US10971105B2 (en) | Pixel driving circuit, driving method and display device | |
US10955953B2 (en) | Liquid crystal display device | |
TWI529695B (en) | Display panel and method of transmitting signal therein | |
US10176772B2 (en) | Display device having an array substrate | |
US10510315B2 (en) | Display panel, driving method thereof and display device | |
US20170069280A1 (en) | Array substrate, display panel and display device | |
US10482835B2 (en) | Gate driving circuit, gate driving method, array substrate and display panel | |
EP2743911B1 (en) | Display driving circuit, display driving method, array substrate and display apparatus | |
US9811189B2 (en) | Display device | |
CN105068694A (en) | Touch control display panel and drive method of touch control display panel | |
KR102237125B1 (en) | Display apparatus and method for driving the same | |
CN108375855B (en) | Display panel and display device | |
US10809860B2 (en) | Display device | |
KR20110078503A (en) | Display panel and display apparatus having the same | |
CN104880875A (en) | Array substrate and liquid-crystal display panel | |
CN107909973B (en) | Liquid crystal display device having a plurality of pixel electrodes | |
KR20120111809A (en) | Display apparatus | |
CN104062790A (en) | Display device and driving method thereof | |
CN100414365C (en) | Scanning driving method and its two-dimensional display | |
KR102045810B1 (en) | Display device | |
WO2021174633A1 (en) | Display panel and driving method therefor | |
JP7269139B2 (en) | Display device | |
JP4810795B2 (en) | Display device and driving method of display device | |
KR20080026392A (en) | Liquid crystal display and driving method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20190529 Year of fee payment: 4 |