KR20110078069A - Method for manufacturing of thin film transistor and liquid crystal display device - Google Patents
Method for manufacturing of thin film transistor and liquid crystal display device Download PDFInfo
- Publication number
- KR20110078069A KR20110078069A KR1020090134788A KR20090134788A KR20110078069A KR 20110078069 A KR20110078069 A KR 20110078069A KR 1020090134788 A KR1020090134788 A KR 1020090134788A KR 20090134788 A KR20090134788 A KR 20090134788A KR 20110078069 A KR20110078069 A KR 20110078069A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- forming
- oxide semiconductor
- heat treatment
- mask process
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004973 liquid crystal related substance Substances 0.000 title description 3
- 230000008569 process Effects 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 71
- 238000010438 heat treatment Methods 0.000 claims description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 3
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- 238000000151 deposition Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910016027 MoTi Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
Abstract
Description
본원 발명은 박막트랜지스터 및 평판형 표시장치 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor and a flat panel display device.
최근 들어 첨단 표시장치로 각광받고 있는 평판표시장치 즉, 예를 들면 능동구동형 액정표시장치 (Active Matrix Liquid Crystal Display; AMLCD), 전자방출표시장치 (Electron Emission Display Device; FED) 또는 유기발광표시장치(Organic Light Emitting Diode Display; OLED)에는 각 화소를 구동하기 위하여 박막트랜지스터(Thin Film Transistor; 이하 'TFT'라함)를 사용하고 있다. Recently, a flat panel display device, which has been spotlighted as an advanced display device, for example, an active matrix liquid crystal display (AMLCD), an electron emission display device (FED), or an organic light emitting display device An organic light emitting diode display (OLED) uses a thin film transistor (TFT) to drive each pixel.
이러한 TFT는 주로 비정질실리콘을 채널층으로 하는 것과, 다결정질실리콘(poly silicon)을 채널층으로 하는 것으로 분류된다. 상기 비정질실리콘 TFT는 저온에서 용이하게 증착 및 패터닝할 수 있는 이점이 있으나, 스트레스에 의한 열화 현상이 심한 단점이 있다.Such TFTs are mainly classified into a channel layer made of amorphous silicon and a channel layer made of polysilicon. The amorphous silicon TFT has an advantage that it can be easily deposited and patterned at a low temperature, but there is a disadvantage that severe degradation due to stress.
상기 다결정질실리콘 TFT는 비정질실리콘 TFT에 비해 다결정실리콘 TFT는 응답 속도가 빠르고, 열화 현상이 작은 장점이 있다.The polysilicon TFT has advantages in that the polysilicon TFT has a faster response speed and a smaller deterioration phenomenon than an amorphous silicon TFT.
하지만, 비정질상태의 실리콘막을 다결정질 실리콘막으로 변환하기 위해서는 결정화 공정이 추가된다. 즉, 비정질 실리콘막을 다결정질 실리콘막으로 변화시키기 위해서는 고온 상태에서 레이저 결정화 공정을 진행해야 하기 때문에 공정이 복잡하고, 제조비용이 비싼 단점이 있다. 또한, 실리콘 결정화를 위해 별도의 레이저 장비를 설치해야하기 때문에 장비의 관리 및 보수가 어렵다.However, a crystallization process is added to convert the amorphous silicon film into the polycrystalline silicon film. In other words, in order to change the amorphous silicon film into the polycrystalline silicon film, the laser crystallization process must be performed at a high temperature, and thus, the process is complicated and manufacturing costs are expensive. In addition, it is difficult to manage and repair the equipment because a separate laser equipment must be installed for silicon crystallization.
또한, 레이저빔을 비정질실리콘막에 조사하여 다결정질실리콘막으로 바꿔야하기 때문에 대면적 기판 상에서 작업을 할 경우에는 TFT 소자 특성이 균일하지 못한 문제가 있다.In addition, since the laser beam must be irradiated to the amorphous silicon film to be a polycrystalline silicon film, there is a problem in that the TFT device characteristics are not uniform when working on a large-area substrate.
본 발명은 박막트랜지스터의 채널층으로 산화반도체막을 사용하여 제조 공정이 단순화하고, 소자 특성이 개선한 박막트랜지스터 및 평판형표시장치 제조방법을 제공함에 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a thin film transistor and a flat panel display device, in which a manufacturing process is simplified and device characteristics are improved by using an oxide semiconductor film as a channel layer of a thin film transistor.
또한, 본 발명은 박막트랜지스터의 산화반도체막에 열처리 공정을 진행하여 다결정실리콘막의 특성이 있도록 한 박막트랜지스터 및 평판형표시장치 제조방법을 제공함에 다른 목적이 있다.In addition, another object of the present invention is to provide a method of manufacturing a thin film transistor and a flat panel display device in which a heat treatment process is performed on an oxide semiconductor film of a thin film transistor so that the polysilicon film is characterized.
상기와 같은 과제를 해결하기 위한 본 발명의 박막트랜지스터 제조방법은, 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 산화반도체막 및 제 1 절연막을 순차적으로 형성하는 단계; 상기 산화반도체막이 형성된 기판 상에 1차 열처리 공정을 진행하는 단계; 상기 1차 열처리 공정이 완료된 기판 상에 마스크 공정을 진행하여 제 1 절연막을 식각하여 상기 게이트 전극 상부에 에치스톱퍼를 형성하는 단계; 상기 에치스톱퍼가 형성된 기판 상에 마스크 공정을 진행하여 상기 산화반도체막을 식각하여 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극을 형성하는 단계; 및 상기 소스/드레인 전극이 형성된 기판 상에 2차 열처리 공정을 진행하는 단계를 포함한다.According to an aspect of the present invention, a method of manufacturing a thin film transistor includes: forming a metal film on a substrate, and then forming a gate electrode by performing a mask process; Sequentially forming a gate insulating film, an oxide semiconductor film, and a first insulating film on the substrate on which the gate electrode is formed; Performing a first heat treatment process on the substrate on which the oxide semiconductor film is formed; Forming a etch stopper on the gate electrode by etching the first insulating layer by performing a mask process on the substrate on which the primary heat treatment process is completed; Performing a mask process on the substrate on which the etch stopper is formed to etch the oxide semiconductor film to form a channel layer; Forming a source / drain metal layer on the substrate on which the channel layer is formed, and then forming a source / drain electrode by performing a mask process; And performing a second heat treatment process on the substrate on which the source / drain electrodes are formed.
또한, 본 발명의 평판형표시장치 제조방법은, 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판 상에 게이트 절연막, 산화반도체막 및 제 1 절연막을 순차적으로 형성하는 단계; 상기 산화반도체막이 형성된 기판 상에 1차 열처리 공정을 진행하는 단계; 상기 1차 열처리 공정이 완료된 기판 상에 마스크 공정을 진행하여 제 1 절연막을 식각하여 상기 게이트 전극 상부에 에치스톱퍼를 형성하는 단계; 상기 에치스톱퍼가 형성된 기판 상에 마스크 공정을 진행하여 상기 산화반도체막을 식각하여 채널층을 형성하는 단계; 상기 채널층이 형성된 기판 상에 소스/드레인 금속막을 형성한 다음, 마스크 공정을 진행하여 소스/드레인 전극을 형성하는 단계; 상기 소 스/드레인 전극이 형성된 기판 상에 2차 열처리 공정을 진행하는 단계; 상기 2차 열처리 공정이 진행된 기판 상에 제 2 절연막을 형성하고, 마스크 공정을 진행하여 상기 드레인 전극의 일부를 노출하는 단계; 및 상기 기판 상에 금속막을 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극과 전기적으로 콘택되면서 화소 영역에 배치되는 화소전극을 형성하는 단계를 포함한다.In addition, the method of manufacturing a flat panel display device according to the present invention may include forming a gate electrode by forming a metal film on a substrate and then performing a mask process; Sequentially forming a gate insulating film, an oxide semiconductor film, and a first insulating film on the substrate on which the gate electrode is formed; Performing a first heat treatment process on the substrate on which the oxide semiconductor film is formed; Forming a etch stopper on the gate electrode by etching the first insulating layer by performing a mask process on the substrate on which the primary heat treatment process is completed; Performing a mask process on the substrate on which the etch stopper is formed to etch the oxide semiconductor film to form a channel layer; Forming a source / drain metal layer on the substrate on which the channel layer is formed, and then forming a source / drain electrode by performing a mask process; Performing a second heat treatment process on the substrate on which the source / drain electrodes are formed; Forming a second insulating film on the substrate subjected to the second heat treatment process, and performing a mask process to expose a portion of the drain electrode; And forming a metal film on the substrate, and then performing a mask process to form a pixel electrode disposed in the pixel region while being in electrical contact with the drain electrode.
본 발명은 박막트랜지스터 제조방법은 채널층으로 산화반도체막을 사용하여 제조 공정이 단순화하고, 소자 특성이 개선한 효과가 있다.According to the present invention, a method of manufacturing a thin film transistor has an effect of simplifying a manufacturing process and improving device characteristics by using an oxide semiconductor film as a channel layer.
또한, 본 발명의 박막트랜지스터 제조방법은 산화반도체막에 열처리 공정을 진행하여 다결절실리콘막의 특성이 있도록 한 효과가 있다.In addition, the method of manufacturing a thin film transistor of the present invention has an effect of having a characteristic of the polycrystalline silicon film by performing a heat treatment process on the oxide semiconductor film.
또한, 본 발명은 증착과 식각 공정으로 다결정실리콘막의 특성을 갖는 채널층을 형성하기 때문에 대면적 표시장치에서도 균일한 특성을 갖는 박막트랜지스터를 제조할 수 있는 효과가 있다.In addition, since the channel layer having the characteristics of the polysilicon film is formed by the deposition and etching process, the present invention has the effect of manufacturing a thin film transistor having uniform characteristics even in a large area display device.
이하, 본 발명의 실시예들은 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 도면들에 있어서, 장치 의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The following embodiments are provided by way of example so that those skilled in the art can fully understand the spirit of the present invention. Therefore, the present invention is not limited to the embodiments described below, but may be embodied in other forms. In the drawings, the size and thickness of the device may be exaggerated for convenience. Like numbers refer to like elements throughout.
도 1a 내지 도 1i는 본 발명에 따른 박막트랜지스터 제조 공정을 설명하기 위한 도면이다.1A to 1I are views for explaining a thin film transistor manufacturing process according to the present invention.
도 1a 내지 도 1i를 참조하면, 기판(10)상에 금속막을 형성한 다음, 마스크 공정에 따라 노광 및 현상 공정을 진행한 후 식각 공정을 진행하여 게이트 전극(11)을 형성한다. 1A to 1I, after forming a metal film on the
상기 게이트 전극(11)은 Mo, MoTi. Cr, Al, Ag, Cu, AlNd와 같은 단일층 금속막을 사용하거나, 이들 중 적어도 하나 이상을 적층한 금속막을 사용할 수 있다.The
상기와 같이, 기판(10) 상에 게이트 전극(11)이 형성되면, 게이트 절연막(12)과 산화반도체막(14) 및 제 1 절연막(16)을 순차적으로 형성한다.As described above, when the
상기 산화반도체막(14)은 ZnO, Ga2O3, In2O3 등과 같은 복합 산화물로 형성한다. 상기 산화반도체막(14)을 형성하는 방법은 복합 산화물 성분을 포함하는 타켓에 직류 또는 고주파 전압을 인가하는 상태에서 기판(10) 상에 산화반도체막(14)이 형성될 때, 증착 챔버내에 산소분압을 10~40%로 유지시킨다.The
상기 타켓은 In:Ga:Zn의 성분이 몰비에 따라 조절되고, 산소(O2)가 포함된 산화물로 형성한다.The target is formed of an oxide containing oxygen (O 2 ), in which components of In: Ga: Zn are adjusted according to the molar ratio.
상기와 같이, 기판(10) 상에 산화반도체막(14)과 제 1 절연막(16)이 형성되 면 1 차 열처리 공정을 진행한다. 도 1e에 도시한 바와 같이, 온도는 500℃이하에서 산소 또는 공기를 기판 상에 분사하여 산화반도체막(14)이 반도체 특성이 있도록 한다. 상기 산화반도체막(14)의 이동도 특성은 다결정실리콘막과 거의 같아진다.As described above, when the
상기 1 차 열처리는 제 1 절연막(16)의 형성시 발생된 손상(damage)를 없애면서, 타켓의 복합 산화물을 활성화하기 위해 진행한다. The primary heat treatment proceeds to activate the complex oxide of the target while eliminating the damage generated during the formation of the first
상기와 같이, 1 차 열처리 공정이 완료되면 도 1f에 도시한 바와 같이, 마스크 공정을 진행하여 제 1 절연막을 식각하여 상기 게이트 전극(11) 상부에 에치스톱퍼(etch stopper: 16a)를 형성한다.As described above, when the first heat treatment process is completed, as shown in FIG. 1F, a mask process is performed to etch the first insulating layer to form an
그런 다음, 마스크 공정을 진행하여 산화반도체막(14)을 패터닝하여 상기 게이트 전극(11)과 에치스톱퍼(16a) 사이에 채널층(24)을 형성한다.Then, a mask process is performed to pattern the
이후, 도 1h에 도시한 바와 같이, 소스/드레인 금속막을 기판(10) 상에 형성한 다음, 마스크 공정을 진행하여 상기 에치스톱퍼(16a)를 사이에 두고 상기 채널층(24)을 덮도록 소스/드레인 전극(18a, 18b)을 형성한다.Thereafter, as shown in FIG. 1H, a source / drain metal film is formed on the
상기 소스/드레인 금속막은 Mo, Al, Cu, W 또는 이들의 합금으로 형성할 수 있고, 두께는 2000Å 내외를 갖도록 한다.The source / drain metal film may be formed of Mo, Al, Cu, W, or an alloy thereof, and has a thickness of about 2000 kPa.
상기와 같이, 소스/드레인 전극(18a, 18b)이 기판(10) 상에 형성되면, 제 2 절연막(19)을 형성한다. 상기 제 2 절연막(19)은 무기막(SiO2) 또는 유기막일 수 있다.As described above, when the source /
이와 같이, 소스/드레인 전극(18a, 18b) 상에 제 2 절연막(19)이 형성되면, 2차 열처리 공정을 진행한다.As described above, when the second
2차 열처리 공정은 500℃이하의 온도에서 산소 또는 공기를 기판(10) 상에 분사하는 방법으로 진행한다.The secondary heat treatment process proceeds by spraying oxygen or air on the
상기 2 차 열처리는 제 2 절연막(19) 형성시 발생된 손상(damage)를 없애면서, 타켓의 복합 산화물의 특성이 변화되지 않도록 하는 기능을 한다. The secondary heat treatment functions to remove the damage generated when the second
도 2는 본 발명에 따른 박막트랜지스터의 특성을 도시한 것이다.2 shows the characteristics of the thin film transistor according to the present invention.
도 2를 참조하면, 본 발명의 박막트랜지스터는 도 1a 내지 도 1i에서 설명한 바와 같이, 복합 산화반도체막을 패터닝한 채널층을 구비한다. 즉, 본 발명의 박막트랜지스터의 채널층은 비정질실리콘막 또는 다결정실리콘막으로 이루어져 있지 않다. 하지만, 본 발명의 박막트랜지스터의 전류 특성을 보면 다결정실리콘막을 채널층으로 사용하는 박막트랜지스터와 유사하거나 더 우수한 전류특성을 나타냄을 볼 수 있다.Referring to FIG. 2, the thin film transistor of the present invention includes a channel layer patterned with a composite oxide semiconductor film, as described with reference to FIGS. 1A to 1I. That is, the channel layer of the thin film transistor of the present invention is not made of an amorphous silicon film or a polycrystalline silicon film. However, when looking at the current characteristics of the thin film transistor of the present invention, it can be seen that the current characteristics are similar to or better than those of the thin film transistor using the polysilicon film as the channel layer.
본 발명의 박막트랜지스터의 게이트 전극과 소스전극 사이에 인가되는 전압이 양의 전압인 경우에는 전류 증가 특성이 다이오드와 유사하게 변하고 있음을 볼 수 있다.When the voltage applied between the gate electrode and the source electrode of the thin film transistor of the present invention is a positive voltage, it can be seen that the current increase characteristic is changed similarly to the diode.
반대로 박막트랜지스터의 게이트 전극과 소스전극 사이에 인가되는 전압이 음의 전압인 경우에는 박막트랜지스터에 역바이어스 전압이 인가된 상태이므로 다이오드와 유사하게 거의 전류가 흐르지 않음을 볼 수 있다.On the contrary, when the voltage applied between the gate electrode and the source electrode of the thin film transistor is a negative voltage, the reverse bias voltage is applied to the thin film transistor, so that almost no current flows like the diode.
이와 같이, 본 발명에서는 종래 비정질실리콘을 채널층으로 하는 박막트랜지 스터의 제조공정에 따라 제조되었지만, 산화반도체로된 채널층 특성은 다결정실리콘과 같은 높은 이동도 특성이 있다.As described above, the present invention is conventionally manufactured according to the manufacturing process of the thin film transistor using amorphous silicon as the channel layer, but the channel layer characteristic of the oxide semiconductor has high mobility characteristics such as polycrystalline silicon.
도 3은 본 발명에 따른 평판형표시장치 제조방법을 설명하기 위한 도면이다.3 is a view for explaining a method of manufacturing a flat panel display device according to the present invention.
도 3에 도시한 바와 같이, 상기 도 1a 내지 도 1i에서 설명한 방법에 따라 기판(10) 상에 게이트 전극(11), 게이트 절연막(12), 채널층(24), 에치스톱퍼(16a) 및 소스/드레인 전극(18a,18b)을 형성한다.As shown in FIG. 3, the
상기 박막트랜지스터는 액정표시장치의 화소 영역, 유기발광표시장치의 화소영역, 전자종이의 화소영역 등 평판형 표시장치에 사용되는 스위칭소자로 형성될 수 있다.The thin film transistor may be formed of a switching element used in a flat panel display such as a pixel area of a liquid crystal display, a pixel area of an organic light emitting display, and a pixel area of an electronic paper.
상기와 같이 소스/드레인 전극(18a, 18b)이 형성되면, 제 2 절연막(19)을 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극(18b)의 일부를 노출한다.When the source /
그런 다음, 금속막을 기판(10) 상에 형성한 다음, 마스크 공정을 진행하여 상기 드레인 전극(18b)과 전기적으로 콘택되면서 평판형 표시장치의 화소 영역에 배치되는 화소 전극(29)을 형성한다.Next, a metal film is formed on the
따라서, 본 발명의 박막트랜지스터를 평판형표시장치에 적용할 경우 스위칭 소자의 응답속도가 빨라지고, 스트레스에 의한 열화 현상이 발생하지 않는다.Therefore, when the thin film transistor of the present invention is applied to a flat panel display device, the response speed of the switching element is increased, and the degradation due to stress does not occur.
도 1a 내지 도 1i는 본 발명에 따른 박막트랜지스터 제조 공정을 설명하기 위한 도면이다.1A to 1I are views for explaining a thin film transistor manufacturing process according to the present invention.
도 2는 본 발명에 따른 박막트랜지스터의 특성을 도시한 것이다.2 shows the characteristics of the thin film transistor according to the present invention.
도 3은 본 발명에 따른 평판형표시장치 제조방법을 설명하기 위한 도면이다.3 is a view for explaining a method of manufacturing a flat panel display device according to the present invention.
(도면의 주요 부분에 대한 참조 부호의 설명) (Explanation of reference numerals for the main parts of the drawings)
10: 기판 11: 게이트 전극10: substrate 11: gate electrode
12: 게이트 절연막 24: 채널층12
18a,18b: 소스/드레인 전극 16a: 에치스톱퍼18a, 18b: source /
29: 화소전극29: pixel electrode
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090134788A KR101604500B1 (en) | 2009-12-30 | 2009-12-30 | Method for manufacturing of Thin Film Transistor and liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090134788A KR101604500B1 (en) | 2009-12-30 | 2009-12-30 | Method for manufacturing of Thin Film Transistor and liquid crystal display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110078069A true KR20110078069A (en) | 2011-07-07 |
| KR101604500B1 KR101604500B1 (en) | 2016-03-28 |
Family
ID=44917580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090134788A KR101604500B1 (en) | 2009-12-30 | 2009-12-30 | Method for manufacturing of Thin Film Transistor and liquid crystal display device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101604500B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080047773A (en) * | 2006-11-27 | 2008-05-30 | 엘지디스플레이 주식회사 | Poly silicon thin film transistor substrate and manufacturing method thereof |
| KR20080052107A (en) * | 2006-12-07 | 2008-06-11 | 엘지전자 주식회사 | Filed-effect thin film transistor including a oxidized semiconductor |
| KR20080104588A (en) * | 2007-05-28 | 2008-12-03 | 삼성전자주식회사 | Fabrication method of zno family thin film transistor |
| KR20090126813A (en) * | 2008-06-05 | 2009-12-09 | 삼성에스디아이 주식회사 | Method of manufacturing oxide semiconductor thin film transistor |
-
2009
- 2009-12-30 KR KR1020090134788A patent/KR101604500B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080047773A (en) * | 2006-11-27 | 2008-05-30 | 엘지디스플레이 주식회사 | Poly silicon thin film transistor substrate and manufacturing method thereof |
| KR20080052107A (en) * | 2006-12-07 | 2008-06-11 | 엘지전자 주식회사 | Filed-effect thin film transistor including a oxidized semiconductor |
| KR20080104588A (en) * | 2007-05-28 | 2008-12-03 | 삼성전자주식회사 | Fabrication method of zno family thin film transistor |
| KR20090126813A (en) * | 2008-06-05 | 2009-12-09 | 삼성에스디아이 주식회사 | Method of manufacturing oxide semiconductor thin film transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101604500B1 (en) | 2016-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8283671B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| KR101233348B1 (en) | Display device and method for manufacturing the same | |
| WO2016176893A1 (en) | Amoled back plate manufacturing method and structure | |
| US20110049509A1 (en) | Thin film transistor, display device using thin film transistor, and production method of thin film transistor | |
| US9570483B2 (en) | Flat panel display device with oxide thin film transistor and method of fabricating the same | |
| KR100601374B1 (en) | TFT, fabricating method of the same, and flat panel display having the TFT | |
| US7476896B2 (en) | Thin film transistor and method of fabricating the same | |
| JP4640690B2 (en) | Manufacturing method of active matrix organic EL display device | |
| US20160254298A1 (en) | Array Substrate, Manufacturing Method Thereof, and Display Device | |
| US20120153288A1 (en) | Thin film transistor device and manufacturing method thereof | |
| WO2016176879A1 (en) | Method for fabricating amoled back plate, and structure thereof | |
| CN104241394A (en) | Thin film transistor, corresponding manufacturing method of thin film transistor, display substrate and display device | |
| US9159773B2 (en) | Thin film transistor and active matrix organic light emitting diode assembly | |
| WO2017092172A1 (en) | Manufacturing method for tft substrate | |
| US8598781B2 (en) | Organic light emitting display (OLED) and its method of fabrication | |
| US10283628B2 (en) | Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device | |
| US7923735B2 (en) | Thin film transistor and method of manufacturing the same | |
| US20170352711A1 (en) | Manufacturing method of tft backplane and tft backplane | |
| KR20080112091A (en) | Fabrication method of zno family thin film transistor | |
| US11404584B2 (en) | Array substrate and method of preparing the same | |
| KR101604500B1 (en) | Method for manufacturing of Thin Film Transistor and liquid crystal display device | |
| KR20160084923A (en) | Thin film transistor panel and manufacturing method thereof | |
| CN114613815B (en) | Display panel and manufacturing method thereof | |
| CN108321122B (en) | CMOS thin film transistor, preparation method thereof and display device | |
| US20240138209A1 (en) | Oled display panel and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190215 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 5 |