KR20110072024A - Method for fabricating phase-change memory device - Google Patents

Method for fabricating phase-change memory device Download PDF

Info

Publication number
KR20110072024A
KR20110072024A KR1020090128784A KR20090128784A KR20110072024A KR 20110072024 A KR20110072024 A KR 20110072024A KR 1020090128784 A KR1020090128784 A KR 1020090128784A KR 20090128784 A KR20090128784 A KR 20090128784A KR 20110072024 A KR20110072024 A KR 20110072024A
Authority
KR
South Korea
Prior art keywords
phase change
film
pattern
capping
memory device
Prior art date
Application number
KR1020090128784A
Other languages
Korean (ko)
Inventor
이정숙
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090128784A priority Critical patent/KR20110072024A/en
Publication of KR20110072024A publication Critical patent/KR20110072024A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A method for manufacturing a phase change memory device is provided to improve a step coating property at a low temperature by repeating an insulation layer forming cycle of a multi-step. CONSTITUTION: A phase change layer pattern(107) is formed on a semiconductor substrate. A top electrode pattern(108) is formed on the phase change layer pattern. A capping layer(109) is formed by depositing an insulation layer which surrounds the phase change layer pattern and the top electrode pattern several times below a temperature to induce the phase change of the phase change layer pattern.

Description

상변화 메모리 소자의 제조 방법{Method for Fabricating Phase-Change Memory Device}Method for manufacturing phase change memory device {Method for Fabricating Phase-Change Memory Device}

본 발명은 상변화 메모리 소자의 제조 방법에 관한 것으로, 보다 구체적으로는 상변화 물질의 캡핑막을 형성하는 상변화 메모리 소자의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a phase change memory device, and more particularly, to a method of manufacturing a phase change memory device for forming a capping film of a phase change material.

메모리 장치의 저전력화의 요구에 따라 비휘발성(non-volitile)이며 리프레쉬(refresh)가 필요없는 차세대 메모리 장치들이 연구되고 있다. 차세대 메모리 장치들 중 하나인, 상변화 메모리 소자(phase-change random access memory, 이하 'PCRAM'이라 한다)는 GeSbTe와 같은 상변화(phasechange) 물질이 전기적인 펄스에 의한 국부적인 열 발생에 의해 결정질(crystalline)과 비정질(amorphous) 상태로 변화하는 특성을 이용하여 이진정보를 기억하는 소자이다. In accordance with the demand for low power consumption of memory devices, next-generation memory devices that are non-volitile and do not need refresh are being studied. One of the next generation memory devices, phase-change random access memory (hereinafter referred to as 'PCRAM') is a phase change material such as GeSbTe, which is crystallized by local heat generation by electrical pulses. It is a device that stores binary information by using characteristics that change into (crystalline) and amorphous (amorphous) states.

즉, 상변화 메모리 소자는 상변화 물질층에 가열되는 온도 및 가열 시간에 따라 상변화 물질층의 저항값이 변화하여 데이터를 프로그래밍할 수 있다. 이와 같은 상변화 물질층의 온도 특성은 상변화 메모리 소자의 동작 특성을 결정하는데 중요한 요소가 된다. That is, the phase change memory device may program data by changing resistance values of the phase change material layer according to a temperature and a heating time of heating the phase change material layer. The temperature characteristic of the phase change material layer is an important factor in determining the operation characteristics of the phase change memory device.

한편, 상변화 물질의 특성상, 상변화 물질층은 400℃ 이하의 저온 공정에서 형성하게 되고, 이후의 후속 공정도 저온 공정으로 진행하도록 하는 것이 상변화 물질층의 특성에 영향을 주지 않게 된다. 따라서, 상변화 물질층을 이후의 후속 공정 및 기타 공정으로 발생되는 열로부터 보호할 수 있는 캡핑막을 형성하는 것이 중요하다.On the other hand, due to the characteristics of the phase change material, the phase change material layer is formed at a low temperature process of 400 ° C. or less, and the subsequent process also proceeds to a low temperature process without affecting the properties of the phase change material layer. Therefore, it is important to form a capping film that can protect the phase change material layer from heat generated in subsequent subsequent and other processes.

하지만, 캡핑막 형성시, 저온 공정으로 진행하면서도 상변화 물질층을 충분히 둘러싸도록 형성하는 것은 실질적으로 어렵다. However, when forming the capping film, it is practically difficult to form the capping film so as to sufficiently surround the phase change material layer.

본 발명의 기술적 과제는 저온 공정에서도 단차 피복성을 향상시킨 캡핑막을 형성하는 상변화 메모리 소자의 제조 방법을 제공하는 것이다. An object of the present invention is to provide a method for manufacturing a phase change memory device for forming a capping film having improved step coverage even in a low temperature process.

본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법은 반도체 기판 상에 상변화막 패턴을 형성하는 단계, 상기 상변화막 패턴 상에 상부 전극 패턴을 형성하는 단계, 및 상기 상변화막 패턴의 상변이가 유발되는 온도 범위 미만에서 상기 상변화막 패턴 및 상기 상부 전극 패턴을 함께 둘러싸는 절연막을 복수회 반복하여 증착함으로써 캡핑막을 형성하는 단계를 포함한다.In order to achieve the technical object of the present invention, a method of manufacturing a phase change memory device according to an embodiment of the present invention is to form a phase change film pattern on a semiconductor substrate, the upper electrode pattern on the phase change film pattern Forming a capping film by repeatedly depositing an insulating film surrounding the phase change film pattern and the upper electrode pattern at a time below the temperature range at which the phase change of the phase change film pattern is induced. .

본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법에 따르면, 상변화막 패턴 및 상부 전극 패턴을 함께 둘러싸며 보호하는 캡핑막 형성시, 다단계(multi-step)의 절연막 형성 사이클(cycle)을 반복함으로써 저온 공정에서도 단차 피복성을 향상시킬 수 있다. According to the method of manufacturing a phase change memory device according to an embodiment of the present invention, a multi-step insulating film forming cycle is formed when a capping film is formed to surround and protect the phase change film pattern and the upper electrode pattern. By repeating this, the step coverage can be improved even at a low temperature process.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위하여 제공되는 것이다. 따라서, 본 발명은 이하에서 설명되는 실 시예들에 한정하지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면들에 있어서, 층 및 영역의 길이, 두께 등은 설명의 편의를 위해 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소를 나타낸다. 또한, 층 또는 막이 다른 층 또는 다른 "상"에 있다고 언급되는 경우에 그것은 다른 막 또는 다른 층에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층 또는 막이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The embodiments introduced below are provided to sufficiently convey the spirit of the present invention to those skilled in the art. Therefore, the present invention can be embodied in other forms without being limited to the embodiments described below. In the drawings, lengths, thicknesses, and the like of layers and regions may be exaggerated for convenience of description. Like numbers refer to like elements throughout the specification. In addition, where a layer or film is said to be on another layer or on another "on" it may be formed directly on the other film or on another layer, or a third layer or film may be interposed therebetween.

이하, 도 1 내지 도 4를 참조하여, 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법에 대해 설명한다. 도 1 내지 도 4는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 순차적으로 나타낸 단면도들이다. Hereinafter, a method of manufacturing a phase change memory device according to an embodiment of the present invention will be described with reference to FIGS. 1 to 4. 1 to 4 are cross-sectional views sequentially illustrating a method of manufacturing a phase change memory device according to an embodiment of the present invention.

우선, 도 1을 참조하면, 반도체 기판(101)에 고농도 n형 불순물 영역(미도시)을 형성한다. First, referring to FIG. 1, a high concentration n-type impurity region (not shown) is formed in the semiconductor substrate 101.

고농도 n형 불순물 영역(미도시)이 형성된 반도체 기판(101) 상부에 층간 절연막(102)을 형성한다. 제 1 층간 절연막(102)은 치밀한 막질 특성을 가지면서, 층간 평탄화 특성을 포함하는 HDP(High density plasma)막일 수 있다. An interlayer insulating film 102 is formed over the semiconductor substrate 101 on which the high concentration n-type impurity region (not shown) is formed. The first interlayer insulating film 102 may be a high density plasma (HDP) film having dense film quality properties and including interlayer planarization properties.

이러한 제 1 층간 절연막(102) 내에 PN 다이오드 패턴(103)을 형성한다. PN 다이오드 패턴(130)은 P형 물질막(103a) 및 N형 물질막(103b)을 포함한다. 접합형 워드라인일 경우에는 PN 다이오드 패턴(103)은 SEG 방식으로 형성할 수도 있고, 금속 워드라인일 경우에는 PN 다이오드 패턴(103)은 폴리 실리콘막으로 형성할 수도 있다. The PN diode pattern 103 is formed in the first interlayer insulating layer 102. The PN diode pattern 130 includes a P-type material film 103a and an N-type material film 103b. In the case of a bonded word line, the PN diode pattern 103 may be formed by an SEG method, and in the case of a metal word line, the PN diode pattern 103 may be formed of a polysilicon film.

PN 다이오드 패턴(103)이 형성된 층간 절연막(102) 상부에 실리사이드를 제 공하기 위한 도전성 물질, 예컨대, 코발트 금속막(104)을 형성한다. 코발트 금속막(104) 상부에 형성된 제 2 층간 절연막(105)내에 하부전극 패턴(106)을 형성한다. 하부 전극 패턴(106)은 TiN 계열의 도전층일 수 있다.A conductive material, for example, a cobalt metal film 104, is formed on the interlayer insulating film 102 on which the PN diode pattern 103 is formed. The lower electrode pattern 106 is formed in the second interlayer insulating film 105 formed on the cobalt metal film 104. The lower electrode pattern 106 may be a TiN-based conductive layer.

상기의 결과물에 칼코겐화합물, 즉 GeSbTe물질을 이용하여 상변화 물질막을 증착 후, 패터닝을 실시하여 상변화막 패턴(107)을 형성한다. 상변화막 패턴(107) 상부에 상부 전극 패턴(108)을 형성한다.The phase change material film is deposited on the resultant using a chalcogen compound, that is, a GeSbTe material, and then patterned to form a phase change film pattern 107. An upper electrode pattern 108 is formed on the phase change layer pattern 107.

도 2를 참조하면, 상기의 결과물에 캡핑막용 제 1 물질막(109a)을 형성한다.Referring to FIG. 2, the first material layer 109a for the capping layer is formed on the resultant.

본 발명의 일 실시예에 따르면, 상변화막 패턴(107) 및 상부 전극 패턴(108)을 함께 둘러싸며 보호하는 캡핑막 형성시, 다단계(multi-step)의 절연막 형성 사이클(cycle)을 반복하여 소정의 원하는 두께로 형성할 수 있다.According to an embodiment of the present invention, when forming a capping film that surrounds and protects the phase change film pattern 107 and the upper electrode pattern 108 together, a multi-step insulating film formation cycle is repeated. It can be formed to a desired desired thickness.

통상, 하부 전극 패턴(106)과 상변화막 패턴(107)간의 계면의 산화(oxidation)를 방지하고, 상변화막 패턴(107)의 상변화 물질중 일부의 원소, 예컨대 Te, Sb등의 외부로의 확산을 방지하도록 상변화막 패턴(107) 및 상부 전극 패턴(108)을 둘러싸는 캡핑막이 필요하다. 이에 따라, 고온의 상변화 과정 중 발생할 수 있는 열적(thermal) 부피 변화에 대해 충분한 내구성을 갖는 물질로 캡핑막을 형성해야 한다. 또한, 캡핑막을 형성시, 상변화막 패턴(107)의 상변이를 유발하지 않는 온도 범위 이내에서 형성하는 것이 중요하다. 예를 들어, Si3N4와 같은 질화물을 이용하여 캡핑막을 형성하고자 할 경우, LPCVD(Low Pressure Chemical Vapor Deposition)공정을 이용하려고 한다면, LPCVD 공정은 600℃ 이상의 고온을 이용하는 공정이므로, 저온의 캡핑막 공정으로 적용하는 것은 불가하다. 또한, PECVD(Plasma Enhanced Chemical Vapor Deposion)공정을 이용하여 캡핑막을 형성하고자 할 경우 상변화막 패턴(107)과 상부 전극 패턴(108)의 종횡비(aspect ratio)가 높으므로, 단차 피복성(step coverage)이 낮아질 수 있다. 더 나아가, 질화물의 특성상, 평탄면에 증착시키는 것은 용이하나 소정의 두께로 패턴을 따라 컨포말하게 형성하는 것은 어렵다. 그리하여, 후속의 습식 식각 공정시, 습식 식각율 특성이 좋지 않아 캡핑막의 일부가 부분적으로 손실될 수 있었다. 다시 말하면, 캡핑막 형성시, 상변화막 패턴(107)의 상변이를 유발하지 않는 온도 범위 이내에서 단차 피복성을 향상시키는 것은 곤란하였다. In general, the oxidation of the interface between the lower electrode pattern 106 and the phase change film pattern 107 is prevented, and an external part of an element of some of the phase change materials of the phase change film pattern 107 such as Te, Sb, etc. A capping film surrounding the phase change film pattern 107 and the upper electrode pattern 108 is required to prevent diffusion of the furnace. Accordingly, the capping layer must be formed of a material that has sufficient durability against thermal volume change that may occur during a high temperature phase change process. In addition, when the capping film is formed, it is important to form the capping film within a temperature range that does not cause a phase change of the phase change film pattern 107. For example, if a capping film is to be formed using a nitride such as Si 3 N 4, and if a low pressure chemical vapor deposition (LPCVD) process is used, the LPCVD process uses a high temperature of 600 ° C. or higher, and thus, It is impossible to apply. In addition, when the capping layer is formed by using a plasma enhanced chemical vapor deposition (PECVD) process, the aspect ratio between the phase change layer pattern 107 and the upper electrode pattern 108 is high, thereby providing step coverage. ) Can be lowered. Furthermore, due to the nature of the nitride, it is easy to deposit on a flat surface, but difficult to conformally form a pattern with a predetermined thickness. Thus, in the subsequent wet etching process, the wet etch rate characteristics were not good and a part of the capping film could be partially lost. In other words, when forming the capping film, it was difficult to improve the step coverage in a temperature range not causing the phase change of the phase change film pattern 107.

하지만, 본 발명의 일 실시예에 따르면, 질화물질을 이용하여 캡핑막 형성시, SiH4, NH3, 및 N2 가스를 이용하여 소정의 얇은 두께로 질화물질을 복수회 반복하여 증착 한다. 매회 질화물 증착 후, 후처리(post-treatment)를 실시한다. 이와 같이, 질화물질막을 증착하고 후처리하는 것을 한 사이클(1 cycle)로 적용하여, 이러한 사이클을 반복하며 원하는 타겟 두께의 캡핑막을 형성할 수 있다.However, according to one embodiment of the present invention, when the capping film is formed using the nitride material, the nitride material is repeatedly deposited a plurality of times to a predetermined thin thickness by using SiH 4, NH 3, and N 2 gas. After nitride deposition each time, post-treatment is performed. In this way, the deposition and post-treatment of the nitride material film may be applied in one cycle, thereby repeating the cycle to form a capping film having a desired target thickness.

보다 구체적으로, 상변화막 패턴(107)의 상변이를 유발하지 않는 온도 범위, 예컨대 약 300 내지 350℃의 공정 온도 및200W의 RF 전력 공급 조건에서, SiH4 가스를 70sccm으로 주입하고, NH3 가스를 100sccm, N2 가스를 2000sccm 양으로 공급하여, 캡핑막용 제 1 물질막(109a)을 약 50Å 내지 60Å의 두께로 형성한다. 이와 같이, 일회에 비교적 얇은 두께로 형성하는 것은 상변화막 패턴(107) 및 상부 전극 패턴(108)의 프로파일을 따라 컨포말하게 형성하는 것이 더욱 용이하여, 단차 피복성을 향상시킬 수 있다.More specifically, in a temperature range that does not cause phase shift of the phase change film pattern 107, such as a process temperature of about 300 to 350 ° C. and an RF power supply condition of 200 W, SiH 4 gas is injected at 70 sccm, and NH 3 gas is injected. By supplying 100 sccm and N2 gas in an amount of 2000 sccm, the first material film 109a for the capping film is formed to a thickness of about 50 kPa to 60 kPa. As described above, forming a relatively thin thickness at one time is more easily conformally formed along the profiles of the phase change film pattern 107 and the upper electrode pattern 108, thereby improving step coverage.

캡핑막용 제 1 물질막(109a) 형성 후, 기판 결과물 전면에 N2 가스를 이용하여 막질을 조밀화하는 후처리를 실시한다. 이러한 후처리를 실시함으로써, 증착된 캡핑막용 제 1 물질막(109a)의 물성을 강화시켜 후속 공정에 의해 캡핑막용 제 1 물질막(109a)의 산화물 침투(oxide penetration) 현상을 억제할 수 있다. 이와 동시에, 후처리를 실시함으로써, 캡핑막용 제 1 물질막(109a)의 막질이 치밀해진다.After the formation of the first material film 109a for the capping film, post-treatment is performed on the entire surface of the substrate resultant to densify the film quality using N2 gas. By performing this post-treatment, it is possible to enhance the physical properties of the deposited first material film 109a for the capping film and to suppress oxide penetration of the first material film 109a for the capping film by a subsequent process. At the same time, by performing post-treatment, the film quality of the first material film 109a for the capping film becomes dense.

이러한 후처리는, 200W의 RF 전력 공급 조건에서 N2 가스를 2000sccm 양으로 대략 5 내지 7초 동안 공급하도록 한다.This post treatment allows N2 gas to be supplied in an amount of 2000 sccm for approximately 5-7 seconds at 200 W of RF power supply conditions.

도 3을 참조하면, 상기의 결과물에 캡핑막용 제 2 물질막(109b)을 형성한다.Referring to FIG. 3, a second material layer 109b for a capping layer is formed on the resultant.

즉, 약 300 내지 350℃의 공정 온도 및200W의 RF 전력 공급 조건에서, SiH4 가스를 70sccm으로 주입하고, NH3 가스를 100sccm, N2 가스를 2000sccm 양으로 공급하여, 캡핑막용 제 1 물질막(109a)을 약 50Å의 두께로 형성한다. 캡핑막용 제 2 물질막(109b) 형성 후, 기판 결과물 전면에 200W의 RF 전력 공급 조건에서 N2 가스를 2000sccm 양으로 대략 5 내지 7초 동안 공급하도록 한다.That is, at a process temperature of about 300 to 350 ° C. and an RF power supply condition of 200 W, the SiH 4 gas is injected at 70 sccm, the NH 3 gas is supplied at 100 sccm, and the N 2 gas is supplied at an amount of 2000 sccm to form the first material film 109a for the capping film. To form a thickness of about 50 mm 3. After forming the second material layer 109b for the capping layer, the N2 gas is supplied to the front surface of the substrate in an amount of 2000 sccm for about 5 to 7 seconds under a 200 W RF power supply condition.

계속해서, 도 2 및 도 3의 공정들을 반복하여 도 4에 도시된 바와 같이, 타겟 두께의 캡핑막(109)을 완성한다.Subsequently, the processes of FIGS. 2 and 3 are repeated to complete the capping film 109 having the target thickness, as shown in FIG. 4.

즉, 소정의 두께, 예컨대 700Å 두께의 캡핑막(109)이 형성되도록 질화물질막 증착 및 후처리의 사이클을 13 내지 15 사이클 정도 반복할 수 있다. 그러나, 이러한 사이클의 수는 제한되지 않음은 물론이며, 최종 타겟 캡핑막(109)의 두께에 따라 달라질 수 있으며, 또한 사이클마다 증착되는 질화물질막의 두께에 따라 달라질 수 있다. 다만, 본 발명의 일 실시예에 따르면, 캡핑막(109)을 저온 공정에서도 단차 피복성이 향상될 수 있도록 다단(multi step)의 증착 공정으로 형성하는 것이 중요하다.That is, the cycle of the nitride material film deposition and the post-treatment may be repeated about 13 to 15 cycles so that the capping film 109 having a predetermined thickness, for example, 700 Å thick, is formed. However, the number of cycles is not limited, and of course, may vary depending on the thickness of the final target capping layer 109 and may also vary depending on the thickness of the nitride material layer deposited every cycle. However, according to an embodiment of the present invention, it is important to form the capping film 109 in a multi-step deposition process so that the step coverage may be improved even in a low temperature process.

또한, N2 가스의 농도를 증가시킴에 따라 매 사이클마다 형성되는 박막 두께를 보다 얇게 조절할 수도 있다. In addition, as the concentration of the N 2 gas is increased, the thickness of the thin film formed every cycle may be controlled to be thinner.

한편, 질화물질막 증착한 후에 후처리를 하는 것으로 예시하였으나, 경우에 따라서, 질화물질막 형성 전, 전처리(pre-treatment)를 수행하고 질화물질막을 형성할 수도 있음은 물론이다. 하지만, 이전의 결과물의 손상이나 충격을 보다 감소시킬 수 있도록 질화물질막 증착한 후에 후처리를 하는 것이 보다 바람직할 수 있다.On the other hand, it is illustrated that the post-treatment is performed after the nitride material film is deposited, but in some cases, before forming the nitride material film, the pre-treatment may be performed and the nitride material film may be formed. However, it may be more desirable to perform post-treatment after deposition of the nitride film to further reduce damage or impact of previous results.

이와 같이, 본 발명의 일 실시예에 따른 캡핑막 형성하는 방법으로, SiH4, NH3, 및 N2 가스를 이용하여 소정의 얇은 두께로 질화물질을 반복하여 증착함으로써, 타겟 두께의 캡핑막(109)을 형성할 수 있다. As described above, in the method of forming a capping film according to an embodiment of the present invention, by repeatedly depositing a nitride material to a predetermined thin thickness using SiH 4, NH 3, and N 2 gas, the capping film 109 having a target thickness is formed. Can be formed.

이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.In the above, embodiments of the present invention have been described with reference to the accompanying drawings, but those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. The described embodiments are to be understood in all respects as illustrative and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

도 1내지 도 4는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 형성 방법을 순차적으로 도시한 단면도이다.1 to 4 are cross-sectional views sequentially illustrating a method of forming a phase change memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

101: 반도체 기판 102: 제 1 층간 절연막101: semiconductor substrate 102: first interlayer insulating film

103: 다이오드 패턴 104: 코발트 금속막103: diode pattern 104: cobalt metal film

105: 제 2 층간 절연막 106: 하부 전극 패턴105: second interlayer insulating film 106: lower electrode pattern

107: 상변화막 패턴 108: 상부 전극 패턴107: phase change film pattern 108: upper electrode pattern

109: 캡핑막 109: capping film

Claims (6)

반도체 기판 상에 상변화막 패턴을 형성하는 단계;Forming a phase change film pattern on the semiconductor substrate; 상기 상변화막 패턴 상에 상부 전극 패턴을 형성하는 단계; 및Forming an upper electrode pattern on the phase change layer pattern; And 상기 상변화막 패턴의 상변이가 유발되는 온도 범위 미만에서 상기 상변화막 패턴 및 상기 상부 전극 패턴을 함께 둘러싸는 절연막을 복수회 반복하여 증착함으로써 캡핑막을 형성하는 단계를 포함하는 상변화 메모리 소자의 제조 방법. Forming a capping film by repeatedly depositing an insulating film surrounding the phase change film pattern and the upper electrode pattern a plurality of times below a temperature range where a phase change of the phase change film pattern is caused. Manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 캡핑막을 형성하는 단계는,Forming the capping film, 상기 절연막 형성 후, 후처리(post treatment)를 실시하는 것을 1 사이클로 적용하고, 이러한 사이클을 반복하는 상변화 메모리 소자의 제조 방법.A post-treatment is performed in one cycle after the insulating film is formed, and the cycle is repeated. 제 2 항에 있어서, The method of claim 2, 상기 절연막은, SiH4, NH3, 및 N2 가스를 이용하여 소정 두께의 질화막을 형성하는 상변화 메모리 소자의 제조 방법.And the insulating film forms a nitride film of a predetermined thickness using SiH 4, NH 3, and N 2 gas. 제 3항에 있어서, The method of claim 3, 상기 절연막은 상기 상변화막 패턴의 상변이가 유발되는 온도 범위 미만인 약 300 내지 350℃의 공정 온도 조건에서 형성하는 상변화 메모리 소자의 제조 방 법.And the insulating film is formed at a process temperature of about 300 to 350 ° C. which is less than a temperature range in which a phase change of the phase change film pattern is caused. 제 2 항에 있어서, The method of claim 2, 상기 후처리는,The post-treatment, N2 가스를 이용하여 상기 절연막의 막질을 조밀화하는 상변화 메모리 소자의 제조 방법.A method of manufacturing a phase change memory device for densifying the film quality of the insulating film using N2 gas. 제 1 항에 있어서, The method of claim 1, 상기 상변화막 패턴은 칼코겐화합물로 형성하는 상변화 메모리 소자의 제조 방법. The phase change film pattern is a method of manufacturing a phase change memory device formed of a chalcogenide compound.
KR1020090128784A 2009-12-22 2009-12-22 Method for fabricating phase-change memory device KR20110072024A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128784A KR20110072024A (en) 2009-12-22 2009-12-22 Method for fabricating phase-change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128784A KR20110072024A (en) 2009-12-22 2009-12-22 Method for fabricating phase-change memory device

Publications (1)

Publication Number Publication Date
KR20110072024A true KR20110072024A (en) 2011-06-29

Family

ID=44403001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128784A KR20110072024A (en) 2009-12-22 2009-12-22 Method for fabricating phase-change memory device

Country Status (1)

Country Link
KR (1) KR20110072024A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037988B2 (en) 2017-07-06 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037988B2 (en) 2017-07-06 2021-06-15 Samsung Electronics Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US8158966B2 (en) Phase change memory device having protective layer and method for manufacturing the same
US9112137B2 (en) Semiconductor device and method of fabricating the same
KR100695168B1 (en) Method of forming phase change material thin film, and method of manufacturing phase change memory device using the same
US9190609B2 (en) Germanium antimony telluride materials and devices incorporating same
US9793476B2 (en) Apparatus and method for treating a substrate
US8148231B2 (en) Method of fabricating capacitor
CN101162758B (en) Method of manufacturing a phase change memory device comprising surface treating process of a phase change layer
US8802536B2 (en) Phase-change memory device and method of fabricating the same
US8609503B2 (en) Phase change memory device and fabrication method thereof
KR20110072024A (en) Method for fabricating phase-change memory device
KR101069657B1 (en) Manufacturing Method of Phase Change Random Access Memory Device
KR20140083560A (en) Phase-change random access memory device and method of manufacturing the same
KR101090391B1 (en) Method for Fabricating Phase-Change Memory Device
KR20090116344A (en) Method for fabricating phase-change memory device
KR20120104040A (en) Phase-change memory device and manufacturing method at the same
KR20100097298A (en) Manufacturing method of phase change random access memory device
KR101172311B1 (en) Meteod for fabricating semiconductor device
KR102444272B1 (en) Method of forming chalcogenide-based thin film using atomic layer deposition process, method of forming switching device using the same and method of manufacturing memory device
KR101094996B1 (en) Fabricating of phase change random access memory and fabricating thereof
KR20110035780A (en) Phase change random access memory with contact hole of high aspect ratio
KR20110011779A (en) Method of manufacturing phase change memory device improved gap-fill property between diodes
KR100951560B1 (en) Capacitor and method for fabricating the same
ARKLES et al. Category Archives: ALD Source Materials
US20130092999A1 (en) Nonvolatile storage device
KR20100054261A (en) Phase change random access memory device and manufacturing method thereof

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid