KR20100097298A - Manufacturing method of phase change random access memory device - Google Patents

Manufacturing method of phase change random access memory device Download PDF

Info

Publication number
KR20100097298A
KR20100097298A KR1020090016174A KR20090016174A KR20100097298A KR 20100097298 A KR20100097298 A KR 20100097298A KR 1020090016174 A KR1020090016174 A KR 1020090016174A KR 20090016174 A KR20090016174 A KR 20090016174A KR 20100097298 A KR20100097298 A KR 20100097298A
Authority
KR
South Korea
Prior art keywords
phase change
memory device
heat treatment
manufacturing
lower electrode
Prior art date
Application number
KR1020090016174A
Other languages
Korean (ko)
Other versions
KR101069655B1 (en
Inventor
김태중
채수진
이민용
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090016174A priority Critical patent/KR101069655B1/en
Publication of KR20100097298A publication Critical patent/KR20100097298A/en
Application granted granted Critical
Publication of KR101069655B1 publication Critical patent/KR101069655B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A phase change memory device manufacturing method is provided to prevent the deterioration of the phase change memory device by improving the attaching property of interface between a bottom electrode and the phase change material layer through the ultraviolet rays heat processing. CONSTITUTION: An impurity region(100a) is formed on a semiconductor substrate(100). A first interlayer dielectric layer(110) is formed on the top of the semiconductor substrate on which the impurity region is formed. A switching element(120) is formed to be contacting the impurity region within the first interlayer dielectric layer. An ohmic contact layer(130) is formed on the upper part of the switching element.

Description

상변화 메모리 소자의 제조방법{Manufacturing Method of Phase Change Random Access Memory Device}Manufacturing Method of Phase Change Random Access Memory Device

본 발명은 반도체 메모리 소자의 제조방법에 관한 것으로, 보다 구체적으로는 상변화 메모리 소자의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor memory device, and more particularly to a method of manufacturing a phase change memory device.

정보 산업이 발달함에 따라 대용량의 정보 처리가 요구되어 왔다. 따라서 고용량의 정보를 저장할 수 있는 정보 저장 매체에 관한 수요는 지속적으로 증가되었다. 수요의 증가에 따라 정보 저장 속도가 빠르면서 소형의 정보 저장 매체에 관한 연구가 진행되고 있으며 결과적으로 다양한 종류의 정보 저장 장치가 개발되었다.As the information industry develops, a large amount of information processing has been required. Therefore, the demand for an information storage medium capable of storing a large amount of information has continuously increased. As the demand increases, the research on small information storage media is progressing rapidly. As a result, various types of information storage devices have been developed.

차세대 메모리 소자로 현재 연구가 진행중인 것으로 상변화 메모리 소자(Phase Change Random Access Memory Device: PRAM)를 들 수 있다. 상변화 메모리 소자는 주로 칼코게나이드(chalcogenide) 계열 등의 상변화 물질로 형성된 상변화층을 포함한다. 상변화 물질은 결정질 상태일 때와 비결정질 상태일 때, 명확히 다른 저항을 갖는다. 즉, 상변화 물질은 저항값으로 명확히 구분되는 두가지 상태를 지니며, 두가지 상태는 온도에 따라 가역적으로 변화될 수 있다. 현재, 상변화 물질로 많은 물질이 알려져 있으나, 그 중에서 대표적이며 가장 많이 사용되고 있 는 물질이 GST(Ge2Sb2Te5)이다.Current research is being conducted on next-generation memory devices, including Phase Change Random Access Memory Device (PRAM). The phase change memory device mainly includes a phase change layer formed of a phase change material such as a chalcogenide series. Phase change materials have distinctly different resistances when in the crystalline state and in the amorphous state. That is, the phase change material has two states that are clearly distinguished by resistance values, and the two states may be reversibly changed with temperature. Currently, many materials are known as phase change materials, but the representative and most used materials among them are GST (Ge 2 Sb 2 Te 5 ).

일반적으로, 상변화 메모리 소자는 하부 전극 및 상부 전극을 통하여 전류를 인가함으로써 상변화층과 하부 전극 콘택과의 접촉 영역에서의 주울 열을 발생시켜 상변화층의 결정질 및 비결정질의 가역적인 변화를 일으킴으로써 정보를 기록하게 된다. 특히 상변화가 집중적으로 발생하는 영역을 프로그램 영역(Program Volume; 이하, PV영역)이라 한다.In general, the phase change memory device generates Joule heat in the contact region between the phase change layer and the lower electrode contact by applying a current through the lower electrode and the upper electrode, thereby causing a crystalline and amorphous reversible change of the phase change layer. Information is recorded. In particular, an area in which phase change occurs intensively is called a program area (hereinafter, referred to as a PV area).

도 1a는 일반적인 상변화 메모리 소자를 나타낸 단면도이다. 1A is a cross-sectional view illustrating a general phase change memory device.

도 1a를 참조하면, 일반적인 상변화 메모리 소자는 하부 구조(10)가 형성된 반도체 기판 상부에 하부 전극 콘택(BEC)(30)이 매립된 층간 절연층(20)을 형성한다. 하부 전극 콘택(30) 상부에 상변화 패턴층(40)을 형성하고, 상기 상변화 패턴층(40) 주위에 캡핑막(50)을 형성한다. 여기서, 도면부호 60은 하부 전극 콘택(30)과 상변화 패턴층(40) 사이의 접촉 계면을 보여준다.Referring to FIG. 1A, a general phase change memory device forms an interlayer insulating layer 20 having a lower electrode contact (BEC) 30 buried on a semiconductor substrate on which a lower structure 10 is formed. A phase change pattern layer 40 is formed on the lower electrode contact 30, and a capping film 50 is formed around the phase change pattern layer 40. Here, reference numeral 60 shows a contact interface between the lower electrode contact 30 and the phase change pattern layer 40.

도 1b는 도 1a에 도시된 하부 전극 콘택과 상변화 패턴층이 접촉 계면(60)의 확대 단면도이다.FIG. 1B is an enlarged cross-sectional view of the contact interface 60 between the lower electrode contact and the phase change pattern layer illustrated in FIG. 1A.

이때, 도 1b를 참조하면, 상변화 메모리 소자에 사용되는 상변화층 물질, 예를 들어 GST의 조성 등 물성의 유지는 상변화 메모리 소자의 신뢰성을 확보하는데 가장 중요한 문제가 된다. 현재 상변화 메모리 소자의 내구성 불량을 발생시키는 원인으로 PV 영역과 하부 전극 콘택(30)과의 접촉 계면의 부착(adhesion) 불량 현상이 발생하는 문제와, 상변화 과정에서 상변화 패턴층(40)과 하부 전극 콘택 과(30)의 계면에서 약, 수백 MΩ의 비저항 증가에 의한 열손실 및 PV 영역이 변화하는 문제를 들 수 있다. At this time, referring to Figure 1b, the maintenance of the physical properties, such as the composition of the phase change layer material, for example, GST used in the phase change memory device is the most important problem to ensure the reliability of the phase change memory device. As a cause of poor durability of the current phase change memory device, a problem of poor adhesion of the contact interface between the PV region and the lower electrode contact 30 occurs, and the phase change pattern layer 40 during the phase change process. The problem of heat loss and PV region change due to an increase in resistivity of about several hundred MΩ at the interface between the and bottom electrode contacts and 30 is mentioned.

여기서 도면부호 70은 PV 영역과 하부 전극 콘택(30) 간에 불량하게 접촉된 계면을 보여준다.Here, reference numeral 70 shows an interface in poor contact between the PV region and the lower electrode contact 30.

이러한 문제는 PV 영역이 상변화 패턴층(40)과 하부 전극 콘택(30)과의 접촉 계면에서 형성되기 때문에 근본적인 해결이 어렵다. 이러한 문제를 해결하기 위하여 여러 가지 시도가 진행되고 있지만 현재까지 명확한 해결책이 제시되고 있지 않은 상태이다.This problem is difficult to fundamentally solve since the PV region is formed at the contact interface between the phase change pattern layer 40 and the lower electrode contact 30. Various attempts have been made to solve this problem, but no clear solution has been proposed to date.

따라서, 본 발명의 목적은 상변화 물질층과 하부 전극 콘택과의 접촉 특성을 향상시킬 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다.Accordingly, an object of the present invention is to provide a method of manufacturing a phase change memory device capable of improving the contact characteristics of a phase change material layer and a lower electrode contact.

또한, 본 발명의 다른 목적은 상변화 물질층의 열손실 및 상변화 물질층의 프로그램 영역의 상태 변화를 줄일 수 있는 상변화 메모리 소자의 제조방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a phase change memory device capable of reducing heat loss of a phase change material layer and a change in state of a program region of the phase change material layer.

본 발명의 목적을 달성하기 위한 상변화 메모리 소자의 제조방법은 하부 전극 콘택이 형성된 반도체 기판을 제공하는 단계, 상기 하부 전극 콘택 상부에 상변화 패턴층을 형성하는 단계, 및 상기 하부 전극 콘택과 상기 상변화 패턴층의 접착력 강화를 위해, 전체구조에 열처리 공정을 실시하는 단계를 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a phase change memory device, the method including: providing a semiconductor substrate having a lower electrode contact formed thereon, forming a phase change pattern layer on the lower electrode contact; In order to enhance the adhesion of the phase change pattern layer, the entire structure includes a step of performing a heat treatment process.

본 발명에 의하면, 자외선 열처리를 통해 하부 전극 콘택과 상변화 물질층과의 계면의 부착성을 향상시킴으로써 상변화 메모리 소자의 열화를 방지 할 수 있다. According to the present invention, deterioration of the phase change memory device can be prevented by improving the adhesion of the interface between the lower electrode contact and the phase change material layer through ultraviolet heat treatment.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 일 실시예를 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 형성된 상변화 메모리 소자 의 각 공정별 단면도이다. 2A through 2D are cross-sectional views of processes of a phase change memory device formed in accordance with an embodiment of the present invention.

먼저, 도 2a에 도시된 반도체 기판(100) 상에 불순물 영역(100a)을 형성한다. 상기 불순물 영역(100a)이 형성된 반도체 기판(100) 상부에 제 1 층간 절연층(110)을 형성한 다음, 제 1 층간 절연층(110) 내에 불순물 영역(100a)과 콘택되도록 스위칭 소자(120)를 형성한다. 본 발명의 실시예에서는 스위칭 소자(120)로서 PN 다이오드를 사용하였다.First, an impurity region 100a is formed on the semiconductor substrate 100 illustrated in FIG. 2A. After forming the first interlayer insulating layer 110 on the semiconductor substrate 100 on which the impurity region 100a is formed, the switching element 120 is in contact with the impurity region 100a in the first interlayer insulating layer 110. To form. In the exemplary embodiment of the present invention, a PN diode is used as the switching element 120.

상기 스위칭 소자(120) 상부에 오믹 콘택층(130)을 형성할 수 있고, 본 발명에서는 오믹 콘택층(130) 물질로 코발트실리사이드(CoSi2)를 사용하였다.An ohmic contact layer 130 may be formed on the switching element 120. In the present invention, cobalt silicide (CoSi 2 ) is used as the ohmic contact layer 130 material.

다음으로, 전체구조 상부에 제 2 층간 절연층(140)을 형성한 후, 상기 제 2 층간 절연층(140)을 부분적으로 식각하여, 오믹 콘택층(130)을 선택적으로 노출시키는 콘택홀(141)을 형성한다.Next, after the second interlayer insulating layer 140 is formed on the entire structure, the contact hole 141 selectively exposes the ohmic contact layer 130 by partially etching the second interlayer insulating layer 140. ).

상기 층간 절연층(110,140)은 예를들어, TEOS(Tetra Ethly Ortho Silicate), USG(Undoped Silcate Glass) 또는 HDP-CVD(High Density Plasma-CVD) 등을 이용한 산화물이거나, 혹은 산화물과 질화물의 복합층일 수 있다.The interlayer insulating layers 110 and 140 may be, for example, oxides using Tetra Ethly Ortho Silicate (TEOS), Undoped Silcate Glass (USG), or High Density Plasma-CVD (HDP-CVD), or a composite layer of oxide and nitride. Can be.

그리고 나서, 도 2b에 도시된 바와같이, 상기 하부 전극 콘택홀(141) 표면에 도전성 물질인 티타늄(Ti), 질화티타늄(TiN) 또는 질화알루미늄티타늄(TiAlN) 등을 증착하여 하부 전극 콘택층(150)을 형성한다. 상기 하부 전극 콘택층(150)은 하부 전극 콘택홀(141)의 하부면과 측벽 및 제 2 층간 절연막(140) 상부에 증착된다.Then, as illustrated in FIG. 2B, a conductive material such as titanium (Ti), titanium nitride (TiN), aluminum titanium nitride (TiAlN), or the like is deposited on the lower electrode contact hole 141 to form a lower electrode contact layer ( 150). The lower electrode contact layer 150 is deposited on the lower surface and sidewalls of the lower electrode contact hole 141 and on the second interlayer insulating layer 140.

그리고 나서, SOD(Spin-On Dielectric)와 같은 유동성 절연막(160)을 이용하 여 상기 하부 전극 콘택층(150)이 형성된 하부 전극 콘택홀(141) 내부를 충진시킨다. Then, the inside of the lower electrode contact hole 141 in which the lower electrode contact layer 150 is formed is filled using a fluid insulating layer 160 such as spin-on dielectric (SOD).

부연하자면, 상기 하부 전극 콘택층(150)이 측벽에 형성된 하부 전극 콘택홀(141) 내부를 종래의 일반적인 절연물(예컨대, 실리콘산화막)로 충진하게 되면 하부 전극 콘택홀(141) 내부가 절연물로 완전히 충진되지 못하고, 중간에 보이드(Void)가 형성된다. 그러므로 보이드(Void) 없이 하부 전극 콘택홀(141)를 충진시키기 위해서는 매립 특성이 우수하며 액상인 SOD(Spin-On Dielectric)와 같은 유동성 절연막(160)을 이용하여 하부 전극 콘택홀(141) 내부를 충진시킴이 바람직하다. In other words, when the lower electrode contact layer 150 fills the inside of the lower electrode contact hole 141 formed on the sidewall with a conventional general insulator (eg, a silicon oxide film), the inside of the lower electrode contact hole 141 may be completely filled with an insulator. It is not filled, and a void is formed in the middle. Therefore, in order to fill the lower electrode contact hole 141 without a void, the buried property is excellent and the inside of the lower electrode contact hole 141 is formed by using a fluid insulating layer 160 such as liquid spin-on dielectric (SOD). Filling is preferred.

상기 유동성 절연막(160)은 액상이기 때문에 스핀코팅에 의해 하부 전극 콘택홀(141) 내부를 충진하고, 후속으로 어닐링 공정을 통하여 교차결합(Cross-linking) 및 SOD 절연막(160)의 치밀화를 수행할 수 있다.Since the fluid insulating layer 160 is a liquid phase, the inside of the lower electrode contact hole 141 is filled by spin coating, and subsequently, cross-linking and densification of the SOD insulating layer 160 are performed through an annealing process. Can be.

이때, 상기 SOD 절연막과 같은 유동성 절연막(160) 이외에도, 매립 특성이 우수한 HDP(High Density Plasma) 절연막, O3 USG(Undoped Silcate Glass), TEOS(Tetra Ethyl Ortho Silicate), HLD(High temp, low pressure dielectric)등을 사용할 수도 있다.At this time, in addition to the fluid insulating film 160 such as the SOD insulating film, HDP (High Density Plasma) insulating film, O3 Undoped Silcate Glass (O3 USG), Tetra Ethyl Ortho Silicate (TEOS), High temp, low pressure dielectric You can also use).

그리고 나서, 도 2c에 도시된 바와같이 상기 제 2 층간 절연막(140) 상의 하부 전극 콘택층(150)과 유동성 절연막(160)을 평탄화하여, 상기 콘택홀(141) 내에 하부 전극 콘택층(150) 및 유동성 절연막(160)을 매립시킨다. 이때, 상기 평탄화 방법으로는 이등방성 식각 및 CMP(Chemical Mechanical Polishing)가 이용될 수 있 다.Then, as shown in FIG. 2C, the lower electrode contact layer 150 and the fluid insulating layer 160 on the second interlayer insulating layer 140 are planarized to form the lower electrode contact layer 150 in the contact hole 141. And the fluid insulating film 160 is embedded. In this case, anisotropic etching and chemical mechanical polishing (CMP) may be used as the planarization method.

다음으로, 전체구조 상부에 상변화 물질층(170), 상부전극층(180) 및 하드 마스크막으로서 실리콘 질산화막(SiON)(190)을 순차적으로 증착하고, 실리콘 질산화막(190) 상부에 감광막 패턴(도시하지 않음)을 형성한 후, 식각 공정 과정을 거쳐 상변화 패턴층(195)을 형성한다.Next, a silicon nitride oxide layer (SiON) 190 is sequentially deposited as a phase change material layer 170, an upper electrode layer 180, and a hard mask layer on the entire structure, and the photoresist pattern is formed on the silicon nitride oxide layer 190. After forming (not shown), a phase change pattern layer 195 is formed through an etching process.

이때, 상변화 물질층(170)과 하부 전극 콘택(160) 사이의 계면이 도 1b의 70처럼 들뜬 상태로 형성될 수 있다. 따라서, 본 발명에서는 상변화 패턴층 형성후, 계면 접촉 특성을 개선시키기 위하여 열처리 공정(200)을 실시한다. 상기 열처리 공정은 예를 들어, 자외선 램프 타입으로 150℃~220℃ 범위 내의 온도에서 어닐링 가스를 주입하여 90초~120초 내외의 시간 동안 실시한다. 상기 자외선 열처리(200) 공정시 챔버 내에 주입되는 가스는 불활성 가스로서 본 발명에서는 질소(N2) 가스를 이용한다.In this case, an interface between the phase change material layer 170 and the lower electrode contact 160 may be formed in an excited state as shown in 70 of FIG. 1B. Therefore, in the present invention, after the phase change pattern layer is formed, the heat treatment process 200 is performed to improve the interface contact characteristics. For example, the heat treatment is performed by injecting an annealing gas at a temperature in the range of 150 ° C. to 220 ° C. as an ultraviolet lamp type for a time of about 90 seconds to about 120 seconds. The gas injected into the chamber during the UV heat treatment 200 is an inert gas, and in the present invention, nitrogen (N 2 ) gas is used.

이러한 자외선 열처리(200) 공정에 의해 상변화 물질층(170)과 하부 전극 콘택(150)과의 접촉 계면의 부착성을 향상시켜 프로그램 영역에 발생할 수 있는 비저항을 수 kΩ으로 줄일 수 있다. By the UV heat treatment 200, the adhesion of the contact interface between the phase change material layer 170 and the lower electrode contact 150 may be improved to reduce specific resistivity that may occur in the program region to several kΩ.

또한, 상기 자외선 열처리(200)는 상술한 바와같이 저온에서 실시할 수 있으므로, 상변화 물질층의 물성변화 없이 접착력을 개선시킬 수 있다.In addition, since the ultraviolet heat treatment 200 can be carried out at a low temperature as described above, it is possible to improve the adhesion without changing the physical properties of the phase change material layer.

아울러, 상기 열처리 공정(200)에 의해 상기 유동성 절연막(160)이 치밀화되어 상기 하부 전극 콘택(150)으로 둘러싸인 영역의 보이드 같은 결함을 줄일 수 있 게 된다.In addition, the flowable insulating layer 160 is densified by the heat treatment process 200, thereby reducing voids such as voids in an area surrounded by the lower electrode contact 150.

이때, 도 2d에 도시된 바와같이, 상기 열처리 공정에 의해 상변화 물질층(170) 측벽에서 발생할 수 있는 상변화 어택을 방지하는 패시베이션막(211)을 형성한다.In this case, as illustrated in FIG. 2D, a passivation film 211 is formed to prevent a phase change attack that may occur on the sidewall of the phase change material layer 170 by the heat treatment process.

상기 패시베이션막(211)은 식각 공정에 의해 상변화 패턴층(195) 형성후, 자외선 열처리 공정에 의해, 자연 발생적으로 상변화 물질층(170) 측벽에 증착되어 형성된다. 이 패시베이션막(211)은 상변화 물질층(170)과 동일한 성분을 포함 할 수 있다.The passivation film 211 is formed on the sidewall of the phase change material layer 170 by naturally forming the phase change pattern layer 195 by an etching process and then by the ultraviolet heat treatment process. The passivation film 211 may include the same component as the phase change material layer 170.

다음, 전체 구조 상부에 소정의 두께로 캡핑막(215)을 형성한 후, 후속 공정을 진행한다. Next, after the capping film 215 is formed on the entire structure to a predetermined thickness, a subsequent process is performed.

상기 상변화 물질층(170)은 게르마늄, 비소, 주석, 인듐, 게르마늄, 탄탈륨, 니오브 내지 바나듐 등과 같은 5A족-안티몬-텔루륨을 포함하며, 텅스텐, 몰리브덴 내지 크롬 등과 같은 6A족 원소-안티몬-텔레륨, 5A족 원소-안티몬-셀렌, 또는 6A족 원소-안티몬-셀렌 등으로 구성될 수 있고, 상기 상변화 물질층(160)은 물리 기상 증착(Physical Vapor Deposition; PVD) 방법, 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법, 원자층 증착(Atomic Layer Deposition; ALD) 방법을 이용하여 형성 할 수 있다. 본 발명은 상변화 물질층 증착시 물리 기상 증착(PVD) 방법인 스퍼터링 공정을 이용하여 증착한다.The phase change material layer 170 includes Group 5A-antimony-tellurium, such as germanium, arsenic, tin, indium, germanium, tantalum, niobium to vanadium, and the like. Group 6A elements, such as tungsten, molybdenum to chromium, and antimony- It may be composed of telelium, Group 5A element-antimony-selenium, Group 6A element-antimony-selenide, and the like, and the phase change material layer 160 may be a physical vapor deposition (PVD) method, chemical vapor deposition. (Chemical Vapor Deposition; CVD) method, Atomic Layer Deposition (ALD) method can be formed using. The present invention is deposited using a sputtering process, which is a physical vapor deposition (PVD) method when depositing a phase change material layer.

따라서, 본 발명에 의하면, 일반적인 상변화 메모리 소자의 상변화 물질층과 하부 전극 콘택층과의 접촉 계면에서 발생하던 부착(adhesion) 불량 현상을 자외선 열처리 방법을 이용하여 상변화 물질층과 하부 전극 콘택과의 접촉 계면 사이에 들뜬 현상을 억제함으로써, 부착 불량으로 인해 발생하던 비저항 증가 및 열 손실을 줄일 수 있다. 이에 따라, 상변화 메모리 소자의 열화를 방지 할 수 있다. Therefore, according to the present invention, the adhesion failure phenomenon that occurred at the contact interface between the phase change material layer and the lower electrode contact layer of the general phase change memory device is changed by using the ultraviolet heat treatment method. By suppressing the excitation between the contact interface with and, it is possible to reduce the specific resistance increase and the heat loss caused by the poor adhesion. Accordingly, deterioration of the phase change memory device can be prevented.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌것으로서 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. .

도 1a는 일반적인 상변화 메모리 소자를 나타낸 단면도,1A is a cross-sectional view illustrating a general phase change memory device;

도 1b는 도 1a에 도시된 하부 전극 콘택과 상변화 패턴층이 접촉된 계면의 확대 단면도, 및FIG. 1B is an enlarged cross-sectional view of an interface between a lower electrode contact and a phase change pattern layer illustrated in FIG. 1A, and

도 2a 내지 도 2d는 본 발명의 일 실시예에 따라 형성된 상변화 메모리 소자의 각 공정별 단면도이다.2A through 2D are cross-sectional views of processes of a phase change memory device formed in accordance with an embodiment of the present invention.

〈주요 도면부호의 상세한 설명〉<Detailed description of the main reference numerals>

195 : 상변화 패턴층 200 : 자외선 열처리195: phase change pattern layer 200: ultraviolet heat treatment

211 : 패시베이션막 215 : 캡핑막211: passivation film 215: capping film

Claims (12)

하부 전극 콘택이 형성된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate having a bottom electrode contact formed thereon; 상기 하부 전극 콘택 상부에 상변화 패턴층을 형성하는 단계; 및Forming a phase change pattern layer on the lower electrode contact; And 상기 하부 전극 콘택과 상기 상변화 패턴층의 접착력 강화를 위해, 전체구조에 열처리 공정을 실시하는 단계;를 포함하는 상변화 메모리 소자의 제조방법.And performing a heat treatment process on the entire structure to enhance adhesion between the lower electrode contact and the phase change pattern layer. 제 1 항에 있어서,The method of claim 1, 상기 열처리 공정시, 상기 상변화 패턴층 측벽 일부에 패시베이션막이 형성되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.And a passivation film is formed on a portion of the sidewalls of the phase change pattern layer during the heat treatment process. 제 2 항에 있어서,The method of claim 2, 상기 열처리 공정 단계 이후에, 전체 구조물 상에 캡핑막을 형성하는 단계를 더 포함하는 상변화 메모리 소자의 제조방법. After the heat treatment process step, the method of manufacturing a phase change memory device further comprising the step of forming a capping film on the entire structure. 제 1 항에 있어서,The method of claim 1, 상기 하부 전극 콘택을 형성하는 단계는,Forming the lower electrode contact, 상기 반도체 기판 상에 층간 절연층을 형성하는 단계;Forming an interlayer insulating layer on the semiconductor substrate; 상기 층간 절연층을 패터닝하여 콘택홀을 형성하는 단계;Patterning the interlayer insulating layer to form a contact hole; 상기 콘택홀 저부 및 측벽에 도전물질을 형성하는 단계; 및Forming a conductive material on the bottom and sidewalls of the contact hole; And 상기 도전물질이 형성된 콘택홀 내를 절연물질로 매립하는 단계를 포함하는 상변화 메모리 소자의 제조방법.And filling a contact hole in which the conductive material is formed with an insulating material. 제 4 항에 있어서,The method of claim 4, wherein 상기 절연물질은 유동성 절연막이고, 상기 매립된 유동성 절연막은 상기 열처리 공정에 의해 치밀화되는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.And the insulating material is a fluid insulating film, and the buried fluid insulating film is densified by the heat treatment process. 제 1 항에 있어서,The method of claim 1, 상기 열처리 공정은 자외선 열처리 공정으로 진행하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The heat treatment process is a manufacturing method of a phase change memory device, characterized in that to proceed with an ultraviolet heat treatment process. 제 6 항에 있어서,The method of claim 6, 상기 자외선 열처리 공정시, 질소 가스를 이용하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The method of manufacturing a phase change memory device according to claim 1, wherein nitrogen gas is used in the ultraviolet heat treatment process. 제 6 항에 있어서,The method of claim 6, 상기 자외선 열처리 공정은 150℃~220℃ 범위 내의 온도에서 진행하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The ultraviolet heat treatment process is a method of manufacturing a phase change memory device, characterized in that at a temperature in the range of 150 ℃ ~ 220 ℃. 제 6 항에 있어서,The method of claim 6, 상기 자외선 열처리 공정은 90초~120 내외의 시간동안 실시하는 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The ultraviolet heat treatment process is a method of manufacturing a phase change memory device, characterized in that performed for about 90 seconds ~ 120 hours. 반도체 기판 상에 유동성 절연막이 매립된 실린더 형상의 하부 전극 콘택을 형성하는 단계;Forming a cylindrical lower electrode contact in which a fluid insulating film is embedded on the semiconductor substrate; 상기 하부 전극 콘택 및 유동성 절연막 상에 상변화 물질층을 형성하는 단계; 및Forming a phase change material layer on the lower electrode contact and the fluid insulating layer; And 상기 상변화 물질층의 물성이 변경되지 않는 온도 범위에서 열처리하는 단계를 포함하는 상변화 메모리 소자의 제조방법.A method of manufacturing a phase change memory device comprising the step of heat treatment in a temperature range in which the physical properties of the phase change material layer are not changed. 제 10 항에 있어서,The method of claim 10, 상기 온도의 범위는 150℃~220℃ 범위 내의 온도인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The temperature range is a method of manufacturing a phase change memory device, characterized in that the temperature in the range of 150 ℃ to 220 ℃. 제 10 항에 있어서,The method of claim 10, 상기 열처리는 자외선 열처리인 것을 특징으로 하는 상변화 메모리 소자의 제조방법.The heat treatment is a method of manufacturing a phase change memory device, characterized in that the ultraviolet heat treatment.
KR1020090016174A 2009-02-26 2009-02-26 Manufacturing Method of Phase Change Random Access Memory Device KR101069655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090016174A KR101069655B1 (en) 2009-02-26 2009-02-26 Manufacturing Method of Phase Change Random Access Memory Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090016174A KR101069655B1 (en) 2009-02-26 2009-02-26 Manufacturing Method of Phase Change Random Access Memory Device

Publications (2)

Publication Number Publication Date
KR20100097298A true KR20100097298A (en) 2010-09-03
KR101069655B1 KR101069655B1 (en) 2011-10-04

Family

ID=43004535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016174A KR101069655B1 (en) 2009-02-26 2009-02-26 Manufacturing Method of Phase Change Random Access Memory Device

Country Status (1)

Country Link
KR (1) KR101069655B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120100298A (en) * 2011-03-03 2012-09-12 삼성전자주식회사 Methods of fabricating a semiconductor device
US8507343B2 (en) 2011-03-04 2013-08-13 Samsung Electronics, Co., Ltd. Variable resistance memory device and method of manufacturing the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102396119B1 (en) 2017-09-15 2022-05-11 에스케이하이닉스 주식회사 Electronic device and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827661B1 (en) 2006-10-31 2008-05-07 삼성전자주식회사 Phase change memory devices having dual lower electrodes and methods fabricating the same
KR20090013419A (en) 2007-08-01 2009-02-05 삼성전자주식회사 Phase change memory devices and methods of forming the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120100298A (en) * 2011-03-03 2012-09-12 삼성전자주식회사 Methods of fabricating a semiconductor device
US8507343B2 (en) 2011-03-04 2013-08-13 Samsung Electronics, Co., Ltd. Variable resistance memory device and method of manufacturing the same

Also Published As

Publication number Publication date
KR101069655B1 (en) 2011-10-04

Similar Documents

Publication Publication Date Title
KR100668846B1 (en) Method of manufacturing phase change RAM device
US7772581B2 (en) Memory device having wide area phase change element and small electrode contact area
KR101620396B1 (en) Methods for forming electrodes in phase change memory devices
KR100669851B1 (en) Method of manufacturing a phase-changeable memory device
US20080268565A1 (en) Thermally insulated phase change memory manufacturing method
US20060076641A1 (en) Methods of fabricating phase changeable semiconductor memory devices including multi-plug conductive structures and related devices
US7981797B2 (en) Phase-change random access memory device and method of manufacturing the same
KR101994280B1 (en) Resistance variable memory device and method for manufacturing the same
US7838326B2 (en) Methods of fabricating semiconductor device including phase change layer
KR20100044004A (en) Phase change random access memory device and method of manufacturing the same
CN102005466A (en) Phase change memory structure with low-k medium heat insulating material and preparation method
CN110858623B (en) Variable resistance memory device and method of manufacturing the same
US20080173860A1 (en) Phase change memory device and method of fabricating the same
US7928423B2 (en) Phase change memory device having an inversely tapered bottom electrode
KR101069655B1 (en) Manufacturing Method of Phase Change Random Access Memory Device
KR101675322B1 (en) Phase change memory device having nanowire network single elemental phase change layer in porous dielectric layer and method for manufacturing same
US20130193402A1 (en) Phase-change random access memory device and method of manufacturing the same
KR100807224B1 (en) Method of manufacturing a phase-change memory device
KR101077158B1 (en) a Method of manufacturing Phase Change RAM
KR101069657B1 (en) Manufacturing Method of Phase Change Random Access Memory Device
US9525130B2 (en) Phase change memory and method of fabricating same
KR20100097300A (en) Manufacturing method of phase change random access memory device
KR20210069164A (en) Variable resistance memory device and method of forming the same
KR20090002548A (en) Phase change memory device and method for manufacturing the same
KR101046228B1 (en) Phase change memory device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee