KR20110071348A - Substrate for a display device and method of manufacturing the same - Google Patents

Substrate for a display device and method of manufacturing the same Download PDF

Info

Publication number
KR20110071348A
KR20110071348A KR1020090127895A KR20090127895A KR20110071348A KR 20110071348 A KR20110071348 A KR 20110071348A KR 1020090127895 A KR1020090127895 A KR 1020090127895A KR 20090127895 A KR20090127895 A KR 20090127895A KR 20110071348 A KR20110071348 A KR 20110071348A
Authority
KR
South Korea
Prior art keywords
substrate
base substrate
layer
ions
ion
Prior art date
Application number
KR1020090127895A
Other languages
Korean (ko)
Inventor
이용수
우수완
황보상우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090127895A priority Critical patent/KR20110071348A/en
Publication of KR20110071348A publication Critical patent/KR20110071348A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133302Rigid substrates, e.g. inorganic substrates

Abstract

PURPOSE: A substrate for a display device and a method of manufacturing the same are provided to improve the display quality by preventing the lowering of a switching element property. CONSTITUTION: A substrate(1000) for a display device comprises a base substrate(110) which has an ion mixed layer(111) in which alkali ion and a metal ion are mixed on the upper surface of a soda lime glass substrate and an electrode layer in which a voltage of a base substrate is applied. The soda lime glass substrate is composed of Na2O, CaO, and SiO2 in 13:12:70 ratio.

Description

표시 장치용 기판 및 이의 제조 방법{SUBSTRATE FOR A DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}Substrate for display device and method of manufacturing same {SUBSTRATE FOR A DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 표시 장치용 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 표시 특성을 향상시키는 표시 장치용 기판 및 이의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device substrate and a method for manufacturing the same, and more particularly, to a display device substrate and a method for manufacturing the same.

최근, 액정 표시 장치(LCD: Liquid Crystal Display device) 등을 포함하는 표시 장치에서 원가 절감을 위해 값비싼 기존의 무알칼리 유리를 대신 값싼 소다라임 유리(soda lime silicate glass)를 사용하고 있다.Recently, in order to reduce costs in display devices including liquid crystal display devices (LCDs), cheap soda lime silicate glass is used instead of expensive conventional alkali free glass.

기존의 무알칼리 유리는 알칼리 이온을 함유하고 있지 않으므로, 알칼리 이온이 상기 무알칼리 유리로 이루어진 기판 상에 형성되는 금속 배선, 반도체층 등으로 침투되지 않았다.Since the existing alkali free glass does not contain alkali ion, alkali ion did not penetrate into the metal wiring, semiconductor layer, etc. formed on the board | substrate which consists of said alkali free glass.

하지만, 소다라임 유리는 나트륨(Na), 칼륨(K) 및 라임(Ca) 등의 알칼리 이온을 상당량 함유하고 있으므로, 상기 알칼리 이온이 상기 소다라임 유리로 이루어진 기판 상에 형성되는 금속 배선, 반도체층 등으로 확산 및 침투되어, 상기 금속 배선의 저항 특성을 변화시키고, TFT의 특성을 저하시킨다.However, since soda-lime glass contains a considerable amount of alkali ions such as sodium (Na), potassium (K), and lime (Ca), the metal wiring and semiconductor layer are formed on the substrate made of the soda-lime glass. Diffuses and penetrates, etc., to change the resistance characteristics of the metal wirings and to deteriorate the TFT characteristics.

예를 들어, 상기 알칼리 이온이 TFT의 a-Si층에 침투되어, a-Si층의 유동성(mobility), 전류 등의 특성을 악화시키고, 상기 알칼리 이온이 유전체에 침투되어, 유전율을 감소시킨다. 따라서, 표시 장치의 불량을 유발하고, 제품의 신뢰성을 떨어뜨린다.For example, the alkali ions penetrate into the a-Si layer of the TFT, deteriorating characteristics such as mobility, current, etc. of the a-Si layer, and the alkali ions penetrate into the dielectric, thereby reducing the dielectric constant. Therefore, the display device may be defective and the reliability of the product may be degraded.

상기 알칼리 이온의 확산 및 침투를 방지하기 위해, 소다라임 유리 기판 표면에 화학기상증착(CVD: Chemical Vapor Deposition) 또는 코팅(coating)으로 질화규소(SiNx) 및 산화실리콘(SiOx)으로 이루어진 배리어(barrier)막을 형성하여 나트륨 이온(Na+)의 확산을 방지하고 있다.In order to prevent the diffusion and penetration of the alkali ions, a barrier made of silicon nitride (SiNx) and silicon oxide (SiOx) by chemical vapor deposition (CVD) or coating (coating) on the surface of the soda lime glass substrate. A film is formed to prevent the diffusion of sodium ions (Na +).

또한, 상기 소다라임 유리 기판 표면에 화학적 에칭을 하여 나트륨 이온을 제거하고 있다.In addition, sodium ions are removed by chemical etching on the surface of the soda lime glass substrate.

하지만, 상기 소다라임 유리 기판 상에 배리어막을 형성하거나 화학적 에칭을 하는 것은 나트륨 이온이 용출되는 시간을 충분히 지연시키기 어렵기 때문에 여전히 불량 발생의 확률이 높다.However, the formation of a barrier film or chemical etching on the soda-lime glass substrate still has a high probability of defects because it is difficult to sufficiently delay the time that sodium ions are eluted.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 표시 특성을 향상시키는 표시 장치용 기판을 제공하는 것이다.Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a substrate for a display device that improves display characteristics.

본 발명의 다른 목적은 상기 표시 장치용 기판의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the substrate for a display device.

상기한 본 발명의 목적을 달성하기 위하여, 일 실시예에 따른 표시 장치용 기판은 베이스 기판 및 전극층을 포함한다. 상기 베이스 기판은 알칼리 이온을 갖는 소다 라임 유리 기판의 상부면 및 하부면에 상기 알칼리 이온과 금속 이온이 혼합된 이온 혼합층을 갖는다. 상기 전극층은 상기 베이스 기판 상에 형성된 전압이 인가된다.In order to achieve the above object of the present invention, a substrate for a display device according to an embodiment includes a base substrate and an electrode layer. The base substrate has an ion mixed layer in which the alkali ions and the metal ions are mixed on the upper and lower surfaces of the soda lime glass substrate having alkali ions. The electrode layer is applied with a voltage formed on the base substrate.

상기한 본 발명의 다른 목적을 달성하기 위하여, 일 실시예에 따른 표시 장치용 기판의 제조 방법이 개시된다. 상기 표시 장치용 기판의 제조 방법은, 알칼리 이온을 갖는 소다 라임 유리 기판이 금속 이온을 갖는 용융염에 담지된다. 상기 소다 라임 유리 기판에 함유된 알칼리 이온이 상기 용융염에 함유된 금속 이온과 이온 교환되어 이온 혼합층을 갖는 베이스 기판이 형성된다. 상기 베이스 기판 상에 전압이 인가되는 전극층이 형성된다.In order to achieve the above object of the present invention, a method of manufacturing a substrate for a display device according to an embodiment is disclosed. In the method of manufacturing the display device substrate, a soda lime glass substrate having alkali ions is supported by a molten salt having metal ions. Alkali ions contained in the soda lime glass substrate are ion exchanged with metal ions contained in the molten salt to form a base substrate having an ion mixed layer. An electrode layer to which a voltage is applied is formed on the base substrate.

이러한 표시 장치용 기판 및 이의 제조 방법에 따르면, 소다 라임 유리 기판에 이온 혼합층을 형성함으로써, 외부의 충격에 대한 압축 응력을 증가시키고, 상기 소다 라임 유리 기판 상에 형성되는 스위칭 소자의 특성이 저하되는 것을 방지할 수 있다.According to such a display device substrate and a method of manufacturing the same, by forming an ion mixed layer on a soda lime glass substrate, the compressive stress against external impact is increased, and the characteristics of the switching element formed on the soda lime glass substrate are degraded. Can be prevented.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그 러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the drawings. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals are used for like elements in describing each drawing. In the accompanying drawings, the dimensions of the structures are shown in an enlarged scale than actual for clarity of the invention. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. Singular expressions include plural expressions unless the context clearly indicates otherwise.

본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.In this application, the terms "comprises", "having", and the like are used to specify that a feature, a number, a step, an operation, an element, a part or a combination thereof is described in the specification, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

도 1은 본 발명의 일 실시예에 따른 표시 장치용 패널의 평면도이다.1 is a plan view of a panel for a display device according to an exemplary embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 표시 장치용 패널(1000)은 제1 표시 기판(100), 제2 표시 기판(200), 제1 터치 기판(400) 및 제2 터치 기판(500)을 포함한다.Referring to FIG. 1, the display device panel 1000 according to the present exemplary embodiment may include a first display substrate 100, a second display substrate 200, a first touch substrate 400, and a second touch substrate 500. It includes.

상기 제1 표시 기판(100) 및 상기 제2 표시 기판(200)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 이루어진다. 상기 주변 영역(PA)에는 데이터 회로부 및 게이트 회로부가 형성된다. 상기 표시 영역(DA)에는 복수의 화소부들(P)이 형성된다. 상기 화소부(P) 각각은 게이트 라인(GL), 상기 게이트 라인(GL)에 교차하는 데이터 라인(DL), 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 연결된 스위칭 소자(TR), 상기 스위칭 소자(TR)에 전기적으로 연결된 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다.The first display substrate 100 and the second display substrate 200 may include a display area DA and a peripheral area PA surrounding the display area DA. The data circuit part and the gate circuit part are formed in the peripheral area PA. A plurality of pixel parts P is formed in the display area DA. Each of the pixel units P may include a gate line GL, a data line DL crossing the gate line GL, a switching element TR connected to the gate line GL, and the data line DL, A liquid crystal capacitor CLC and a storage capacitor CST are electrically connected to the switching element TR.

도 2는 도 1의 I-I를 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II of FIG. 1.

도 1 및 도 2를 참조하면, 본 실시예에 따른 표시 장치용 패널(1000)은 제1 표시 기판(100), 제2 표시 기판(200) 제1 터치 기판(400) 및 제2 터치 기판(500)을 포함한다. 상기 표시 장치용 패널(1000)은 액정층(300) 및 접착부(600)를 더 포함할 수 있다.1 and 2, the panel 1000 for a display device according to the present exemplary embodiment may include a first display substrate 100, a second display substrate 200, a first touch substrate 400, and a second touch substrate ( 500). The display panel 1000 may further include a liquid crystal layer 300 and an adhesive part 600.

상기 제1 표시 기판(100)은 제1 베이스 기판(110), 스위칭 소자(TR) 및 화소 전극(130)을 포함한다. 상기 제1 표시 기판(100)은 게이트 절연막(140), 유기 절연막(150) 및 배향막(160)을 더 포함할 수 있다. 상기 스위칭 소자(TR), 상기 화소 전극(130), 게이트 절연막(140), 유기 절연막(150) 및 제1 배향막(160)은 상기 제1 베이스 기판(110) 상에 형성된다.The first display substrate 100 includes a first base substrate 110, a switching element TR, and a pixel electrode 130. The first display substrate 100 may further include a gate insulating layer 140, an organic insulating layer 150, and an alignment layer 160. The switching element TR, the pixel electrode 130, the gate insulating layer 140, the organic insulating layer 150, and the first alignment layer 160 are formed on the first base substrate 110.

상기 제1 베이스 기판(110)은 상기 제1 베이스 기판(110)은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 포함하는 소다 라임 유리 기판으 로서 이온 혼합층(111)을 포함한다. 소다 라임 유리 기판에 포함된 상기 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)의 비는, 예를 들어, 13:12:70일 수 있다. 상기 제1 베이스 기판(110)은 나트륨 이온(Na+), 라임 이온(Ca+) 등의 알칼리 이온을 함유하고 있다.The first base substrate 110 is a soda lime glass substrate including sodium oxide (Na 2 O), calcium oxide (CaO), and silicon dioxide (SiO 2 ), wherein the first base substrate 110 is an ion mixed layer ( 111). The ratio of the sodium oxide (Na 2 O), calcium oxide (CaO) and silicon dioxide (SiO 2 ) included in the soda lime glass substrate may be, for example, 13:12:70. The first base substrate 110 contains alkali ions such as sodium ions (Na +) and lime ions (Ca +).

상기 이온 혼합층(111)은 상기 제1 베이스 기판(110)에 포함된 상기 나트륨 이온(Na+), 라임 이온(Ca+) 등의 알칼리 이온이 외부로 용출되어, 상기 제1 베이스 기판(110) 상에 형성된 상기 스위칭 소자(TR), 상기 데이터 구동부(DCP) 및 게이트 구동부(GCP)의 특성을 저하시키는 것을 방지한다.In the ion mixed layer 111, alkali ions such as sodium ions (Na +) and lime ions (Ca +), which are included in the first base substrate 110, are eluted to the outside, and thus, on the first base substrate 110. The degradation of the characteristics of the switching element TR, the data driver DCP and the gate driver GCP formed may be prevented.

상기 이온 혼합층(111)은 제1 이온 혼합층(ION1), 제2 이온 혼합층(ION2) 및 사이층(BT)을 포함할 수 있다. 상기 제1 이온 혼합층(ION1)은 상기 제1 베이스 기판(110)의 상부 표면에 형성되고, 상기 스위칭 소자(TR), 데이터 구동부(DCP) 및 게이트 구동부(GCP)가 직접 형성된다. 상기 제2 이온 혼합층(ION2)은 상기 제1 베이스 기판(110)의 하부 표면에 형성되어, 상기 제1 이온 혼합층(ION1)과 대향한다. 상기 사이층(BT)은 상기 제1 이온 혼합층(ION1) 및 상기 제2 이온 혼합층(ION2) 사이에 배치되고, 이온 교환이 거의 일어나지 않은 층이다.The ion mixed layer 111 may include a first ion mixed layer ION1, a second ion mixed layer ION2, and an interlayer BT. The first ion mixed layer ION1 is formed on the upper surface of the first base substrate 110, and the switching element TR, the data driver DCP, and the gate driver GCP are directly formed. The second ion mixed layer ION2 is formed on the lower surface of the first base substrate 110 to face the first ion mixed layer ION1. The interlayer BT is disposed between the first ion mixed layer ION1 and the second ion mixed layer ION2 and is a layer in which ion exchange hardly occurs.

상기 스위칭 소자(TR)는 상기 제1 베이스 기판(110)의 제1 이온 혼합층(ION1) 상에 형성된다. 상기 스위칭 소자(TR)는 상기 게이트 라인(GL)으로부터 분기된 게이트 전극(121), 상기 데이터 라인(DL)으로부터 분기되고, 상기 게이트 절연막(140)에 의해 상기 게이트 전극(121)과 절연된 소스 전극(122), 상기 화소 전극(130)과 전기적으로 연결된 드레인 전극(123) 및 액티브 패턴(124)을 포함한다. 상기 액티브 패턴(124)은 상기 게이트 절연막(140) 상에 순차적으로 형성된 반도체층(125) 및 오믹 콘택층(126)을 포함할 수 있다.The switching element TR is formed on the first ion mixed layer ION1 of the first base substrate 110. The switching element TR is branched from the gate electrode 121 and the data line DL, branched from the gate line GL, and insulated from the gate electrode 121 by the gate insulating layer 140. The electrode 122 includes a drain electrode 123 and an active pattern 124 electrically connected to the pixel electrode 130. The active pattern 124 may include a semiconductor layer 125 and an ohmic contact layer 126 sequentially formed on the gate insulating layer 140.

상기 스위칭 소자(TR)가 형성된 제1 베이스 기판(110) 상에 상기 유기 절연막(150)을 형성한다. 상기 유기 절연막(150)에는 상기 화소 전극(130)과 상기 스위칭 소자(TR)를 전기적으로 절연시키기 위한 컨택홀(151)이 형성된다. 상기 컨택홀(151)이 형성된 유기 절연막(150)이 형성된 제2 베이스 기판(110) 상에 상기 화소 전극(130)이 형성된다.The organic insulating layer 150 is formed on the first base substrate 110 on which the switching element TR is formed. A contact hole 151 is formed in the organic insulating layer 150 to electrically insulate the pixel electrode 130 from the switching element TR. The pixel electrode 130 is formed on the second base substrate 110 on which the organic insulating layer 150 on which the contact hole 151 is formed is formed.

상기 화소 전극(130)이 형성된 상기 제1 베이스 기판(110) 상에 상기 제1 배향막(160)이 형성된다.The first alignment layer 160 is formed on the first base substrate 110 on which the pixel electrode 130 is formed.

상기 제2 표시 기판(200)은 제2 베이스 기판(210), 블랙 매트릭스(220), 컬러 필터(230) 및 공통 전극(240)을 포함한다. 상기 제2 표시 기판(200)은 오버 코팅층(250) 및 제2 배향막(260)을 더 포함할 수 있다. 상기 블랙 매트릭스(220), 컬러 필터(230), 공통 전극(240), 오버 코팅층(250) 및 제2 배향막(260)은 상기 제2 베이스 기판(210) 상에 형성된다.The second display substrate 200 includes a second base substrate 210, a black matrix 220, a color filter 230, and a common electrode 240. The second display substrate 200 may further include an overcoat layer 250 and a second alignment layer 260. The black matrix 220, the color filter 230, the common electrode 240, the overcoat layer 250, and the second alignment layer 260 are formed on the second base substrate 210.

상기 제2 베이스 기판(210)은 상기 제1 베이스 기판(110)과 대향하여 배치된다. 상기 제2 베이스 기판(220)은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 포함하는 소다 라임 유리 기판으로서, 내부에 이온 혼합층(211)을 포함한다. 상기 제2 베이스 기판(220)에 포함된 상기 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)의 비는, 예를 들어, 13:12:70일 수 있다. 상기 제1 베이스 기판(110)은 나트륨 이온(Na+), 라임 이온(Ca+) 등과 같은 알칼리 이온을 함유하고 있다.The second base substrate 210 is disposed to face the first base substrate 110. The second base substrate 220 is a soda lime glass substrate including sodium oxide (Na 2 O), calcium oxide (CaO), and silicon dioxide (SiO 2), and includes an ion mixed layer 211 therein. The ratio of the sodium oxide (Na 2 O), calcium oxide (CaO), and silicon dioxide (SiO 2) included in the second base substrate 220 may be, for example, 13:12:70. The first base substrate 110 contains alkali ions such as sodium ions (Na +), lime ions (Ca +), and the like.

상기 이온 혼합층(211)은 제1 이온 혼합층(ION1), 제2 이온 혼합층(ION2) 및 사이층(BT)을 포함할 수 있다. 상기 제1 이온 혼합층(ION1)은 상기 제2 베이스 기판(210)의 상부 표면에 형성되고, 상기 블랙 매트릭스(220) 및 상기 컬러 필터(230)가 직접 형성된다. 상기 제2 이온 혼합층(ION2)은 상기 제2 베이스 기판(210)의 하부 표면에 형성되어, 상기 제1 이온 혼합층(ION1)에 대향한다. 상기 사이층(BT)은 상기 제1 이온 혼합층(ION1) 및 상기 제2 이온 혼합층(ION2) 사이에 배치되고, 이온 교환이 거의 일어나지 않은 층이다.The ion mixed layer 211 may include a first ion mixed layer ION1, a second ion mixed layer ION2, and an interlayer BT. The first ion mixed layer ION1 is formed on the upper surface of the second base substrate 210, and the black matrix 220 and the color filter 230 are directly formed. The second ion mixture layer ION2 is formed on the lower surface of the second base substrate 210 to face the first ion mixture layer ION1. The interlayer BT is disposed between the first ion mixed layer ION1 and the second ion mixed layer ION2 and is a layer in which ion exchange hardly occurs.

상기 블랙 매트릭스(220) 및 상기 컬러 필터(230)는 상기 제2 베이스 기판(210)의 제1 이온 혼합층(ION1) 상에 형성된다. 상기 블랙 매트릭스(220) 및 상기 컬러 필터(230)가 형성된 상기 제2 베이스 기판(210) 상에 상기 오버 코팅층(240)을 형성하고, 상기 오버 코팅층(240)이 형성된 상기 제2 베이스 기판(210) 상에 공통 전극(250)을 형성한다. 상기 공통 전극(250)은 별도의 패터닝 공정 없이 상기 제2 베이스 기판(210)의 전면에 형성될 수 있다.The black matrix 220 and the color filter 230 are formed on the first ion mixed layer ION1 of the second base substrate 210. The overcoat layer 240 is formed on the second base substrate 210 on which the black matrix 220 and the color filter 230 are formed, and the second base substrate 210 on which the overcoat layer 240 is formed. ) To form a common electrode 250. The common electrode 250 may be formed on the entire surface of the second base substrate 210 without a separate patterning process.

상기 공통 전극(250)이 형성된 상기 제2 베이스 기판(210) 상에 제2 배향막(260)을 형성한다A second alignment layer 260 is formed on the second base substrate 210 on which the common electrode 250 is formed.

상기 제1 배향막(160)이 상기 제2 배향막(260)에 대향하도록 상기 제1 표시 기판(100)이 상기 제2 표시 기판(200)과 결합된다. 상기 제1 표시 기판(100)과 상기 제2 표시 기판(200) 사이에는 상기 액정층(300)이 개재된다.The first display substrate 100 is coupled to the second display substrate 200 such that the first alignment layer 160 faces the second alignment layer 260. The liquid crystal layer 300 is interposed between the first display substrate 100 and the second display substrate 200.

상기 제1 터치 기판(400)은 상기 제2 표시 기판(200) 상에 배치된다. 상기 제1 터치 기판(400)은 제3 베이스 기판(410), 제1 터치 전극(420) 및 배선 전극(440)을 포함한다. 상기 제1 터치 기판(400)은 스페이서(430)을 더 포함할 수 있다. 상기 제1 터치 전극(420) 및 상기 스페이서(430)는 상기 제3 베이스 기판(410) 상에 형성된다.The first touch substrate 400 is disposed on the second display substrate 200. The first touch substrate 400 includes a third base substrate 410, a first touch electrode 420, and a wiring electrode 440. The first touch substrate 400 may further include a spacer 430. The first touch electrode 420 and the spacer 430 are formed on the third base substrate 410.

상기 제3 베이스 기판(410)은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 포함하는 소다 라임 유리 기판으로서 이온 교환층(411)을 포함한다. 소다 라임 유리 기판에 포함된 상기 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)의 비는, 예를 들어, 13:12:70일 수 있다. 따라서, 상기 제3 베이스 기판(410)은 나트륨 이온(Na+), 라임 이온(Ca+) 등의 알칼리 이온을 함유하고 있다.The third base substrate 410 includes an ion exchange layer 411 as a soda lime glass substrate including sodium oxide (Na 2 O), calcium oxide (CaO), and silicon dioxide (SiO 2). The ratio of the sodium oxide (Na 2 O), calcium oxide (CaO) and silicon dioxide (SiO 2) included in the soda lime glass substrate may be, for example, 13:12:70. Therefore, the third base substrate 410 contains alkali ions such as sodium ions (Na +) and lime ions (Ca +).

상기 이온 교환층(411)은 상기 제3 베이스 기판(410)에 포함된 상기 나트륨 이온(Na+), 라임 이온(Ca+) 등의 알칼리 이온이 외부로 용출되어, 상기 제3 베이스 기판(410) 상에 형성된 상기 제1 터치 전극(420)의 특성을 저하시키는 것을 방지한다.In the ion exchange layer 411, alkali ions such as sodium ions (Na +) and lime ions (Ca +), which are included in the third base substrate 410, are eluted to the outside to form an upper surface of the third base substrate 410. It is possible to prevent deterioration of the characteristics of the first touch electrode 420.

상기 이온 교환층(411)은 제1 이온 교환층(ION1), 제2 이온 교환층(ION2) 및 사이층(BT)을 포함할 수 있다. 상기 제1 이온 교환층(ION1)은 상기 제3 베이스 기판(410)의 상부 표면으로부터 일정 깊이를 갖도록 형성된다. 상기 제2 이온 교환층(ION2)은 상기 제3 베이스 기판(410)의 하부 표면에 형성되어, 상기 제1 이온 교환층(ION1)에 대향한다. 상기 사이층(BT)은 상기 제1 이온 교환층(ION1) 및 상기 제2 이온 교환층(ION2) 사이에 배치되고, 이온 교환이 거의 일어나지 않은 층이다.The ion exchange layer 411 may include a first ion exchange layer ION1, a second ion exchange layer ION2, and an interlayer BT. The first ion exchange layer ION1 is formed to have a predetermined depth from an upper surface of the third base substrate 410. The second ion exchange layer ION2 is formed on the lower surface of the third base substrate 410 to face the first ion exchange layer ION1. The interlayer BT is disposed between the first ion exchange layer ION1 and the second ion exchange layer ION2, and is a layer in which ion exchange hardly occurs.

상기 제1 터치 전극(420)은 제1 방향으로 나란하게 배열된다. 상기 제1 터치 전극(420)은 상기 제3 베이스 기판(410) 상에 스트라이프 형상으로 형성될 수 있다. 상기 제1 터치 전극(420)은 일정 면저항을 갖는다.The first touch electrodes 420 are arranged side by side in the first direction. The first touch electrode 420 may be formed in a stripe shape on the third base substrate 410. The first touch electrode 420 has a predetermined sheet resistance.

상기 제2 터치 기판(500)은 제4 베이스 기판(510), 제2 터치 전극(520) 및 배선 전극(540)을 포함한다. 상기 제2 터치 기판(500)은 스페이서(미도시)을 더 포함할 수 있다. 상기 제2 터치 전극(520)은 상기 제4 베이스 기판(510) 상에 형성된다.The second touch substrate 500 includes a fourth base substrate 510, a second touch electrode 520, and a wiring electrode 540. The second touch substrate 500 may further include a spacer (not shown). The second touch electrode 520 is formed on the fourth base substrate 510.

상기 제4 베이스 기판(510)은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 포함하는 소다 라임 유리 기판으로서 이온 교환층(511)을 포함한다. 소다 라임 유리 기판에 포함된 상기 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)의 비는, 예를 들어, 13:12:70일 수 있다. 상기 제4 베이스 기판(510)은 나트륨 이온(Na+), 라임 이온(Ca+) 등의 알칼리 이온을 함유하고 있다.The fourth base substrate 510 includes an ion exchange layer 511 as a soda lime glass substrate including sodium oxide (Na 2 O), calcium oxide (CaO), and silicon dioxide (SiO 2). The ratio of the sodium oxide (Na 2 O), calcium oxide (CaO) and silicon dioxide (SiO 2) included in the soda lime glass substrate may be, for example, 13:12:70. The fourth base substrate 510 contains alkali ions such as sodium ions (Na +) and lime ions (Ca +).

상기 이온 교환층(511)은 상기 제4 베이스 기판(510)에 포함된 상기 나트륨 이온(Na+), 라임 이온(Ca+) 등의 알칼리 이온이 외부로 용출되어, 상기 제4 베이스 기판(510) 상에 형성된 상기 제2 터치 전극(520)의 특성을 저하시키는 것을 방지한다.In the ion exchange layer 511, alkali ions such as sodium ions (Na +) and lime ions (Ca +), which are included in the fourth base substrate 510, are eluted to the outside, and thus, are formed on the fourth base substrate 510. It is possible to prevent deterioration of the characteristics of the second touch electrode 520.

상기 이온 교환층(511)은 제1 이온 교환층(ION1), 제2 이온 교환층(ION2) 및 사이층(BT)을 포함할 수 있다. 상기 제1 이온 교환층(ION1)은 상기 제4 베이스 기판(510)의 상부 표면으로부터 일정 깊이를 갖도록 형성된다. 상기 제2 이온 교환 층(ION2)은 상기 제4 베이스 기판(510)의 하부 표면에 형성되어, 상기 제1 이온 교환층(ION1)에 대향한다. 상기 사이층(BT)은 상기 제1 이온 교환층(ION1) 및 상기 제2 이온 교환층(ION2) 사이에 배치되고, 이온 교환이 거의 일어나지 않은 층이다.The ion exchange layer 511 may include a first ion exchange layer ION1, a second ion exchange layer ION2, and an interlayer BT. The first ion exchange layer ION1 is formed to have a predetermined depth from an upper surface of the fourth base substrate 510. The second ion exchange layer ION2 is formed on the lower surface of the fourth base substrate 510 to face the first ion exchange layer ION1. The interlayer BT is disposed between the first ion exchange layer ION1 and the second ion exchange layer ION2, and is a layer in which ion exchange hardly occurs.

상기 제2 터치 전극(520)은 상기 제1 방향에 교차하는 제2 방향으로 나란하게 배열된다. 상기 제2 터치 전극(520)은 상기 제4 베이스 기판(510) 상에 스트라이프 형상으로 형성될 수 있다. 상기 제2 터치 전극(520)은 일정 면저항을 갖는다.The second touch electrodes 520 are arranged side by side in a second direction crossing the first direction. The second touch electrode 520 may be formed in a stripe shape on the fourth base substrate 510. The second touch electrode 520 has a sheet resistance.

상기 제1 터치 전극(420)이 상기 제2 터치 전극(520)에 대향하도록, 상기 제1 터치 기판(400)은 상기 제2 터치 기판(500)과 상기 접착부(600)에 의해 결합된다.The first touch substrate 400 is coupled by the second touch substrate 500 and the adhesive part 600 so that the first touch electrode 420 faces the second touch electrode 520.

따라서, 상기 제2 터치 기판(500)이 스타일러스 펜 또는 외부 작용에 의해 터치될 때, 상기 제2 터치 기판(500)에 형성된 제2 터치 전극(520)이 상기 제1 터치 기판(400)에 형성된 제1 터치 전극(420)과 접촉된다. 상기 제1 터치 전극(420)과 상기 제2 터치 전극(520)의 접촉하면, 어떤 전압 강하가 발생되어 상기 제1 터치 전극(420)과 상기 제2 터치 전극(520)이 접촉된 위치를 계산한다.Therefore, when the second touch substrate 500 is touched by a stylus pen or an external action, a second touch electrode 520 formed on the second touch substrate 500 is formed on the first touch substrate 400. In contact with the first touch electrode 420. When the first touch electrode 420 is in contact with the second touch electrode 520, a voltage drop is generated to calculate a position at which the first touch electrode 420 is in contact with the second touch electrode 520. do.

도 3a 및 도 3b는 도 2의 베이스 기판의 제조 방법을 설명하기 위한 단면도들이다.3A and 3B are cross-sectional views illustrating a method of manufacturing the base substrate of FIG. 2.

도 2 내지 도 3b를 참조하여, 상기 제1 내지 제4 베이스 기판(110 내지 510)을 제조하는 방법을 설명할 것이다.2 to 3B, a method of manufacturing the first to fourth base substrates 110 to 510 will be described.

도 3a은 용융염(900)에 담지된 소다 라임 유리 기판(120)을 도시하고 있다. 상기 소다 라임 유리 기판(120)은 상기 제1 내지 제4 베이스 기판(110 내지 510)의 원재료이다.3A illustrates a soda lime glass substrate 120 supported on molten salt 900. The soda lime glass substrate 120 is a raw material of the first to fourth base substrates 110 to 510.

상기 용융염은(900)은 금속 이온을 포함한다. 예를 들어, 상기 금속 이온은 리튬 이온(Li+), 칼륨 이온(K+) 또는 은 이온(Ag+)일 수 있다. 상기 금속 이온을 포함하는 상기 용융염(900)은 질산칼륨(KNO3) 및 질산은(AgNO3)일 수 있다. 도 3a에서는 상기 용융염(900)이 칼륨 이온(K+)을 함유하고 있는 것을 예로서 설명할 것이다.The molten salt 900 includes metal ions. For example, the metal ions may be lithium ions (Li +), potassium ions (K +) or silver ions (Ag +). The molten salt 900 including the metal ions may be potassium nitrate (KNO 3 ) and silver nitrate (AgNO 3 ). In FIG. 3A, the molten salt 900 will contain potassium ions (K +) as an example.

상기 소다 라임 유리 기판(120)은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 포함한다. 따라서, 상기 소다 라임 유리 기판(120)은 나트륨 이온(Na+)을 알칼리 이온으로서 함유하고 있다.The soda lime glass substrate 120 includes sodium oxide (Na 2 O), calcium oxide (CaO), and silicon dioxide (SiO 2 ). Therefore, the soda lime glass substrate 120 contains sodium ions (Na +) as alkali ions.

도 3b는 용융염(900)에 함유된 칼륨 이온(K+)과 상기 소다 라임 유리 기판(120)에 함유된 나트륨 이온(Na+)의 이온 교환을 도시하고 있다. 여기서, 상기 이온 교환의 온도는 약 370도 내지 약 450일 수 있다.3B illustrates ion exchange of potassium ions (K +) contained in molten salt 900 and sodium ions (Na +) contained in the soda lime glass substrate 120. Here, the temperature of the ion exchange may be about 370 degrees to about 450.

도 2 및 3b를 참조하면, 상기 소다 라임 유리 기판(120)의 나트륨 이온(Na+)이 상기 용윰염으로 용출되어 상기 소다 라임 유리 기판(120) 상부 및 하부 표면의 나트륨 이온(Na+)의 함량이 감소되고, 상기 용융염(900)의 칼륨 이온(K+)이 상기 소다 라임 유리 기판(120)으로 침투되어 상기 소다 라임 유리 기판(120) 상부 및 하부 표면의 칼륨 이온(K+)의 함량이 증가된다. 상기 이온 교환에 의해, 나트륨 이온(Na+)과 칼륨 이온(K+)이 혼합된 이온 혼합층(111 내지 511)이 형성되어 상기 이온 혼합층(111 내지 511)을 포함하는 상기 제1 내지 제4 베이스 기판(110 내지 510)이 형성된다.Referring to FIGS. 2 and 3B, sodium ions (Na +) of the soda lime glass substrate 120 are eluted with the molten salt so that the content of sodium ions (Na +) on the upper and lower surfaces of the soda lime glass substrate 120 is increased. The potassium ions (K +) of the molten salt (900) penetrate into the soda lime glass substrate (120) to increase the content of potassium ions (K +) on the upper and lower surfaces of the soda lime glass substrate (120). . By the ion exchange, the ion mixed layers 111 to 511 in which sodium ions (Na +) and potassium ions (K +) are mixed are formed to form the first to fourth base substrates including the ion mixed layers 111 to 511 ( 110 to 510 are formed.

상기 이온 혼합층(111 내지 511)은 상기 제1 내지 제4 베이스 기판(110 내지 510)에 함유된 나트륨 이온(Na+)이 상기 용윰염에 함유된 칼륨 이온(K+)과 이온 교환하여 상기 제1 내지 제4 베이스 기판(110 내지 510)의 표면으로부터 일정 깊이(D)만큼 형성된다.In the ion mixed layers 111 to 511, sodium ions (Na +) contained in the first to fourth base substrates 110 to 510 are ion-exchanged with potassium ions (K +) contained in the molten salt. It is formed by a predetermined depth (D) from the surface of the fourth base substrate (110 to 510).

상기 깊이(D)는 상기 제1 내지 제4 베이스 기판(110 내지 510)의 표면으로부터 상기 나트륨 이온(Na+) 및 상기 칼륨 이온(K+)이 혼합되어 있는 곳까지의 거리이다. 상기 깊이(D)는 상기 제1 내지 제4 베이스 기판(110 내지 510)이 상기 용융염(900)에 담지된 시간, 상기 제1 내지 제4 베이스 기판(110 내지 510)의 구성물, 또는 상기 용융염(900)의 농도에 따라 결정될 수 있다. 상기 깊이(D)의 범위는 약 1㎛ 내지 100㎛일 수 있다. 상기 제1 내지 제4 베이스 기판(110 내지 510)의 나트륨 이온(Na+)에 대한 상기 용융염의 칼륨 이온(K+)의 비는 약 0.01 내지 1일 수 있다.The depth D is a distance from the surfaces of the first to fourth base substrates 110 to 510 where the sodium ions Na + and the potassium ions K + are mixed. The depth D is a time at which the first to fourth base substrates 110 to 510 are supported on the molten salt 900, the composition of the first to fourth base substrates 110 to 510, or the melting. It may be determined according to the concentration of the salt (900). The depth D may be in the range of about 1 μm to 100 μm. The ratio of the potassium ions (K +) of the molten salt to the sodium ions (Na +) of the first to fourth base substrates 110 to 510 may be about 0.01 to 1.

상기 칼륨 이온(K+) 또는 상기 은 이온(Ag+)은 주로 상기 나트륨 이온(Na+)보다 이온 반경이 크다. 상기 이온 혼합층(111 내지 511)은 이온 반경이 서로 다른 상기 칼륨 이온(K+) 또는 상기 은 이온(Ag+)과 상기 나트륨 이온(Na+)이 공존함으로써 이온의 유동성(mobility)가 감소되는 혼합 이온 효과(mixed ion effect)를 갖는다. 따라서, 상기 제1 내지 제4 베이스 기판(110 내지 510)에 함유된 나트륨 이온(Na+)이 용출되는 시간이 상기 이온 혼합층(111 내지 511)에 의해 지연될 수 있다.The potassium ion (K +) or the silver ion (Ag +) is mainly larger in ionic radius than the sodium ion (Na +). The ion mixed layers 111 to 511 have a mixed ion effect in which the mobility of ions is reduced by coexistence of the potassium ions (K +) or the silver ions (Ag +) and the sodium ions (Na +) having different ion radii ( mixed ion effect). Therefore, the time for elution of the sodium ions Na + contained in the first to fourth base substrates 110 to 510 may be delayed by the ion mixing layers 111 to 511.

또한, 상기 제1 내지 제4 베이스 기판(110 내지 510)의 표면에 형성된 상기 이온 혼합층(111 내지 511)은 이온 반경이 큰 상기 칼륨 이온(K+) 또는 상기 은 이온(Ag+)을 포함함으로써, 압축 응력이 발생된다. 따라서, 상기 제1 내지 제4 베이스 기판(110 내지 510)은 외부의 충격 및 변형에 의한 파괴 응력이 증가하여 내충격성이 향상될 수 있다.In addition, the ion mixing layers 111 to 511 formed on the surfaces of the first to fourth base substrates 110 to 510 include the potassium ions (K +) or the silver ions (Ag +) having a large ion radius. Stress is generated. Accordingly, the first to fourth base substrates 110 to 510 may have improved impact resistance by increasing fracture stress due to external impact and deformation.

도 4a 내지 도 4d는 도 2의 제1 표시 기판을 제조하는 방법을 설명하기 위한 단면도들이다.4A through 4D are cross-sectional views illustrating a method of manufacturing the first display substrate of FIG. 2.

도 2 및 도 4a를 참조하면, 상기 제1 표시 기판(100)은 상기 이온 혼합층(111)을 포함하는 상기 제1 베이스 기판(110)을 포함한다. 상기 이온 혼합층(111)은 나트륨 이온(Na+)과 칼륨 이온(K+)이 혼합된 층이다. 상기 이온 혼합층(111)은 상기 제1 베이스 기판(110) 내부의 상부 및 하부 표면으로부터 일정 깊이(D)로 형성된다. 상기 깊이(D)의 범위는 약 1㎛ 내지 100㎛일 수 있다.2 and 4A, the first display substrate 100 includes the first base substrate 110 including the ion mixing layer 111. The ion mixed layer 111 is a layer in which sodium ions (Na +) and potassium ions (K +) are mixed. The ion mixed layer 111 is formed at a predetermined depth D from upper and lower surfaces inside the first base substrate 110. The depth D may be in the range of about 1 μm to 100 μm.

상기 제1 베이스 기판(110)에 게이트 전극(121) 및 게이트 라인(GL)을 포함하는 게이트 패턴을 형성하기 위한 제1 도전층(GP)을 형성한다. 상기 제1 도전층(GP)이 형성된 상기 제1 베이스 기판(110) 상에 포토레지스트층을 형성하고, 마스크를 이용해 상기 포토레지스트층을 패터닝하여 게이트 패턴을 형성하기 위한 포토레지스트 패턴(PR)을 잔류시킨다.A first conductive layer GP is formed on the first base substrate 110 to form a gate pattern including the gate electrode 121 and the gate line GL. A photoresist layer PR is formed on the first base substrate 110 on which the first conductive layer GP is formed, and the photoresist layer is patterned using a mask to form a gate pattern. Remain.

상기 포토레지스트 패턴(PR)을 이용하여 상기 제1 도전층(GP)을 패터닝하여 상기 제1 베이스 기판(110) 상에 상기 게이트 패턴을 형성한다.The gate pattern is formed on the first base substrate 110 by patterning the first conductive layer GP using the photoresist pattern PR.

도 2 및 도 4b를 참조하면, 상기 게이트 패턴이 형성된 상기 제1 베이스 기 판(110) 상에 게이트 절연층(140)을 형성한다. 상기 게이트 절연층(130)이 형성된 상기 제1 베이스기판(110) 상에 상기 반도체층(125) 및 상기 오믹 콘택층(126)을 형성한다. 포토레지스트 패턴(PR)을 이용해 상기 반도체층(140)을 패터닝하여 상기 게이트 전극(121) 상에 상기 반도체층(125) 및 상기 오믹 콘택층(126)을 형성한다.2 and 4B, a gate insulating layer 140 is formed on the first base substrate 110 on which the gate pattern is formed. The semiconductor layer 125 and the ohmic contact layer 126 are formed on the first base substrate 110 on which the gate insulating layer 130 is formed. The semiconductor layer 140 is patterned using the photoresist pattern PR to form the semiconductor layer 125 and the ohmic contact layer 126 on the gate electrode 121.

도 2 및 도 4c을 참조하면, 상기 반도체층(125) 및 상기 오믹 콘택층(126)이 형성된 상기 제1 베이스 기판(110) 상에 상기 소스 전극(124), 상기 드레인 전극(123) 및 상기 데이터 라인(DL)을 포함하는 데이터 패턴을 형성하기 위한 제2 도전층(DP)을 형성한다. 상기 제2 도전층(DP)이 형성된 제2 베이스 기판(110) 상에 포토레지스트층을 형성하고, 슬릿 마스크를 이용해 상기 포토레지스트층을 패터닝하여 데이터 패턴을 형성하기 위한 포토레지스트 패턴(PR)을 잔류시킨다.2 and 4C, the source electrode 124, the drain electrode 123, and the semiconductor substrate 125 and the ohmic contact layer 126 are formed on the first base substrate 110. A second conductive layer DP is formed to form a data pattern including the data line DL. A photoresist layer PR is formed on the second base substrate 110 on which the second conductive layer DP is formed, and the photoresist layer is patterned using a slit mask to form a data pattern. Remain.

상기 포토레지스트 패턴(PR)은 상기 데이터 패턴이 형성되는 영역에는 제1 두께로 형성되고, 상기 스위칭 소자(TR)의 채널 영역에 대응되는 영역에는 상기 제1 두께보다 얇은 제2 두께로 형성된다.The photoresist pattern PR is formed to have a first thickness in a region where the data pattern is formed, and is formed to a second thickness that is thinner than the first thickness in a region corresponding to the channel region of the switching element TR.

상기 포토레지스트 패턴(PR)을 이용하여 상기 제2 도전층(DP)을 패터닝하여 상기 제1 베이스 기판(110) 상에 상기 스위칭 소자(TR)의 전극 패턴 및 상기 데이터 라인(DL)을 포함하는 상기 데이터 패턴을 형성한다. 상기 포토레지스트 패턴(PR)을 일정 두께만큼 제거하여 상기 스위칭 소자(TR)의 채널 영역(C) 상에 상기 전극 패턴들을 노출시키고, 상기 데이터 패턴 상에 포토레지스트 패턴(PR)을 잔류시킨다. 상기 잔류된 포토레지스트 패턴(PR)을 이용해 상기 채널 영역(C) 상의 상기 전극 패턴들을 패터닝하여 서로 이격된 소스 전극(124) 및 드레인 전극(123)을 형성한다. 따라서, 상기 스위칭 소자(TR)가 완성된다.The second conductive layer DP is patterned using the photoresist pattern PR to include an electrode pattern of the switching element TR and the data line DL on the first base substrate 110. The data pattern is formed. The photoresist pattern PR is removed by a predetermined thickness to expose the electrode patterns on the channel region C of the switching element TR, and the photoresist pattern PR remains on the data pattern. The electrode patterns on the channel region C are patterned using the remaining photoresist pattern PR to form a source electrode 124 and a drain electrode 123 spaced apart from each other. Thus, the switching element TR is completed.

도 2 및 도 4d를 참조하면, 상기 스위칭 소자(TR)가 형성된 상기 제1 베이스 기판(110) 상에 상기 유기 절연막(150)을 형성한다. 상기 유기 절연막(150)을 식각하여 상기 드레인 전극(123)을 노출시키는 콘택홀(150)을 형성한다.2 and 4D, the organic insulating layer 150 is formed on the first base substrate 110 on which the switching element TR is formed. The organic insulating layer 150 is etched to form a contact hole 150 exposing the drain electrode 123.

상기 콘택홀(150)이 형성된 상기 제1 베이스 기판(110) 상에 제3 도전층(PP)을 형성한다. 상기 제3 도전층(PP)은 산화 인듐 주석(ITO), 산화 인듐 아연(IZO), 아몰퍼스 산화 인듐 주석(a-ITO)와 같은 투명 도전성 물질로 이루어질 수 있다. 상기 제3 도전층(PP) 상에 포토레지스트층을 형성하고, 마스크를 이용해 상기 포토레지스트층을 패터닝하여 포토레지스트 패턴(PR)을 형성한다. 상기 포토레지스트 패턴(PR)을 이용해 상기 제3 도전층(PP)을 패터닝하여 상기 화소 전극(130)을 포함하는 화소 전극 패턴을 형성한다.A third conductive layer PP is formed on the first base substrate 110 on which the contact hole 150 is formed. The third conductive layer PP may be made of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), and amorphous indium tin oxide (a-ITO). A photoresist layer is formed on the third conductive layer PP, and the photoresist layer is patterned using a mask to form a photoresist pattern PR. The third conductive layer PP is patterned using the photoresist pattern PR to form a pixel electrode pattern including the pixel electrode 130.

도 5는 도 2의 제2 표시 기판의 제조 방법을 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a method of manufacturing the second display substrate of FIG. 2.

도 2 및 도 5를 참조하면, 상기 제2 표시 기판(200)은 상기 이온 혼합층(211)을 포함하는 상기 제2 베이스 기판(210)을 포함한다. 상기 이온 혼합층(211)은 나트륨 이온(Na+)과 칼륨 이온(K+)이 혼합된 층이다. 상기 이온 혼합층(211)은 상기 제2 베이스 기판(210) 내부의 상부 및 하부 표면으로부터 일정 깊이(D)로 형성된다. 상기 깊이(D)의 범위는 약 1㎛ 내지 100㎛일 수 있다.2 and 5, the second display substrate 200 includes the second base substrate 210 including the ion mixing layer 211. The ion mixed layer 211 is a layer in which sodium ions (Na +) and potassium ions (K +) are mixed. The ion mixed layer 211 is formed at a predetermined depth D from upper and lower surfaces inside the second base substrate 210. The depth D may be in the range of about 1 μm to 100 μm.

상기 제2 베이스 기판(110) 상에 포토레지스트 패턴을 이용하여 블랙 매트릭스(220)를 형성한다. 상기 블랙 매트릭스(220)가 형성된 상기 제2 베이스 기판(110) 상에 컬러 필터층을 패터닝하여 컬러 필터(230)를 포함하는 컬러 필터 패 턴을 형성한다.The black matrix 220 is formed on the second base substrate 110 by using a photoresist pattern. The color filter pattern is formed on the second base substrate 110 on which the black matrix 220 is formed to form a color filter pattern including the color filter 230.

상기 컬러 필터(230)가 형성된 상기 제2 베이스 기판(110) 상에 상기 블랙 매트릭스(220) 및 상기 컬러 필터(230)을 두께를 일정하게 하는 오버 코팅층(250)이 형성된다. 상기 오버 코팅층(250)이 형성된 상기 제2 베이스 기판(110) 상에 공통 전극(240)을 형성한다.An overcoat layer 250 is formed on the second base substrate 110 on which the color filter 230 is formed so as to uniformly thickness the black matrix 220 and the color filter 230. The common electrode 240 is formed on the second base substrate 110 on which the overcoat layer 250 is formed.

도 6은 온도에 따라 이온 혼합층에서 이온 교환된 나트륨 이온과 칼륨 이온의 함유량을 나타내는 표이다.6 is a table showing the content of sodium ions and potassium ions ion-exchanged in the ion mixed layer with temperature.

도 2 및 도 6을 참조하여, 410도 및 430도에서 상기 소다 라임 유리 기판을 용융염에 담지하여 이온 교환시킨 경우를 예로서 설명할 것이다.Referring to FIGS. 2 and 6, a case in which the soda lime glass substrate is ion exchanged by supporting the molten salt at 410 degrees and 430 degrees will be described as an example.

410도에서 이온 교환시킨 경우, 제1 실험 기판(CS_410)의 나트륨 이온(Na+)의 함유량이 제1 이온 혼합층(ION1)에서 2.84 원자백분율(atomic percent: 원자수의 백분율)(이하, 단위 생략)이고, 제2 이온 혼합층(ION2)에서 3.86이며, 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2) 사이층(BT)에서 7.05이다. 따라서, 이온 교환이 일어난 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2)의 나트륨 이온(Na+)의 함유량이 이온 교환이 일어나지 않은 사이층(BT)의 나트륨 이온(Na+)의 함유량보다 감소하였음을 알 수 있다.When ion-exchanged at 410 degrees, the content of sodium ions (Na +) in the first experimental substrate CS_410 is 2.84 atomic percent in the first ion mixed layer ION1 (hereinafter, unit is omitted). And 3.86 in the second ion mixed layer ION2, and 7.05 in the layer BT between the first ion mixed layer ION1 and the second ion mixed layer ION2. Therefore, the content of sodium ions (Na +) in the first ion mixed layer ION1 and the second ion mixed layer ION2 in which ion exchange has occurred is reduced than the content of sodium ions (Na +) in the interlayer BT in which no ion exchange occurs. It can be seen that.

또한, 410도에서 이온 교환시킨 경우, 제1 실험 기판(CS_410)의 칼륨 이온(K+)의 함유량이 제1 이온 혼합층(ION1)에서 4.22이고, 제2 이온 혼합층(ION2)에서 5.41이며, 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2) 사이층(BT)에서 0.48이다. 따라서, 이온 교환이 일어난 제1 이온 혼합층(ION1) 및 제2 이온 혼합 층(ION2)의 칼륨 이온(K+)의 함유량이 증가하였음을 알 수 있다.In addition, when ion-exchanged at 410 degree | times, content of the potassium ion (K +) of the 1st experiment board | substrate CS_410 is 4.22 in the 1st ion mixed layer ION1, 5.41 in the 2nd ion mixed layer ION2, and 1st 0.48 between the ion mixing layer ION1 and the second ion mixing layer ION2. Therefore, it can be seen that the content of potassium ions (K +) in the first ion mixed layer ION1 and the second ion mixed layer ION2 in which ion exchange has occurred has increased.

여기서, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 2.0 이하인 것이 바람직할 수 있다. 또한, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 1.0 이하인 것이 더 바람직할 수 있다. 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 2.0 이상이면, 상기 제1 실험 기판의 표면의 압축 강도(compressive strength)는 제한될 수 있다. 본 실시예에서, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 0.48이므로, 칼륨 이온(K+) 대 나트륨 이온(Na+)의 비는 14. 69이다. 즉, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량에는 큰 변화가 없으므로, 상기 제1 실험 기판(CS_410)은 더 큰 부피 변화를 가질 수 있어, 큰 압축 강도를 가질 수 있다. Herein, the content of potassium ions (K +) in the interlayer BT may be 2.0 or less. In addition, the content of potassium ions (K +) of the interlayer BT may be more preferably 1.0 or less. If the content of potassium ions (K +) of the interlayer BT is 2.0 or more, the compressive strength of the surface of the first test substrate may be limited. In this embodiment, since the content of potassium ions (K +) in the interlayer (BT) is 0.48, the ratio of potassium ions (K +) to sodium ions (Na +) is 14.69. That is, since there is no large change in the content of potassium ions K + of the interlayer BT, the first test substrate CS_410 may have a larger volume change, and thus may have a large compressive strength.

430도에서 이온 교환시킨 경우, 제2 실험 기판(CS_430)의 나트륨 이온(Na+)의 함유량이 제1 이온 혼합층(ION1)에서 3.78이고, 제2 이온 혼합층(ION2)에서 2.07이며, 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2) 사이층(BT)에서 8.05이다. 따라서, 이온 교환이 일어난 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2)의 나트륨 이온(Na+)의 함유량이 이온 교환이 일어나지 않은 사이층(BT)의 나트륨 이온(Na+)의 함유량보다 감소하였음을 알 수 있다.When ion-exchanged at 430 degrees, the content of sodium ions (Na +) in the second experimental substrate CS_430 is 3.78 in the first ion mixed layer ION1, 2.07 in the second ion mixed layer ION2, and the first ion mixed layer. 8.05 between the layer ION1 and the second ion mixed layer ION2. Therefore, the content of sodium ions (Na +) in the first ion mixed layer ION1 and the second ion mixed layer ION2 in which ion exchange has occurred is reduced than the content of sodium ions (Na +) in the interlayer BT in which no ion exchange occurs. It can be seen that.

또한, 430도에서 이온 교환시킨 경우, 제2 실험 기판(CS_430)의 칼륨 이온(K+)의 함유량이 제1 이온 혼합층(ION1)에서 5.82이고, 제2 이온 혼합층(ION2)에서 7.64이며, 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2) 사이층(BT)에서 0.49이다. 따라서, 이온 교환이 일어난 제1 이온 혼합층(ION1) 및 제2 이온 혼합층(ION2)의 칼륨 이온(K+)의 함유량이 증가하였음을 알 수 있다.In addition, when ion-exchanged at 430 degree | times, content of the potassium ion (K +) of the 2nd experiment board | substrate CS_430 is 5.82 in the 1st ion mixed layer ION1, 7.64 in the 2nd ion mixed layer ION2, and 1st 0.49 between the ion mixing layer ION1 and the second ion mixing layer ION2. Therefore, it can be seen that the content of potassium ions (K +) in the first ion mixed layer ION1 and the second ion mixed layer ION2 in which ion exchange has occurred has increased.

여기서, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 2.0 이하인 것이 바람직할 수 있다. 또한, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 1.0 이하인 것이 더 바람직할 수 있다. 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 2.0 이상이면, 상기 제1 실험 기판의 표면의 압축 강도(compressive strength)는 제한될 수 있다. 본 실시예에서, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량은 0.49이므로, 칼륨 이온(K+) 대 나트륨 이온(Na+)의 비는 16.43이다. 즉, 상기 사이층(BT)의 칼륨 이온(K+)의 함유량에는 큰 변화가 없으므로, 상기 제2 실험 기판(CS_430)은 더 큰 부피 변화를 가질 수 있어, 큰 압축 강도(compressive strength)를 가질 수 있다. 상기 제2 실험 기판(CS_430)의 경우가 상기 제1 실험 기판(CS_410)의 경우보다 고온에서 실험이 진행됨에 따라, 상기 제2 실험 기판(CS_430)의 경우는 상기 제1 실험 기판(CS_410) 경우보다 응력 이완이 더 크게 발생하였다. 따라서, 제2 실험 기판(CS_430)의 경도가 상기 제1 실험 기판(CS_410)의 경도보다 낮다.Herein, the content of potassium ions (K +) in the interlayer BT may be 2.0 or less. In addition, the content of potassium ions (K +) of the interlayer BT may be more preferably 1.0 or less. If the content of potassium ions (K +) of the interlayer BT is 2.0 or more, the compressive strength of the surface of the first test substrate may be limited. In this embodiment, since the content of potassium ions (K +) in the interlayer BT is 0.49, the ratio of potassium ions (K +) to sodium ions (Na +) is 16.43. That is, since there is no large change in the content of potassium ions (K +) of the interlayer BT, the second test substrate CS_430 may have a larger volume change, and thus may have a large compressive strength. have. As the experiment is performed at a higher temperature than that of the first experiment substrate CS_430 in the case of the second experiment substrate CS_430, in the case of the first experiment substrate CS_410 in the case of the second experiment substrate CS_430. More stress relaxation occurred. Therefore, the hardness of the second experimental substrate CS_430 is lower than the hardness of the first experimental substrate CS_410.

도 7a 및 도 7b는 도 2의 터치 기판의 제조 방법을 설명하기 위한 단면도들이다.7A and 7B are cross-sectional views illustrating a method of manufacturing the touch substrate of FIG. 2.

도 2 및 도 7a를 참조하면, 상기 제1 터치 기판(400)은 상기 이온 혼합층(411)을 포함하는 상기 제3 베이스 기판(410)을 포함한다. 상기 이온 혼합층(411)은 나트륨 이온(Na+)과 칼륨 이온(K+)이 혼합된 층이다. 상기 이온 혼합층(411)은 상기 제3 베이스 기판(410) 내부의 상부 및 하부 표면으로부터 일정 깊이(D)로 형성된다. 상기 깊이(D)의 범위는 약 1㎛ 내지 100㎛일 수 있다.2 and 7A, the first touch substrate 400 includes the third base substrate 410 including the ion mixing layer 411. The ion mixed layer 411 is a layer in which sodium ions (Na +) and potassium ions (K +) are mixed. The ion mixed layer 411 is formed to a predetermined depth D from upper and lower surfaces inside the third base substrate 410. The depth D may be in the range of about 1 μm to 100 μm.

상기 제3 베이스 기판(410)에 제1 터치 전극(420) 및 배선 전극(440)을 포 함하는 터치 전극 패턴을 형성하기 위한 터치 전극층(TP)을 형성한다. 상기 터치 전극층(TP)이 형성된 상기 제3 베이스 기판(410) 상에 포토레지스트층을 형성하고, 마스크를 이용해 상기 포토레지스트층을 패터닝하여 게이트 패턴을 형성하기 위한 포토레지스트 패턴(PR)을 잔류시킨다.A touch electrode layer TP is formed on the third base substrate 410 to form a touch electrode pattern including the first touch electrode 420 and the wiring electrode 440. A photoresist layer is formed on the third base substrate 410 on which the touch electrode layer TP is formed, and the photoresist layer PR is patterned using a mask to leave a photoresist pattern PR for forming a gate pattern. .

상기 포토레지스트 패턴(PR)을 이용하여 상기 터치 전극층(TP)을 패터닝하여 상기 제4 베이스 기판(410) 상에 상기 터치 전극 패턴을 형성한다.The touch electrode layer TP is patterned using the photoresist pattern PR to form the touch electrode pattern on the fourth base substrate 410.

도 2 및 도 7b를 참조하면, 상기 터치 전극(420)이 형성된 상기 제3 베이스 기판(410) 상에 스페이서층(SP)을 형성한다. 상기 스페이서층(SP)이 형성된 상기 제3 베이스 기판(410) 상에 포토레지스트층을 형성하고, 마스크를 이용해 상기 포토레지스트층을 패터닝하여 스페이서 패턴을 형성한다. 따라서, 상기 제1 터치 기판(400)이 완성된다.2 and 7B, a spacer layer SP is formed on the third base substrate 410 on which the touch electrode 420 is formed. A photoresist layer is formed on the third base substrate 410 on which the spacer layer SP is formed, and the photoresist layer is patterned using a mask to form a spacer pattern. Thus, the first touch substrate 400 is completed.

상기 제2 터치 기판(500)을 제조하는 방법은 상기 제1 터치 기판(400)을 제조하는 방법과 실질적으로 동일하므로, 중복되는 설명을 생략할 것이다.Since the method of manufacturing the second touch substrate 500 is substantially the same as the method of manufacturing the first touch substrate 400, redundant description will be omitted.

본 실시예에 따른 표시 장치용 패널(1000)은 표시 기판(100 및 200) 및 터치 기판(400 및 500)을 구성하는 제1 내지 제4 베이스 기판(110, 210, 410 및 510) 에 이온 혼합층(111, 211, 411, 511)을 형성함으로써, 스위칭 소자의 특성을 저하시키지 않고, 표시 특성을 향상시킬 수 있다. 또한, 외부의 충격에 대한 파괴 응력을 증가시킬 수 있다.In the display device panel 1000 according to the present exemplary embodiment, an ion mixed layer is formed on the display substrates 100 and 200 and the first to fourth base substrates 110, 210, 410 and 510 constituting the touch substrates 400 and 500. By forming (111, 211, 411, 511), display characteristics can be improved without degrading the characteristics of the switching element. In addition, it is possible to increase the fracture stress against external impact.

본 발명의 실시예들에 따르면, 소다 라임 유리 기판에 이온 혼합층을 형성 함으로써, 외부의 충격에 대한 압축 응력을 증가시키고, 상기 소다 라임 유리 기판 상에 형성되는 스위칭 소자의 특성이 저하되는 것을 방지할 수 있다.According to embodiments of the present invention, by forming an ion mixed layer on a soda lime glass substrate, it is possible to increase the compressive stress against external impact, and to prevent deterioration of the characteristics of the switching element formed on the soda lime glass substrate. Can be.

이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

도 1은 본 발명의 일 실시예에 따른 표시 장치용 패널의 평면도이다.1 is a plan view of a panel for a display device according to an exemplary embodiment of the present invention.

도 2는 도 1의 I-I를 따라 절단한 단면도이다. FIG. 2 is a cross-sectional view taken along the line II of FIG. 1.

도 3a 및 도 3b는 도 2의 베이스 기판의 제조 방법을 설명하기 위한 단면도들이다.3A and 3B are cross-sectional views illustrating a method of manufacturing the base substrate of FIG. 2.

도 4a 내지 도 4d는 도 2의 제1 표시 기판을 제조하는 방법을 설명하기 위한 단면도들이다.4A through 4D are cross-sectional views illustrating a method of manufacturing the first display substrate of FIG. 2.

도 5는 도 2의 제2 표시 기판의 제조 방법을 설명하기 위한 단면도이다.5 is a cross-sectional view for describing a method of manufacturing the second display substrate of FIG. 2.

도 6은 온도에 따라 이온 혼합층에서 이온 교환된 나트륨 이온과 칼륨 이온의 함유량을 나타내는 표이다.6 is a table showing the content of sodium ions and potassium ions ion-exchanged in the ion mixed layer with temperature.

도 7a 및 도 7b는 도 2의 터치 기판의 제조 방법을 설명하기 위한 단면도들이다.7A and 7B are cross-sectional views illustrating a method of manufacturing the touch substrate of FIG. 2.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 제1 표시 기판 110: 제1 베이스 기판100: first display substrate 110: first base substrate

200: 제2 표시 기판 220: 제2 베이스 기판200: second display substrate 220: second base substrate

300: 액정층 400: 제1 터치 기판300: liquid crystal layer 400: first touch substrate

410: 제3 베이스 기판 500: 제2 터치 기판410: third base substrate 500: second touch substrate

510: 제4 베이스 기판 600: 접착부510: fourth base substrate 600: bonding portion

1000: 표시 장치용 기판1000: substrate for display device

Claims (14)

알칼리 이온을 갖는 소다 라임 유리 기판의 상부면 및 하부면에 상기 알칼리 이온과 금속 이온이 혼합된 이온 혼합층을 갖는 베이스 기판; 및A base substrate having an ion mixed layer in which the alkali ions and the metal ions are mixed on the upper and lower surfaces of the soda lime glass substrate having alkali ions; And 상기 베이스 기판 상에 형성된 전압이 인가되는 전극층을 포함하는 표시 장치용 기판.And an electrode layer to which a voltage formed on the base substrate is applied. 제1항에 있어서, 상기 소다 라임 유리 기판은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 갖고,The method of claim 1, wherein the soda lime glass substrate has sodium oxide (Na 2 O), calcium oxide (CaO) and silicon dioxide (SiO 2), 상기 산화 나트륨(Na2O), 상기 산화 칼슘(CaO) 및 상기 이산화 규소(SiO2)의 함유량 비는 약 13:12:70인 것을 특징으로 하는 표시 장치용 기판.The content ratio of the sodium oxide (Na 2 O), the calcium oxide (CaO) and the silicon dioxide (SiO 2) is about 13:12:70. 제1항에 있어서, 상기 금속이온은 칼륨 이온(K+), 은 이온(Ag+), 리튬 이온(Li+) 중 하나를 포함하는 것을 특징으로 하는 표시 장치용 기판.The substrate of claim 1, wherein the metal ion comprises one of potassium ions (K +), silver ions (Ag +), and lithium ions (Li +). 제1항에 있어서, 상기 전극층은,The method of claim 1, wherein the electrode layer, 상기 베이스 기판 상에 배치된 상기 게이트 라인;The gate line disposed on the base substrate; 상기 게이트 라인이 배치된 상기 베이스 기판 상에 배치된 상기 게이트 라인과 교차하는 데이터 라인; 및A data line crossing the gate line on the base substrate on which the gate line is disposed; And 상기 데이터 라인이 배치된 상기 베이스 기판 상에 배치되고, 화소 영역에 형성된 화소 전극을 포함하는 것을 특징으로 하는 표시 장치용 기판.And a pixel electrode disposed on the base substrate on which the data line is disposed and formed in the pixel region. 제1항에 있어서, 상기 전극층은,The method of claim 1, wherein the electrode layer, 상기 베이스 기판 상에 배치된 컬러 필터; 및A color filter disposed on the base substrate; And 상기 컬러 필터가 배치된 상기 베이스 기판 상에 배치된 공통 전극을 포함하는 것을 특징으로 하는 표시 장치용 기판.And a common electrode disposed on the base substrate on which the color filter is disposed. 제1항에 있어서, 상기 전극층은 상기 베이스 기판 상에 하나의 방향으로 나란하게 배열된 터치 전극을 포함하는 것을 특징으로 하는 표시 장치용 기판.The display device substrate of claim 1, wherein the electrode layer comprises touch electrodes arranged side by side in one direction on the base substrate. 제1항에 있어서, 상기 베이스 기판은 상기 소다 라임 유리 기판의 상부면 및 하부면 사이에 형성된 사이층을 더 포함하고,The method of claim 1, wherein the base substrate further comprises an interlayer formed between the upper surface and the lower surface of the soda lime glass substrate, 상기 사이층의 금속 이온의 함유량은 1.0 원자 백분율 이하인 것을 특징으로 하는 표시 장치용 기판.The metal ion content of the said interlayer is 1.0 atomic percentage or less, The board | substrate for display apparatuses characterized by the above-mentioned. 알칼리 이온을 갖는 소다 라임 유리 기판을 금속 이온을 갖는 용융염에 담지하는 단계;Supporting a soda lime glass substrate having alkali ions in a molten salt having metal ions; 상기 소다 라임 유리 기판에 함유된 알칼리 이온과 상기 용융염에 함유된 금속 이온을 이온 교환시켜 이온 혼합층을 갖는 베이스 기판을 형성하는 단계; 및Ion-exchanging alkali ions contained in the soda lime glass substrate and metal ions contained in the molten salt to form a base substrate having an ion mixed layer; And 상기 베이스 기판 상에 전압이 인가되는 전극층을 형성하는 단계를 포함하 는 표시 장치용 기판의 제조 방법.Forming an electrode layer to which a voltage is applied on the base substrate. 제8항에 있어서, 상기 소다 라임 유리 기판은 산화 나트륨(Na2O), 산화 칼슘(CaO) 및 이산화 규소(SiO2)를 갖고,The method of claim 8, wherein the soda lime glass substrate has sodium oxide (Na 2 O), calcium oxide (CaO) and silicon dioxide (SiO 2), 상기 산화 나트륨(Na2O), 상기 산화 칼슘(CaO) 및 상기 이산화 규소(SiO2)의 함유량 비는 약 13:12:70인 것을 특징으로 하는 표시 장치용 기판의 제조 방법.The content ratio of said sodium oxide (Na2O), said calcium oxide (CaO), and said silicon dioxide (SiO2) is about 13:12:70, The manufacturing method of the board | substrate for display devices. 제8항에 있어서, 상기 용융염은 칼륨 이온(K+), 은 이온(Ag+), 리튬 이온(Li+) 중 하나를 포함하는 것을 특징으로 하는 표시 장치용 기판의 제조 방법.The method of claim 8, wherein the molten salt comprises one of potassium ions (K +), silver ions (Ag +), and lithium ions (Li +). 제8항에 있어서, 상기 이온 교환은 약 370도 내지 약 450도에서 이루어지는 것을 특징으로 하는 표시 장치용 기판의 제조 방법.The method of claim 8, wherein the ion exchange is performed at about 370 degrees to about 450 degrees. 제8항에 있어서, 상기 전극층을 형성하는 단계는,The method of claim 8, wherein the forming of the electrode layer, 상기 베이스 기판 상에 제1 도전층을 패터닝하여 상기 게이트 라인을 형성하는 단계;Patterning a first conductive layer on the base substrate to form the gate line; 상기 게이트 라인이 형성된 상기 베이스 기판 상에 제2 도전층을 패터닝하여 상기 게이터 라인과 교차하는 데이터 라인을 형성하는 단계; 및Patterning a second conductive layer on the base substrate on which the gate line is formed to form a data line crossing the gate line; And 상기 데이터 라인이 형성된 상기 베이스 기판 상에 제3 도전층을 패터닝하여 화소 영역에 형성된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치용 기판의 제조 방법.And forming a pixel electrode formed in a pixel region by patterning a third conductive layer on the base substrate on which the data line is formed. 제8항에 있어서, 상기 전극층을 형성하는 단계는,The method of claim 8, wherein the forming of the electrode layer, 상기 베이스 기판 상에 컬러 필터층을 패터닝하여 컬러 필터를 형성하는 단계; 및Patterning a color filter layer on the base substrate to form a color filter; And 상기 컬러 필터가 형성된 상기 베이스 기판 상에 공통 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치용 기판의 제조 방법.And forming a common electrode on the base substrate on which the color filter is formed. 제8항에 있어서, 상기 전극층을 형성하는 단계는,The method of claim 8, wherein the forming of the electrode layer, 상기 베이스 기판 상에 하나의 방향으로 나란하게 배열된 터치 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 장치용 기판의 제조 방법.And forming touch electrodes arranged side by side in one direction on the base substrate.
KR1020090127895A 2009-12-21 2009-12-21 Substrate for a display device and method of manufacturing the same KR20110071348A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127895A KR20110071348A (en) 2009-12-21 2009-12-21 Substrate for a display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127895A KR20110071348A (en) 2009-12-21 2009-12-21 Substrate for a display device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20110071348A true KR20110071348A (en) 2011-06-29

Family

ID=44402488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127895A KR20110071348A (en) 2009-12-21 2009-12-21 Substrate for a display device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR20110071348A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105182589A (en) * 2015-10-09 2015-12-23 信利(惠州)智能显示有限公司 Touch display device and manufacturing method thereof
KR20160136542A (en) * 2015-05-19 2016-11-30 삼성디스플레이 주식회사 Curved transparent substrate, curved display panel having the same and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160136542A (en) * 2015-05-19 2016-11-30 삼성디스플레이 주식회사 Curved transparent substrate, curved display panel having the same and method of manufacturing the same
CN105182589A (en) * 2015-10-09 2015-12-23 信利(惠州)智能显示有限公司 Touch display device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
KR101305378B1 (en) In-plane switching mode liquid crystal display device having touch sensing function and method of fabricating the same
US7710529B2 (en) Liquid crystal display panel and method of manufacturing the same
CN102955312A (en) Array substrate and manufacture method thereof and display device
US20120161140A1 (en) Tft array substrate and manufacturing method thereof
JP2001281698A (en) Production method for optoelectronic element
KR20090008535A (en) Display substrate and method for manufacturing the same
KR20080028130A (en) Thin film transistor substrate, method for manufacturing the same and liquid crystal display panel having the same
KR20110033808A (en) Array substrate and manufacturing method thereof
KR20130020546A (en) Array substrate for display device and method of fabricating the same
JP5069270B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
CN113433745A (en) Display panel and spliced display screen
KR20130071997A (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing method thereof
KR20090080738A (en) Display substrate, method for manufacturing the display substrate and display apparatus having the display substrate
CN111679517A (en) Display panel, manufacturing method thereof and display device
CN103715135A (en) Via hole, making method thereof and array substrate
CN113763816B (en) Display panel, manufacturing method thereof and display device
EP2261733A1 (en) Pixel designs of improving the aperture ratio in an LCD
KR20080058862A (en) Touch screen display apparatus
KR20030058166A (en) Liquid crystal display device
KR20110071348A (en) Substrate for a display device and method of manufacturing the same
JP5143637B2 (en) LCD panel
US20080121885A1 (en) Thin Film Transistor Array Panel of Active Liquid Crystal Display and Fabrication Method Thereof
JP2009075556A (en) Display device
KR101319326B1 (en) Thin film transistor array substrate and method for fabricating thereof
KR101564922B1 (en) Method of treating soda-lime glass substrate and methode of manufacturing display substrate using the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination