KR20110070708A - 광대역 수신기 - Google Patents

Abstract

본 발명은 보다 작은 면적과 전력 소모량을 가지면서도 광대역을 사용하는 통신 시스템이 증가하면서 나타나는 하모닉 믹싱 문제를 용이하게 해결할 수 있도록 하는 새로운 구조를 가지는 광대역 수신기에 관한 것으로, 상기 광대역 수신기는 연속 시간 도메인에서 광대역의 입력 신호를 수신하고 로우 패스 필터링하는 상향 변환부; 및 이산 시간 도메인에서 국부발진신호에 따라 상기 상향 변환부의 출력 신호를 샘플링 및 홀딩하고 로우 패스 필터링하는 하향 변환부를 포함할 수 있다.

Description

광대역 수신기{Wideband receiver}

본 발명은 광대역 수신기에 관한 것으로, 특히 보다 작은 면적과 전력 소모량을 가지면서도 광대역을 사용하는 통신 시스템이 증가하면서 나타나는 하모닉 믹싱 문제를 용이하게 해결할 수 있도록 하는 광대역 수신기에 관한 것이다.

본 발명은 지식경제부의 IT원천기술개발사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: 2008-F-008-02, 과제명: 차세대 무선 융합 단말용 Advanced Digital RF 기술 개발].

디지털 TV와 같이 광대역을 사용하는 응용에서는 도1에서와 같이 표현되는 하모닉 믹싱 문제가 빈번이 발생한다.

도1의 (a)에 도시된 바와 같이, 광대역 응용분야에서는 입력 신호(RF 신호)의 캐리어(carrier) 주파수의 3배 또는 5배 되는 주파수에 원하지 않는 신호들이 존재한다. 이러한 신호들은 도1의 (b)에 도시된 국부 발진(LO) 신호의 3배 주파수와 5배 주파수에 의해서, 원하는 신호의 주파수가 하향 변환(down-conversion) 믹서에 의해서 기저대역으로 하향 변환될 때 원하는 신호와 같이 기저 대역으로 이동하게 된다. 이 현상은 도1의 (c)에 나타나 있다.

이러한 하모닉 믹싱 문제를 해결하기 위해, 종래에는 도2과 같이 구성되는 이중 변환 수신기를 이용하였다.

이중 변환 수신기는 도2에 도시된 바와 같이, 광대역 저잡음 증폭기(이하, LNA)(211)를 통해 입력 신호(RFin)를 증폭하고, 상향 변환(up-conversion) 믹서(212)를 통해 상기 증폭된 입력 신호를 높은 IF(Intermediate Frequency)로 상향 변환한다. 주파수가 상향된 신호는 협대역 SAW(narrowband Surface Acoustic Wave) 필터(213)에 의해 필터링된 후, 다시 하향 변환 믹서(221, 222)에 의해서 낮은 IF로 이동된 후, IF 가변 이득 증폭기(이하, VGA)(223, 224)와 로우 패스 필터(이하, LPF)(225, 226)을 거쳐 최종 출력된다.

그러나 이와 같이 구성 및 동작하는 이중 변환 수신기는 다음과 같은 여러 가지 문제를 가진다.

먼저, 협대역 SAW 필터(213)와 같은 추가적인 외부 컴포넌트를 필요로 하기 때문에 구현 비용이 증가하게 된다.

그리고 기존의 수신기와 달리 국부발진 신호를 만들기 위한 주파수 합성기(214, 228)가 두 개가 필요하며, 주파수의 상향 변환과 하향 변환을 위한 믹서(212, 221, 222)도 두 개 이상 필요하므로, 면적과 소모 전력도 증가하게 된다.

이와 같은 이중 변환 수신기의 문제를 해결하기 위해서, 종래에는 병렬 연결된 다수개의 믹서로 구현되는 하모닉 억제 믹서(harmonic suppression mixer)를 가지는 수신기가 추가적으로 제안되었다.

그러나 하모닉 억제 믹서는 이전에 믹서에 비해 큰 면적과 전력 소모량을 가지므로, 이를 포함하는 수신기의 면적과 전력 소모량이 증가되는 문제를 가진다. 또한, 하모닉 억제 믹서는 다중 위상을 가지는 다수개의 국부발진 신호를 필요로 하고 다수개의 국부발진 신호간에는 정확한 위상 차이가 존재해야 하므로, 다수개의 국부발진 신호간에는 위상 차이를 조정하기 위한 회로가 추가로 요구되어, 이로 인해서 면적과 전력 소모도 추가적으로 증가하게 된다.

이에 본 발명에서는 보다 작은 면적과 전력 소모량을 가지면서도 광대역을 사용하는 통신 시스템이 증가하면서 나타나는 하모닉 믹싱 문제를 용이하게 해결할 수 있도록 하는 새로운 구조를 가지는 광대역 수신기를 제공하고자 한다.

상기 과제를 해결하기 위한 수단으로서, 본 발명의 일 실시 형태에 따르면, 광대역 수신기는 연속 시간 도메인에서 광대역의 입력 신호를 수신하고 로우 패스 필터링하는 상향 변환부; 및 이산 시간 도메인에서 국부발진신호에 따라 상기 상향 변환부의 출력 신호를 샘플링 및 홀딩하고 로우 패스 필터링하는 하향 변환부를 포함한다.

상기 상향 변환부는 광대역의 입력 신호를 수신하고 증폭하는 광대역 저잡음 증폭부; 및 상기 입력 신호의 주파수에 따라 차단 주파수를 변경하면서, 상기 입력 신호를 로우 패스 필터링하는 하나 이상의 동조가능 로우 패스 필터를 포함할 수 있다.

상기 하나 이상의 동조가능 로우 패스 필터 각각은 입력단과 출력단 사이에 직렬 연결된 제1 및 제2 저항; 상기 출력단과 상기 제2 저항의 접점과 접지사이에 연결된 제1 캐패시터; 상기 제1 저항과 상기 제2 저항의 접점과 접지사이에 연결된 제2 캐패시터 및 출력 저항; 및 상기 출력단과 상기 제2 캐패시터과 상기 출력 저항의 접점 사이에 연결된 버퍼를 포함할 수 있다. 이때, 상기 버퍼는 이득이 1인 연산 증폭기로 구현될 수 있다. 그리고 상기 하나 이상의 동조가능 로우 패스 필터 각각은 상기 제1 내지 출력 저항과 상기 제1 및 제 2 캐패시터 중 하나 이상의 소자값을 변경하여, 차단 주파수를 변경할 수 있다.

또한, 상기 하나 이상의 동조가능 로우 패스 필터 각각은 상기 입력단에 연결되는 게이트와 구동 전압이 인가되는 소스를 가지는 제1 도전형의 제1 트랜지스터; 상기 제1 도전형의 제1 트랜지스터의 드레인에 공통 연결된 게이트 및 드레인을 가지는 제2 도전형의 제1 트랜지스터; 및 상기 출력단에 공통 연결된 게이트와 드레인과 상기 구동 전압에 연결된 소스를 가지는 제1 도전형의 제2 트랜지스터를 더 포함할 수 있다. 이때, 상기 버퍼는 상기 제1 캐패시터에 연결된 게이트와 상기 제1 도전형의 제2 트랜지스터의 드레인에 연결된 드레인과 상기 제2 캐패시터에 연결된 소스를 가지는 제2 도전형의 제2 트랜지스터로 구현될 수 있다.

상기 하향 변환부는 클록을 생성하는 클록 생성기; 상기 클록을 90ㅀ의 위상차로 천이시켜 I/Q 신호 복원에 필요한 상기 국부발진 신호를 발생하는 위상 천이기; 이산 시간 도메인에서 상기 국부발진신호에 따라 상기 상향 변환부의 출력 신호를 샘플링 및 홀딩하여, 상기 상향 변환부의 출력 신호를 기저대역으로 하향 변환하고 이산 시간 도메인의 신호로 변환하는 두개의 샘플 및 홀드부; 및 이산 시간 도메인에서 상기 두개의 샘플 및 홀드부의 출력을 로우 패스 필터링하는 두개의 이산 시간 로우 패스 필터를 포함할 수 있다.

상기 두개의 샘플 및 홀드부 각각은 제1 입력단과 연결되는 드레인과 국부발진 신호가 입력되는 게이트를 가지는 제1 트랜지스터; 제2 입력단과 연결되는 드레인과 상기 국부발진 신호가 입력되는 게이트를 가지는 제2 트랜지스터; 제1 트랜지스터의 소스에 연결되는 드레인과 국부발진 반전신호가 입력되는 게이트와 출력단에 연결되는 소스를 가지는 제3 트랜지스터; 상기 제2 트랜지스터의 소스에 연결되는 드레인과 상기 국부발진 반전신호가 입력되는 게이트과 바이어스 전압에 연결되는 소스를 가지는 제4 트랜지스터; 상기 출력단에 연결되는 드레인과 상기 국부발진 신호가 입력되는 게이트를 가지는 제5 트랜지스터; 상기 제1 트랜지스터의 소스와 상기 제2 트랜지스터의 소스 사이에 연결되는 제1 캐패시터; 상기 출력단과 상기 제5 트랜지스터의 소스 사이에 연결되는 제2 캐패시터; 및 상기 제2 캐패시터와 접지 사이에 연결되는 제3 캐패시터를 포함할 수 있다.

상기 두개의 샘플 및 홀드부 각각은 상기 제1 및 제2 입력단을 통해 상기 상향 변환부의 출력 신호를 차동 신호쌍 형태로 입력받을 수 있다.

상기 클록 생성기는 상기 클록의 주파수를 가변할 수 있다.

본 발명의 광대역 수신기는 연속 시간 도메인에서 광대역의 입력 신호를 수신하고 로우 패스 필터링한 후, 하향 변환하고 이산 시간 도메인에서 로우 패스 필터링하는 방식으로 동작함으로써, 여러 개의 PLL와 믹서를 필요로 하지 않아 작은 면적 및 전력 소모량을 가지면서도 하모닉 믹싱 문제를 해결해줄 수 있도록 한다. 또한, 특히 하향 변환부는 이산 시간 도메인에서 동작되므로, 하향 변환부의 동작에 필요한 클록의 주파수를 변경함으로써, 하향 변환부의 필터링 특성을 가변할 수 있다.

도1은 하모닉 믹싱 현상을 설명하기 위한 도면이다.
도2은 종래의 기술에 따른 이중 변환 수신기를 도시한 도면이다.
도3은 본 발명의 일 실시예에 따른 광대역 수신기를 도시한 도면이다.
도4은 본 발명의 일 실시예에 따른 TUNABLE LPF를 도시한 도면이다.
도5는 본 발명의 다른 실시예에 따른 TUNABLE LPF를 도시한 도면이다.
도6은 본 발명의 또 다른 실시예에 따른 TUNABLE LPF를 도시한 도면이다.
도7은 도5의 TUNABLE LPF의 필터 특성을 도시한 도면이다.
도8은 도6의 TUNABLE LPF의 필터 특성을 도시한 도면이다.
도9는 본 발명의 일 실시예에 따른 샘플 및 홀드부를 도시한 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도3은 본 발명의 일 실시예에 따른 광대역 수신기를 도시한 도면이다.

도3을 참조하면, 상기 광대역 수신기는 연속 시간 도메인에서 광대역의 입력 신호를 수신하고 로우 패스 필터링하는 상향 변환부(310), 및 이산 시간 도메인에서 국부발진신호에 따라 상향 변환부(310)의 출력 신호를 샘플링 및 홀딩하고 로우 패스 필터링하는 하향 변환부(320)로 이루어진다.

상기 상향 변환부(310)는 광대역의 입력 신호(RFin)를 수신 및 증폭하는 광대역 LNA(311)와, 차단 주파수를 변경할 수 있으며, 상기 차단 주파수에 따라 입력 신호를 연속 시간 도메인에서 로우 패스 필터링하는 동조가능 로우 패스 필터(이하, TUNABLE LPF)(312)로 이루어진다.

이때, TUNABLE LPF(312)는 원하는 주파수 보다 큰 주파수 범위에 존재하는 신호들은 모두 제거되어 하모닉 믹싱 문제가 해결될 수 있도록 차수가 높은 필터로 구현되는 것이 바람직하다. 또한, 입력 신호(RFin)의 주파수에 따라서 차단 주파수(또는 3dB 주파수)가 변하지 않으면, 원하지 않는 신호의 크기를 원하는 레벨 이하로 줄일 수 없는 점을 감안하여, 차단 주파수가 입력 신호(RFin)의 주파수에 따라 변경될 수 있도록 한다.

상기 하향 변환부(320)는 클록을 생성하는 클록 생성기(321), 및 상기 클록을 90ㅀ의 위상차로 천이시켜 I/Q 신호 복원에 필요한 국부발진 신호(LO)를 발생하는 위상 천이기(322), 이산 시간 도메인에서 상기 국부발진 신호(LO)에 따라 상기 상향 변환부(310)로부터 출력되는 신호를 샘플링 및 홀딩하여 기저 대역으로 하향 변환하고 이산 시간 도메인의 신호로 변환하는 두 개의 샘플 및 홀드부(이하, SAH)(323, 324), 이산 시간 도메인에서 두 개의 SAH(323, 324)의 출력을 로우 패스 필터링하는 두 개의 이산 시간 로우 패스 필터(이하, DT LPF)(325, 326)로 이루어진다. 이때, DT LPF(325, 326)는 공지된 기술에 따라 IIR(Infinite Impulse Response) 형태나 FIR(Finite Impulse Response) 형태를 가지도록 하고, 이에 대한 상세한 설명은 생략하기로 한다.

즉, 상기 하향 변환부(320)는 이산 시간 도메인에서 동작 가능한 SAH(323, 324) 및 DT LPF(325, 326)를 사용함으로써, 이산 시간 도메인에서 동작될 수 있다. 이러한 경우, 클록 생성기(321)를 통해 제공되는 클록의 주파수를 변경함으로써, 하향 변환부(320)의 동작 특성을 가변할 수 있다. 특히, DT LPF(325, 326)는 클록의 주파수에 따라 필터링 특성을 용이하게 변경할 수 있어, 본 발명의 광대역 수신기가 디지털 TV 뿐 만 아니라 다른 응용분야에서도 다양하게 적용될 수 있도록 해준다.

또한, DT LPF(325, 326)는 SAH(323, 324)의 샘플링 주파수를 낮추는 데시메이션(decimation) 역할도 수행할 수 있으며, 연속 시간 도메인에서 동작하는 LPF에 비해 전압, 온도, 공정의 변화에 둔감한 특성을 가지므로 광대역 수신기의 동작 신뢰성을 향상시켜 줄 수도 있다.

도4은 본 발명의 일 실시예에 따른 TUNABLE LPF를 도시한 도면이다.

도4에 도시된 바와 같이, 상기 TUNABLE LPF(312-1)는 샐런-키 필터(Sallen-Key filter) 구조를 가지며, 더욱 상세하게는 입력단(IN)과 출력단(OUT) 사이에 직렬 연결된 제1 및 제2 저항(R1, R2), 출력단(OUT)과 제2 저항(R2)의 접점과 접지사이에 연결된 제1 캐패시터(C1), 제1 저항(R1)과 제2 저항(R2)의 접점과 접지 사이에 직렬 연결된 제2 캐패시터(C2) 및 출력저항(Rout), 및 출력단(OUT)과 제2 캐패시터(C2)과 출력저항(Rout)사이에 연결된 버퍼(B)로 이루어진다. 이때, 버퍼(B)의 이득(gain)이 "1"인 연산 증폭기로 구현될 수 있다.

이와 같이 구성되는 TUNABLE LPF는 이하의 수학식1에 따라 차단 주파수(fcutoff)를 결정한다.

[수학식1]

수학식1을 참조하면, TUNABLE LPF의 차단 추파수(fcutoff)는 제1 및 제 2 저항(R1, R2)과 제1 및 제2 캐패시터(C1, C2)의 소자값에 의해 결정됨을 알 수 있다.

이에 본 발명에서는 제1 및 제 2 저항(R1, R2)과 제1 및 제2 캐패시터(C1, C2) 중에서 하나 이상을 어레이 또는 가변 소자 형태로 구현하고, 이의 소자값을 입력 신호(RFin)의 주파수에 따라 변경함으로써, 최종적으로 차단 추파수(fcutoff)를 변경할 수 있도록 한다.

일반적으로 LPF의 입력과 출력이 모두 전압인 경우, 저대역에서의 선형성이 저하될 수 있다. 특히, 트랜지스터의 V-I 의 관계가 선형적이지 않기 때문에 V-I 전환이 계속 이루어진다면, 저대역에서의 선형성은 더욱 더 저하될 수 있다.

이에, 본 발명에서는 도5에서와 같이 도4의 TUNABLE LPF의 입력단과 출력단(OUT)에 전압을 전류로 변환하기 위한 구성 요소들을 더 추가시켜, LPF의 입력을 전류로 변경해준다.

도5는 본 발명의 다른 실시예에 따른 TUNABLE LPF를 도시한 도면이다.

도5를 참조하면, 상기 TUNABLE LPF(312-2)는 도4의 제1 내지 출력 저항(R1~R3), 제1 및 제 2 캐패시터(C1, C2), 및 버퍼(B) 이외에, 입력단(IN)에 연결되는 게이트와 구동 전압(Vdd)이 인가되는 소스를 가지는 제1 피모스 트랜지스터(PM1), 제1 피모스 트랜지스터(PM1)의 드레인에 공통 연결된 게이트 및 드레인을 가지는 제1 엔모스 트랜지스터(NM1), 제1 엔모스 트랜지스터(NM1)의 소스에 연결된 출력저항(Rout)), 그리고 출력단(OUT)에 공통 연결된 게이트와 드레인과 구동 전압(Vdd)에 연결된 소스를 가지는 제2 피모스 트랜지스터(PM2)를 더 포함한다.

즉, 도5의 TUNABLE LPF(312-2)에서는 입력단(IN)에 제1 피모스 트랜지스터(PM1)과 제1 엔모스 트랜지스터(NM1)를 추가하고, 출력단(OUT)에 제2 피모스 트랜지스터(PM2)를 추가하고, 이들을 통해 입력 전압 및 출력 전압을 입력 전류 및 출력 전류로 변환시켜 줌을 알 수 있다.

또한, 도4의 버퍼(B)는 도5에 도시된 바와 같이 제1 캐패시터(C1)에 연결된 게이트와 제2 피모스 트랜지스터(PM2)의 드레인에 연결된 드레인과 제2 캐패시터(C2)에 연결된 소스를 가지는 제2 엔모스 트랜지스터(NM2)로 구현될 수도 있다. 기본적으로 트랜지스터는 연산 증폭기에 비해 작은 전력만을 이용하여 구동될 수 있기 때문에, 버퍼를 연산 증폭기에서 트랜지스터로 대체할 경우, TUNABLE LPF의 전력 소모량이 감소될 수 있다.

그리고 도4 및 도5과 같이 구성되는 TUNABLE LPF의 제거율(rejection ratio)이 충분하지 못한 경우에는, 도6에 도시된 바와 같이 다수개의 TUNABLE LPF를 직렬 연결함으로써, 원하지 않는 신호의 제거율을 향상 시켜 줄 수도 있다.

도6은 본 발명의 또 다른 실시예에 따른 TUNABLE LPF를 도시한 도면이다.

도6를 참조하면, 상기 TUNABLE LPF(312-3)는 도4 또는 도5의 TUNABLE LPF(예를 들어, 312-2)를 다수개 구비하고, 이들을 직렬 연결하여 구현됨을 알 수 있다.

만약, 도5의 TUNABLE LPF(312-2)를 이용하여 도6의 TUNABLE LPF를 구현한다면, 앞단에 위치하는 TUNABLE LPF(312-2)의 제2 피모스 트랜지스터(PM2)와 뒷단에 위치하는 TUNABLE LPF(312-2)의 제1 피모스 트랜지스터(PM1)가 전류 미러 구조로 연결되도록 한다. 이는 앞단에 위치한 TUNABLE LPF(312-2)의 출력 전류가 뒷단에 위치한 TUNABLE LPF(312-2)의 입력 전류로 인가되도록 하기 위함이다.

도7은 도5의 TUNABLE LPF의 필터 특성을 도시한 도면이고, 도8은 도6의 TUNABLE LPF의 필터 특성을 도시한 도면이다.

도7 및 도8에 도시된 바와 같이, 본 발명의 TUNABLE LPF는 내부에 구비된 저항 및 캐패시터의 소자값을 변경함으로써 차단 주파수를 임의로 조정할 수 있다. 즉, 도7 및 도8의 (a)에 도시된 바와 같이 차단 주파수를 80MHz로 설정할 수도 있고, 도7 및 도8의 (b)에 도시된 바와 같이 차단 주파수를 1GHz로 설정할 수도 있다.

그리고, 도7와 도8의 도면을 서로 비교하여 보면, 도6의 TUNABLE LPF가 도5의 TUNABLE LPF에 비해 우수한 제거율을 가짐을 알 수 있다. 즉, 도5의 TUNABLE LPF를 직렬 연결함으로써, 원하지 않는 신호의 제거율을 향상시켜 줄 수 있음을 알 수 있다.

도9은 본 발명의 일 실시예에 따른 SAH를 도시한 도면이다.

도9에 도시된 바와 같이, 상기 SAH(323, 324)는 제1 입력단(INP)과 연결되는 드레인과 국부발진 신호(LO+)가 입력되는 게이트를 가지는 제1 트랜지스터(M1), 제2 입력단(INN)과 연결되는 드레인과 국부발진 신호(LO+)가 입력되는 게이트를 가지는 제2 트랜지스터(M2), 제1 트랜지스터(M1)의 소스에 연결되는 드레인과 국부발진 반전신호(LO-)가 입력되는 게이트와 출력단(OUT)에 연결되는 소스를 가지는 제3 트랜지스터(M3), 제2 트랜지스터(M2)의 소스에 연결되는 드레인과 국부발진 반전신호(LO-)가 입력되는 게이트과 바이어스 전압(VBIAS)에 연결되는 소스를 가지는 제4 트랜지스터(M4), 출력단(OUT)에 연결되는 드레인과 국부발진 신호(LO+)가 입력되는 게이트를 가지는 제5 트랜지스터(M5), 제1 트랜지스터(M1)의 소스와 제2 트랜지스터(M2)의 소스 사이에 연결되는 제1 캐패시터(C1), 출력단(OUT)과 제5 트랜지스터(M5)의 소스 사이에 연결되는 제2 캐패시터(C2), 및 제2 캐패시터(C2)와 접지 사이에 연결되는 제3 캐패시터(C3)로 이루어진다. 이때, SAH는 TUNABLE LPF(312)와 위상 천이기(322)로부터 차동 신호쌍 형태로 TUNABLE LPF의 출력과 국부발진 신호를 제공받는 차동 구조를 가진다.

이하, SAH의 동작을 설명하면 다음과 같다.

먼저, 제1값을 가지는 국부발진 신호쌍(LO+, LO-)이 인가되면(예를 들어, 국부발진 신호(LO+)가 하이레벨이고, 국부발진 반전신호(LO-)가 로우레벨이면), 제1, 제2, 및 제5 트랜지스터(M1, M2, M5)은 턴온되고, 제3 및 제4 트랜지스터(M3, M4)은 턴오프된다. 그러면 제1 캐패시터(C1)의 양단이 제1 및 제2 입력단(INP, INN)과 연결되어 입력신호쌍의 신호값은 제1 캐패시터(C1)에 저장된다.

이어서 제2값을 가지는 국부발진 신호쌍(LO+, LO-)이 인가되면(예를 들어, 국부발진 신호(LO)가 로우레벨이고, 국부발진 반전신호(LO-)가 하이레벨이면), 제1, 제2, 및 제5 트랜지스터(M1, M2, M5)은 턴오프되고, 제3 및 제4 트랜지스터(M3, M4)은 턴온된다. 그러면 제1 캐패시터(C1)에 저장된 입력신호쌍의 신호값은 제3 트랜지스터(M3) 및 제2 캐패시터(C2)으로 최종 출력된다.

즉, 도8의 SAH는 국부발진 신호쌍(LO+, LO-)의 반주기동안에는 입력 신호쌍의 신호값을 샘플링하고, 나머지 반주기동안에는 샘플링된 출력단(OUT)으로 출력해줌을 알 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

310: 상향 변환부 320: 하향 변환부
311: 광대역 로우 패스 필터 321; 클록 생성기
312, 312-1, 312-2, 312-3: 동조가능 로우 패스 필터
322: 위상 천이기 323, 324: 샘플 및 홀드부
325, 326: 이산 시간 로우 패스 필터

Claims (11)

1. 연속 시간 도메인에서 광대역의 입력 신호를 수신하고 로우 패스 필터링하는 상향 변환부; 및
   이산 시간 도메인에서 국부발진신호에 따라 상기 상향 변환부의 출력 신호를 샘플링 및 홀딩하고 로우 패스 필터링하는 하향 변환부를 포함하는 광대역 수신기.
   
2. 제1항에 있어서, 상기 상향 변환부는
   광대역의 입력 신호를 수신하고 증폭하는 광대역 저잡음 증폭부; 및
   상기 입력 신호의 주파수에 따라 차단 주파수를 변경하면서, 상기 입력 신호를 로우 패스 필터링하는 하나 이상의 동조가능 로우 패스 필터를 포함하는 것을 특징으로 하는 광대역 수신기.
   
3. 제2항에 있어서, 상기 하나 이상의 동조가능 로우 패스 필터 각각은
   입력단과 출력단 사이에 직렬 연결된 제1 및 제2 저항;
   상기 출력단과 상기 제2 저항의 접점과 접지사이에 연결된 제1 캐패시터;
   상기 제1 저항과 상기 제2 저항의 접점과 접지사이에 연결된 제2 캐패시터 및 출력 저항; 및
   상기 출력단과 상기 제2 캐패시터과 상기 출력 저항의 접점 사이에 연결된 버퍼를 포함하는 것을 특징으로 하는 광대역 수신기.
   
4. 제3항에 있어서, 상기 버퍼는
   이득이 1인 연산 증폭기로 구현되는 것을 특징으로 하는 광대역 수신기.
   
5. 제3항에 있어서, 상기 하나 이상의 동조가능 로우 패스 필터 각각은
   상기 제1 내지 제 2 저항(R1~R2)과 상기 제1 및 제 2 캐패시터 중 하나 이상의 소자값을 변경하여, 차단 주파수를 변경하는 것을 특징으로 하는 광대역 수신기.
   
6. 제3항에 있어서, 상기 하나 이상의 동조가능 로우 패스 필터 각각은
   상기 입력단에 연결되는 게이트와 구동 전압이 인가되는 소스를 가지는 제1 도전형의 제1 트랜지스터;
   상기 제1 도전형의 제1 트랜지스터의 드레인에 공통 연결된 게이트 및 드레인을 가지는 제2 도전형의 제1 트랜지스터; 및
   상기 출력단에 공통 연결된 게이트와 드레인과 상기 구동 전압에 연결된 소스를 가지는 제1 도전형의 제2 트랜지스터를 더 포함하는 것을 특징으로 하는 광대역 수신기.
   
7. 제6항에 있어서, 상기 버퍼는
   상기 제1 캐패시터에 연결된 게이트와 상기 제1 도전형의 제2 트랜지스터의 드레인에 연결된 드레인과 상기 제2 캐패시터에 연결된 소스를 가지는 제2 도전형의 제2 트랜지스터로 구현되는 것을 특징으로 하는 광대역 수신기.
   
8. 제1항에 있어서, 상기 하향 변환부는
   클록을 생성하는 클록 생성기;
   상기 클록을 90ㅀ의 위상차로 천이시켜 I/Q 신호 복원에 필요한 상기 국부발진 신호를 발생하는 위상 천이기;
   이산 시간 도메인에서 상기 국부발진신호에 따라 상기 상향 변환부의 출력 신호를 샘플링 및 홀딩하여, 상기 상향 변환부의 출력 신호를 기저대역으로 하향 변환하고 이산 시간 도메인의 신호로 변환하는 두개의 샘플 및 홀드부; 및
   이산 시간 도메인에서 상기 두개의 샘플 및 홀드부의 출력을 로우 패스 필터링하는 두개의 이산 시간 로우 패스 필터를 포함하는 것을 특징으로 하는 광대역 수신기.
   
9. 제8항에 있어서, 상기 두개의 샘플 및 홀드부 각각은
   제1 입력단과 연결되는 드레인과 국부발진 신호가 입력되는 게이트를 가지는 제1 트랜지스터;
   제2 입력단과 연결되는 드레인과 상기 국부발진 신호가 입력되는 게이트를 가지는 제2 트랜지스터;
   제1 트랜지스터의 소스에 연결되는 드레인과 국부발진 반전신호가 입력되는 게이트와 출력단에 연결되는 소스를 가지는 제3 트랜지스터;
   상기 제2 트랜지스터의 소스에 연결되는 드레인과 상기 국부발진 반전신호가 입력되는 게이트과 바이어스 전압에 연결되는 소스를 가지는 제4 트랜지스터;
   상기 출력단에 연결되는 드레인과 상기 국부발진 신호가 입력되는 게이트를 가지는 제5 트랜지스터;
   상기 제1 트랜지스터의 소스와 상기 제2 트랜지스터의 소스 사이에 연결되는 제1 캐패시터;
   상기 출력단과 상기 제5 트랜지스터의 소스 사이에 연결되는 제2 캐패시터; 및
   상기 제2 캐패시터와 접지 사이에 연결되는 제3 캐패시터를 포함하는 것을 특징으로 하는 광대역 수신기.
   
10. 제9항에 있어서, 상기 두개의 샘플 및 홀드부 각각은
    상기 제1 및 제2 입력단을 통해 상기 상향 변환부의 출력 신호를 차동 신호쌍 형태로 입력받는 것을 특징으로 하는 광대역 수신기.
    
11. 제8항에 있어서, 상기 클록 생성기는
    상기 클록의 주파수를 가변할 수 있는 것을 특징으로 광대역 수신기.

Images