KR20110069486A - Method for forming metal electrode - Google Patents

Method for forming metal electrode Download PDF

Info

Publication number
KR20110069486A
KR20110069486A KR1020090126238A KR20090126238A KR20110069486A KR 20110069486 A KR20110069486 A KR 20110069486A KR 1020090126238 A KR1020090126238 A KR 1020090126238A KR 20090126238 A KR20090126238 A KR 20090126238A KR 20110069486 A KR20110069486 A KR 20110069486A
Authority
KR
South Korea
Prior art keywords
pattern
sacrificial layer
metal electrode
substrate
layer pattern
Prior art date
Application number
KR1020090126238A
Other languages
Korean (ko)
Inventor
주병권
허진우
정진욱
Original Assignee
한국전자통신연구원
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원, 고려대학교 산학협력단 filed Critical 한국전자통신연구원
Priority to KR1020090126238A priority Critical patent/KR20110069486A/en
Publication of KR20110069486A publication Critical patent/KR20110069486A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • C23C16/0227Pretreatment of the material to be coated by cleaning or etching
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/042Coating on selected surface areas, e.g. using masks using masks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45502Flow conditions in reaction chamber
    • C23C16/45508Radial flow
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE: A method for manufacturing a metal electrode is provided to form a metal electrode with a narrow line and easily form a nano pattern in a wide area by using a nano imprinting process and a self assembled monolayer. CONSTITUTION: A method for manufacturing a metal electrode comprises the following steps. A pre-sacrificial film pattern is formed on a substrate using an imprinting process(S1). The pre-sacrificial film pattern is etched to form a sacrificial film pattern having a width narrower than that of the pre-sacrificial film pattern(S2). A self assembled monolayer pattern is selectively formed on the substrate exposed by the sacrificial film pattern(S3). The sacrificial film pattern is removed(S4). A metal electrode is selectively formed on the substrate exposed by the self assembled monolayer pattern(S5).

Description

금속 전극 제조 방법{METHOD FOR FORMING METAL ELECTRODE}Metal electrode manufacturing method {METHOD FOR FORMING METAL ELECTRODE}

본 발명은 금속 전극 제조 방법에 관한 것으로, 더욱 상세하게는 자가 조립 단일막 및 나노 임프린팅 공정에 의한 금속 전극 제조 방법에 관련된 것이다. 본 발명은 지식경제부의 IT 원천 기술 개발 사업의 일환으로 수행한 연구로부터 도출된 것이다.[과제관리번호: 2008-F-024-02, 과제명:모바일 플렉시블 입출력 플랫폼].The present invention relates to a method of manufacturing a metal electrode, and more particularly to a method of manufacturing a metal electrode by a self-assembled monolayer and a nano imprinting process. The present invention is derived from a study conducted as part of the IT source technology development project of the Ministry of Knowledge Economy. [Task management number: 2008-F-024-02, Task name: Mobile flexible input and output platform].

노광 공정은 해상도 면에 있어서 한계를 가지고 있다. 따라서 90년대 중반부터 이러한 노광 공정을 대체하기 위한 방식으로 전자빔 리소그래피(electron beam lithography), 엑스선 리소그래피(X-ray lithography), 주사 탐침 리소그래피(scanning probe lithography) 등이 연구되고 있다.The exposure process has a limitation in terms of resolution. Therefore, electron beam lithography, X-ray lithography, scanning probe lithography, and the like have been studied as a method to replace the exposure process since the mid 90s.

나노 임프린팅 리소그래피(nanoimprint lithography) 기술은 극 자외선 리소그래피와 함께 45nm 이하 급의 차세대 반도체의 패터닝 공정 기술로, 저비용으로 대량 생산이 가능하다는 장점으로 인하여 주목 받고 있다. Nanoimprint lithography technology, along with ultra-ultraviolet lithography, is a patterning process technology for next-generation semiconductors of less than 45nm class, attracting attention for its low cost and mass production.

본 발명이 해결하고자 하는 과제는 나노 임프린팅 공정과 자가 조립 단일막을 이용하여 투과도 조절이 가능한 투명 금속 전극을 제조하는 것이다.The problem to be solved by the present invention is to manufacture a transparent metal electrode that can control the permeability using a nanoimprinting process and a self-assembled monolayer.

본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problem to be solved by the present invention is not limited to the above-mentioned problem, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

상술한 기술적 과제들을 해결하기 위한 금속 전극의 제조 방법이 제공된다. 본 방법은 기판 상에 임프린팅 공정으로 예비 희생막 패턴을 형성하고, 예비 희생막 패턴을 식각하여 예비 희생막 패턴의 폭 보다 좁은 폭을 갖는 희생막 패턴을 형성하고, 희생막 패턴에 의하여 노출된 기판 상에 자가 조립 단일막(Self Assembled Monolayer) 패턴을 선택적으로 형성하고, 희생막 패턴을 제거하고, 자가 조립 단일막 패턴에 의하여 노출된 기판 상에 선택적으로 금속 전극을 형성하는 것을 포함할 수 있다.Provided are a method of manufacturing a metal electrode for solving the above technical problems. In the present method, a preliminary sacrificial layer pattern is formed on a substrate by an imprinting process, the preliminary sacrificial layer pattern is etched to form a sacrificial layer pattern having a width smaller than that of the preliminary sacrificial layer pattern, and is exposed by the sacrificial layer pattern. Selectively forming a self-assembled monolayer pattern on the substrate, removing the sacrificial layer pattern, and selectively forming a metal electrode on the substrate exposed by the self-assembled monolayer pattern. .

나노 임프린팅 공정과 자가 조립 단일막에 의하여 선폭이 좁은 금속 전극을 형성할 수 있다. 또한 넓은 면적에 용이하게 나노 패턴을 형성할 수 있다. 추가적으로 희생막에 대한 에칭에 의하여 보다 선폭이 좁은 금속 나노 패턴을 형성할 수 있다. 또한 보다 투명한 금속 전극을 형성할 수 있다.The nano-imprinting process and the self-assembled monolayer can form a metal line having a narrow line width. In addition, the nano-pattern can be easily formed in a large area. In addition, a metal nanopattern having a narrower line width may be formed by etching the sacrificial layer. It is also possible to form a more transparent metal electrode.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout the specification.

본 명세서에서, 도전성막, 반도체막, 또는 절연성막 등의 어떤 물질막이 다른 물질막 또는 기판"상"에 있다고 언급되는 경우에, 그 어떤 물질막은 다른 물질막 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 또 다른 물질막이 개재될 수도 있다는 것을 의미한다. 본 명세서의 다양한 실시예들에서 제 1, 제 2, 제 3 등의 용어가 특정 단계 등을 기술하기 위해서 사용되었지만, 이는 단지 어느 특정 단계 등을 다른 단계와 구별시키기 위해서 사용되었을 뿐이며, 이 같은 용어들에 의해서 한정되어서는 안된다. In the present specification, when a material film such as a conductive film, a semiconductor film, or an insulating film is referred to as being "on" another material film or substrate, the material film may be formed directly on another material film or substrate, or It means that another material film may be interposed between them. In various embodiments of the present specification, terms such as first, second, third, and the like are used to describe specific steps and the like, but are only used to distinguish one particular step from other steps, and the like. It should not be limited by these.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.The terminology used herein is for the purpose of describing particular embodiments only and is not intended to be limiting of the invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. As used herein, the terms 'comprises' and / or 'comprising' mean that the stated element, step, operation and / or element does not imply the presence of one or more other elements, steps, operations and / Or additions.

또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.In addition, the embodiments described herein will be described with reference to cross-sectional and / or plan views, which are ideal exemplary views of the present invention. In the drawings, the thicknesses of films and regions are exaggerated for effective explanation of technical content. Accordingly, shapes of the exemplary views may be modified by manufacturing techniques and / or tolerances. Accordingly, the embodiments of the present invention are not limited to the specific forms shown, but also include variations in forms generated by the manufacturing process. For example, the etched regions shown at right angles may be rounded or have a predetermined curvature. Accordingly, the regions illustrated in the figures have schematic attributes, and the shape of the regions illustrated in the figures is intended to illustrate a particular form of region of the device and not to limit the scope of the invention.

도 1은 본 발명의 일 실시예에 따른 금속 전극 제조 공정의 공정 흐름도이다. 도 2 내지 도 7은 본 발명의 일 실시예에 따른 금속 전극 제조 방법을 설명하기 위한 단면도들이다.1 is a process flowchart of a metal electrode manufacturing process according to an embodiment of the present invention. 2 to 7 are cross-sectional views illustrating a metal electrode manufacturing method according to an embodiment of the present invention.

도 1 내지 도 4를 참조하여, 임프린팅 공정으로 예비 희생막 패턴을 형성한다(S1). 도 2를 참조하여, 기판(100) 상에 희생막(110)이 형성될 수 있다. 상기 기판(100)은 유리 기판 또는 실리콘 기판이거나 Au, Ag, Pd, Pt, Cu, Ni, ITO 또는 SiO2를 포함하는 기판일 수 있다. 상기 희생막(110)은 포토레지스트(photo resist)층 또는 수지층(resin)일 수 있다. 1 to 4, a preliminary sacrificial layer pattern is formed by an imprinting process (S1). Referring to FIG. 2, a sacrificial layer 110 may be formed on the substrate 100. The substrate 100 may be a glass substrate or a silicon substrate or a substrate including Au, Ag, Pd, Pt, Cu, Ni, ITO, or SiO 2. The sacrificial layer 110 may be a photoresist layer or a resin layer.

도 3을 참조하여, 상기 희생막(110)으로부터 예비 희생막 패턴(115)이 형성될 수 있다. 상기 예비 희생막 패턴(115)은 나노 임프린팅 공정에 의하여 형성될 수 있다. 상기 임프린팅 공정의 몰드 패턴(150)은 형성하고자하는 상기 예비 희생막 패턴(115)과 역 패턴을 가지고 있다. 상기 희생막(110)을 상기 몰드 패턴(150)으로 가압하여 형성하고자 하는 상기 예비 희생막 패턴(115)을 형성할 수 있다. 상기 희생막(110)은 가압되기 이전에 가열될 수 있다. 상기 희생막(110)은 상기 가열에 의하여 유동성을 가질 수 있다. 상기 희생막(110)의 가압시, UV를 통한 상기 희생막(110)의 경화 및 노광 공정이 수반될 수 있다. 상기 몰드 패턴(150)은 실리콘 또는 쿼츠(quartz)일 수 있다. 상기 몰드 패턴(150)과 상기 희생막(110) 사이에 추가적인 접착 방지층(미도시)이 제공될 수 있다.Referring to FIG. 3, a preliminary sacrificial layer pattern 115 may be formed from the sacrificial layer 110. The preliminary sacrificial layer pattern 115 may be formed by a nano imprinting process. The mold pattern 150 of the imprinting process has an inverse pattern with the preliminary sacrificial layer pattern 115 to be formed. The preliminary sacrificial layer pattern 115 to be formed by pressing the sacrificial layer 110 with the mold pattern 150 may be formed. The sacrificial layer 110 may be heated before being pressed. The sacrificial layer 110 may have fluidity by the heating. When the sacrificial layer 110 is pressed, the sacrificial layer 110 may be cured and exposed through UV. The mold pattern 150 may be silicon or quartz. An additional adhesion prevention layer (not shown) may be provided between the mold pattern 150 and the sacrificial layer 110.

도 4를 참조하여, 상기 몰드 패턴(150)이 제거되고 상기 예비 희생막 패턴(115)이 상기 기판(100) 상에 잔류한다. 상기 예비 희생막 패턴(115)은 상기 기판(100)의 일부를 노출한다. 상기 예비 희생막 패턴(115)은 W1의 폭을 가질 수 있다.Referring to FIG. 4, the mold pattern 150 is removed and the preliminary sacrificial layer pattern 115 remains on the substrate 100. The preliminary sacrificial layer pattern 115 exposes a portion of the substrate 100. The preliminary sacrificial layer pattern 115 may have a width of W1.

도 5를 참조하여, 상기 예비 희생막 패턴(115)을 식각하여 패턴 선폭이 조절된 희생막 패턴(117)이 형성될 수 있다(S2). 상기 식각은 반응성 이온 식각(Reactive Ion Etching:이하 RIE)에 의하여 수행될 수 있다. 상기 희생막 패턴(117)은 상기 식각에 의하여 W1 보다 좁은 W2의 폭을 가질 수 있다. 따라서 이하 설명될 금속 전극의 선폭을 더욱 줄일 수 있다. 즉, 상기 희생막 패턴(117)의 선폭을 조절함으로써 결과적으로 금속 전극의 투명도를 조절할 수 있다. 상기 반응성 이온 식각은 상기 예비 희생막 패턴(115) 사이의 상기 기판(100) 상에 잔류하는 희생 물질을 추가적으로 제거할 수 있다. Referring to FIG. 5, the preliminary sacrificial layer pattern 115 may be etched to form a sacrificial layer pattern 117 whose pattern line width is controlled (S2). The etching may be performed by reactive ion etching (hereinafter referred to as RIE). The sacrificial layer pattern 117 may have a width of W2 narrower than W1 by the etching. Therefore, the line width of the metal electrode to be described below can be further reduced. That is, by adjusting the line width of the sacrificial layer pattern 117, it is possible to control the transparency of the metal electrode. The reactive ion etching may additionally remove the sacrificial material remaining on the substrate 100 between the preliminary sacrificial layer patterns 115.

도 1 및 도 6을 참조하여, 상기 희생막 패턴(117)에 의하여 노출된 상기 기판(100) 상에 자가 조립 단일막(Self Assembled Monolayer: 이하 SAM) 패턴(120)이 선택적으로 형성될 수 있다(S3). 상기 SAM 패턴(120)은 상기 기판(100)을 SAM 용액에 침지하여 형성될 수 있다. SAM은 기판(100)과 결합하는 헤드 그룹(head group)과 SAM의 표면 특성(친수성 또는 소수성)을 결정하는 작용기(functional group)를 포함한다. 상기 작용기가 CH3기, CF3기, C6H5기인 실란계 물질이면 소수성(hydrophobic)을 나타내고, COOH기, SO3기, OH기, SH기 또는 NH2기를 갖는 경우 친수성(hydrophilic)을 나타낸다. 상기 기판(100)을 SAM 용액에 침지하는 경우, 상기 SAM 패턴(120)은 노출된 상기 기판(100) 상에 상기 작용기에 따른 표면 특성을 가지도록 선택적으로 형성되고, 상기 희생막 패턴(117) 상에는 형성되지 않을 수 있다. 상기 SAM 패턴(120)의 헤드 그룹은 상기 기판(100) 물질과 상호 결합할 수 있는 물질로, 상기 상호 결합의 방식에 따라 공유 결합 반응(Covalent Chemical Reaction), 이온 상호작용(Ionic Interaction) 또는 전하 이동 착제(Charge Transfer Complex) 반응일 수 있다. Referring to FIGS. 1 and 6, a self-assembled monolayer (SAM) pattern 120 may be selectively formed on the substrate 100 exposed by the sacrificial layer pattern 117. (S3). The SAM pattern 120 may be formed by immersing the substrate 100 in a SAM solution. The SAM includes a head group that binds to the substrate 100 and a functional group that determines the surface properties (hydrophilic or hydrophobic) of the SAM. When the functional group is a silane-based material having a CH3 group, a CF3 group, and a C6H5 group, the functional group is hydrophobic. When the functional group has a COOH group, a SO3 group, an OH group, a SH group, or a NH2 group, the functional group is hydrophilic. When the substrate 100 is immersed in a SAM solution, the SAM pattern 120 is selectively formed to have a surface characteristic according to the functional group on the exposed substrate 100, the sacrificial layer pattern 117 It may not be formed on the phase. The head group of the SAM pattern 120 is a material capable of mutually bonding with the material of the substrate 100, and according to the method of the mutual bonding, a covalent chemical reaction, an ion interaction, or a charge It may be a Charge Transfer Complex reaction.

상기 SAM 패턴(120)은 상기 기판(100)과 반대의 표면 특성을 갖도록 선택될 수 있다. 즉, 상기 기판(100)이 친수성인 경우, 상기 SAM 패턴(120)은 소수성일 수 있고, 상기 기판(100)이 소수성인 경우, 상기 SAM 패턴(120)은 친수성일 수 있다. 도 1 및 도 7을 참조하여, 상기 희생막 패턴(117)이 제거되어 상기 기판(100)의 일부가 노출될 수 있다(S4). 상기 희생막 패턴(117)은 유기 용매에 의하여 제거될 수 있다.The SAM pattern 120 may be selected to have surface characteristics opposite to that of the substrate 100. That is, when the substrate 100 is hydrophilic, the SAM pattern 120 may be hydrophobic, and when the substrate 100 is hydrophobic, the SAM pattern 120 may be hydrophilic. Referring to FIGS. 1 and 7, the sacrificial layer pattern 117 may be removed to expose a portion of the substrate 100 (S4). The sacrificial layer pattern 117 may be removed by an organic solvent.

도 8을 참조하여, 상기 SAM 패턴(120)에 의하여 선택적으로 금속 전극(130)이 형성될 수 있다(S5). 상기 SAM 패턴(120)에 의하여 노출된 상기 기판(100) 상에 선택적으로 상기 금속 전극(130)을 형성할 수 있다. 상기 SAM 패턴(120)이 형성된 상기 기판(100)의 전면에 금속 용액(미도시)을 공급한다. 상기 금속 용액은 상기 기판(100)에 선택적으로 부착될 수 있는 금속 나노 입자(metal nano particle)를 포함할 수 있다. 상기 금속 나노 입자는 전도성이 우수한 Ag, Au, Al 또는 Cu 입자일 수 있다. 상기 금속 용액의 공급은 딥 코팅(dip coating) 방식, 스핀 코팅(spin coating) 방식, 캐스팅(casting) 또는 스프레이(spray) 방식으로 수행될 수 있다. Referring to FIG. 8, the metal electrode 130 may be selectively formed by the SAM pattern 120 (S5). The metal electrode 130 may be selectively formed on the substrate 100 exposed by the SAM pattern 120. The metal solution (not shown) is supplied to the entire surface of the substrate 100 on which the SAM pattern 120 is formed. The metal solution may include metal nanoparticles that may be selectively attached to the substrate 100. The metal nanoparticles may be Ag, Au, Al or Cu particles having excellent conductivity. The supply of the metal solution may be performed by a dip coating method, a spin coating method, a casting method or a spray method.

상기 언급과 같이 상기 기판(100)과 상기 SAM 패턴(120)은 반대의 표면 특성을 갖는다. 따라서 상기 금속 용액 속의 금속 나노 입자는 상기 SAM 패턴(120)이 형성되지 않은 상기 기판(100) 상에 선택적으로 부착될 수 있다. 따라서 도 8에 도시된 바와 같은 패턴이 형성될 수 있다. 본 발명의 다른 실시예에 있어서, 상기 금속 용액 속의 금속 나노 입자는 상기 기판(100)이 아닌 상기 SAM 패턴(120)에 선택적으로 부착될 수 있다. 이 경우 상기 금속 전극(130)은 상기 SAM 패턴(120) 상에 형성될 수 있다. 상기 금속 전극(130)이 형성된 후, 린싱(rinsing) 공정이 수행될 수 있다. 본 발명의 실시예들에 따르면, 별도의 얼라인 공정없이 용이한 방식으로 나노 크기의 선폭을 갖는 금속 전극을 형성할 수 있다. 또한 임프린팅 방식에 의하여 반복적인 공정이 가능하다. 또한 추가적인 식각으로 금속 전극의 투명도를 높일 수 있다. 이와 같은 금속 전극은 전도성 고분자 전극, 탄소 나노 튜브 보다 전도성이 더 우수하다.As mentioned above, the substrate 100 and the SAM pattern 120 have opposite surface characteristics. Therefore, the metal nanoparticles in the metal solution may be selectively attached onto the substrate 100 on which the SAM pattern 120 is not formed. Thus, a pattern as shown in FIG. 8 may be formed. In another embodiment of the present invention, the metal nanoparticles in the metal solution may be selectively attached to the SAM pattern 120, not the substrate 100. In this case, the metal electrode 130 may be formed on the SAM pattern 120. After the metal electrode 130 is formed, a rinsing process may be performed. According to embodiments of the present invention, it is possible to form a metal electrode having a nano-sized line width in an easy manner without a separate alignment process. In addition, it is possible to repeat the process by the imprinting method. Further etching may increase the transparency of the metal electrode. Such metal electrodes are more conductive than conductive polymer electrodes and carbon nanotubes.

상기 실시예의 설명은 본 발명의 더욱 철저한 이해를 제공하기 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 그리고, 본 발명의 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 물론이다. The description of the above embodiments is merely given by way of example with reference to the drawings in order to provide a more thorough understanding of the present invention, which should not be construed as limiting the invention. In addition, various changes and modifications are possible to those skilled in the art without departing from the basic principles of the present invention.

도 1은 본 발명의 실시예들에 따른 금속 전극 제조 방법의 공정 흐름도이다.1 is a process flowchart of a metal electrode manufacturing method according to embodiments of the present invention.

도 2 내지 도 8 본 발명의 실시예들에 따른 금속 전극의 제조 방법을 설명하기 위한 단면도들이다. 2 to 8 are cross-sectional views illustrating a method of manufacturing a metal electrode according to embodiments of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 기판 117: 희생막 패턴100: substrate 117: sacrificial film pattern

150: 몰드 패턴 120: SAM 패턴150: mold pattern 120: SAM pattern

130: 금속 전극130: metal electrode

Claims (1)

기판 상에 임프린팅 공정으로 예비 희생막 패턴을 형성하는 것;Forming a preliminary sacrificial layer pattern on the substrate by an imprinting process; 상기 예비 희생막 패턴을 식각하여 상기 예비 희생막 패턴의 폭 보다 좁은 폭을 갖는 희생막 패턴을 형성하는 것;Etching the preliminary sacrificial layer pattern to form a sacrificial layer pattern having a width narrower than that of the preliminary sacrificial layer pattern; 상기 희생막 패턴에 의하여 노출된 상기 기판 상에 자가 조립 단일막(Self Assembled Monolayer) 패턴을 선택적으로 형성하는 것;Selectively forming a self-assembled monolayer pattern on the substrate exposed by the sacrificial layer pattern; 상기 희생막 패턴을 제거하는 것; 및Removing the sacrificial layer pattern; And 상기 자가 조립 단일막 패턴에 의하여 노출된 상기 기판 상에 선택적으로 금속 전극을 형성하는 것을 포함하는 금속 전극 제조 방법.And selectively forming a metal electrode on the substrate exposed by the self-assembled monolayer pattern.
KR1020090126238A 2009-12-17 2009-12-17 Method for forming metal electrode KR20110069486A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126238A KR20110069486A (en) 2009-12-17 2009-12-17 Method for forming metal electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126238A KR20110069486A (en) 2009-12-17 2009-12-17 Method for forming metal electrode

Publications (1)

Publication Number Publication Date
KR20110069486A true KR20110069486A (en) 2011-06-23

Family

ID=44401302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126238A KR20110069486A (en) 2009-12-17 2009-12-17 Method for forming metal electrode

Country Status (1)

Country Link
KR (1) KR20110069486A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331589B1 (en) * 2012-05-16 2013-11-20 한국생산기술연구원 Ultra fine line pannel and method for fabricationg the same
US9557603B2 (en) 2014-05-20 2017-01-31 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331589B1 (en) * 2012-05-16 2013-11-20 한국생산기술연구원 Ultra fine line pannel and method for fabricationg the same
US9557603B2 (en) 2014-05-20 2017-01-31 Samsung Display Co., Ltd. Method of manufacturing liquid crystal display panel

Similar Documents

Publication Publication Date Title
Lu et al. Nanolithography of single-layer graphene oxide films by atomic force microscopy
Saavedra et al. Hybrid strategies in nanolithography
US8236670B2 (en) Method of applying a pattern of metal, metal oxide and/or semiconductor material on a substrate
Kwon et al. Importance of molds for nanoimprint lithography: Hard, soft, and hybrid molds
KR101265321B1 (en) fabrication method of stamp, fabrication method of thin film transistor and liquid crystal display device by using it
Gates Nanofabrication with molds & stamps
JP2016055288A (en) Selective nanoparticle assembly system and method
Mun et al. Controlled segmentation of metal nanowire array by block copolymer lithography and reversible ion loading
Xue et al. Fabrication of ultra-fine nanostructures using edge transfer printing
Sanetra et al. Printing of highly integrated crossbar junctions
KR100963204B1 (en) Fabricating Method Of Flexible Transparent Electrode
KR101015065B1 (en) Patterning method of metal line on flexible substrate using nanoimprint lithography
KR20110069486A (en) Method for forming metal electrode
Sanedrin et al. Temperature controlled dip-pen nanolithography
Kulkarni et al. Metal nanowire grating patterns
KR101652339B1 (en) Patterning method using mold treated by self assembled monolayer
KR100841457B1 (en) Method for preparing nano-circuit including V2O5 nanowire pattern
US11156914B2 (en) Damascene template for nanoelement printing fabricated without chemomechanical planarization
KR101029995B1 (en) High Integrating Method of 1 Dimensional or 2 Dimensional Conductive Nanowires Using Charged Materials, and High Integrated Conductive Nanowires by the Same
Thakur et al. Soft‐Contact Printing of Nanoparticle‐Based Nanoink for Functional Nanopatterns
Yamamoto et al. Location control of nanoparticles using combination of top-down and bottom-up nano-fabrication
KR101975940B1 (en) Nanostructure fabrication method and method of making the stamp used for nanostructure fabrication
KR100586175B1 (en) Stamper for nanoimprint and fabrication method thereof
KR101598827B1 (en) Fine structure patterning method using non-contact printing
Lu Electrochemical replication and transfer: principle, fabrication, and applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application