KR20110069376A - Manufacturing method of light emitting device and light emitting device produced by the same - Google Patents

Manufacturing method of light emitting device and light emitting device produced by the same Download PDF

Info

Publication number
KR20110069376A
KR20110069376A KR1020090126085A KR20090126085A KR20110069376A KR 20110069376 A KR20110069376 A KR 20110069376A KR 1020090126085 A KR1020090126085 A KR 1020090126085A KR 20090126085 A KR20090126085 A KR 20090126085A KR 20110069376 A KR20110069376 A KR 20110069376A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
conductive
light emitting
emitting device
Prior art date
Application number
KR1020090126085A
Other languages
Korean (ko)
Inventor
우종균
김제원
황석민
이수열
장태성
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020090126085A priority Critical patent/KR20110069376A/en
Publication of KR20110069376A publication Critical patent/KR20110069376A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: A method for manufacturing a semiconductor light emitting device and the semiconductor light emitting device made by the same are provided to minimize damages due to etching by using a selective non-growth region as a conductive via forming region. CONSTITUTION: A first conductive semiconductor layer(101) is formed on a substrate(100). A mask layer is formed on the upper side of the first conductive semiconductor layer. An active layer and the second conductive semiconductor layer are formed on the region without a mask layer of the first conductive semiconductor layer. A first electrode is formed on the first conductive semiconductor layer. A second electrode is formed on the second conductive semiconductor layer.

Description

반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자{MANUFACTURING METHOD OF LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PRODUCED BY THE SAME}Method for manufacturing semiconductor light emitting device, and semiconductor light emitting device manufactured by the same {manufacturing metal light emitting device and light emitting device)

본 발명은 반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자에 관한 것으로서, 특히, 전극을 형성함에 있어서 발광구조물에 미치는 피해가 최소화될 수 있는 반도체 발광소자 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor light emitting device and a semiconductor light emitting device manufactured thereby, and more particularly, to a method of manufacturing a semiconductor light emitting device that can minimize damage to the light emitting structure in forming the electrode.

반도체 발광소자는 전류가 가해지면 p, n형 반도체의 접합 부분에서 전자와 정공의 재결합에 기하여, 다양한 색상의 빛을 발생시킬 수 있는 반도체 장치이다. 이러한 질화물 반도체 발광소자는 필라멘트에 기초한 발광소자에 비해 긴 수명, 낮은 전원, 우수한 초기 구동 특성, 높은 진동 저항 등의 여러 장점을 갖기 때문에 그 수요가 지속적으로 증가하고 있다. 특히, 최근에는, 청색 계열의 단파장 영역의 빛을 발광할 수 있는 III족 질화물 반도체가 각광을 받고 있다.A semiconductor light emitting device is a semiconductor device capable of generating light of various colors based on recombination of electrons and holes at junctions of p and n type semiconductors when a current is applied. Since the nitride semiconductor light emitting device has a number of advantages, such as long life, low power supply, excellent initial driving characteristics, high vibration resistance compared to the light emitting device based on filament, the demand is continuously increasing. In particular, in recent years, group III nitride semiconductors capable of emitting light in a blue series short wavelength region have been in the spotlight.

이러한 반도체 발광소자의 경우, n형 및 p형 반도체층 사이에 활성층이 개재된 구조를 구비하는 것이 일반적이며, 전극을 형성하기 위한 목적 등으로 n형 반도 체층이 노출되도록 메사 식각을 수행하는 경우가 많다. 이러한 식각 공정은 발광구조물의 일정 영역을 마스킹 처리한 후 나머지 영역에 대하여 건식 식각을 수행함으로써 실행될 수 있는데, 그 과정에서 에칭 부산물들이 발광구조물의 표면에 재흡착될 수 있다. 특히, 활성층의 측면에 에칭 부산물들이 재흡착되는 경우, 재흡착 영역은 전류의 누설 경로로 작용할 수 있으며, 이에 따라, 발광소자의 효율이 크게 저하되는 문제가 있다.In the case of such a semiconductor light emitting device, it is common to have a structure in which an active layer is interposed between n-type and p-type semiconductor layers, and mesa etching is performed to expose an n-type semiconductor layer for the purpose of forming an electrode. many. The etching process may be performed by masking a region of the light emitting structure and performing dry etching on the remaining region, in which etching by-products may be resorbed onto the surface of the light emitting structure. In particular, when the etching by-products are resorbed to the side of the active layer, the resorption region may act as a leakage path of the current, thereby causing a problem that the efficiency of the light emitting device is greatly reduced.

본 발명은 일 목적은 전극을 형성함에 있어서 발광구조물에 미치는 피해가 최소화될 수 있는 반도체 발광소자 제조방법을 제공하는 것에 있다.An object of the present invention is to provide a method of manufacturing a semiconductor light emitting device that can minimize damage to the light emitting structure in forming the electrode.

본 발명의 다른 목적은 상기와 같은 제조방법을 사용하여 얻어질 수 있는 효율이 우수한 반도체 발광소자를 제공하는 것에 있다.Another object of the present invention is to provide a semiconductor light emitting device having excellent efficiency that can be obtained by using the above manufacturing method.

상기 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,In order to realize the above technical problem, an aspect of the present invention,

기판 상에 제1 도전형 반도체층을 형상하는 단계와, 상기 제1 도전형 반도체층 상면 중 일 영역에 마스크층을 형성하는 단계와, 상기 제1 도전형 반도체층 상면 중 상기 마스크층이 형성되지 않은 영역 상에 활성층 및 제2 도전형 반도체층을 형성하는 단계와, 상기 제1 도전형 반도체층의 상면이 노출되도록 상기 마스크층의 적어도 일부를 제거하는 단계와, 상기 제1 도전형 반도체층에서 상기 마스크층이 제거되어 노출된 상면에 제1 전극을 형성하는 단계 및 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.Forming a first conductive semiconductor layer on a substrate, forming a mask layer on a region of an upper surface of the first conductive semiconductor layer, and forming the mask layer on an upper surface of the first conductive semiconductor layer Forming an active layer and a second conductivity-type semiconductor layer on the unused region, removing at least a portion of the mask layer to expose the top surface of the first conductivity-type semiconductor layer, and in the first conductivity-type semiconductor layer It provides a method of manufacturing a semiconductor light emitting device comprising the step of forming a first electrode on the exposed upper surface by removing the mask layer and a second electrode on the second conductive semiconductor layer.

본 발명의 일 실시 예에서, 상기 마스크층은 전기절연성 물질로 이루어질 수 있다.In one embodiment of the present invention, the mask layer may be made of an electrically insulating material.

이 경우, 상기 마스크층은 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.In this case, the mask layer may be made of silicon oxide or silicon nitride.

또한, 상기 마스크층의 적어도 일부를 제거하는 단계는 상기 활성층 및 제2 도전형반도체층과 상기 제1 전극 사이 영역에 상기 마스크의 일부가 잔존하도록 실행될 수 있다.The removing of the at least part of the mask layer may be performed so that a part of the mask remains in a region between the active layer, the second conductive semiconductor layer, and the first electrode.

또한, 상기 제1 전극은 상기 마스크층에서 제거된 부분의 형상에 대응하도록 형성될 수 있다.In addition, the first electrode may be formed to correspond to the shape of the portion removed from the mask layer.

본 발명의 일 실시 예에서, 상기 마스크층의 두께는 상기 활성층 및 제2 도전형 반도체층의 두께의 합과 같을 수 있다.In an embodiment, the thickness of the mask layer may be equal to the sum of the thicknesses of the active layer and the second conductive semiconductor layer.

본 발명의 일 실시 예에서, 상기 제1 전극의 두께는 상기 활성층 및 제2 도전형 반도체층의 두께의 합과 같을 수 있다.In one embodiment of the present invention, the thickness of the first electrode may be equal to the sum of the thicknesses of the active layer and the second conductive semiconductor layer.

본 발명의 다른 측면은,Another aspect of the invention,

반도체 성장용 기판 상에 제1 도전형 반도체층을 성장시키는 단계와, 상기 제1 반도체층 상면 중 일 영역에 절연 물질로 이루어진 마스크층을 형성하는 단계와, 상기 제1 도전형 반도체층 상면 중 상기 마스크층이 형성되지 않은 영역 상에 활성층 및 제2 도전형 반도체층을 형성하는 단계와, 상기 활성층 및 제2 도전형 반도체층의 측면과 접하는 부분을 잔존시킨 상태에서 상기 마스크층을 제거하여 상기 제1 도전형 반도체층 상면을 노출시키는 단계와, 상기 제2 도전형 반도체층 상에 제2 도전형 컨택층을 형성하는 단계와, 상기 제2 도전형 컨택층을 덮도록 절연체를 형성하는 단계와, 상기 마스크층이 제거된 영역에 도전 물질을 형성하여 상기 제1 도전형 반도체층과 접속되는 도전성 비아를 형성하는 단계와, 상기 도전성 비아와 접속되도록 상기 절연체 상에 도전성 기판을 형성하는 단계와, 상기 제1 도전형 반도체층이 외부로 노출되도록 상기 반도체 성장용 기판을 제거하는 단계 및 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 일부 제거하여 상기 제1 도전형 컨택층을 노출시키는 단계를 포함하는 반도체 발광소자 제조방법을 제공한다.Growing a first conductive semiconductor layer on a semiconductor growth substrate, forming a mask layer made of an insulating material on one of the upper surfaces of the first semiconductor layer, and forming an upper surface of the first conductive semiconductor layer Forming an active layer and a second conductivity-type semiconductor layer on a region where the mask layer is not formed, and removing the mask layer while leaving portions in contact with side surfaces of the active layer and the second conductivity-type semiconductor layer. Exposing an upper surface of a first conductive semiconductor layer, forming a second conductive contact layer on the second conductive semiconductor layer, forming an insulator to cover the second conductive contact layer, Forming a conductive material in a region where the mask layer has been removed to form a conductive via connected to the first conductive semiconductor layer, and connecting the conductive via to the conductive via Forming a conductive substrate on the body, removing the semiconductor growth substrate so that the first conductive semiconductor layer is exposed to the outside, and forming the first conductive semiconductor layer, the active layer, and the second conductive semiconductor layer. The present invention provides a method of manufacturing a semiconductor light emitting device, the method including exposing a portion of the first conductive contact layer by removing a portion thereof.

나아가, 본 발명의 또 다른 측면은,Furthermore, another aspect of the present invention,

제1 도전형 반도체층과, 상기 제1 도전형 반도체층 상면 중 제1 영역 위에 형성된 활성층 및 제2 도전형 반도체층과, 상기 제1 도전형 반도체층 상면 중 제2 영역 위에 형성된 제1 전극과, 상기 활성층 및 제2 도전형 반도체층의 측면과 상기 제1 전극의 측면 사이에 형성된 절연체 및 상기 제2 도전형 반도체층 상에 형성된 제2 전극을 포함하는 반도체 발광소자을 제공한다.A first conductive semiconductor layer, an active layer and a second conductive semiconductor layer formed on a first region of an upper surface of the first conductive semiconductor layer, a first electrode formed on a second region of an upper surface of the first conductive semiconductor layer; The present invention provides a semiconductor light emitting device including an insulator formed between a side surface of the active layer and a second conductive semiconductor layer and a side surface of the first electrode, and a second electrode formed on the second conductive semiconductor layer.

본 발명의 일 실시 예에서, 상기 제1 전극의 두께는 상기 활성층 및 제2 도전형 반도체층의 두께의 합과 같을 수 있다.In one embodiment of the present invention, the thickness of the first electrode may be equal to the sum of the thicknesses of the active layer and the second conductive semiconductor layer.

본 발명의 일 실시 예에서, 상기 절연체는 실리콘 산화물 또는 실리콘 질화물로 이루어질 수 있다.In one embodiment of the present invention, the insulator may be made of silicon oxide or silicon nitride.

본 발명의 일 실시 예에서, 상기 제1 도전형 반도체층의 상면은 단차가 형성된 부분이 없이 평탄한 형상을 가질 수 있다.In an embodiment of the present disclosure, the upper surface of the first conductivity-type semiconductor layer may have a flat shape without a portion where a step is formed.

본 발명의 일 실시 예에서, 상기 절연체는 상기 활성층 및 제2 도전형 반도 체층의 측면과 상기 제1 전극의 측면 사이 공간을 모두 메우도록 형성될 수 있다.In one embodiment of the present invention, the insulator may be formed to fill all the space between the side of the active layer and the second conductivity-type semiconductor layer and the side of the first electrode.

본 발명에 따르면, 전극을 형성함에 있어서 반도체층을 에칭하는 공정을 사용하지 않음으로써 발광구조물, 특히, 활성층에 에칭 부산물이 재흡착되는 등의 문제가 발생되지 않는다. 이에 따라, 반도체 발광소자의 신뢰성이 향상될 수 있다.According to the present invention, there is no problem of re-adsorption of etching by-products into the light emitting structure, particularly the active layer, by not using the process of etching the semiconductor layer in forming the electrode. Accordingly, the reliability of the semiconductor light emitting device can be improved.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. In addition, embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1 내지 6은 본 발명의 일 실시 형태에 따른 반도체 발광소자 제조방법을 개략적으로 나타내는 공정 단면도이다. 본 실시 형태에 따른 반도체 발광소자 제조방법을 설명하면, 우선, 도 1에 도시된 것과 같이, 기판(100) 상에 제1 도전형 반도체층(101)을 형성한다. 기판(100)은 반도체 성장용 기판으로 제공되며, 사파이 어, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다. 제1 도전형 반도체층(101)은 질화물 반도체, 구체적으로, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지며, MOCVD, MBE, HVPE 등과 같은 당 기술 분야에서 공지된 공정을 이용하여 성장될 수 있다.1 to 6 are process cross-sectional views schematically showing a method for manufacturing a semiconductor light emitting device according to an embodiment of the present invention. Referring to the method of manufacturing the semiconductor light emitting device according to the present embodiment, first, as shown in FIG. 1, the first conductive semiconductor layer 101 is formed on the substrate 100. The substrate 100 may be provided as a substrate for semiconductor growth, and a substrate made of a material such as sapphire, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , GaN, or the like may be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, the C plane is mainly used as a nitride growth substrate because the C surface is relatively easy to grow and stable at high temperatures. The first conductive semiconductor layer 101 is a nitride semiconductor, specifically, Al x In y Ga (1-xy) N composition formula (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1 And can be grown using processes known in the art, such as MOCVD, MBE, HVPE, and the like.

다음으로, 도 2에 도시된 것과 같이, 제1 도전형 반도체층(101) 상면 중 일 영역에 마스크층(110)을 형성한다. 마스크층(110)은 실리콘 산화물이나 실리콘 질화물과 같은 절연 물질을 적절한 증착 공정을 이용하여 형성될 수 있다. 후술할 바와 같이, 마스크층(110)이 형성되지 않은 영역은 발광 영역이 되며, 마스크층(110)이 형성된 영역은 제1 도전형 반도체층(101)과 연결되는 전극이 형성된다.Next, as shown in FIG. 2, the mask layer 110 is formed in one region of the upper surface of the first conductivity-type semiconductor layer 101. The mask layer 110 may be formed using an appropriate deposition process on an insulating material such as silicon oxide or silicon nitride. As will be described later, an area in which the mask layer 110 is not formed becomes a light emitting area, and in an area in which the mask layer 110 is formed, an electrode connected to the first conductivity-type semiconductor layer 101 is formed.

다음으로, 도 3에 도시된 것과 같이, 제1 도전형 반도체층(101) 상면 중 마스크층(110)이 형성되지 않은 영역에 활성층(102) 및 제2 도전형 반도체층(103)을 순차적으로 형성한다. 제1 도전형 반도체층(101)과 마찬가지로 제2 도전형 반도체층(103)은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 가지 며, 이 경우, 제1 및 제2 도전형 반도체층(101, 103)은 각각 n형 및 p형 반도체층이 될 수 있다. 활성층(102)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 본 실시 형태의 경우, 활성층(102) 및 제2 도전형 반도체층(103)은 마스크층(110)과 같은 높이가 되도록, 즉, 활성층(102) 및 제2 도전형 반도체층(103)의 두께의 합과 마스크층(110)의 두께는 서로 동일하게 형성될 수 있다.Next, as shown in FIG. 3, the active layer 102 and the second conductivity-type semiconductor layer 103 are sequentially disposed in an area where the mask layer 110 is not formed on the upper surface of the first conductivity-type semiconductor layer 101. Form. Similar to the first conductivity type semiconductor layer 101, the second conductivity type semiconductor layer 103 has an Al x In y Ga (1-xy) N composition formula, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦. x + y ≦ 1), in which case, the first and second conductivity-type semiconductor layers 101 and 103 may be n-type and p-type semiconductor layers, respectively. The active layer 102 emits light having a predetermined energy by recombination of electrons and holes. Can be used. In the present embodiment, the active layer 102 and the second conductivity-type semiconductor layer 103 have the same height as the mask layer 110, that is, the thickness of the active layer 102 and the second conductivity-type semiconductor layer 103. The sum and the thickness of the mask layer 110 may be the same.

다음으로, 도 4에 도시된 것과 같이, 마스크층(110)을 제거하여 제1 도전형 반도체층(101) 상면을 노출시키며, 이는 제1 도전형 반도체층(101)에 전극을 연결하기 위한 것이다. 마스크층(110) 제거 공정의 경우, 예컨대, 습식 식각으로 비교적 간단하게 구현될 수 있으며, 마스크층(110)의 제거 과정에서 발광구조물, 즉, 제1 도전형 반도체층(101), 활성층(102) 및 제2 도전형 반도체층(103)에 미치는 피해는 거의 없으므로, 전극 형성으로 인하여 발광 효율이 저하되는 문제를 최소화할 수 있다. 이러한 과정에 의하여 형성된 발광구조물의 형상의 경우, 종래 메사 식각을 이용한 발광소자와 달리, 제1 도전형 반도체층(101)의 상면은 단차를 갖지 않는 평탄한 형상을 가질 수 있다.Next, as shown in FIG. 4, the mask layer 110 is removed to expose the top surface of the first conductivity type semiconductor layer 101, which is for connecting the electrode to the first conductivity type semiconductor layer 101. . In the case of removing the mask layer 110, for example, wet etching may be relatively simple. In the process of removing the mask layer 110, a light emitting structure, that is, the first conductive semiconductor layer 101 and the active layer 102 may be formed. ) And the second conductivity-type semiconductor layer 103, there is almost no damage. Therefore, the problem that the luminous efficiency is lowered due to the formation of the electrode can be minimized. In the case of the shape of the light emitting structure formed by the above process, unlike the conventional light emitting device using mesa etching, the upper surface of the first conductivity-type semiconductor layer 101 may have a flat shape having no step.

다음으로, 도 5에 도시된 것과 같이, 마스크층(110)이 제거되어 노출된 제1 도전형 반도체층(101)의 상면에 제1 전극(104a)을 형성하며, 제2 도전형 반도체층 상면(104b)에는 제2 전극(104b)을 형성한다. 이 경우, 제1 및 제2 전극(104a), 104b)은 단일 물질로 이루어진 전극이 사용될 수도 있으나, 오믹컨택 구조 등을 구비하는 다층 구조가 될 수도 있다. 이와 같이 본 실시 형태에서 제안하는 전극 형성 공정의 경우, 메사 식각 공정을 사용하지 않으며, 마스크층(110)에 의하여 성장이 제한된 영역에 제1 전극(104a)을 형성함으로써 발광구조물, 특히, 활성층(102)의 측면에 에칭 부산물이 재흡착되어 전류 누설 경로가 되는 문제가 없도록 하였다. 또한, 에칭 공정을 이용할 경우에는 에칭 정도에 따라 제1 도전형 반도체층(101)의 두께에 산포가 발생할 수 있으나, 본 실시 형태에 의할 경우에는 정확한 두께의 조절이 가능하다.Next, as shown in FIG. 5, the first electrode 104a is formed on the upper surface of the first conductive semiconductor layer 101 where the mask layer 110 is removed and exposed, and the upper surface of the second conductive semiconductor layer is formed. The second electrode 104b is formed at 104b. In this case, the first and second electrodes 104a and 104b may be electrodes made of a single material, but may have a multilayer structure having an ohmic contact structure or the like. As described above, in the electrode forming process proposed in the present embodiment, the first electrode 104a is formed in a region in which growth is limited by the mask layer 110 without using a mesa etching process. Etch by-products were resorbed on the side of 102 to avoid the problem of current leakage paths. In addition, in the case of using the etching process, dispersion may occur in the thickness of the first conductivity-type semiconductor layer 101 depending on the degree of etching, but in the case of the present embodiment, accurate thickness adjustment is possible.

한편, 도 4에서 설명한 마스크층(110) 제거 공정의 경우, 마스크층(110)의 일부만을 제거할 수도 있다. 즉, 도 6에 도시된 것과 같이, 마스크층(110)은 제1 도전형 반도체층(101) 상면을 노출하는 범위에서 일부만이 제거될 수 있으며, 이 경우, 남아있는 부분은 절연층으로 기능한다. 이 경우, 제1 전극(104a)은 마스크층(110)에서 제거된 부분에 해당하는 형상을 갖도록 형성되며, 제1 전극(104a)의 측면과 활성층(102) 및 제2 도전형 반도체층(103)의 측면 사이 공간은 마스크층(110)에 의하여 모두 메워질 수 있다. 반도체 발광소자의 제조를 위해서는 일반적으로 소자를 보호하도록 패시베이션층을 형성하는 과정을 따로 거치는 데, 본 실시 형태의 경우에는, 잔존하는 마스크층(110)이 이러한 기능을 수행할 수 있다. 따라서, 마스크층(110)이 잔존하는 상태에서 제1 전극(104a)을 형성할 경우, 해당 영 역에서는 패시베이션을 따로 거칠 필요가 없으므로, 공정 시간과 비용이 절감될 수 있을 것이다. 한편, 마스크층(110)의 잔존 영역을 제1 전극(104a) 형성을 위한 마스크로 사용할 경우, 반드시 그러한 것은 아니지만, 도 6에서 볼 수 있듯이, 제1 전극(104a)은 마스크층(110)과 동일한 두께를 갖도록 형성될 수 있다.Meanwhile, in the mask layer 110 removing process described with reference to FIG. 4, only a part of the mask layer 110 may be removed. That is, as shown in FIG. 6, only a part of the mask layer 110 may be removed in a range exposing the top surface of the first conductivity-type semiconductor layer 101, and in this case, the remaining part functions as an insulating layer. . In this case, the first electrode 104a is formed to have a shape corresponding to a portion removed from the mask layer 110, and the side surface of the first electrode 104a, the active layer 102, and the second conductivity-type semiconductor layer 103 are formed. The spaces between the side surfaces of the Ns may be filled by the mask layer 110. In order to manufacture the semiconductor light emitting device, a passivation layer is generally formed separately to protect the device. In the present embodiment, the remaining mask layer 110 may perform this function. Therefore, when the first electrode 104a is formed in the state where the mask layer 110 remains, the passivation does not need to be separately performed in the corresponding region, thereby reducing process time and cost. On the other hand, when using the remaining region of the mask layer 110 as a mask for forming the first electrode (104a), but not necessarily, as shown in Figure 6, the first electrode (104a) and the mask layer (110) It may be formed to have the same thickness.

도 7 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자 제조방법을 개략적으로 나타내는 공정 단면도이다. 본 실시 형태에 따른 반도체 발광소자 제조방법을 설명하면, 우선, 도 7에 도시된 것과 같이, 기판(200) 상에 제1 도전형 반도체층(201)을 형성하며, 본 단계는 앞선 실시 형태와 동일하다. 다음으로, 도 8에 도시된 것과 같이, 제1 도전형 반도체층(201) 상면 중 일 영역에 마스크층(210)을 형성한다. 본 실시 형태의 경우, 마스크층(210)이 형성된 영역은 이후, 제1 도전형 반도체층(201)에 전기 신호를 인가하기 위한 도전성 비아가 형성될 영역이 된다. 이에 따라, 항상 그러한 것은 아니지만, 마스크층(210)의 형상에 있어서 앞선 실시 형태와 차이가 생길 수 있다.7 to 15 are process cross-sectional views schematically showing a method for manufacturing a semiconductor light emitting device according to one embodiment of the present invention. Referring to the method of manufacturing the semiconductor light emitting device according to the present embodiment, first, as shown in FIG. 7, the first conductive semiconductor layer 201 is formed on the substrate 200. same. Next, as shown in FIG. 8, the mask layer 210 is formed in one region of the top surface of the first conductivity-type semiconductor layer 201. In the case of this embodiment, the region where the mask layer 210 is formed becomes a region where conductive vias for applying an electrical signal to the first conductive semiconductor layer 201 are to be formed. Accordingly, although not always the case, there may be a difference in the shape of the mask layer 210 from the foregoing embodiment.

다음으로, 도 9에 도시된 것과 같이, 제1 도전형 반도체층(201) 상면 중 마스크층(210)이 형성되지 않은 영역에 활성층(202) 및 제2 도전형 반도체층(203)을 순차적으로 형성한다. 마스크층(210)의 형상 차이에 따라 형성되는 영역과 형상에 차이가 있을 뿐, 활성층(202) 및 제2 도전형 반도체층(203)을 형성하는 공정 역시, 앞선 실시 형태와 동일한 것으로 이해할 수 있다.Next, as shown in FIG. 9, the active layer 202 and the second conductivity-type semiconductor layer 203 are sequentially formed in an area where the mask layer 210 is not formed on the top surface of the first conductivity-type semiconductor layer 201. Form. It can be understood that the process of forming the active layer 202 and the second conductivity-type semiconductor layer 203 is also the same as in the previous embodiment, although there are only differences in the region and the shape formed according to the shape difference of the mask layer 210. .

다음으로, 도 10에 도시된 것과 같이, 마스크층(210)을 일부 제거하여 제1 도전형 반도체층(201)의 상면을 노출시킨다. 제1 도전형 반도체층(201)의 상면을 노출하는 것은 이와 연결되는 전극 구조(도전성 비아)를 형성하기 위한 것이다. 이 경우, 제1 도전형 반도체층(201)과 연결되는 도전성 비아는 활성층(202) 및 제2 도전형 반도체층(203)과는 전기적으로 분리될 필요가 있으므로, 전기절연물질로 이루어진 마스크층(210) 중 활성층(202) 및 제2 도전형 반도체층(203)의 측면과 접촉된 부분은 잔존되도록 한다. Next, as shown in FIG. 10, the mask layer 210 is partially removed to expose the top surface of the first conductive semiconductor layer 201. The upper surface of the first conductive semiconductor layer 201 is exposed to form an electrode structure (conductive via) connected thereto. In this case, since the conductive via connected to the first conductive semiconductor layer 201 needs to be electrically separated from the active layer 202 and the second conductive semiconductor layer 203, a mask layer made of an electrically insulating material ( A portion of the active layer 202 and the second conductive semiconductor layer 203 which contacts the side surfaces of the 210 may remain.

다음으로, 도 11에 도시된 것과 같이, 제2 도전형 반도체층(203) 상에 제2 도전형 컨택층(204)을 형성하고, 제2 도전형 컨택층(204)을 덮도록 절연체를 형성한다. 이 경우, 절연체는 실리콘 산화물이나 실리콘 질화물 등으로 이루어질 수 있으며, 마스크층(210)과 동일한 물질로 형성할 수 있다. 도 11에서는 절연체와 마스크층(210)을 동일한 요소로 표현하였으며, 이하에서는 2개의 구성을 하나의 절연체(210)로 표현하기로 한다. 제2 도전형 컨택층(204)은 활성층(202)에서 방출된 빛을 맞은 편, 즉, 제2 도전형 반도체층(201) 방향으로 반사하는 기능을 수행할 수 있으며, 나아가, 제2 도전형 반도체층(203)과 오믹 컨택을 이루는 것이 바람직하다. 이러한 기능을 고려하여, 제2 도전형 컨택층(204)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있다. 이 경우, 자세하게 도시하지는 않았으나, 제2 도전형 컨택층(204)은 2층 이상의 구조로 채용되어 반사 효율을 향 상시킬 수 있으며, 구체적인 예로서, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등을 들 수 있다. 한편, 제2 도전형 컨택층(204)은 당 기술 분야에서 공지된 스퍼터링이나 증착 등의 공정을 적절히 이용하여 형성될 수 있을 것이다. Next, as shown in FIG. 11, a second conductive contact layer 204 is formed on the second conductive semiconductor layer 203, and an insulator is formed to cover the second conductive contact layer 204. do. In this case, the insulator may be made of silicon oxide, silicon nitride, or the like, and may be formed of the same material as the mask layer 210. In FIG. 11, the insulator and the mask layer 210 are represented by the same element, and hereinafter, two components will be represented by one insulator 210. The second conductive contact layer 204 may function to reflect the light emitted from the active layer 202 in the opposite direction, that is, in the direction of the second conductive semiconductor layer 201. It is preferable to make an ohmic contact with the semiconductor layer 203. In consideration of this function, the second conductivity type contact layer 204 may include a material such as Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, or the like. In this case, although not shown in detail, the second conductivity-type contact layer 204 may be adopted in two or more layers to improve reflection efficiency. Specific examples thereof include Ni / Ag, Zn / Ag, Ni / Al, Zn / Al, Pd / Ag, Pd / Al, Ir / Ag. Ir / Au, Pt / Ag, Pt / Al, Ni / Ag / Pt, etc. are mentioned. On the other hand, the second conductivity type contact layer 204 may be formed using a suitable process such as sputtering or deposition known in the art.

다음으로, 도 12에 도시된 것과 같이, 마스크층이 제거된 홈 형상의 영여과 절연체(210) 상에 도전 물질을 형성하여 도전성 비아(v) 및 도전성 기판(205)을 형성한다. 이에 따라, 도전성 기판(205)은 제1 도전형 반도체층(201)과 접촉되는 도전성 비아(v)와 연결될 수 있으며, 도전성 기판(205)을 통하여 제1 도전형 반도체층(201)에 전기 신호가 인가될 수 있다. 또한, 도전성 기판(205)은 레이저 리프트 오프 등의 공정에서 발광구조물을 지지하는 지지체의 역할을 수행하며, Au, Ni, Al, Cu, W, Si, Se, GaAs 중 어느 하나를 포함하는 물질, 예컨대, Si와 Al의 합금 형태의 물질로 이루어질 수 있다. 이 경우, 선택된 물질에 따라, 도전성 기판(205)은 도금 또는 본딩 접합 등의 방법으로 형성될 수 있을 것이다. 한편, 도전성 비아(v)와 도전성 기판(205)은 서로 동일한 물질로 한꺼번에 형성될 수 있으나, 경우에 따라, 도전성 비아(v)는 도전성 기판(205)과 다른 물질로 이루어져 서로 별도의 공정으로 형성될 수도 있다. 예컨대, 도전성 비아(v)를 증착 공정으로 형성한 후, 도전성 기판(205)은 미리 형성되어 발광구조물에 도전성 접착층을 매개로 본딩될 수 있을 것이다. Next, as shown in FIG. 12, the conductive material is formed on the groove-shaped zero filtration insulator 210 from which the mask layer is removed to form the conductive via v and the conductive substrate 205. Accordingly, the conductive substrate 205 may be connected to the conductive via (v) in contact with the first conductive semiconductor layer 201, and may transmit an electrical signal to the first conductive semiconductor layer 201 through the conductive substrate 205. Can be applied. In addition, the conductive substrate 205 serves as a support for supporting the light emitting structure in a process such as laser lift-off, a material containing any one of Au, Ni, Al, Cu, W, Si, Se, GaAs, For example, it may be made of a material in the form of an alloy of Si and Al. In this case, depending on the selected material, the conductive substrate 205 may be formed by a method such as plating or bonding bonding. On the other hand, the conductive via (v) and the conductive substrate 205 may be formed of the same material at the same time, but in some cases, the conductive via (v) is formed of a different material from the conductive substrate 205 formed in a separate process from each other May be For example, after the conductive via v is formed by a deposition process, the conductive substrate 205 may be previously formed and bonded to the light emitting structure through a conductive adhesive layer.

본 실시 형태와 같이, 도전성 기판(205)이 도전성 비아(v)에 의하여 제1 도전형 반도체층(201)과 연결됨에 따라, 제1 도전형 반도체층(201)의 표면에는 따로 전극을 형성할 필요가 없다. 이에 따라, 제1 도전형 반도체층(201)을 통하여 방출되는 빛의 양이 증가될 수 있다. 이 경우, 활성층(202)의 일부에 도전성 비아(v)가 형성되어 발광 영역이 줄어들기는 하지만, 제1 도전형 반도체층(201)에 형성되던 전극이 없어짐으로써 얻을 수 있는 광 추출 효율 향상 효과가 더 크다고 할 수 있다. 특히, 도전성 비아(v)를 형성함에 있어서, 에칭으로 발광구조물이 제거된 영역에 도전성 물질을 충전하는 방식이 아닌 선택적으로 성장이 중지된 영역을 도전성 비아(v)의 형성 영역으로 이용함으로써 에칭에 의한 피해가 최소화될 수 있다.As in the present exemplary embodiment, as the conductive substrate 205 is connected to the first conductive semiconductor layer 201 by the conductive via v, an electrode may be separately formed on the surface of the first conductive semiconductor layer 201. no need. Accordingly, the amount of light emitted through the first conductivity type semiconductor layer 201 may be increased. In this case, although the conductive via v is formed in a part of the active layer 202 to reduce the light emitting area, the light extraction efficiency improvement effect obtained by eliminating the electrode formed in the first conductivity type semiconductor layer 201 is reduced. It can be said bigger. In particular, in the formation of the conductive vias (v), not by filling the conductive material in the regions where the light emitting structures have been removed by etching, but by selectively using the regions where growth has been stopped as the formation regions of the conductive vias (v). Damage caused by this can be minimized.

다음으로, 도 13에 도시된 바와 같이, 제1 도전형 반도체층(201)이 노출되도록 반도체 성장용 기판(200)을 제거한다. 이 경우, 반도체 성장용 기판(200)은 레이저 리프트 오프나 화학적 리프트 오프 등과 같은 공정을 이용하여 제거될 수 있으며, 이 과정에서 도전성 기판(205)이 지지체로 이용될 수 있다. 도 13은 반도체 성장용 기판(200)이 제거된 상태로서, 도 12와 비교하여 180°회전시켜 도시하였다.Next, as shown in FIG. 13, the semiconductor growth substrate 200 is removed to expose the first conductivity-type semiconductor layer 201. In this case, the semiconductor growth substrate 200 may be removed using a process such as laser lift-off or chemical lift-off. In this process, the conductive substrate 205 may be used as a support. FIG. 13 illustrates a state in which the semiconductor growth substrate 200 is removed and rotated 180 ° as compared to FIG. 12.

다음으로, 도 14에 도시된 바와 같이, 발광구조물, 즉, 제1 도전형 반도체층(201), 활성층(202) 및 제2 도전형 반도체층(203)을 일부 제거하여 제2 도전형 컨택층(204)을 노출시킨다. 이는 노출된 제2 도전형 컨택층(204)을 통하여 전기 신 호를 인가하기 위한 것이다. 이 경우, 제2 도전형 컨택층(204)을 노출시키기 위하여, 발광구조물을 ICP-RIE 등의 방법으로 식각할 수 있다. 이후, 도 15에 도시된 것과 같이, 제2 도전형 컨택층(204)의 노출 영역 상에 전극 패드(206)를 형성하여 반도체 발광소자를 얻을 수 있다.Next, as shown in FIG. 14, the light emitting structure, that is, the first conductive semiconductor layer 201, the active layer 202, and the second conductive semiconductor layer 203 may be partially removed to remove the second conductive contact layer. Expose 204. This is for applying an electrical signal through the exposed second conductive contact layer 204. In this case, in order to expose the second conductivity type contact layer 204, the light emitting structure may be etched by a method such as ICP-RIE. Thereafter, as illustrated in FIG. 15, an electrode pad 206 may be formed on an exposed area of the second conductive contact layer 204 to obtain a semiconductor light emitting device.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.The present invention is not limited by the above-described embodiments and the accompanying drawings, but is defined by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.

도 1 내지 6은 본 발명의 일 실시 형태에 따른 반도체 발광소자 제조방법을 개략적으로 나타내는 공정 단면도이다.1 to 6 are process cross-sectional views schematically showing a method for manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

도 7 내지 15는 본 발명의 일 실시 형태에 따른 반도체 발광소자 제조방법을 개략적으로 나타내는 공정 단면도이다.7 to 15 are process cross-sectional views schematically showing a method for manufacturing a semiconductor light emitting device according to one embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100: 기판 101: 제1 도전형 반도체층100 substrate 101 first conductive semiconductor layer

102: 활성층 103: 제2 도전형 반도체층102: active layer 103: second conductive semiconductor layer

104a, 104b: 제1 및 제2 전극 110: 마스크층104a, 104b: First and Second Electrodes 110: Mask Layer

204: 제2 도전형 컨택층 205: 도전성 기판204: second conductivity type contact layer 205: conductive substrate

Claims (13)

기판 상에 제1 도전형 반도체층을 형상하는 단계;Forming a first conductive semiconductor layer on the substrate; 상기 제1 도전형 반도체층 상면 중 일 영역에 마스크층을 형성하는 단계;Forming a mask layer on one region of an upper surface of the first conductivity type semiconductor layer; 상기 제1 도전형 반도체층 상면 중 상기 마스크층이 형성되지 않은 영역 상에 활성층 및 제2 도전형 반도체층을 형성하는 단계;Forming an active layer and a second conductive semiconductor layer on a region where the mask layer is not formed on an upper surface of the first conductive semiconductor layer; 상기 제1 도전형 반도체층의 상면이 노출되도록 상기 마스크층의 적어도 일부를 제거하는 단계;Removing at least a portion of the mask layer to expose an upper surface of the first conductivity type semiconductor layer; 상기 제1 도전형 반도체층에서 상기 마스크층이 제거되어 노출된 상면에 제1 전극을 형성하는 단계; 및Forming a first electrode on an exposed upper surface of the first conductive semiconductor layer by removing the mask layer; And 상기 제2 도전형 반도체층 상에 제2 전극을 형성하는 단계;Forming a second electrode on the second conductive semiconductor layer; 를 포함하는 반도체 발광소자 제조방법.Semiconductor light emitting device manufacturing method comprising a. 제1항에 있어서,The method of claim 1, 상기 마스크층은 전기절연성 물질로 이루어진 것을 특징으로 하는 반도체 발광소자 제조방법.The mask layer is a method of manufacturing a semiconductor light emitting device, characterized in that made of an electrically insulating material. 제2항에 있어서,The method of claim 2, 상기 마스크층은 실리콘 산화물 또는 실리콘 질화물로 이루어진 것을 특징으로 하는 반도체 발광소자 제조방법.The mask layer is a method of manufacturing a semiconductor light emitting device, characterized in that consisting of silicon oxide or silicon nitride. 제2항에 있어서,The method of claim 2, 상기 마스크층의 적어도 일부를 제거하는 단계는 상기 활성층 및 제2 도전형반도체층과 상기 제1 전극 사이 영역에 상기 마스크의 일부가 잔존하도록 실행되는 것을 특징으로 하는 반도체 발광소자 제조방법.Removing at least a portion of the mask layer is performed such that a portion of the mask remains in a region between the active layer and the second conductive semiconductor layer and the first electrode. 제4항에 있어서,5. The method of claim 4, 상기 제1 전극은 상기 마스크층에서 제거된 부분의 형상에 대응하도록 형성된 것을 특징으로 하는 반도체 발광소자 제조방법.And the first electrode is formed to correspond to the shape of a portion removed from the mask layer. 제1항에 있어서,The method of claim 1, 상기 마스크층의 두께는 상기 활성층 및 제2 도전형 반도체층의 두께의 합과 같은 것을 특징으로 하는 반도체 발광소자 제조방법.And the thickness of the mask layer is equal to the sum of the thicknesses of the active layer and the second conductivity type semiconductor layer. 제1항에 있어서,The method of claim 1, 상기 제1 전극의 두께는 상기 활성층 및 제2 도전형 반도체층의 두께의 합과 같은 것을 특징으로 하는 반도체 발광소자 제조방법.And the thickness of the first electrode is equal to the sum of the thicknesses of the active layer and the second conductivity type semiconductor layer. 반도체 성장용 기판 상에 제1 도전형 반도체층을 성장시키는 단계;Growing a first conductive semiconductor layer on the semiconductor growth substrate; 상기 제1 반도체층 상면 중 일 영역에 절연 물질로 이루어진 마스크층을 형성하는 단계;Forming a mask layer made of an insulating material on one region of an upper surface of the first semiconductor layer; 상기 제1 도전형 반도체층 상면 중 상기 마스크층이 형성되지 않은 영역 상에 활성층 및 제2 도전형 반도체층을 형성하는 단계;Forming an active layer and a second conductive semiconductor layer on a region where the mask layer is not formed on an upper surface of the first conductive semiconductor layer; 상기 활성층 및 제2 도전형 반도체층의 측면과 접하는 부분을 잔존시킨 상태에서 상기 마스크층을 제거하여 상기 제1 도전형 반도체층 상면을 노출시키는 단계;Exposing a top surface of the first conductivity type semiconductor layer by removing the mask layer while remaining portions in contact with side surfaces of the active layer and the second conductivity type semiconductor layer; 상기 제2 도전형 반도체층 상에 제2 도전형 컨택층을 형성하는 단계;Forming a second conductivity type contact layer on the second conductivity type semiconductor layer; 상기 제2 도전형 컨택층을 덮도록 절연체를 형성하는 단계;Forming an insulator to cover the second conductivity type contact layer; 상기 마스크층이 제거된 영역에 도전 물질을 형성하여 상기 제1 도전형 반도체층과 접속되는 도전성 비아를 형성하는 단계;Forming a conductive material in the region from which the mask layer is removed to form a conductive via connected to the first conductive semiconductor layer; 상기 도전성 비아와 접속되도록 상기 절연체 상에 도전성 기판을 형성하는 단계;Forming a conductive substrate on the insulator so as to be connected to the conductive vias; 상기 제1 도전형 반도체층이 외부로 노출되도록 상기 반도체 성장용 기판을 제거하는 단계; 및Removing the semiconductor growth substrate so that the first conductive semiconductor layer is exposed to the outside; And 상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 일부 제거하여 상기 제1 도전형 컨택층을 노출시키는 단계;Exposing the first conductivity type contact layer by partially removing the first conductivity type semiconductor layer, the active layer, and the second conductivity type semiconductor layer; 를 포함하는 반도체 발광소자 제조방법.Semiconductor light emitting device manufacturing method comprising a. 제1 도전형 반도체층;A first conductivity type semiconductor layer; 상기 제1 도전형 반도체층 상면 중 제1 영역 위에 형성된 활성층 및 제2 도전형 반도체층;An active layer and a second conductive semiconductor layer formed on a first region of an upper surface of the first conductive semiconductor layer; 상기 제1 도전형 반도체층 상면 중 제2 영역 위에 형성된 제1 전극;A first electrode formed on a second region of an upper surface of the first conductive semiconductor layer; 상기 활성층 및 제2 도전형 반도체층의 측면과 상기 제1 전극의 측면 사이에 형성된 절연체; 및An insulator formed between side surfaces of the active layer and the second conductive semiconductor layer and side surfaces of the first electrode; And 상기 제2 도전형 반도체층 상에 형성된 제2 전극;A second electrode formed on the second conductive semiconductor layer; 을 포함하는 반도체 발광소자.Semiconductor light emitting device comprising a. 제9항에 있어서,10. The method of claim 9, 상기 제1 전극의 두께는 상기 활성층 및 제2 도전형 반도체층의 두께의 합과 같은 것을 특징으로 하는 반도체 발광소자.The thickness of the first electrode is a semiconductor light emitting device, characterized in that equal to the sum of the thickness of the active layer and the second conductive semiconductor layer. 제9항에 있어서,10. The method of claim 9, 상기 절연체는 실리콘 산화물 또는 실리콘 질화물로 이루어진 것을 특징으로 하는 반도체 발광소자.The insulator is a semiconductor light emitting device, characterized in that made of silicon oxide or silicon nitride. 제9항에 있어서,10. The method of claim 9, 상기 제1 도전형 반도체층의 상면은 단차가 형성된 부분이 없이 평탄한 형상을 갖는 것을 특징으로 하는 반도체 발광소자.The upper surface of the first conductive semiconductor layer is a semiconductor light emitting device, characterized in that it has a flat shape without a stepped portion. 제9항에 있어서,10. The method of claim 9, 상기 절연체는 상기 활성층 및 제2 도전형 반도체층의 측면과 상기 제1 전극의 측면 사이 공간을 모두 메우도록 형성된 것을 특징으로 하는 반도체 발광소자.The insulator is formed so as to fill all the space between the side of the active layer and the second conductive semiconductor layer and the side of the first electrode.
KR1020090126085A 2009-12-17 2009-12-17 Manufacturing method of light emitting device and light emitting device produced by the same KR20110069376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090126085A KR20110069376A (en) 2009-12-17 2009-12-17 Manufacturing method of light emitting device and light emitting device produced by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090126085A KR20110069376A (en) 2009-12-17 2009-12-17 Manufacturing method of light emitting device and light emitting device produced by the same

Publications (1)

Publication Number Publication Date
KR20110069376A true KR20110069376A (en) 2011-06-23

Family

ID=44401213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090126085A KR20110069376A (en) 2009-12-17 2009-12-17 Manufacturing method of light emitting device and light emitting device produced by the same

Country Status (1)

Country Link
KR (1) KR20110069376A (en)

Similar Documents

Publication Publication Date Title
KR101007130B1 (en) Light emitting device and method for fabricating the same
KR101891257B1 (en) Light Emitting Device and Manufacturing Method thereof
US9166109B2 (en) Semiconductor light emitting element, and light emitting device having conductive vias of first electrode structure disposed below second pad electrode of second electrode structure
KR100999733B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101978968B1 (en) Semiconductor light emitting device and light emitting apparatus
KR101047720B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package using the light emitting device
US20130020554A1 (en) Semiconductor light emitting device and light emitting apparatus
WO2008156294A2 (en) Semiconductor light emitting device and method of fabricating the same
KR20100035846A (en) Light emitting device and method for fabricating the same
KR20110049799A (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
JP5363973B2 (en) Light emitting device including Zener diode and method for manufacturing the same
KR100999800B1 (en) Light emitting device package and method for fabricating the same
JP2014086727A (en) Light-emitting device and light-emitting device package
KR20130097363A (en) Light emitting device and manufacturing method thereof
KR20110085726A (en) Semiconductor light emitting device and manufacturing method of the same
US9048343B2 (en) Semiconductor light emitting device and method of manufacturing the same
KR101659738B1 (en) Light emitting device fabrication method
KR20100103962A (en) Light emitting device and method for fabricating the same
KR20110132160A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR100587018B1 (en) Nitride semiconductor light emitting diode for flip chip structure
KR20110132161A (en) Semiconductor light emitting diode and method of manufacturing thereof
KR101068864B1 (en) Semiconductor light emitting device and menufacturing method thereof
KR20110069376A (en) Manufacturing method of light emitting device and light emitting device produced by the same
KR20120002819A (en) Semiconductor light emitting device and semiconductor light emitting device package
KR100990642B1 (en) Vertical semiconductor light emitting device and manufacturing method of the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination