KR20110065617A - 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템 - Google Patents

프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템 Download PDF

Info

Publication number
KR20110065617A
KR20110065617A KR1020090122188A KR20090122188A KR20110065617A KR 20110065617 A KR20110065617 A KR 20110065617A KR 1020090122188 A KR1020090122188 A KR 1020090122188A KR 20090122188 A KR20090122188 A KR 20090122188A KR 20110065617 A KR20110065617 A KR 20110065617A
Authority
KR
South Korea
Prior art keywords
image
frame memory
pixel data
interleaving
storing
Prior art date
Application number
KR1020090122188A
Other languages
English (en)
Other versions
KR101331093B1 (ko
Inventor
이석호
박성모
조승현
엄낙웅
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090122188A priority Critical patent/KR101331093B1/ko
Priority to US12/958,093 priority patent/US20110142128A1/en
Publication of KR20110065617A publication Critical patent/KR20110065617A/ko
Application granted granted Critical
Publication of KR101331093B1 publication Critical patent/KR101331093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation
    • H04N19/433—Hardware specially adapted for motion estimation or compensation characterised by techniques for memory access

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템에 관한 것으로서, 영상처리시 필요한 복원 영상의 필터 출력인 참조 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하는 단계; 및 프레임 메모리의 단일뱅크 내에 상기 인터리빙한 픽셀 데이터를 페이지 단위로 저장하는 단계를 포함한다.
Figure P1020090122188
메모리, 픽셀, 인터리빙, 단일뱅크, 참조 영상

Description

프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템{Method and Apparatus for Interleaving Reference Pixel within a Single Bank of Video Memory, Video Codec System Including the Same}
본 발명은 영상코덱에 있어서 프레임 메모리의 단일뱅크(Single Bank) 내 참조 영상(Reference Frame)의 픽셀(Pixel) 인터리빙(Interleaving) 방법 및 장치에 관한 것이다.
참조 영상은 화면 간 예측(Inter Prediction) 또는 화면 내 예측(Intra Prediction)을 통하여 구성된 영상에 복호화된 차분값(Residual) 값을 더하여 복원 영상(Reconstruction Image)을 만든 후, 영상코덱에 따라 매크로 블록 간 왜곡을 완화시키기 위하여 디블럭킹 필터링(Deblocking Filtering)한 결과값을 나타낸다. 여기서, 참조 영상은 다음 프레임의 화면 간 예측시 재사용되며, 이때 만들어진 참조 영상의 크기는 영상의 해상도에 따라 달라진다. 하지만, 그 픽셀 데이터의 양이 크기 때문에 SDRAM이나 DDR SDRAM과 같은 대용량의 프레임 메모리를 사용하게 된다.
SDRAM은 SRAM과 달리 데이터를 읽을 때, 일정시간의 지연시간(Latency)이 필 요하며, 화면 간 예측시, 움직임 추정(Motion Estimation)이나 움직임 보상(Motion Compensation)을 위하여 참조 영상을 읽어올 때 발생하는 읽기 지연시간(TREAD : Read Latency)으로 인하여 영상코덱의 전체 성능을 저하시키는 요인이 된다.
따라서, 본 발명에서는 이러한 문제점을 해결하고자 지연시간을 최소로 하는 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템을 제공한다.
영상코덱의 참조 영상을 저장하기 위해서는 픽셀 데이터의 양이 많기 때문에 SDRAM이나 DDR SDRAM과 같은 대용량의 프레임 메모리를 사용하게 된다. 일반적으로 프레임 메모리는 일정 페이지 사이즈(Page Size)와 행 주소 사이즈(Row Address)를 갖는 다수의 뱅크(Bank)로 구성되고, 데이터 읽기시에는 액티브 명령(특정 뱅크의 행 주소 액티브) 이후에 일정시간의 읽기 지연시간 tRCD(Active-to-Read Delay)와 카스 레이턴시(CAS Latency: CL) 이후에 데이터를 가져오게 된다. 이러한 문제는 SRAM과는 달리 데이터 읽기시 TREAD(tRCD + CL)의 지연시간을 필요로 하며, 클럭 주파수가 증가됨에 따라 카스 레이턴시(CL)도 증가하여 데이터를 읽어오기 위하여 더 많은 지연시간을 필요로 하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위해, 종래에는 하나의 뱅크에서 데이터를 읽는 동안 다른 뱅크의 데이터를 읽기 위한 명령어를 미리 전송하는 파이프라인 기 법을 이용하여 지연시간을 없애줌으로써, 뱅크 간 데이터를 연속적으로 읽을 수 있는 멀티 뱅크 인터리빙 기술이 있다.
그러나, 버스트 길이(Burst Length)가 카스 레이턴시(CL) 사이클보다 적을 경우에는 멀티뱅크 인터리빙의 효과가 감소하여 일반적인 메모리 제어기와는 달리 멀티뱅크 인터리빙을 지원하는 특수한 멀티포트 메모리 제어기를 필요로 하며, 이를 구현하기 위한 부가의 복잡도를 필요로 한다. 또한, 영상코덱 처리 특성상 필요한 픽셀 데이터를 뱅크별로 분산 저장하기 위한 추가적인 데이터 전송 장치를 필요로 한다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 안출된 것으로서, 영상처리시 움직임 추정이나 움직임 보상시 필요한 참조 영상을 SDRAM이나 DDR SDRAM과 같은 프레임 메모리에서 읽을 때 발생할 수 있는 지연시간(tRCD + CL)으로 인해 전체 시스템의 성능이 저하되는 것을 해결하기 위한 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 특수한 멀티포트 메모리 제어기가 아닌 일반적인 단일포트 메모리 제어기를 사용하면서 메모리 읽기 지연시간(TREAD)을 최소화하고, 메모리 대역폭을 확보하여 전체 영상코덱의 성능을 향상시키기 위한 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템을 제공한다.
이와 같은 목적을 달성하기 위한 본 발명은, 영상처리시 필요한 복원 영상의 필터 출력인 참조 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하는 단계; 및 프레임 메모리의 단일뱅크 내에 상기 인터리빙한 픽셀 데이터를 페이지 단위로 저장하는 단계를 포함하는 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인 터리빙 방법을 제공한다.
본 발명은, 영상처리시 필요한 복원 영상의 필터 출력인 참조 영상의 픽셀 데이터를 프레임 메모리에 저장하기 위한 열 주소를 발생하는 열 주소 발생기; 및 상기 참조 영상의 픽셀 데이터를 상기 프레임 메모리에 저장하기 위한 행 주소를 발생하는 행 주소 발생기를 포함하고, 상기 열 주소 발생기 및 상기 행 주소 발생기에서 각각 발생하는 열 주소 및 행 주소에 따라 상기 참조 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하여 프레임 메모리의 단일뱅크 내에 페이지 단위로 저장하는 것을 특징으로 하는 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 장치를 제공한다.
또한, 본 발명은, 이전영상에서 원영상 간의 움직임을 예측하여 영상을 예측하는 화면간 예측부; 원영상 내에서 영상을 예측하는 화면내 예측부; 상기 화면간 예측부 또는 상기 화면내 예측부에서 예측된 영상과 원영상과의 차이를 부호화하여 부호화 스트림을 만드는 부호화부; 상기 화면간 예측부 또는 상기 화면내 예측부에서 예측된 영상에 복호화된 차분값을 더하여 영상을 복원하는 복호화부; 상기 복원된 영상을 필터링하여 블록 현상을 제거하는 디블럭킹 필터; 상기 필터링된 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하는 픽셀 인터리빙 장치; 상기 인터리빙된 영상의 픽셀 데이터를 단일뱅크 내에 페이지 단위로 저장하는 프레임 메모리; 및 상기 인터리빙된 영상의 픽셀 데이터를 상기 프레임 메모리에 저장하고, 상기 화면 간 예측부의 요청시, 연속적인 읽기 명령어에 의해 상기 프레임 메모리에 저장된 픽셀 데이터를 상기 화면간 예측부로 제공하는 메모리 제어기를 포 함하는 영상코덱 시스템을 제공한다.
이상에서 설명한 바와 같이 본 발명에 의하면, 참조 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하여 프레임 메모리의 단일 뱅크 내에 페이지 단위로 정렬시켜 저장한 후, 다음 프레임의 움직임 추정이나 움직임 보상시 필요한 참조 영상의 픽셀 데이터를 최대의 버스트 길이로 읽게 함으로써, 행 액티브 명령어에 따른 읽기 지연시간을 제거하여 전체 영상코덱 시스템의 성능을 향상시키는 효과가 있다.
또한, 프레임 메모리의 단일뱅크 내에서 최대의 버스트 길이로 데이터를 연속 읽기 처리(Consecutive Read)함으로써, 특수한 멀티포트 뱅크 인터리빙을 지원하는 메모리 제어기를 사용하지 않더라도 일반적인 단일포트 메모리 제어기를 사용하여 멀티뱅크 인터리빙하는 효과를 얻을 수 있다.
이하, 본 발명의 일실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
도 1은 일반적인 프레임 메모리에서 데이터를 읽을 때 발생하는 지연시간을 설명하기 위한 도면이다.
도 1을 참조하며, SDRAM 메모리 또는 DDR SDRAM과 같은 대용량의 프레임 메모리에서 데이터를 읽을 때에는, 행 액티브 명령어(ACTIVE) 이후에 일정시간의 읽기 지연시간(tRCD)이 경과한 후, 버스트 길이(BL) 및 메모리 주소를 정의하는 읽기 명령어(READ)가 주어지고, 읽기 명령어(READ) 이후에 일정시간의 카스 레이턴시(CAS Latency: CL)가 경과한 후, 버스트 길이(Burst Length: BL)만큼의 데이터를 가져오게 된다. 따라서, 프레임 메모리에서는 데이터를 읽을 때, TREAD(tRCD + CL)의 지연시간을 필요로 한다.
도 2는 종래에 참조 영상을 영상의 크기에 따라 프레임 단위로 저장하고, 매크로 블록 단위로 데이터를 읽을 때 소요되는 사이클을 설명하기 위한 도면이다.
도 2를 참조하면, 휘도 성분의 매크로 블록(210)은 16 × 16 단위의 픽셀(8 비트)로 구성되고, 일반적으로 영상 시스템에서 한 픽셀은 1 바이트(Byte)로 표현된다. 따라서, 한 매크로 블록의 총 바이트수는 (16 × 1 바이트) × 16이 되어 256 바이트가 된다.
SDRAM이나 DDR SDRAM과 같은 프레임 메모리가 한 열(Column)당 4 바이트(×32)를 저장하고, 메모리 읽기시 필요한 지연 사이클이 각각 tRCD=3이고, CL=3이라고 가정하면, 한 매크로 블록은 프레임 메모리 상에 16 개의 열(Column)과 행을 각각 차지하고 있으므로, 각 행의 어드레스에 접근할 때마다 6 사이클의 데이터 읽기 지연시간(TREAD)이 추가로 소요되어, 전체 96 사이클[6 사이클(tRCD + CL) × 16 열]을 필요로 한다. 따라서, 종래에는 주파수가 높아짐에 따라 카스 레이턴시(CL)가 증가하여 전체 시스템의 성능을 더욱 저하시키는 문제점이 발생한다.
도 3은 본 발명의 일실시예에 따른 픽셀 인터리빙 장치의 구성을 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따른 픽셀 인터리빙 장치(310)는 필터링된 결과값인 a, b, c, d를 프레임 메모리(320)의 원하는 위치에 저장하기 위해 행 주소 및 열 주소를 각각 발생하는 행 주소 발생기(312) 및 열 주소 발생기(314)를 포함하고, a, b, c, d의 픽셀 데이터를 인터리빙하여 매크로 블록의 열 단위로 프레임 메모리(320)에 페이지 단위로 저장한다.
매크로 블록의 위치에 따라 정렬되는 픽셀 데이터의 위치가 변동되기 때문에, 픽셀 인터리빙 장치(310)는 현재 처리되고 있는 매크로 블록의 위치에 따라 인터리빙을 위한 주소의 위치를 변경하고, 참조 휘도 영상뿐만 아니라 참조 색차 영상에 대해서도 처리하는 방법은 동일하다.
픽셀 인터리빙 장치(310)가 픽셀 데이터를 인터리빙하여 저장하는 구체적인 방법은 도 5 내지 7에서 자세하게 하기로 한다.
도 4는 본 발명의 일실시예에 따른 영상코덱 시스템의 구성을 나타낸 도면이다.
도 4를 참조하면, 영상코덱 시스템(400)은 화면간 예측부(410), 화면내 예측부(420), 부호화부(430), 복호화부(440), 디블럭킹 필터(450), 픽셀 인터리빙 장치(460), 메모리 제어기(470) 및 프레임 메모리(480) 등을 포함한다.
화면간 예측부(410)는 이전영상에서 원영상 간의 움직임을 예측하여 영상을 예측한다.
화면내 예측부(420)는 원영상 내에서 영상을 예측한다.
부호화부(430)는 화면간 예측부(410) 또는 화면내 예측부(420)에서 예측된 영상과 원영상과의 차이를 부호화하여 부호화 스트림을 만든다.
복호화부(440)는 화면간 예측부(410) 또는 화면내 예측부(420)에서 예측된 영상에 예측된 영상과 원영상과의 차이(Residual)값을 더하여 영상을 복원한다.
디블럭킹 필터(450)는 복호화시 영상의 왜곡을 방지하기 위하여 최종 복원된 영상에 대해 디블럭킹 필터링을 수행하고, 필터링된 영상을 외부 디스플레이 장치(미도시)로 출력하며, 이와 동시에 필터링된 영상을 프레임 메모리(예를 들면, SDRAM 또는 DDR SDRAM)(480)에 저장한다. 이때, 프레임 메모리(480)에 저장된 영상은 화면간 예측부(410)로 피드백되어 다음 프레임 영상을 예측하는 데 사용된다.
본 발명에 따른 픽셀 인터리빙 장치(460)는 디블럭킹 필터(450)와 메모리 제어기(470) 사이에 위치하여 메모리 제어기(470)가 필터링된 영상을 프레임 메모리(480)로 저장할 때, 필터링된 영상을 열 단위로 인터리빙하여 프레임 메모 리(480)에 저장하도록 한다.
따라서, 메모리 제어기(470)는 화면간 예측부(410)에서 프레임 메모리(480)에 저장된 영상을 요구하면, 읽기 지연시간을 최소화하여 화면간 예측부(410)로 프레임 메모리(480)에 저장된 영상을 제공할 수 있고, 이에 전체 영상코덱 시스템(400)의 성능을 향상시킬 수 있다.
도 5는 본 발명에서 한 매크로 블록 내에 존재하는 픽셀 데이터를 단일 뱅크의 페이지 내에 열 단위로 순차적으로 저장하는 과정을 설명하기 위한 도면이다.
도 5를 참조하면, 단일 뱅크의 페이지(510) 내에 한 매크로 블록(520) 내에 존재하는 픽셀 데이터(522)를 열 단위로 순차적으로 저장하면, 읽기시 한 번의 행 액티브 명령 이후에 한 페이지 내에 존재하는 픽셀 데이터를 추가적인 지연시간 없이 연속적으로 읽어올 수 있다. 이러한 방법은 메모리 제어기에서 카스 레이턴시(CL)보다 버스트 길이(BL)가 큰 읽기 명령어가 주어졌을 때 해당 픽셀 데이터를 연속적으로 가져올 수 있다. 이는 휘도(Luma) 성분의 참조 영상의 픽셀 데이터를 읽어오는 경우에 적용되고, 픽셀 사이즈가 적은 색차(Chroma) 성분의 참조 영상의 픽셀 데이터를 읽어오는 경우에도 적용될 수 있다.
일반적으로, 페이지의 사이즈는 디바이스에 따라 다르지만, 1K에서 2K까지 존재하고, 한 열당 4 바이트(×32)를 저장한다면, 16 × 16 픽셀 사이즈를 갖는 휘도 성분의 매크로 블록은 사이즈에 따라 한 페이지당 최대 16 개에서 32 개까지 저장할 수 있으며, 8 × 8 픽셀 사이즈를 갖는 색차 성분의 매크로 블록은 한 페이지 당 64 개에서 128 개까지 저장할 수 있다.
도 6은 움직임 추정이나 움직임 보상시 필요한 매크로 블록의 개수를 나타낸 도면이다.
도 6을 참조하면, (a)는 움직임 추정시 필요한 참조 영상 영역(610)을 나타낸 도면이고, (b)는 움직임 보상시 필요한 참조 영상 영역(620)을 나타낸 도면으로서, 움직임 추정이나 움직임 보상시 추정된 모션 벡터에 따라 현재 매크로 블록의 위치를 기준으로 현 위치의 매크로 블록을 포함하여 주변으로 최소 8 개의 주변 매크로 블록을 필요로 하고, 총 9 개의 참조 영상의 매크로 블록을 읽어와야 한다.
본 발명에 따른 매크로 블록 단위의 픽셀 인터리빙 방법을 이용하면, 9 개의 매크로 블록이 각각 다른 페이지에 존재하는 경우를 고려하더라도 (tRCD + CL) × 9의 지연시간(도 2의 조건을 고려하면 54 사이클)만 필요하게 되어, 일반적인 경우의 (tRCD + CL) × 48의 지연시간(도 2의 조건을 고려하면 288 사이클)과 비교시 81.25 %의 사이클 감소 효과가 있다. 이를 위해서 복원 영상의 필터링된 결과인 참조 영상의 픽셀 값을 인터리빙하여 프레임 메모리에 저장해야 하는데, 일반적으로 필터의 연산은 영상의 처리 순서(Raster Order)에 따라 매크로 블록의 우측 경계 면과 하위 경계 면의 인접 픽셀 데이터를 참조하게 되어, 매크로 블록 레벨의 파이프 라인 상에서는 한 매크로 블록이 처리되어도 아직 완전한 참조 매크로 블록이 만들어지지 않는다. 이에 대한 자세한 설명은 도 7에서 하기로 한다.
도 7은 매크로 블록의 위치에 따라 필터링된 휘도 영상의 참조 매크로 블록의 사이즈를 전체 참조 프레임 내에 나타낸 도면이다.
도 7에 도시된 바와 같이, 매크로 블록의 위치에 따라 필터링되어 출력되는 참조 영상의 사이즈는 각각 다르고, a, b, c, d 매크로 블록의 필터링이 모두 끝나는 시점에 좌상단의 참조 매크로 블록(710)을 저장할 수 있고, a, b 매크로 블록의 필터링이 모두 끝나는 시점에 우상단의 참조 매크로 블록(720)을 저장할 수 있다. 따라서, 매크로 블록에서 미처리된 픽셀 값들(b, c, d)에 주소를 부여하여 프레임 메모리의 원하는 페이지 위치에 미처리된 픽셀 값들을 저장할 수 있다.
도 8은 본 발명에서 읽기 명령어에 따라 데이터를 가져오는 과정을 설명하기 위한 도면이다.
도 8에 도시된 바와 같이, 한 행의 페이지(Page) 메모리 영역에서 한 번에 읽어올 수 있는 데이터의 버스트 길이(BL)가 카스 레이턴시(CL)보다 큰 읽기 명령어(READ)가 연속적으로 주어진다면, 행 액티브 명령어(ACTIVE)가 주어진 다음 TREAD의 지연시간 이후에는 버스트 길이(BL)만큼 추가적인 지연시간 없이 데이터를 연속적으로 읽어올 수 있다.
이러한 동작원리를 이용하여 본 발명의 일실시예에서는 영상처리시 필요한 복원 영상(Reconstruction Image)의 필터 출력인 참조 영상(Reference Frame)의 픽 셀 데이터를 매크로 블록(Macro Block)의 열 단위로 인터리빙하여 프레임 메모리의 단일 뱅크 내에 페이지 단위로 정렬시켜 저장하고, 다음 프레임의 움직임 추정(Motion Estimation)이나 움직임 보상(Motion Compensation)시에 필요한 참조 영상을 연속적으로 읽어내어, 행 액티브 명령어(ACTIVE)에 따른 별도의 지연시간 없이 데이터를 읽을 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 일반적인 프레임 메모리에서 데이터를 읽을 때 발생하는 지연시간을 설명하기 위한 도면,
도 2는 종래에 참조 영상을 영상의 크기에 따라 프레임 단위로 저장하고, 매크로 블록 단위로 데이터를 읽을 때 소요되는 사이클을 설명하기 위한 도면,
도 3은 본 발명의 일실시예에 따른 픽셀 인터리빙 장치의 구성을 나타낸 도면,
도 4는 본 발명의 일실시예에 따른 영상코덱 시스템의 구성을 나타낸 도면,
도 5는 본 발명에서 한 매크로 블록 내에 존재하는 픽셀 데이터를 단일 뱅크의 페이지 내에 열 단위로 순차적으로 저장하는 과정을 설명하기 위한 도면,
도 6은 움직임 추정이나 움직임 보상시 필요한 매크로 블록의 개수를 나타낸 도면,
도 7은 매크로 블록의 위치에 따라 필터링된 휘도 영상의 참조 매크로 블록의 사이즈를 전체 참조 프레임 내에 나타낸 도면,
도 8은 본 발명에서 읽기 명령어에 따라 데이터를 가져오는 과정을 설명하기 위한 도면이다.
< 도면의 주요 부분에 대한 부호의 설명 >
310: 픽셀 인터리빙 장치 312: 행 주소 발생기
314: 열 주소 발생기 320: 메모리 제어기
400: 영상코덱 시스템 410: 화면간 예측부
420: 화면내 예측부 430: 부호화부
440: 복호화부 450: 디블럭킹 필터
460: 픽셀 인터리빙 장치 470: 메모리 제어기
480: 프레임 메모리

Claims (6)

  1. 영상처리시 필요한 복원 영상의 필터 출력인 참조 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하는 단계; 및
    프레임 메모리의 단일뱅크 내에 상기 인터리빙한 픽셀 데이터를 페이지 단위로 저장하는 단계;
    를 포함하는 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법.
  2. 제1항에 있어서, 상기 인터리빙한 픽셀 데이터를 페이지 단위로 저장하는 단계에서,
    기설정된 열 주소 및 행 주소에 따라 상기 참조 영상의 픽셀 데이터를 상기 프레임 메모리의 원하는 위치에 저장하는 것을 특징으로 하는 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법.
  3. 영상처리시 필요한 복원 영상의 필터 출력인 참조 영상의 픽셀 데이터를 프레임 메모리에 저장하기 위한 열 주소를 발생하는 열 주소 발생기; 및
    상기 참조 영상의 픽셀 데이터를 상기 프레임 메모리에 저장하기 위한 행 주소를 발생하는 행 주소 발생기;
    를 포함하고, 상기 열 주소 발생기 및 상기 행 주소 발생기에서 각각 발생하는 열 주소 및 행 주소에 따라 상기 참조 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하여 프레임 메모리의 단일뱅크 내에 페이지 단위로 저장하는 것을 특징으로 하는 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 장치.
  4. 이전영상에서 원영상 간의 움직임을 예측하여 영상을 예측하는 화면간 예측부;
    원영상 내에서 영상을 예측하는 화면내 예측부;
    상기 화면간 예측부 또는 상기 화면내 예측부에서 예측된 영상과 원영상과의 차이를 부호화하여 부호화 스트림을 만드는 부호화부;
    상기 화면간 예측부 또는 상기 화면내 예측부에서 예측된 영상에 복호화된 차분값을 더하여 영상을 복원하는 복호화부;
    상기 복원된 영상을 필터링하여 블록 현상을 제거하는 디블럭킹 필터;
    상기 필터링된 영상의 픽셀 데이터를 매크로 블록의 열 단위로 인터리빙하는 픽셀 인터리빙 장치;
    상기 인터리빙된 영상의 픽셀 데이터를 단일뱅크 내에 페이지 단위로 저장하는 프레임 메모리; 및
    상기 인터리빙된 영상의 픽셀 데이터를 상기 프레임 메모리에 저장하고, 상기 화면 간 예측부의 요청시, 연속적인 읽기 명령어에 의해 상기 프레임 메모리에 저장된 픽셀 데이터를 상기 화면간 예측부로 제공하는 메모리 제어기;
    를 포함하는 영상코덱 시스템.
  5. 제4항에 있어서,
    상기 읽기 명령어는 버스트 길이가 카스 레이턴시보다 큰 명령어인 것을 특징으로 하는 영상코덱 시스템.
  6. 제4항에 있어서, 상기 픽셀 인터리빙 장치는,
    상기 인터리빙된 영상의 픽셀 데이터를 프레임 메모리에 저장하기 위한 열 주소를 발생하는 열 주소 발생기; 및
    상기 인터리빙된 영상의 픽셀 데이터를 상기 프레임 메모리에 저장하기 위한 행 주소를 발생하는 행 주소 발생기;
    를 포함하고, 상기 열 주소 발생기 및 상기 행 주소 발생기에서 각각 발생하는 열 주소 및 행 주소에 따라 상기 인터리빙된 영상의 픽셀 데이터를 상기 프레임 메모리의 원하는 위치에 저장하는 것을 특징으로 하는 영상코덱 시스템.
KR1020090122188A 2009-12-10 2009-12-10 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템 KR101331093B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090122188A KR101331093B1 (ko) 2009-12-10 2009-12-10 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템
US12/958,093 US20110142128A1 (en) 2009-12-10 2010-12-01 Method and apparatus interleaving pixel of reference image within single bank of frame memory, and video codec system having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090122188A KR101331093B1 (ko) 2009-12-10 2009-12-10 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템

Publications (2)

Publication Number Publication Date
KR20110065617A true KR20110065617A (ko) 2011-06-16
KR101331093B1 KR101331093B1 (ko) 2013-11-20

Family

ID=44142873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090122188A KR101331093B1 (ko) 2009-12-10 2009-12-10 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템

Country Status (2)

Country Link
US (1) US20110142128A1 (ko)
KR (1) KR101331093B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014171847A1 (en) * 2013-04-16 2014-10-23 Lsi Corporation System and method of image processing
JP6905856B2 (ja) * 2017-05-10 2021-07-21 パナソニック株式会社 冷蔵庫
CN109146793B (zh) * 2018-06-26 2023-08-08 杭州雄迈集成电路技术股份有限公司 一种流水线式图像色度格式转换缩放旋转叠加的系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7095783B1 (en) * 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
US5784631A (en) * 1992-06-30 1998-07-21 Discovision Associates Huffman decoder
US6047112A (en) * 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US5920352A (en) * 1994-10-28 1999-07-06 Matsushita Electric Industrial Co., Ltd. Image memory storage system and method for a block oriented image processing system
US6101276A (en) * 1996-06-21 2000-08-08 Compaq Computer Corporation Method and apparatus for performing two pass quality video compression through pipelining and buffer management
JP4072465B2 (ja) * 2003-06-19 2008-04-09 キヤノン株式会社 位置検出方法
JP4369857B2 (ja) * 2003-12-19 2009-11-25 パナソニック株式会社 画像符号化装置および画像符号化方法
KR100636911B1 (ko) * 2005-01-21 2006-10-19 엘지전자 주식회사 색도 신호의 인터리빙 기반 동영상 복호화 방법 및 그 장치
KR100695141B1 (ko) * 2005-02-15 2007-03-14 삼성전자주식회사 영상처리시스템에 있어서 메모리 억세스장치 및 방법, 데이터 기록장치 및 방법과 데이터 독출장치 및 방법
KR100761833B1 (ko) * 2006-01-13 2007-09-28 삼성전자주식회사 화면의 라인들을 픽셀 단위로 교대로 저장하는 비디오디코딩 장치, 비디오 디코딩 방법 및 기준화면 저장 방법

Also Published As

Publication number Publication date
US20110142128A1 (en) 2011-06-16
KR101331093B1 (ko) 2013-11-20

Similar Documents

Publication Publication Date Title
KR100695141B1 (ko) 영상처리시스템에 있어서 메모리 억세스장치 및 방법, 데이터 기록장치 및 방법과 데이터 독출장치 및 방법
US8442107B2 (en) Memory mapping apparatus and method for video decoder/encoder
TWI507019B (zh) 解碼視訊資料的方法及其裝置
KR100624426B1 (ko) 파이프 라인 방식의 복호화 장치 및 방법과, 이 장치를제어하는 컴퓨터 프로그램을 저장하는 컴퓨터로 읽을 수있는 기록 매체
JP5969914B2 (ja) 動画像圧縮伸張装置
KR20060069010A (ko) Ｈ.264/ａｖｃ 비디오 디코더의 디블록킹 필터
TW201330629A (zh) 編碼視訊資料的方法及其裝置
JP2006157925A (ja) パイプラインデブロッキングフィルタ
US10939102B2 (en) Post processing apparatus with super-resolution filter and loop restoration filter in block-level pipeline and associated post processing method
US7680351B2 (en) Video deblocking method and apparatus
EP2880861A1 (en) Method and apparatus for video processing incorporating deblocking and sample adaptive offset
KR101331093B1 (ko) 프레임 메모리의 단일뱅크 내 참조 영상의 픽셀 인터리빙 방법 및 장치, 이를 포함하는 영상코덱 시스템
US9788002B2 (en) Image processing apparatus and method
CN102023944A (zh) 一种存储器多模访问控制方法及其片上sram存储器控制系统
JP2007258882A (ja) 画像復号装置
US9807417B2 (en) Image processor
Song et al. High-performance memory interface architecture for high-definition video coding application
JP2007174602A (ja) 復号装置
JP2009130599A (ja) 動画像復号装置
JPH07298264A (ja) 画像データの処理方法およびそれに用いる記憶装置ならびに画像データの処理装置
KR100556341B1 (ko) 메모리 대역폭이 감소된 비디오 디코더 시스템
EP2073553A1 (en) Method and apparatus for performing de-blocking filtering of a video picture
KR20170052143A (ko) 동영상 디코더에 적용되는 메모리 기반의 루프 필터
KR101063423B1 (ko) 디블록 필터링 방법 및 장치
KR100243476B1 (ko) 움직임 보상 장치의 반화소 보상기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee