KR20110060361A - 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자 - Google Patents

산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자 Download PDF

Info

Publication number
KR20110060361A
KR20110060361A KR1020090116923A KR20090116923A KR20110060361A KR 20110060361 A KR20110060361 A KR 20110060361A KR 1020090116923 A KR1020090116923 A KR 1020090116923A KR 20090116923 A KR20090116923 A KR 20090116923A KR 20110060361 A KR20110060361 A KR 20110060361A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
flash memory
nand flash
memory device
semiconductor channel
Prior art date
Application number
KR1020090116923A
Other languages
English (en)
Other versions
KR101075077B1 (ko
Inventor
황철성
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090116923A priority Critical patent/KR101075077B1/ko
Publication of KR20110060361A publication Critical patent/KR20110060361A/ko
Application granted granted Critical
Publication of KR101075077B1 publication Critical patent/KR101075077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 집적도를 증가시키기 위해 수직 방향으로 적층 가능한 낸드 플래시 메모리 소자에 관한 것이다. 본 발명에 따른 낸드 플래시 메모리 소자는 기판과, 기판 상에 형성된 산화물 반도체 채널과, 산화물 반도체 채널 상에 순차적으로 적층되어 형성된 터널링 절연막, 플로팅 게이트, 블로킹 절연막 및 콘트롤 게이트과, 산화물 반도체 채널의 양측에 형성되어 있는 소스와 드레인을 구비한다.

Description

산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자{NAND flash memory device having oxide semiconductor channel}
본 발명은 낸드 플래시 메모리 소자에 관한 것으로, 보다 상세하게는 수직 방향으로 적층 가능한 낸드 플래시 메모리 소자에 관한 것이다.
플래시 메모리 소자는 기억 정보가 전원이 꺼지더라도 없어지지 않으므로 비휘발성 메모리라 불리며, 이 점에서 DRAM(Dynamic RAM)이나 SRAM(Static RAM) 등과 차이가 있다.
플래시 메모리 소자는 셀 어레이 체계에 따라, 비트 라인과 접지 사이에 셀이 병렬로 배치된 노어(NOR)형 구조와, 직렬로 배치된 낸드(NAND)형 구조로 나눌 수 있다. 병렬 구조인 노어 플래시 메모리 소자는 읽기 동작을 수행할 때 고속 랜덤 액세스가 가능하므로 보통 휴대폰 부팅용으로 널리 사용되고 있으며, 직렬 구조인 낸드 플래시 메모리 소자는 셀 사이즈가 DRAM 또는 노어형 플래시에 비하여 작아 보통 데이터 저장용에 적합하고 또한 소형화에 유리하다는 장점이 있다.
낸드 플래시 메모리 소자 중 플로팅 게이트 플래시 메모리 소자는 통상 그 주위가 절연체로 둘러싸인 다결정 실리콘으로 형성된 플로팅 게이트를 포함하고, 이 플로팅 게이트에 채널 핫 캐리어 주입(Channel Hot Carrier Injection) 또는 F-N 터널링(Fowler-Nordheim Tunneling)에 의해 전하가 주입 또는 방출됨으로써 데이터의 저장 및 소거가 이루어진다.
이러한 낸드 플래시 메모리 소자는 현존하는 반도체 소자 중에서 가장 높은 집적도를 가지면서, 스트링 선택 트랜지스터, 접지 선택 트랜지스터 및 이들 사이에 배치되는 복수개의 셀 트랜지스터들을 구비한다. 이러한 낸드 플래시 메모리 소자의 구조에 따르면, 상기 두 선택 트랜지스터들 사이에 배치되는 셀 트랜지스터들의 수가 증가할수록, 전체 셀 어레이 영역에서 차지하는 상기 선택 트랜지스터들의 면적은 줄어든다. 이에 따라, 선택 트랜지스터들의 점유 면적이 감소할수록, 상기 낸드 플래시 메모리의 집적도는 증가한다.
그러나 직렬로 연결되는 셀 트랜지스터들의 개수가 증가할 경우, 읽기 동작에서 저항이 증가하여 셀에서의 읽기 전류가 센싱 회로에서 감지할 수 있는 전류의 최소 크기보다 작아지는 문제가 발생한다. 이 경우, 정상적인 읽기 동작이 수행될 수 없기 때문에, 현재 대부분의 낸드 플래시 메모리 소자에서 상기 선택 트랜지스터들 사이에 배치되는 셀 트랜지스터의 수는 32개로 제한되고 있다. 결과적으로, 감지가능한 최소 전류의 한계는 낸드 플래시 메모리 소자에서 상기 선택 트랜지스터들이 점유하는 면적을 줄일 수 없게 만드는 원인이 되어, 집적도를 증가시키는 것에 한계가 되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 집적도를 증가시키기 위해, 수직 방향으로 적층 가능한 낸드 플래시 메모리 소자를 제공하는 데에 있다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 낸드 플래시 메모리 소자는 기판; 상기 기판 상에 형성된 산화물 반도체 채널; 상기 산화물 반도체 채널 상에 순차적으로 적층되어 형성된 터널링 절연막, 플로팅 게이트, 블로킹 절연막 및 콘트롤 게이트; 및 상기 산화물 반도체 채널의 양측에 형성되어 있는 소스와 드레인;을 구비한다.
그리고 상기 소스와 드레인은 상기 산화물 반도체 채널과 동일한 물질로 이루어질 수 있으며, 상기 기판은 절연 물질로 이루어질 수 있다.
그리고 수직 방향으로 적층시키기 위해 상기 산화물 반도체 채널, 소스, 드레인, 터널링 절연막, 플로팅 게이트, 블로킹 절연막 및 콘트롤 게이트를 포함하여 이루어진 메모리부와 상기 메모리부가 덮이도록 상기 기판 상에 형성된 절연층이 교번적으로 적층되어 있을 수 있다.
본 발명에 따른 낸드 플래시 메모리 소자는 채널, 소스 및 드레인을 단결정 실리콘 기판에 형성시키지 않고, 기판 상에 형성된 별도의 산화물 반도체를 통해 채널, 소스 및 드레인을 형성시키므로, 메모리부 상에 절연층을 덮은 후, 다시 메 모리부를 형성시키는 방식으로 수직 방향의 적층이 가능하게 된다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 낸드 플래시 메모리 소자에 대한 바람직한 일 예의 개략적인 구조를 나타내는 단면도이다.
도 1을 참조하면, 본 발명에 따른 낸드 플래시 메모리 소자(100)는 기판(110), 산화물 반도체 채널(120), 소스/드레인(130), 터널링 절연막(150), 플로팅 게이트(160), 블로킹 절연막(170) 및 콘트롤 게이트(180)를 구비한다.
기판(110)은 유리와 같은 절연 물질로 이루어질 수 있다. 본 실시예의 경우, 기판(110)은 단결정 실리콘 기판을 이용하는 종래의 낸드 플래시 메모리 소자와는 달리, 값싼 유리 기판을 이용할 수 있다. 기존의 단결정 실리콘 기판을 이용하는 경우는 기판과 산화물 반도체 사이의 전기적 절연을 위하여, 기판과 산화물 반도체 사이에 절연층을 형성시킨다.
산화물 반도체 채널(120)은 기판(110) 상에 형성되며, 산화물 반도체로 이루어진다. 산화물 반도체 채널(120)은 예컨대, ZnO 계열의 물질로서 구체적으로 GIZO(Ga-In-Zn-O)로 형성될 수 있다. GIZO는 a(In2O3)·b(Ga2O3)·c(ZnO)의 형태로 형성될 수 있다.
소스/드레인(130)은 산화물 반도체 채널(120)의 양측에 형성되며, 산화물 반도체 채널(120)과 동일한 물질로 형성될 수 있다. 즉, 소스/드레인(130)은 산화물 반도체 채널(120)과 일체로 형성될 수 있다. 결과적으로 기판(110) 상에 GIZO와 같은 산화물 반도체를 형성하여, 후술할 터널링 절연막(150), 플로팅 게이트(160), 블로킹 절연막(170) 및 콘트롤 게이트(180)의 하부 영역이 채널(120)이 되고, 채널(120)의 사이가 소스/드레인(130)이 된다.
그리고 산화물 반도체 채널(120) 상에는 터널링 절연막(150), 플로팅 게이트(160), 블로킹 절연막(170) 및 콘트롤 게이트(180)가 순차적으로 적층되어 형성된다.
터널링 절연막(150)은 산화 실리콘(SiO2)과 같은 절연 물질로 형성되며, 전하가 터널링될 수 있는 두께로 형성된다. 플로팅 게이트(160)는 폴리 실리콘(poly-Si)과 같은 전도성 물질로 형성될 수 있으며, 터널링에 의해 전하가 충전 또는 방전되는 층이다. 낸드 플래시 메모리 소자(100)를 프로그램 동작은 플로팅 게이트(160)에 터널링에 의해 전자를 충전시키는 동작이고, 낸드 플래시 메모리 소자(100)를 소거 동작은 플로팅 게이트(160)에 충전되어 있는 전자를 방전시키는 동작이다. 블로킹 절연막(170)은 산화 실리콘(SiO2)과 같은 절연 물질로 형성되며, 플로팅 게이트(160)에 충전되어 있는 전자가 콘트롤 게이트(180)로 누설되지 않고 콘 트롤 게이트(180)로부터 플로팅 게이트(160)로 전자가 주입되는 것이 억제되도록 하는 역할을 한다. 콘트롤 게이트(180)는 폴리 실리콘(poly-Si)과 같은 전도성 물질로 형성될 수 있으며, 워드라인과 연결되어 워드 라인을 통해 입력된 전위를 통해 낸드 플래시 메모리 소자(100)의 프로그램, 소거 및 읽기 동작을 수행할 수 있게 한다.
이하에서는 도 1에 도시된 낸드 플래시 메모리 소자(100)의 프로그램, 소거 및 읽기 동작에 대해 살펴본다.
도 2는 본 발명에 따른 낸드 플래시 메모리 소자의 프로그램 동작을 설명하기 위한 개념도이다.
도 2를 참조하면, 본 발명에 따른 낸드 플래시 메모리 소자(100)의 선택된 셀(210)을 프로그램하기 위해, 우선, 선택된 비트라인(Sel BL)에는 접지전압을 인가하고, 선택되지 않은 비트라인(Unsel BL)에는 전원전압(Vcc)을 인가한다. 그리고 드레인 선택 라인(DSL)에 전원전압을 인가하고, 소스 선택 라인(SSL)에 접지전원을 인가하고, 워드라인(WL)에 접지전압을 인가하여 로컬 스트링 선택 트랜지스터를 턴-온(turn-on)시킨다. 그 결과, 선택되지 않은 비트라인(Unsel BL)과 연결되어 있는 셀 스트링의 채널 영역은 선택되지 않은 비트라인(Unsel BL)에 가해진 전원전압을 통해 Vcc - Vth 까지의 전압으로 프리차지되고, 선택된 비트라인(Sel BL)과 연결되어 있는 셀 스트링의 채널 영역은 선택된 비트라인(Sel BL)에 가해진 접지전압에 따라 0V 전위를 유지한다. 그리고 선택된 워드라인(Sel WL)에는 18V 정도의 프로그램 전압을 인가하고, 선택되지 않은 워드라인(Unsel WL)에는 10V 정도의 바이패스 전압을 인가한다. 이로써, 선택된 워드라인(Sel WL)에 접속된 선택된 셀(210)은 채널과 게이트간의 전압차가 커 프로그램이 수행되고, 선택되지 않은 워드라인(Unsel WL)에 접속된 셀은 채널과 게이트 간의 전위차가 크지 않아 프로그램이 수행되지 않는다.
도 3은 본 발명에 따른 낸드 플래시 메모리 소자의 소거 동작을 설명하기 위한 개념도이다. 소거 동작은 블록 단위로 이루어지므로, 도 3에는 소거 블록에 인가되는 전압의 예를 나타내었다.
도 3을 참조하면, 소거 블록의 비트라인(BL)에는 접지전압을 인가하고, 소거 블록의 워드라인(WL)에는 -18V 정도의 소거 전압을 인가하면, 플로팅 게이트(160)에 충전되어 있던 전자가 도 3의 화살표로 나타낸 것과 같이 산화물 반도체 채널(120)로 터널링을 통해 방전되어 소거가 수행된다.
도 4는 본 발명에 따른 낸드 플래시 메모리 소자의 읽기 동작을 설명하기 위한 개념도이다.
도 4를 참조하면, 본 발명에 따른 낸드 플래시 메모리 소자(100)의 선택된 셀(410)이 프로그램된 상태인지 소거된 상태인지 판별하기 위해서는 우선, 선택된 비트라인(Sel BL)에 1V 정도의 전압을 인가하여 선택된 셀(410)과 연결된 셀 스트링을 프리차지(precharge)시키고 선택되지 않은 비트라인(Unsel BL)에는 접지전압을 인가한다. 그리고 드레인 선택 라인(DSL)과 소스 선택 라인(SSL)에 전원전압(Vcc)를 인가하여 드레인 선택 트랜지스터와 소스 선택 트랜지스터를 턴-온시켜 선택된 셀(410)과 연결된 셀 스트링에 전기적 통로가 형성되도록 한다. 그리고 선 택되지 않은 셀은 상태와 무관하게 턴-온되어 셀 스트링에 전류가 흐를 수 있도록 하기 위하여 선택되지 않은 워드라인(Unsel WL)에는 3.5V 정도의 패스 전압을 인가한다. 이 패스 전압을 크게 할수록 셀 스트링에 흐르는 전류의 양이 커지므로 센싱하는 점에서는 유리하지만, 일정 크기 이상으로 커지면 읽기 과정에서 선택되지 않은 셀이 원치 않게 프로그램되는 읽기 디스터브(read disturb)가 발생할 수 있으므로 적절한 크기의 패스 전압을 선택하여야 한다. 그리고 선택된 워드라인(Sel WL)에는 선택되지 않은 워드라인(Unsel WL)에 이가되는 전압보다 낮은 전압, 예컨대 접지전압을 인가한다.
이와 같이 전압을 인가하면, 선택된 셀(410)을 제외하고는, 선택된 셀(410)과 연결된 셀 스트링을 이루는 나머지 모든 셀들은 턴-온된 상태이므로, 선택된 셀(410)의 상태에 따라 선택된 셀(410)과 연결된 셀 스트링 전체에 전류가 흐르거나 전류가 흐르지 않게 된다. 선택된 셀(410)이 소거된 상태인 경우에는 선택된 셀(410)이 턴-온되므로 선택된 셀(410)과 연결된 셀 스트링 전체에 전류가 흐르게 된다. 반면에, 선택된 셀(410)이 프로그램된 상태인 경우에는 선택된 셀(410)이 턴-오프되므로 선택된 셀(410)과 연결된 셀 스트링에 전류가 흐르지 않게 된다. 이를 통해, 선택된 셀(410)이 소거된 상태인지 프로그램된 상태인지를 판별할 수 있다.
도 5는 수직 방향으로 적층되어 있는 구조를 갖는 본 발명에 따른 낸드 플래시 메모리 소자에 대한 바람직한 일 예의 개략적인 구조를 나타내는 단면도이다.
도 5를 참조하면, 본 발명에 따른 낸드 플래시 메모리 소자(500)는 기판(510), 제1 메모리부, 절연층(590) 및 제2 메모리부로 구분된다.
기판(510)은 유리와 같은 절연 물질로 이루어질 수 있다. 본 실시예의 경우, 기판(510)은 단결정 실리콘 기판을 이용하는 종래의 낸드 플래시 메모리 소자와는 달리, 값싼 유리 기판을 이용할 수 있다.
제1 메모리부는 기판(510) 상에 형성되며, 제1 산화물 반도체 채널(520a), 제1 소스/드레인(530a), 제1 터널링 절연막(550a), 제1 플로팅 게이트(560a), 제1 블로킹 절연막(570a) 및 제1 콘트롤 게이트(580a)를 구비한다. 그리고 제2 메모리부는 절연층(590) 상에 형성되며, 제2 산화물 반도체 채널(520b), 제2 소스/드레인(530b), 제2 터널링 절연막(550b), 제2 플로팅 게이트(560b), 제2 블로킹 절연막(570b) 및 제2 콘트롤 게이트(580b)를 구비한다.
제1 메모리부와 제2 메모리부는 각각 도 1에 도시되어 있는 낸드 플래시 메모리 소자(100)에 대응된다. 즉, 도 1에 도시되어 있는 낸드 플래시 메모리 소자(100)와 그 명칭이 동일한 제1 메모리부와 제2 메모리부의 구성요소는 도 1에 도시되어 있는 낸드 플래시 메모리 소자(100)의 구성요소에 대응된다.
본 발명에 따른 낸드 플래시 메모리 소자는 채널, 소스 및 드레인이 실리콘 기판을 도핑하거나 이온 주입하여 형성하는 것이 아니고, 기판 상에 별도의 산화물 반도체 물질을 형성하여 이를 채널, 소스 및 드레인으로 이용하게 되므로, 도 5에 나타낸 바와 같이, 제1 메모리부가 덮이도록 기판 상에 형성된 절연층(500)을 형성한 후, 제2 메모리부를 적층할 수 있다. 따라서 본 발명에 따른 낸드 플래시 메모리 소자는 수직 방향으로 적층하는 것이 가능하게 되고, 이에 따라 집적도를 현저히 증가시킬 수 있게 된다.
도 5에는 2층의 메모리부를 구비하는 낸드 플래시 메모리 소자에 대해 도시하고 설명하였으나, 이에 한정된 것은 아니고 메모리부와 절연층을 교번적으로 적층하면 필요한만큼 수직방향으로 메모리부를 적층할 수 있음은 물론이다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
도 1은 본 발명에 따른 낸드 플래시 메모리 소자에 대한 바람직한 일 예의 개략적인 구조를 나타내는 단면도이다.
도 2는 본 발명에 따른 낸드 플래시 메모리 소자의 프로그램 동작을 설명하기 위한 개념도이다.
도 3은 본 발명에 따른 낸드 플래시 메모리 소자의 소거 동작을 설명하기 위한 개념도이다.
도 4는 본 발명에 따른 낸드 플래시 메모리 소자의 읽기 동작을 설명하기 위한 개념도이다.
도 5는 수직 방향으로 적층되어 있는 구조를 갖는 본 발명에 따른 낸드 플래시 메모리 소자에 대한 바람직한 일 예의 개략적인 구조를 나타내는 단면도이다.

Claims (4)

  1. 기판;
    상기 기판 상에 형성된 산화물 반도체 채널;
    상기 산화물 반도체 채널 상에 순차적으로 적층되어 형성된 터널링 절연막, 플로팅 게이트, 블로킹 절연막 및 콘트롤 게이트; 및
    상기 산화물 반도체 채널의 양측에 형성되어 있는 소스와 드레인;을 포함하는 것을 특징으로 하는 낸드 플래시 메모리 소자.
  2. 제1항에 있어서,
    상기 소스와 드레인은 상기 산화물 반도체 채널과 동일한 물질로 이루어진 것을 특징으로 하는 낸드 플래시 메모리 소자.
  3. 제1항에 있어서,
    상기 기판은 절연 물질로 이루어진 것을 특징으로 하는 낸드 플래시 메모리 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 산화물 반도체 채널, 소스, 드레인, 터널링 절연막, 플로팅 게이트, 블로킹 절연막 및 콘트롤 게이트를 포함하여 이루어진 메모리부와 상기 메모리부가 덮이도록 상기 기판 상에 형성된 절연층이 교번적으로 적층되어 있는 것을 특징으로 하는 낸드 플래시 메모리 소자.
KR1020090116923A 2009-11-30 2009-11-30 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자 KR101075077B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090116923A KR101075077B1 (ko) 2009-11-30 2009-11-30 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090116923A KR101075077B1 (ko) 2009-11-30 2009-11-30 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자

Publications (2)

Publication Number Publication Date
KR20110060361A true KR20110060361A (ko) 2011-06-08
KR101075077B1 KR101075077B1 (ko) 2011-10-19

Family

ID=44395141

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090116923A KR101075077B1 (ko) 2009-11-30 2009-11-30 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자

Country Status (1)

Country Link
KR (1) KR101075077B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430415B1 (ko) * 2012-06-09 2014-08-14 서울대학교산학협력단 게이트 다이오드 구조를 갖는 메모리 셀 스트링 및 이를 이용한 메모리 어레이
KR20230049237A (ko) * 2021-10-06 2023-04-13 서울시립대학교 산학협력단 단기 저장형 플래시 메모리 소자 및 어레이

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102473622B1 (ko) 2021-06-07 2022-12-02 한국과학기술연구원 뉴로모픽 컴퓨팅 시스템에 사용되는 플래시 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073939A (ja) * 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP4498198B2 (ja) 2005-04-12 2010-07-07 株式会社東芝 不揮発性半導体記憶装置
KR100673019B1 (ko) * 2005-12-12 2007-01-24 삼성전자주식회사 적층 구조를 가지는 낸드형 비휘발성 메모리 장치, 그 형성방법 및 동작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430415B1 (ko) * 2012-06-09 2014-08-14 서울대학교산학협력단 게이트 다이오드 구조를 갖는 메모리 셀 스트링 및 이를 이용한 메모리 어레이
KR20230049237A (ko) * 2021-10-06 2023-04-13 서울시립대학교 산학협력단 단기 저장형 플래시 메모리 소자 및 어레이

Also Published As

Publication number Publication date
KR101075077B1 (ko) 2011-10-19

Similar Documents

Publication Publication Date Title
US6878991B1 (en) Vertical device 4F2 EEPROM memory
TWI518850B (zh) 非揮發性記憶體裝置、其操作方法以及包含該方法裝置之記憶體系統
KR101692520B1 (ko) 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR100454117B1 (ko) 소노스 게이트 구조를 갖는 낸드형 비휘발성 메모리소자의구동방법
KR101489885B1 (ko) 개선된 신뢰성을 갖는 트랩형 비휘발성 메모리 장치 및 그동작 방법
US20070047311A1 (en) Selective threshold voltage verification and compaction
US20210090670A1 (en) Memory architecture for access of multiple portions of a block of memory cells
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
TW202341439A (zh) 半導體記憶裝置
JP5853853B2 (ja) 半導体記憶装置及びその駆動方法
JP2004303396A (ja) Ｎａｎｄフラッシュメモリテスト構造及びｎａｎｄフラッシュメモリチャネル電圧測定方法
US20140117435A1 (en) Integrating transistors with different poly-silicon heights on the same die
JP2011076678A (ja) 不揮発性半導体記憶装置
KR101075077B1 (ko) 산화물 반도체 채널을 갖는 낸드 플래시 메모리 소자
US11114162B2 (en) Non-volatile semiconductor memory device including a first memory bunch and a second memory bunch
US20130080718A1 (en) Semiconductor memory device and method of operating the same
JP2009212292A (ja) 不揮発性半導体記憶装置及びその書き込み方法
US8796818B2 (en) N well implants to separate blocks in a flash memory device
JP2003188287A (ja) 不揮発性半導体記憶装置及びその製造方法
US11545220B2 (en) Split-gate memory cells
KR100854871B1 (ko) 비휘발성 메모리 소자 및 이를 이용한 프로그램 방법
KR100190009B1 (ko) 불휘발성 메모리 장치 및 그 제조방법과 동작방법
KR20060070724A (ko) 플래쉬 메모리 소자의 프로그램 방법
TWI489593B (zh) 反及閘快閃記憶體之熱載子程式化
KR20100121129A (ko) 반도체 소자의 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160217

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9