KR20110054010A

KR20110054010A - 무선 통신 시스템에서 비사용 리소스들을 이용하기 위한 방법 및 장치

Info

Publication number: KR20110054010A
Application number: KR1020117005849A
Authority: KR
Inventors: 피터 갈; 완시 천; 후안 몬토호
Original assignee: 퀄컴 인코포레이티드
Priority date: 2008-08-14
Filing date: 2009-08-14
Publication date: 2011-05-24
Also published as: CN102124796A; JP5591805B2; US20100040009A1; JP2012500536A; US8811298B2; EP2342933A1; KR101240769B1; TW201021601A; CN102124796B; WO2010019902A1

Abstract

무선 액세스 단말기에서 업링크 리소스들을 할당하는 것을 용이하게 하는 시스템 및 방법들이 설명된다. 무선 디바이스에서 다운링크 송신이 수신될 때, 무선 디바이스는 다운링크 송신에 부분적으로 기초하여 적합한 제어 영역이 예약되는 것을 결정한다. 업링크 데이터 리소스들은 또한 동적으로 할당된다.

Description

무선 통신 시스템에서 비사용 리소스들을 이용하기 위한 방법 및 장치{A METHOD AND APPARATUS FOR UTILIZING UNUSED RESOURCES IN A WIRELESS COMMUNICATION SYSTEM}

35 U.S.C §119 에 따른 우선권 주장

본 특허출원은, 발명이 명칭이 "A Method and Apparatus for Utilizing Unused Resources in a Wireless Communication System" 으로 2008 년 8 월 14 일자로 출원된 미국 가출원 제 61/089,042 호에 우선권을 주장하고, 본 발명의 양도인에게 양도되어 있으며, 본원에서 참조로서 명백하게 포함된다.

배경

기술 분야

본 출원은 일반적으로 무선 통신에 관한 것이고, 보다 구체적으로는 제어 및 데이터 송신을 위해 리소스들을 할당하는 것에 관한 것이다.

다양한 유형의 통신 콘텐츠, 예컨대 음성, 데이터 등을 제공하기 위해 무선 통신 시스템이 널리 사용된다. 이들 시스템들은 이용 가능한 시스템 리소스들 (예를 들어, 대역폭 및 송신 전력) 을 공유함으로써 다수의 사용자들과의 통신을 지원할 수 있는 다중 액세스 시스템들일 수도 있다. 이러한 다중 액세스 시스템들의 예들로는, 코드 분할 다중 액세스 (CDMA) 시스템, 시간 분할 다중 액세스 (TDMA) 시스템, 주파수 분할 다중 액세스 (FDMA) 시스템, 3GPP 장기 에볼루션 (LTE) 시스템, 및 직교 주파수 분할 다중 액세스 (OFDMA) 시스템들이 있다.

소정의 통신 시스템에서 정보를 송신하기 위해 제어 채널들 및 데이터 채널들이 이용될 수도 있다. LTE 와 같은 몇몇 통신 시스템들에서, 리소스 그리드 (grid) 는 신호를 송신하는데 이용된 슬롯을 설명하기 위해 이용된다. 리소스 블록은 복수의 리소스 엘리먼트들을 포함할 수도 있다. 리소스 엘리먼트들의 그룹은 리소스 블록으로 알려져 있다. 현재, 제어 정보 (예를 들어, 제어 영역) 를 송신하기 위해 이용된 리소스 블록들의 수는 LTE 무선 디바이스 프로토콜 스택에서 상위 계층들에 의해 구성된다. 그러나, 제어 정보에 실제로 필요한 리소스 블록들의 수는 가변적이고, 예를 들어 다운링크 상에서 수신된 송신에 의존할 수도 있다. 따라서, 제어 영역을 정적으로 정의하는 것은 리소스들의 낭비를 초래할 수도 있기 때문에 비효율적이다.

또한, 홀수의 리소스 블록들이 제어 정보에 예약되고 (reserved), 데이터는 제어 영역에서의 제어 정보를 오버랩할 수도 있다. 현재, LTE 사양은, 제어 영역을 오버랩하는 데이터가 제어 정보로서 동일한 채널상에서 송신될 수 없다는 것을 나타낸다. 그러나, 제어 영역에서 리스소 블록들이 예약되지만 사용되지 않을 수도 있기 때문에, 예약된, 비사용된 제어 채널에서 데이터 트래픽이 송신되는 것을 금함으로써 리소스들이 낭비될 수도 있다. 이들 및 다른 단점들을 어드레싱하기 위한 시스템 및 방법을 갖는 것이 바람직하다.

다음은 이러한 양태들의 기본적인 이해를 제공하기 위해서 하나 이상의 양태들의 간략화된 개요를 나타낸다. 이 개요는 모든 고려된 양태들의 광범위한 오버뷰가 아니고, 모든 양태들의 임계적 엘리먼트 또는 키를 식별하도록 의도되지도 않고 임의의 또는 모든 양태들의 범위를 기술하도록 의도되지도 않는다. 개요의 유일한 목적은 이후에 제시되는 보다 상세한 설명에 대한 전제부로서 간략화된 형태로 하나 이상의 양태들의 몇몇 개념들을 제시하기 위한 것이다.

몇몇 양태에 따르면, 무선 액세스 단말기 (AT) 에서 업링크 (UL) 리소스들을 할당하는 방법은, 다운링크 (DL) 송신을 수신하는 단계; DL 송신에 이용된 제어 심볼들의 수를 결정하는 단계; 및 DL 송신에 이용된 제어 심볼들의 수에 적어도 부분적으로 기초하여 UL 제어 영역을 예약하는 단계를 포함한다.

몇몇 양태에 따르면, 장치는, 다운링크 (DL) 송신을 수신하기 위한 수단; DL 송신에 이용된 제어 심볼들의 수를 결정하기 위한 수단; 및 DL 송신에 이용된 제어 심볼들의 수에 적어도 부분적으로 기초하여 UL 제어 영역을 예약하기 위한 수단을 포함한다.

상기 및 관련된 목표의 달성을 위해서, 하나 이상의 양태들은 이하에서 충분히 설명되고 청구 범위에서 특별히 지적되는 특성들을 포함한다. 이하의 상세한 설명 및 첨부된 도면들은 하나 이상의 양태들의 소정의 예시적인 특성들을 상세히 설명한다. 그러나, 이들 특성들은 각종 양태들의 원리들이 이용될 수도 있는 다양한 방식들 중 일부를 나타내고, 이 상세한 설명은 모든 이러한 양태들 및 그 등가물들을 포함하도록 의도된다.

본 개시물의 특성들, 성질, 및 이점들은 도면과 함께 취해지는 경우 이하에서 설명되는 상세한 설명으로부터 더욱 명백해질 것이고, 도면에서 유사한 참조 부호들은 전체에 걸쳐 상응되게 동일시한다.
도 1 은 다중 액세스 무선 통신 시스템을 나타낸다.
도 2 는 예시적인 LTE 프레임 구조를 도시한다.
도 3 은 업링크 및 다운링크 통신을 위한 리소스 그리드들을 도시한다.
도 4 는 다양한 개시된 양태들을 구현하는 예시적인 통신 시스템을 도시한다.
도 5 는 업링크 통신을 위한 예시적인 심볼 할당을 도시한다.
도 6 은 업링크 제어 리소스들을 할당하는 방법을 도시하는 흐름도이다.
도 7 은 업링크 통신을 위한 예시적인 심볼 할당을 도시한다.
도 8 은 제어 및 데이터 리소스를 할당하는 방법을 도시하는 흐름도이다.
도 9 는 업링크 통신을 위한 예시적인 심볼 할당을 도시한다.
도 10 은 제어 및 데이터 리소스들을 할당하기 위한 방법을 도시하는 흐름도이다.
도 11 은 통신 시스템에서의 예시적인 장치의 기능적 블록도이다.

본원에 설명된 기술들은, 코드 분할 다중 액세스 (CDMA) 네트워크, 시간 분할 다중 액세스 (TDMA) 네트워크, 주파수 분할 다중 액세스 (FDMA) 네트워크, 직교 FDMA (OFDMA) 네트워크, 단일-캐리어 FDMA (SC-FDMA) 네트워크 등과 같은 각종 무선 통신 네트워크에 이용될 수도 있다. 용어 "네트워크" 및 "시스템" 은 종종 상호교환적으로 이용된다. CDMA 네트워크는 UTRA (Universal Terrestrial Radio Access), cdma2000, 등과 같은 무선 기술을 구현할 수도 있다. UTRA 는 와이드밴드-CDMA (W-CDMA) 및 LCR (Low Chip Rate) 을 포함한다. cdma2000 은 IS-2000, IS-95 및 IS-856 표준을 커버한다. TDMA 는 GSM (Global System for Mobile Communications) 과 같은 무선 기술을 구현할 수도 있다. OFDMA 네트워크는 E-UTRA (Evolved UTRA), IEEE 802.11, IEEE 802.16, IEEE 802.20, Flash- OFDM® 등과 같은 무선 기술을 구현할 수도 있다. UTRA, E-UTRA, 및 GSM 은 UMTS (Universal Mobile Telecommunication System) 의 일부이다. LTE (Long Term Evolution) 는 E-UTRA 를 이용하는 UMTS 의 향후 릴리즈 (upcoming release) 이다. UTRA, E-UTRA, GSM, UMTS 및 LTE 는 "3 세대 파트너쉽 프로젝트" (3GPP) 로 명명된 기관으로부터 문헌에서 설명된다. cdma2000 은 "3 세대 파트너쉽 프로젝트 2" (3GPP2) 로 명명된 기관으로부터 문헌에서 설명된다. 이들 각종 무선 기술 및 표준들은 당해 분야에 알려져 있다. 명확함을 위해, 기술들 중 특정 양태들은 LTE 에 대해 이하에서 설명되고, LTE 용어들은 이하의 설명에서 많이 이용된다.

단일 캐리어 주파수 분할 다중 액세스 (SC-FDMA) 는 단일의 주파수 변조 및 주파수 도메인 등화를 이용하는 기술이다. SC-FDMA 는 본질적으로 OFDM 시스템과 동일한 전체 복잡성 및 유사한 성능을 갖는다. SC-FDMA 신호는, 그 고유의 단일 캐리어 구조 때문에 더 낮은 피크-대-평균 전력비 (peak-to-average power ratio; PAPR) 를 갖는다. SC-FDMA 는, 더 낮은 PAPR 이 송신 전력 효율성 관점에서 모바일 단말기에 크게 혜택을 주는 업링크 통신에서 특히 많은 관심을 끌었다. SC-FDMA 는 현재, 3GPP LTE (Long Term Evolution), 또는 E-UTRA (Evolved UTRA) 에서의 업링크 다중 액세스 방식에 대한 LTE Rel-8 에 포함되고, 단일 캐리어 파형은 미래의 릴리즈에서 유지되도록 기대된다.

도 1 을 참조하면, 각종 개시된 양태를 구현할 수도 있는 무선 통신 시스템 (100) 이 도시된다. 무선 통신 시스템 (100) 은, 예를 들어 3GPP LTE 에 의해 명시된 프로토콜을 구현할 수도 있다. 액세스 포인트 (102)(AP) 는 다수의 안테나 그룹들을 포함할 수도 있는데, 일 그룹은 104 및 106 을 포함하고, 다른 그룹은 108 및 110 을 포함하며, 추가의 그룹은 112 및 114 를 포함한다. 도 1 에는, 단지 2 개의 안테나들이 각각의 안테나 그룹에 대해 도시되었으나, 더 많거나 더 적은 안테나들이 각각의 안테나 그룹에 사용될 수도 있다. 액세스 단말기 (116)(AT) 는 안테나들 (112 및 114) 과 통신하고, 여기서 안테나들 (112 및 114) 은 순방향 링크 (118) 를 통해 액세스 단말기 (116) 로 정보를 송신하고 역방향 링크 (120) 를 통해 액세스 단말기 (116) 로부터 정보를 수신한다. 안테나들의 각 그룹 및/또는 안테나 그룹이 통신하도록 설계되는 영역은 종종 액세스 포인트의 섹터로서 지칭된다. 실시형태에서, 안테나 그룹들 각각은 액세스 포인트 (100) 에 의해 커버된 영역들의 섹터 내의 액세스 단말기들과 통신하도록 설계된다.

AP 는 단말기들과 통신하는데 사용된 고정국일 수도 있고, 또한 액세스 노드, 노드 B, 또는 몇몇 다른 용어들로서 지칭될 수도 있다. AT 는 또한, 단말기, 사용자 장비 (UE), 무선 통신 디바이스, 또는 몇몇 다른 용어들로 지칭될 수도 있다.

도 2 는 LTE 프레임 (200) 의 예시적인 프레임 구조를 도시한다. LTE 프레임 (200) 은 업링크 물리적 계층 송신 및 다운링크 물리적 계층 송신에 이용될 수도 있다. LTE 프레임 (200) 은 10 ms 길이일 수도 있고, 20 개의 슬롯들 (202) 을 포함할 수도 있다. 도 2 에 도시된 바와 같이, 슬롯들 (202) 은 S0 내지 S19 로 넘버링된다. 각 슬롯 (202) 은 0.5 ms 길이이다. 204 에서 도시된 바와 같이, 2 개의 연속적인 슬롯들 (202) 은 서브프레임으로서 알려진다. 따라서, LTE 프레임 (200) 은 10 개의 서브프레임을 포함한다. LTE 프레임 (200) 은 단지, 풀 듀플렉스 및 하프 듀플렉스 FDD 에 이용될 수도 있는 예시적인 LTE 프레임 구조이다. 다른 프레임 유형들/구조들, 예를 들어 그 내용들이 참조로서 본원에 포함되는 3GPP TS 36.211 에 설명된 TDD 프레임 구조가 적용될 수도 있다.

본원에 이용된 바와 같이, 다운링크 (DL) 는 AP 에서 유래하여 AT 를 향하는 통신을 지칭한다. LTE 에는, 여러 개의 DL 물리적 채널들이 존재한다. 예를 들어, 물리적 다운링크 제어 채널 (physical downlink control channel; PDCCH) 은 상위 계층들의 제어 메시지들의 리소스 할당, 물리적 다운링크 공유 제어 채널 (physical downlink shared control channel; PDSCH) 에 대한 리소스 할당, AT 에게 업링크 송신의 리소스 할당을 알리는 업링크 (UL) 스케줄링 승인을 포함하는 제어 정보, 및/또는 다른 제어 정보를 반송할 수도 있다. 물리적 제어 포맷 인디케이터 채널 (physical control format indicator channel; PCFICH) 은, AT 에게 PDCCH 에 이용된 OFDM 심볼들의 수를 알리도록 제공될 수도 있다. 또한, 물리적 하이브리드 ARQ 인디케이터 채널 (physical hybrid ARQ indicator channel; PHICH) 은 HARQ ACK/NAK 신호들을 반송하도록 제공될 수도 있다. 다른 DL 제어 신호들이 또한 포함될 수도 있다.

본원에 이용된 바와 같이, 업링크는 AT 에서 유래하고 AP 에 도착되는 통신들을 지칭한다. DL 통신과 유사하게, UL 통신은 또한 다수의 제어 신호들을 포함한다. 물리적 업링크 제어 채널 (physical uplink control channel; PUCCH) 은, 예를 들어 다운링크 상에서 수신된 데이터 패킷들과 관련된 ACK/NACK 정보, 채널 품질 인디케이션 (CQI) 레포트, 스케줄링 요청 (SR) 과 같은 업링크 제어 정보, 및/또는 다른 제어 정보를 반송한다. 물리적 업링크 공유 채널 (physical uplink shared channel; PUSCH) 은 UL 데이터 송신에 이용될 수도 있다.

각 슬롯에서 UL 송신 신호 및 DL 송신 신호 양자 모두는 리소스 그리드에 의해 설명될 수도 있다. 도 3 (a) 및 도 3 (b) 는 UL 송신된 신호 및 DL 송신된 신호를 각각 설명하기 위해 이용될 수도 있는 리소스 그리드들을 도시한다. 도 3 (a) 에 도시된 바와 같이, 하나의 업링크 슬롯은

개의 서브캐리어들 및

개의 SC-FDMA 심볼들의 그리드를 포함할 수도 있고, 여기서

은 다수의 서브캐리어들로 표현된 주파수 도메인에서의 리소스 블록 크기를 지칭하고,

는 업링크 슬롯에서의 SC-FDMA 심볼들의 수를 지칭한다. 수량

은 셀에서 구성된 업링크 송신 대역폭에 의존한다. UL 리소스 그리드 (310) 내의 각각의 리소스 엘리먼트 (312) 는 리소스 엘리먼트로서 지칭된다. UL 리소스 그리드 (310) 는 복수의 리소스 블록들을 포함할 수도 있고, 블록들 중 하나가 314 에서 도시된다. 리소스 블록 (314) 과 같은 리소스 블록은 시간 도메인에서

개의 연속적인 SC-FDMA 심볼들 및 주파수 도메인에서

개의 연속적인 서브캐리어들로서 정의될 수도 있다. 리소스 블록 내의 리소스 엘리먼트 (312) 의 수는 송신에 이용된 사이클 프리픽스에 적어도 부분적으로 의존한다. 예를 들어, 통상의 사이클 프리픽스가 이용될 때, 리소스 블록은 12 개의 연속적인 서브캐리어들 및 7 개의 연속적인 SC-FDMA 심볼들을 포함할 수도 있다. 연장된 사이클 프리픽스가 이용될 때, 리소스 블록은 12 개의 연속적인 서브캐리어들 및 6 개의 연속적인 SC-FDMA 심볼들을 포함할 수도 있다. 리소스 블록 (304) 은 통상의 사이클 프리픽스를 이용하는 송신을 위한 리소스 블록의 예이다.

DL 리소스 그리드 (320) 는

개의 서브캐리어들 및

개의 OFDM 심볼들의 그리드이다. 리소스 그리드 (324) 는 복수의 리소스 엘리먼트들 (322) 및 리소스 블록들 (324) 을 포함할 수도 있다. 리소스 블록들 (324) 은 소정의 물리적 채널들을 리소스 엘리먼트들 (322) 로 맵핑하는 것을 설명하기 위해 이용될 수도 있다. UL 리소스 블록들과 유사하게, 리소스 블록 (324) 내의 DL 심볼들의 수는 통상의 사이클 프리픽스가 이용되는 경우 7 일 수도 있고, 또는 연장된 사이클 프리픽스가 이용되는 경우 6 일 수도 있다.

리소스 블록들 (310 및 320) 과 같은 리소스 블록들은 리소스 엘리먼트에 대한 송신들을 제어하고 데이터를 맵핑하기 위해 이용될 수도 있다. 통상적으로, 제어 채널 리소스들은 서브프레임의 에지들로 맵핑되는 한편, 데이터 송신들은 서브프레임의 남은 부분들을 이용하여 송신된다. 도 4 는 데이터 및 제어 채널 리소스들을 할당하기 위한 예시적인 통신 시스템 (400) 을 도시한다. 시스템 (400) 은 하나 이상의 AP (420) 및 하나 이상의 AT (440) 를 포함할 수도 있다. 단지 하나의 AP (420) 및 하나의 AT (440) 가 도 4 에 도시되었으나, 시스템 (400) 은 임의의 적합한 수의 AP (420) 및 AT (440) 를 포함할 수도 있다.

AP (420) 및 AT (440) 는 하나 이상의 안테나들 (402 및 404) 을 통해 UL 및 DL 통신을 수행할 수도 있다. 예를 들어, DL 송신은 송신기 (422) 를 통해 AP (420) 에서 유래할 수도 있다. 보다 구체적으로, 송신기 (422) 는 단말기 (440) 에 의도된 제어 시그널링 및/또는 다른 정보를 생성 또는 다르게는 획득할 수도 있다. 이 정보는 그 후, 송신기 (420) 및 안테나 (402) 를 통해 DL 상에서 송신될 수도 있고, 여기서 안테나 (404) 를 통해 AT (440) 에서 수신기 (444) 에 의해 수신될 수 있다. AP (420) 는, 본원에 설명된 각종 양태들을 구현하기 위해 AP (420) 에 의해 이용될 수도 있는 프로세서 (426) 및 메모리 (428) 를 더 포함한다. 예를 들어, 프로세서 (426) 는 제어 영역 생성 엔진 (430) 을 명령하여 적합한 제어 신호들을 생성하도록 구성될 수도 있다. 제어 영역 생성 엔진 (430) 은 프로세서 (426) 로부터 분리되어 도시되었으나, 통상적으로 제어 영역 생성 엔진 (430) 에 의해 수행된 기능들이 프로세서와 통합된다는 것을 당업자는 인지할 것이다. 따라서, 제어 영역 생성 엔진 (430) 은 프로세서 (426) 의 소프트웨어 모듈 형성 부분일 수도 있다.

제어 영역 생성 엔진 (430) 은 AT (440) 로 송신될 제어 정보를 생성하도록 구성될 수도 있다. 제어 정보는 AT (440) 에 의해 이용되어 그 제어 송신 및 데이터 송신을 위한 리소스들을 할당할 수도 있다. 제어 영역 생성 엔진 (430) 은, AT (440) 에게 업링크 송신을 위한 그 리소스 할당을 알리는, 예를 들어 업링크 스케줄링 승인을 반송할 수도 있는 PDCCH 송신을 생성할 수도 있다. 제어 영역 생성 엔진 (430) 은 PDCCH 에 이용된 제어 심볼들의 수를 나타낼 수도 있는 PDFICH 송신을 또한 생성할 수도 있다. 제어 영역 생성 엔진 (430) 은 또한, 다른 제어 정보를 생성할 수도 있다. 송신기 (422) 는 생성된 제어 정보를 AT (440) 로 송신할 수도 있다.

AT (440) 는 안테나 (404) 를 통해 AP (420) 로부터의 송신들을 수신하는 수신기 (444) 를 포함한다. AT (440) 는 AP (420) 로부터 수신된 제어 정보에 기초하여 물리적 계층 리소스들을 할당하도록 프로세서 (446) 에 의해 구성될 수도 있는 리소스 할당 엔진 (450) 을 더 포함할 수도 있다. 리소스 할당 엔진 (450) 은 제어 채널 리소스 할당기 (452) 및 데이터 채널 리소스 할당기 (454) 를 포함할 수도 있다. 제어 채널 리소스 할당기 (452) 는 DL 송신에서의 제어를 위해 이용된 OFDM 심볼들의 실제 수에 기초하여 동적 PUCCH 제어 영역을 동적으로 설정하도록 구성될 수도 있다. 리소스들은 그 후, 실제 필요성에 기초하여 리소스 블록들로 맵핑될 수도 있고, 이에 의해 효율성을 증가시킨다. 몇몇 양태들에 따라, 제어 채널 리소스 할당기 (452) 는 적합한 구성을 결정하도록 다운링크 송신 파라미터들에 기초하여 맵핑 테이블을 컨설팅할 수도 있다. 다른 양태에서, 제어 채널 리소스 할당기 (452) 는 적합한 구성을 명백하게 도출할 수도 있다.

데이터 채널 리소스 할당기 (454) 는 데이터 리소스들을 리소스 블록들로 맵핑하도록 구성될 수도 있다. 몇몇 양태에 따라, 데이터 채널 리소스 할당기 (454) 는, 예약된, 아직 사용되지 않은, PUSCH 데이터 송신을 위한 PUCCH 리소스들을 재사용하도록 구성될 수도 있다. 데이터 채널 리소스 할당기 (454) 는 UL 제어에 예약된 리소스 블록들의 수가 홀수인지 짝수인지 여부에 기초하여 데이터 리소스 맵핑을 결정하도록 구성될 수도 있다.

AT (440) 는 데이터 및 제어 정보를 안테나 (404) 를 통해 AN (420) 또는 다른 AT 들로 송신하기 위한 송신기 (443) 를 더 포함한다. AN (420) 에서와 같이, 메모리 (448) 는 각종 개시된 양태들을 구현하기 위해 AT (440) 에 제공된다.

도 5 는 통상적인 UL 리소스 블록들의 할당을 도시한다. 도 5 에 도시된 시그널링 구조는 하나 이상의 서브프레임들 (510) 을 통해 행해질 수도 있고, 서브프레임들 각각은 2 개의 슬롯들 (312 및 514) 을 포함할 수도 있다. 도 5 에 도시된 바와 같이, 통상적으로 PUCCH 제어 채널은 시스템 대역폭의 에지들에서 이들 주파수 영역들에 할당된다. 주파수 다양성을 활용하기 위해서, PUCCH 신호는 통상적으로 미러 홉핑 (mirror hopping) 을 이용하여 송신된다. 즉, 각각의 PUCCH 제어 심볼은 대역폭의 제 1 에지에서 하나의 슬롯으로 송신되고 대역폭의 반대 에지에서 제 2 슬롯으로 송신될 수도 있다. 예를 들어, PUCCH 제어 심볼 0 은 (PUCCH OA 로서 도시된) 주파수 0 에서 슬롯 1 로 송신되고, (PUCCH OB 로서 도시된) 주파수 24 에서 슬롯 0 으로 송신된다. PUCCH 제어 심볼들 (2 및 3) 은 유사하게 배열된다.

PUCCH 제어 심볼 송신에 예약되지 않은 이들 영역은 PUSCH 데이터 송신에 이용될 수도 있다. PUSCH 심볼은 통상적으로, 동일한 주파수에서 2 개의 슬롯들 상에서 송신된다. 예를 들어, 도 5 에 도시된 바와 같이, 제 1 PUSCH 데이터 심볼은 주파수 3 에서 슬롯 0 및 슬롯 1 양자 모두를 이용하여 송신될 수도 있다.

PUCCH 채널을 통해 반송된 제어 시그널링은 스케줄링 요청, PDSCH 상에서 송신된 DL 데이터 패킷들에 응답하는 HARQ ACK/NACK 메시지, 채널 품질 인디케이터 (CQI), 및/또는 다른 제어 신호들을 포함할 수도 있다. 정적 또는 반-정적 (semi-static) 제어 신호들, 예컨대 CQI 및 스케줄링 요청은 통상적으로 지정된 대역폭의 에지들에 배열된다. 유형에 의존하는 ACK/NACK 메시지들은, 반-정적으로 할당되거나 동적으로 할당될 수도 있다. 예를 들어, 동적 DL 할당에 응답하여 수신된 ACK/NAK 메시지들은 동적으로 맵핑될 수도 있는 한편, 반-반복적 스케줄링 할당에 응답하여 수신된 ACK/NAK 메시지들은 계층 (3) 에 의해 구성될 수도 있고 반-정적으로 할당될 수도 있다. 이들 및 다른 동적 제어 신호들을 위한 리소스들은 반-정적 제어들 후에 할당되고, 지정된 대역폭 영역 안으로 이동한다. 본원에 설명된 시스템 및 방법의 몇몇 예시적인 양태들에 따라, 동적 영역은 DL 제어 심볼들의 실제 수에 기초하여 할당될 수도 있다. 통상적인 리소스 할당과 대조적으로, 할당이 단지 상위 계층들에 의해 정의된 PUCCH 리소스 블록들의 수에 기초하는 3GPP LTE 사양에 의해 명시된 바와 같이, DL 송신에 의해 반영된 바와 같은 실제 필요성에 기초하여 리소스들을 예약함으로서 효율성이 증가될 수 있다.

도 6 은 동적 PUCCH 제어 영역을 정의하기 위한 프로세스 (600) 를 도시하는 단순화된 흐름도이다. 602 에서 도시된 바와 같이, AT 는 AP 로부터 DL 송신을 수신할 수도 있다. 송신은 각종 제어 채널들, 예컨대 본원에 설명된 PCFICH 및 PDDCH 를 포함할 수도 있다.

604 에서 도시된 바와 같이, AT 는 DL 송신을 위해 이용된 제어 심볼들의 수를 결정할 수도 있다. 이 정보는 PUCCH 리소스들을 할당하는데 이용될 수도 있다. 몇몇 양태에 따르면, DL 상에 구성된 한정된 수의 가능한 제어 심볼들이 존재할 수도 있다. 예를 들어, DL 은 DL 통신 채널의 대역폭에 의존하여 1, 2, 3, 또는 4 개의 제어 심볼들을 구성할 수도 있다. 예를 들어, 작은 대역폭 (예를 들어, 10 RB 미만) 을 갖는 통신 채널들은 2, 3, 또는 4 개의 제어 심볼들을 송신하도록 구성될 수도 있는 한편, 큰 대역폭을 갖는 통신 채널들은 1, 2, 또는 3 개의 제어 심볼들을 송신하도록 구성될 수도 있다. PCFICH 는 제어를 위한 OFDM 심볼의 수를 나타내도록 구성될 수도 있다. 이와 같이, AT 는 PCFICH 를 참조함으로써 제어 심볼들의 수를 결정할 수도 있다.

606 에서 도시된 바와 같이, AT 는 결정된 제어 심볼의 수에 적어도 부분적으로 기초하여 동적 PUCCH 제어 영역을 예약할 수도 있다. 몇몇 양태들에 따르면, 상위 계층들은 DL 제어 심볼들의 수에 대해 가능한 제어 영역들의 맵핑을 유지할 수도 있다. 즉, AT 및 AP 양자 모두는 DL 슬롯에서 구성 가능한 한정된 수의 제어 심볼들을 인지한다. 상위 계층들은, 1 개의 제어 심볼이 DL 상에 구성되는 경우 예약될 동적 제어 영역을 나타내는 제 1 파라미터

, 2 개의 제어 심볼들이 DL 상에 구성되는 경우 예약될 동적 제어 영역을 나타내는 제 2 파라미터

, 그리고 3 개의 제어 심볼이 이용되는 경우 예약될 동적 제어 영역을 나타내는 제 3 파라미터

를 유지할 수도 있다.

따라서, PCFICH 에 의해 나타난 바와 같이, 제어 심볼들의 수를 결정 시, 상위 계층들은 물리적 계층이 지정된 제어 영역을 예약하도록 명백하게 명령할 수도 있다. 몇몇 양태들에 따르면, AT 는 PCFICH 값 및 다른 파라미터들에 기초하여 특정 서브프레임에 대한 동적 제어 영역을 암시적으로 도출할 수도 있다. 예를 들어, 다음의 공식이 이용될 수도 있다:

따라서, 서브프레임 n 에서 PUCCH 리소스 블록들의 수는 서브프레임 n-k 에서 PCFICH 값 및 PUCCH 포맷들 2/2a/2b

에 예약된 대역폭의 상위 계층 구성들, 포맷들 1/1a/1b 및 2/2a/2b 의 혼합

을 갖는 리소스 블록에서 PUCCH 포맷들 1/1a/1b 에 이용된 사이클 시프트의 수, 주파수 도메인에서 리소스 블록 크기

, 및/또는 다른 파라미터들에 기초하여 도출될 수도 있다.

도 5 를 참조하여 전술된 바와 같이, PUCCH 심볼은 통상적으로 프레임의 에지에 배열된다. AP 에 의해 할당된 PUSCH 리소스들은 예약된 PUCCH 영역 내에 속할 수도 있다. 현재 3GPP LTE 사양에서 정의된 바와 같이, 홀수의 RB 쌍들이 PUCCH 송신을 위해 구성되고, AT 의 PUSCH 리소스 할당이 캐리어 대역 에지에서 RB 를 포함하면, PUCCH 리소스 슬롯에 의해 차지된 할당된 PUSCH 대역 에지의 RB 쌍의 RB 는 PUSCH 에 이용되지 않을 것이다. 즉, 구성된 PUCCH 리소스들의 수가 홀수이고 할당된 PUSCH 리소스 및 PUCCH 영역이 1 RB 만큼 오버랩되면, 오버랩된 RB 는 PUSCH 에 이용되지 않을 것이다. 이것의 예는 도 7 에 도시된다.

도 7 에 도시된 바와 같이, 넌-홉핑 (non-hopping) PUSCH 송신은 RB 들 (12 및 13) 에 할당된다. 그러나, 슬롯 0 의 RB (13) 에서 PUCCH 영역과의 충돌이 존재한다. 이와 같이, 이 PUSCH 송신은 단지 RB 슬롯 1 상에서만 허용될 수 있다. 슬롯 13 에서 송신하기 위한 RB 쌍의 부족은, 하나의 코드 블록이 단지 하나의 RB 와 함께 존재할 수도 있기 때문에 PUSCH 성능에 부정적인 영향을 미칠 수도 있다. 또한, RB 들 (13 및 14) 이 PUCCH 에 예약되는 동안, 제 1 PUCCH 쌍 만이 활성화되는 것이 가능하다. 이 경우, PUSCH 송신은 여전히 금지되고 리소스들이 낭비된다.

도 8 은 PUSCH 송신을 위해 예약된 PUCCH 리소스들을 재사용하는 하나의 예시적인 방법을 도시한다. 먼저, AT 는 802 에 도시된 바와 같이 PUCCH 에 예약된 RB 의 수를 결정할 수도 있다. 전술된 바와 같이, PUCCH 리소스 할당은 상위 계층들에 의해 명백하게 구성될 수도 있고, 또는 각종 파라미터들에 기초하여 물리적 계층에 의해 도출될 수도 있다. 804 에서 도시된 바와 같이, AT 는 다음에 PUCCH RB 들의 수가 홀수인지 여부를 결정한다. 806 에 도시된 바와 같이 PUCCH RB 의 수가 홀수가 아니면, PUSCH 리소스들을 할당하기 위해 통상의 PUSCH 인덱싱이 이용될 수도 있다. 예를 들어, PUSCH 심볼들은 동일한 주파수에서 2 개의 슬롯으로 송신될 수도 있다.

홀수의 RB 들이 PUCCH 에 예약되었으면, AT 는 PUSCH 리소스들을 1 의 오프셋과 페어링할 (pair) 수도 있다. 이는 도 9 에 도시된다. 주파수 2 에서의 PUSCH 심볼 2 는, 슬롯 1 의 주파수 1 에서의 PUSCH 심볼과 함께 슬롯 0 에서 송신된다. PUSCH 송신이 1 만큼 오프셋 되는 한편, RB 쌍들의 정수 배수가 유지된다.

도 10 은 PUSCH 송신을 위해 예약된 PUCCH 리소스들을 재사용하는 다른 예시적인 방법을 도시하는 흐름도이다. 프로세스 (1000) 는 1002 에서 시작하고, 이 때 AT 는 홀수의 RB 가 PUCCH 에 대해 예약되었는지를 결정한다. 1004 에 도시된 바와 같이, AT 는 할당된 PUSCH 할당이 완전히 PUCCH 영역 내에 있는지 여부를 결정한다. 보다 구체적으로, AT 는 PUSCH 할당이 완전히 PUCCH 영역 내에 포함되는지 여부, 또는 PUSCH 할당이 PUCCH 및 PUSCH 영역 양자 모두를 포함하는지 여부를 결정한다.

PUSCH 할당이 완전히 PUCCH 영역 내에 있다면, PUSCH 리소스들은 1006 에서 도시된 바와 같이, 구성된 PUCCH 할당을 이용하여 할당될 수도 있다. 본원에 설명된 바와 같이, PUCCH 리소스는 통상적으로 미러 홉핑을 이용하여 할당된다. 따라서, PUSCH 리소스들은 또한 미러 홉핑을 이용하여 할당된다.

1008 에서 도시된 바와 같이, 할당된 PUSCH 할당이 완전히 PUCCH 영역 내에 있지 않으면, AT 는 할당이 유효하고 구성된 PUSCH 할당 규칙들을 따른다고 추정할 수도 있다. 즉, AT 는 AP 의 명령들을 따를 수도 있고, PUSCH 리소스들을 할당할 수도 있다. 몇몇 양태에 따르면, AT 는 도 8 에 도시된 바와 같이 오프셋 방식으로 PUSCH 리소스들을 할당하도록 구성될 수도 있다. 다른 양태에서, AT 는 동일한 RB 내의 슬롯에 PUSCH 리소스들을 할당하도록 구성될 수도 있다.

도 11 은 통신 시스템에서 예시적인 액세스 단말기의 기능적 블록도이다. 장치 (1100) 는 다운링크 송신을 수신하기 위한 모듈 (1102), 다운링크 송신에서 이용된 제어 심볼들의 수를 결정하기 위한 모듈 (1104), 및 다운링크 송신에 이용된 제어 심볼들의 수에 적어도 부분적으로 기초하여 업링크 제어 영역을 예약하기 위한 모듈 (1106) 을 포함한다.

개시된 프로세스들에서 단계들의 계층 또는 특정 순서는 예시적 접근의 예인 것으로 이해되어야 한다. 설계 선호에 기초하여, 프로세스들에서 단계들의 계층 또는 특정 순서가 본 개시물의 범위를 유지하면서 재배열될 수도 있는 것으로 이해되어야 한다. 첨부된 방법 청구항은 샘플 순서로 각종 단계들의 구성요소를 나타내고, 제시된 계층 또는 특정 순서에 제한되는 것을 의미하지 않는다.

당업자는, 정보 및 신호가 다양한 상이한 기술 및 테크닉 중 임의의 것을 이용하여 나타낼 수도 있다는 것을 이해한다. 예를 들어, 상기 설명 전체를 통해 언급될 수도 있는 데이터, 명령들, 커맨드, 정보, 신호, 비트, 심볼, 및 칩은 전압, 전류, 전자기파, 자계 또는 자기 입자, 광학계 또는 광학 입자, 또는 이들의 임의의 조합으로 나타낼 수도 있다.

당업자는 본 명세서에서 개시된 실시예와 관련하여 설명된 각종의 예시적인 논리 블록, 모듈, 회로, 및 알고리즘 단계들이 전자적 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합으로 구현될 수도 있다는 것을 또한 알 것이다. 하드웨어와 소프트웨어의 이러한 교환가능성을 명확히 설명하기 위해, 각종의 예시적인 컴포넌트, 블록, 모듈, 회로, 및 단계들이 일반적으로 그 기능성의 관점에서 전술되었다. 이러한 기능성이 하드웨어로 구현되는지 또는 소프트웨어로 구현되는지 여부는 전체 시스템에 부과된 특정 애플리케이션 및 설계 제약에 의존한다. 당업자는 각각의 특정 애플리케이션에 대해 방법을 달리하면서 설명된 기능성을 구현할 수도 있지만, 이러한 구현 결정은 본 발명의 범위로부터 벗어나는 것으로 해석되어서는 안된다.

본원에서 개시된 실시형태와 관련하여 설명된 각종의 예시적인 논리 블록, 모듈, 및 회로는 범용 프로세서, 디지털 신호 프로세서 (DSP), 주문형 집적 회로 (ASIC), 필드 프로그래머블 게이트 어레이 (FPGA) 또는 다른 프로그래머블 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트, 또는 본원에서 설명된 기능을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 다르게는, 이 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한 컴퓨팅 디바이스의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 연결된 하나 이상의 마이크로프로세서, 또는 이러한 임의의 다른 구성으로 구현될 수도 있다.

본원에서 개시된 실시형태와 관련되어 설명된 방법 또는 알고리즘의 단계들은 직접 하드웨어에, 프로세서에 의해 실행된 소프트웨어 모듈에, 또는 이 둘의 조합에 포함될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 착탈식 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 저장 매체에 상주할 수도 있다. 프로세서가 저장 매체로부터 정보를 판독하고 이 저장 매체에 정보를 기록할 수 있도록 예시의 저장 매체는 프로세서에 커플링된다. 다르게는, 저장 매체는 프로세서와 일체형일 수도 있다. 프로세서 및 저장 매체는 ASIC 에 상주할 수도 있다. ASIC 는 사용자 단말기에 상주할 수도 있다. 다르게는, 프로세서 및 저장 매체는 사용자 단말기 내의 이산 컴포넌트로서 상주할 수도 있다.

개시된 실시형태의 이전 설명은 당업자가 본 개시물을 제조 또는 이용할 수 있게 제공된다. 이들 실시형태에 대한 각종의 변경은 당업자에게 자명하고, 본 원에 정의된 일반 원리들은 본 개시물의 범위 또는 사상을 벗어나지 않고 다른 실시형태에 적용될 수도 있다. 따라서, 본 개시물은 본원에 나타난 실시형태를 제한하려는 것이 아니고, 본원에서 개시된 원리 및 신규한 특징에 부합하는 최광의 범위에 따르려는 것이다.

Claims

업링크 리소스를 할당하는 방법으로서,
다운링크 송신을 수신하는 단계;
상기 다운링크 송신에 이용된 제어 심볼들의 수를 결정하는 단계; 및
상기 다운링크 송신에 이용된 상기 제어 심볼들의 수에 적어도 부분적으로 기초하여 업링크 제어 영역을 예약하는 단계를 포함하는, 업링크 리소스 할당 방법.
제 1 항에 있어서,
상기 다운링크 송신은 상기 다운링크 송신에 이용된 상기 제어 심볼들의 수를 명시하는 인디케이터를 포함하고,
상기 업링크 리소스 할당 방법은,
제어 심볼 맵핑 테이블로부터 상기 인디케이터에 의해 명시된 상기 제어 심볼들의 수에 대응하는 리소스 할당 구성을 검색 (retrieve) 하는 단계; 및
상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역을 예약하는 단계를 더 포함하는, 업링크 리소스 할당 방법.
제 2 항에 있어서,
상기 인디케이터는 제어 채널 상에서 수신되는, 업링크 리소스 할당 방법.
제 2 항에 있어서,
상기 리소스 할당 구성은 상기 업링크 제어 영역에 예약하기 위한 리소스 블록들의 수를 도출하는데 이용되는, 업링크 리소스 할당 방법.
제 4 항에 있어서,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 업링크 리소스 할당 방법은,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수인지 여부를 결정하는 단계; 및
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수라고 결정될 때, 상기 서브 프레임 내에서 하나의 리소스 블록 만큼 오프셋된 데이터 심볼들을 맵핑하는 단계를 더 포함하는, 업링크 리소스 할당 방법.
제 4 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수는 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 업링크 리소스 할당 방법은,
업링크 데이터 리소스 할당을 수신하는 단계;
상기 데이터 리소스 할당이 상기 업링크 제어 영역과 동일한 서브 프레임 내에 있는지 여부를 결정하는 단계; 및
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 데이터 심볼 송신 할당 규칙을 이용하는 단계를 더 포함하는, 업링크 리소스 할당 방법.
제 4 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 업링크 리소스 할당 방법은,
업링크 데이터 리소스 할당을 수신하는 단계;
상기 데이터 리소스 할당이 완전히 상기 업링크 제어 영역 내에 있는지 여부를 결정하는 단계; 및
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 제어 심볼 송신 할당 규칙을 이용하는 단계를 더 포함하는, 업링크 리소스 할당 방법.
무선 통신을 위한 장치로서,
다운링크 송신을 수신하기 위한 수단;
상기 다운링크 송신에 이용된 제어 심볼들의 수를 결정하기 위한 수단; 및
상기 다운링크 송신에 이용된 상기 제어 심볼들의 수에 적어도 부분적으로 기초하여 업링크 제어 영역을 예약하기 위한 수단을 포함하는, 무선 통신 장치.
제 8 항에 있어서,
상기 다운링크 송신은 상기 다운링크 송신에 이용된 상기 제어 심볼들의 수를 명시하는 인디케이터를 포함하고,
상기 무선 통신 장치는,
제어 심볼 맵핑 테이블로부터 상기 인디케이터에 의해 명시된 상기 제어 심볼들의 수에 대응하는 리소스 할당 구성을 검색 (retrieve) 하기 위한 수단을 더 포함하고,
상기 업링크 제어 영역을 예약하기 위한 수단은 상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역을 예약하는, 무선 통신 장치.
제 9 항에 있어서,
상기 다운링크 송신을 수신하기 위한 수단은 제어 채널 상에서 상기 인디케이터를 수신하는, 무선 통신 장치.
제 9 항에 있어서,
상기 업링크 제어 영역을 예약하기 위한 수단은 상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역에 예약하기 위한 리소스 블록들의 수를 도출하는, 무선 통신 장치.
제 11 항에 있어서,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 무선 통신 장치는,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수인지 여부를 결정하기 위한 수단; 및
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수인 경우, 상기 서브 프레임 내에서 하나의 리소스 블록 만큼 오프셋된 데이터 심볼들을 맵핑하기 위한 수단을 더 포함하는, 무선 통신 장치.
제 11 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수는 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 다운링크 송신을 수신하기 위한 수단은 업링크 데이터 리소스 할당을 수신하고,
상기 무선 통신 장치는,
상기 데이터 리소스 할당이 상기 업링크 제어 영역과 동일한 서브 프레임 내에 있는지 여부를 결정하기 위한 수단; 및
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 데이터 심볼 송신 할당 규칙을 이용하기 위한 수단을 더 포함하는, 무선 통신 장치.
제 11 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 다운링크 송신을 수신하기 위한 수단은 업링크 데이터 리소스 할당을 수신하고,
상기 무선 통신 장치는,
상기 데이터 리소스 할당이 완전히 상기 업링크 제어 영역 내에 있는지 여부를 결정하기 위한 수단; 및
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 제어 심볼 송신 할당 규칙을 이용하기 위한 수단을 더 포함하는, 무선 통신 장치.
무선 통신을 위한 장치로서,
다운링크 송신을 수신하도록 구성된 수신기; 및
상기 다운링크 송신에 이용된 제어 심볼들의 수를 결정하고, 상기 다운링크 송신에 이용된 상기 제어 심볼들의 수에 적어도 부분적으로 기초하여 업링크 제어 영역을 예약하도록 구성된 제어 채널 리소스 할당기를 포함하는, 무선 통신 장치.
제 15 항에 있어서,
상기 다운링크 송신은 상기 다운링크 송신에 이용된 상기 제어 심볼들의 수를 명시하는 인디케이터를 포함하고,
상기 제어 채널 리소스 할당기는,
제어 심볼 맵핑 테이블로부터 상기 인디케이터에 의해 명시된 상기 제어 심볼들의 수에 대응하는 리소스 할당 구성을 검색 (retrieve) 하고,
상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역을 예약하도록 또한 구성되는, 무선 통신 장치.
제 16 항에 있어서,
상기 수신기는 제어 채널 상에서 상기 인디케이터를 수신하도록 또한 구성되는, 무선 통신 장치.
제 16 항에 있어서,
상기 제어 채널 리소스 할당기는 상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역에 예약하기 위한 리소스 블록들의 수를 도출하도록 구성되는, 무선 통신 장치.
제 18 항에 있어서,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 무선 통신 장치는,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수인지 여부를 결정하고;
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수라고 결정될 때, 상기 서브 프레임 내에서 하나의 리소스 블록 만큼 오프셋된 데이터 심볼들을 맵핑하도록 구성된 데이터 채널 리소스 할당기를 더 포함하는, 무선 통신 장치.
제 18 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수는 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 수신기는 업링크 데이터 리소스 할당을 수신하도록 또한 구성되고,
상기 무선 통신 장치는,
상기 데이터 리소스 할당이 상기 업링크 제어 영역과 동일한 서브 프레임 내에 있는지 여부를 결정하고;
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 데이터 심볼 송신 할당 규칙을 이용하도록 구성된 데이터 채널 리소스 할당기를 더 포함하는, 무선 통신 장치.
제 18 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 수신기는 업링크 데이터 리소스 할당을 수신하도록 또한 구성되고,
상기 무선 통신 장치는,
상기 데이터 리소스 할당이 완전히 상기 업링크 제어 영역 내에 있는지 여부를 결정하고;
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 제어 심볼 송신 할당 규칙을 이용하도록 구성된 데이터 채널 리소스 할당기를 더 포함하는, 무선 통신 장치.
컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품으로서,
상기 컴퓨터 판독가능 매체는,
다운링크 송신을 수신하기 위한 코드;
상기 다운링크 송신에 이용된 제어 심볼들의 수를 결정하기 위한 코드; 및
상기 다운링크 송신에 이용된 상기 제어 심볼들의 수에 적어도 부분적으로 기초하여 업링크 제어 영역을 예약하기 위한 코드를 포함하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.
제 22 항에 있어서,
상기 다운링크 송신은 상기 다운링크 송신에 이용된 상기 제어 심볼들의 수를 명시하는 인디케이터를 포함하고,
상기 컴퓨터 판독가능 매체는,
제어 심볼 맵핑 테이블로부터 상기 인디케이터에 의해 명시된 상기 제어 심볼들의 수에 대응하는 리소스 할당 구성을 검색 (retrieve) 하기 위한 코드를 더 포함하고,
상기 업링크 제어 영역을 예약하기 위한 코드는 상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역을 예약하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.
제 23 항에 있어서,
상기 다운링크 송신을 수신하기 위한 코드는 제어 채널 상에서 상기 인디케이터를 수신하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.
제 23 항에 있어서,
상기 업링크 제어 영역을 예약하기 위한 코드는 상기 리소스 할당 구성을 이용하여 상기 업링크 제어 영역에 예약하기 위한 리소스 블록들의 수를 도출하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.
제 25 항에 있어서,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 컴퓨터 판독가능 매체는,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수인지 여부를 결정하기 위한 코드; 및
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수인 경우, 상기 서브 프레임 내에서 하나의 리소스 블록 만큼 오프셋된 데이터 심볼들을 맵핑하기 위한 코드를 더 포함하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.
제 25 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수는 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 다운링크 송신을 수신하기 위한 코드는 업링크 데이터 리소스 할당을 수신하고,
상기 컴퓨터 판독가능 매체는,
상기 데이터 리소스 할당이 상기 업링크 제어 영역과 동일한 서브 프레임 내에 있는지 여부를 결정하기 위한 코드; 및
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 데이터 심볼 송신 할당 규칙을 이용하기 위한 코드를 더 포함하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.
제 25 항에 있어서,
상기 업링크 제어 영역에 예약된 상기 리소스 블록들의 수가 홀수이고,
상기 업링크 제어 영역은 서브 프레임 내에 있고,
상기 다운링크 송신을 수신하기 위한 코드는 업링크 데이터 리소스 할당을 수신하고,
상기 컴퓨터 판독가능 매체는,
상기 데이터 리소스 할당이 완전히 상기 업링크 제어 영역 내에 있는지 여부를 결정하기 위한 코드; 및
상기 서브 프레임 내의 리소스 블록들에 데이터 심볼들을 할당하기 위해 제어 심볼 송신 할당 규칙을 이용하기 위한 코드를 더 포함하는, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 제품.