KR20110048448A - Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same - Google Patents
Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same Download PDFInfo
- Publication number
- KR20110048448A KR20110048448A KR1020100054388A KR20100054388A KR20110048448A KR 20110048448 A KR20110048448 A KR 20110048448A KR 1020100054388 A KR1020100054388 A KR 1020100054388A KR 20100054388 A KR20100054388 A KR 20100054388A KR 20110048448 A KR20110048448 A KR 20110048448A
- Authority
- KR
- South Korea
- Prior art keywords
- parity check
- check matrix
- linear block
- block code
- ldpc code
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
Abstract
Description
본 발명은 선형 블록 부호를 사용하는 통신 시스템에 관한 것으로, 특히 특정한 형태의 선형 블록 부호를 생성하는 채널 부호화/복호화(channel encoding/decoding) 장치 및 방법에 관한 것이다.
The present invention relates to a communication system using a linear block code, and more particularly, to a channel encoding / decoding apparatus and method for generating a specific type of linear block code.
무선 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference, ISI)에 의해 링크(link)의 성능이 현저히 저하된다. 따라서, 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템들을 구현하기 위해서 잡음과 페이딩 및 ISI에 대한 극복 기술을 개발하는 것이 필수적이다. 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다. In a wireless communication system, the performance of a link is significantly degraded due to various noises, fading and inter-symbol interference (ISI) of a channel. Therefore, it is essential to develop techniques for overcoming noise, fading, and ISI in order to implement high-speed digital communication systems requiring high data throughput and reliability such as next generation mobile communication, digital broadcasting, and portable Internet. Recently, researches on error-correcting codes have been actively conducted as a method for improving communication reliability by efficiently restoring information distortion.
LDPC(Low Density Parity Check) 부호는 상기 선형 블록 부호 중 하나로 1960년대에 Gallager에 의해서 처음 소개되었으며 당시 기술을 훨씬 능가하는 구현 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 발견된 터보(turbo) 부호가 새넌(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 상기 LDPC 부호에 대해 재연구되면서 상기 LDPC 부호에 대응되는 Tanner 그래프(factor 그래프의 특별한 경우)상에서 합곱(sum-product) 알고리즘에 기반한 반복 복호(iterative decoding)를 적용하여 복호화를 수행하면 Shannon의 채널 용량에 근접하는 성능을 가짐이 밝혀졌다.The Low Density Parity Check (LDPC) code was first introduced by Gallager in the 1960s as one of the linear block codes and has long been forgotten due to the complexity of implementation far beyond that technology. However, as the turbo code found by Berrou, Glavieux, and Thitimajshima in 1993 approached Shannon's channel capacity, it was repeatedly decoded with much interpretation of the performance and characteristics of the turbo code. Much research has been done on iterative decoding and channel coding based on graphs. In the late 1990s, the LDPC code was re-studied and iterative decoding based on a sum-product algorithm on a Tanner graph (a special case of a factor graph) corresponding to the LDPC code was applied. It has been found that the performance is close to Shannon's channel capacity.
이하에서는 상기 LDPC 부호를 기반으로 본 발명을 설명하고자 하나, 본 발명이 LDPC 부호에 국한된 것은 아니다.Hereinafter, the present invention will be described based on the LDPC code, but the present invention is not limited to the LDPC code.
상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면, 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR(Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.The LDPC code is typically represented using a graph representation method, and many characteristics can be analyzed through methods based on graph theory, algebra, and probability theory. In general, the graph model of the channel code is not only useful for the description of the code, but also maps the information about the coded bits to vertices in the graph and the relationship of each bit to edges in the graph. In this way, each vertex can be regarded as a communication network that sends and receives messages through each segment, leading to a natural decoding algorithm. For example, the decoding algorithm derived from trellis, which is a kind of graph, includes the well-known Viterbi algorithm and BCJR (Bahl, Cocke, Jelinek and Raviv) algorithm.
상기 LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. 상기 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 상기 변수 노드는 부호화된 비트와 일대일 대응된다. The LDPC code is generally defined as a parity-check matrix and can be expressed using a bipartite graph collectively referred to as a Tanner graph. The bipartite graph means that the vertices constituting the graph are divided into two different types. In the case of the LDPC code, the bipartite graph is composed of vertices called variable nodes and check nodes. Is expressed. The variable node corresponds one-to-one with the coded bits.
도 1 및 도 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다. A graph representation method of the LDPC code will be described with reference to FIGS. 1 and 2.
도 1은 4 개의 행(row)과 8 개의 열(column)로 이루어진 상기 LDPC 부호의 패리티 검사 행렬 의 예이다. 도 1을 참조하면, 패리티 검사 행렬 은 열이 8개 있기 때문에 길이가 8인 LDPC 부호어(codeword)를 생성하며, 각 열은 부호화된 8 비트와 대응된다.1 is a parity check matrix of the LDPC code consisting of four rows and eight columns. Is an example. 1, the parity check matrix Since we have 8 columns, we generate an LDPC codeword of
도 2는 도 1의 에 대응하는 Tanner 그래프를 도시한 도면이다.Figure 2 is of Figure 1 The Tanner graph corresponding to FIG.
도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 (202), (204), (206), (208), (210), (212), (214), (216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, 상기 LDPC 부호의 패리티 검사 행렬 의 번째 열과 번째 행은 각각 변수 노드 와 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 의 번째 열과 번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 와 번째 검사 노드를 연결하는 선분(edge)이 존재함을 의미한다.Referring to FIG. 2, the Tanner graph of the LDPC code includes eight variable nodes. (202), (204), (206), (208), (210), (212), (214), 216 and four check nodes (218, 220, 222, 224). Here, the parity check matrix of the LDPC code of Column and The first row is a variable node Wow Corresponds to the first check node. In addition, the parity check matrix of the LDPC code of Column and A value of 1, i.e., a value other than 0, at the point where the first row intersects, means that the variable node on the Tanner graph as shown in FIG. Wow It means that there is an edge connecting the first test node.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 상기 도 2에서 변수 노드들(202), (204), (206), (208), (210), (212), (214), (216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다. In the Tanner graph of the LDPC code, the degree of the variable node and the check node means the number of line segments connected to each node, which is determined in the column or row corresponding to the node in the parity check matrix of the LDPC code. It is equal to the number of nonzero entries. For example, variable nodes in FIG. (202), (204), (206), (208), (210), (212), (214), The order of 216 is 4, 3, 3, 3, 2, 2, 2, 2, respectively, in order, and the order of
LDPC 부호의 노드에 대한 차수 분포를 표현하기 위하여 차수가 인 변수 노드의 개수와 변수 노드 총 개수와의 비율을 라 하고, 차수가 인 검사 노드의 개수와 검사 노드 총 개수와의 비율을 라 하자. 예를 들어 상기 도 1과 도 2에 해당하는 LDPC 부호의 경우에는 , , , 에 대해서 이며, , , 에 대해서 이다. LDPC 부호의 길이를 , 즉 열의 개수를 이라 하고, 행의 개수를 이라 할 때, 상기 차수 분포를 가지는 패리티 검사 행렬 전체에서 0이 아닌 원소의 밀도는 하기의 <수학식 1>과 같이 계산된다.Order to represent the distribution of orders for the nodes of the LDPC code Is the ratio between the number of variable nodes And the degree The ratio between the number of check nodes and the total number of check nodes Let's do it. For example, in the case of the LDPC code corresponding to FIGS. 1 and 2 , , , about Is, , , about to be. The length of the LDPC code , That is, the number of columns Called the number of rows In this case, the density of nonzero elements in the entire parity check matrix having the order distribution is calculated as in
상기 <수학식 1>에서 이 증가하게 되면 패리티 검사 행렬 내에서 1의 밀도는 계속해서 감소하게 된다. 일반적으로 LDPC 부호는 부호 길이 에 대하여 0이 아닌 원소의 밀도가 반비례하므로, N이 큰 경우에는 매우 낮은 밀도를 가지게 된다. LDPC 부호의 명칭에서 저밀도(low-density)란 말은 이와 같은 이유로 유래되었다.In
그러면, 특정한 구조를 가지는 LDPC 부호의 패리티 검사 행렬이 가지는 특성을 도 3를 참조하여 설명하기로 한다. 참고로 도 3의 구조를 가지는 LDPC 부호는 DVB-S2, DVB-T2 등의 유럽 디지털 방송 표준(standard)에서 표준 기술로 채택된 바 있다.Next, a characteristic of the parity check matrix of the LDPC code having a specific structure will be described with reference to FIG. 3. For reference, the LDPC code having the structure of FIG. 3 has been adopted as a standard technology in European digital broadcasting standards such as DVB-S2 and DVB-T2.
도 3을 참조하면, 은 LDPC 부호어의 길이이고, 은 정보어의 길이이고, 은 패리티의 길이를 의미한다. 그리고, 이 성립하도록 정수 과 를 결정한다. 이때, 도 정수가 되도록 한다. 편의상 도 3의 패리티 검사 행렬을 제 1패리티 검사 행렬 이라 하자. Referring to Figure 3, Is the length of the LDPC codeword, Is the length of the information word, Is the length of parity. And, Integer to make and . At this time, Is also an integer. For convenience, the parity check matrix of FIG. 3 is converted to the first parity check matrix. Let's say
상기 도 3의 패리티 검사 행렬에서 패리티 부분에 해당하는 부분, 즉, 번째 열(column)부터 번째 열까지의 구조는 이중 대각(dual diagonal) 형태이다. 따라서, 패리티 부분에 해당하는 열의 차수(degree) 분포는 그 값이 '1'인 마지막 열을 제외하고 모두 '2'를 가진다. In the parity check matrix of FIG. 3, a part corresponding to a parity part, that is, From the first column The structure up to the second column is a dual diagonal form. Therefore, the degree distribution of the column corresponding to the parity portion has all '2' except for the last column whose value is '1'.
패리티 검사 행렬에서 정보어 부분에 해당하는 부분, 즉 0번째 열부터 번째 열까지의 구조를 이루는 규칙은 다음과 같다. From the parity check matrix, the portion of the information word, that is, the zeroth column The rules forming the structure up to the first column are as follows.
<규칙 1> : 패리티 검사 행렬에서 정보어에 해당하는 개의 열을 개씩 그룹화(grouping)하여, 총 개의 열 그룹(column group)을 생성한다. 각 열 그룹에 속해있는 각각의 열을 구성하는 방법은 하기 규칙 2에 따른다. Rule 1: Corresponding Information Words in the Parity Check Matrix Columns Grouped one by one, Create two column groups. How to configure each column belonging to each column group follows the
<규칙 2> : 먼저 번째 열 그룹의 각 0번째 열의 1의 위치를 결정한다. 여기서, 각 번째 열 그룹의 0번째 열의 차수를 라 한다. 각 1이 있는 행의 위치를 이라 가정하면, 번째 열 그룹 내의 번째 열에서 1이 있는 행의 위치 는 하기 <수학식 2>와 같이 정의된다. Rule 2: First th Determine the position of 1 in each 0th column of the column group. Where Order of the 0th column of the 1st column group It is called. Position the row with 1 Assuming that Within the first column group Position of row with 1 in the first column Is defined as in
,, , ,
상기 규칙에 따르면 번째 열 그룹 내에 속하는 열들의 차수는 모두 로 일정하다.According to the rule above th The orders of the columns within a column group are all Is constant.
상기 규칙에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 상기 도 3과 같은 구조를 가지는 LDPC 부호의 형태를 쉽게 이해하기 위하여 다음과 같은 구체적인 예를 살펴보자. In order to easily understand the form of the LDPC code having the structure as shown in FIG. 3 storing information on the parity check matrix according to the above rule, the following specific example will be described.
구체적인 예로서 , , , 이며, 3개의 각 열 그룹의 각 0 번째 열에 대해 무게 1이 있는 행의 위치 정보는 아래와 같이 나타낼 수 있다.As a specific example , , , The position information of the
상기 각 열 그룹의 각 0 번째 열에 대해 무게 1이 위치하는 행의 정보는 편의상 다음과 같이 각 열 그룹 별로 해당 위치 정보만 표기하기도 한다. For information on the row in which the
0 1 2 0 1 2
0 11 13 0 11 13
0 10 14 0 10 14
즉, 상기 번째 열의 수열은 번째 열 그룹 내의 0번째 열에 대한 무게 1이 위치하는 행의 정보를 순차적으로 나타낸 것이다. That is The sequence of the first column is The information in a row in which
상기 구체적인 예에 해당하는 정보와 <규칙 1> 및 <규칙 2>를 이용하여 패리티 검사 행렬을 구성하면 도 4와 같이 상기 도 3과 같은 구조를 가지는 LDPC 부호와 동일한 개념의 LDPC 부호를 생성할 수 있다.If the parity check matrix is constructed using the information corresponding to the specific example and <
다음으로, 상술한 바와 같은 DVB-S2의 패리티 검사 행렬을 이용하여 LDPC 부호화를 진행 과정의 각 단계들을 설명한다. Next, steps of the LDPC encoding process using the parity check matrix of DVB-S2 as described above will be described.
먼저 설명의 편의를 위해 길이가 인 정보어 비트들을 로 나타내고, 길이가 인 패리티 비트들을 로 나타낸다. 하기에서 구체적으로 설명하는 LDPC 부호는 , , , 의 특성을 가진다. First of all, for convenience Information bits Represented by Parity bits Respectively. LDPC code described in detail below , , , Has the characteristics of
< LDPC 부호의 부호화 방법 > <Coding method of LDPC code>
단계 1: 패리티 비트들을 초기화한다:Step 1: Initialize the parity bits:
단계 2: 저장되어 있는 패리티 검사 행렬의 정보로부터 정보어의 첫 번째 열 그룹 내에서 0 번째 열의 1이 위치한 행의 정보를 호출한다: Step 2: From the stored parity check matrix information, call the information of the row where 1 of the 0th column is located in the first column group of the information word:
, , , , , , , ,
, , , , , , , ,
, , , , , , , ,
상기 호출된 정보와 정보어 비트 를 이용하여 하기의 <수학식 3>과 같이 특정 패리티 비트 들을 업데이트한다. 여기서, 는 각각의 , 값을 의미한다.The called information and information word bits By using a specific parity bit as shown in
상기 <수학식 3>에서 는 이진(binary) 덧셈을 의미하며 는 로 표기할 수도 있다.In <
단계 3: 이후의 다음 359개의 정보어 비트 에 대해서 먼저 하기의 <수학식 4>의 값을 구한다. Step 3: The next 359 information word bits First, the value of
상기 <수학식 4>에서 는 각각의 , 값을 의미한다. 상기 <수학식 4>는 <수학식 2>와 동일한 개념의 수식임에 유의한다. In
다음으로 상기 <수학식 4>에서 구한 값을 이용하여 <수학식 3>와 유사한 작업을 수행한다. 즉, 에 대해서 를 업데이트한다. 예를 들어 , 즉, 에 대해서 하기의 <수학식 5>와 같이 들을 업데이트 한다. Next, a similar operation to that of
상기 <수학식 5>의 경우에는 임에 유의한다. 위와 같은 과정을 에 대해서 마찬가지로 진행한다. In the case of
단계 4: 상기 단계 2와 마찬가지로 361번째 정보어 비트 에 대해서 의 정보를 호출하고, 특정 를 업데이트한다. 여기서, 는 를 의미한다. 이후의 다음 359개의 정보어 비트 에 대해서 <수학식 4>를 유사하게 적용하여 ,를 업데이트한다. Step 4: 361th information word bit as in
단계 5: 모든 각각의 360개의 정보어 비트 그룹에 대해서 상기 단계 2, 3, 4의 과정을 반복한다. 최종적으로 <수학식 6>을 통해서 패리티 비트를 결정한다. Step 5: Repeat the
상기 <수학식 6>의 들이 LDPC 부호화가 완료된 패리티 비트들이다. Of
위와 같은 LDPC 부호의 부호화 방법에서는 단계 1부터 단계 5까지의 과정을 거쳐 부호화를 진행한다. In the encoding method of the LDPC code as described above, encoding is performed through the
통상적인 LDPC 부호의 성능은 Tanner 그래프의 사이클 특성과 밀접한 관련이 있음이 잘 알려져 있다. 특히 Tanner 그래프에서 짧은 길이의 사이클 개수가 많을 경우에 성능 열화가 발생할 수 있음이 실험적으로 잘 알려져 있다. 따라서 우수한 성능을 가지는 LDPC 부호를 설계하기 위해서는 Tanner 그래프 상의 사이클 특성을 고려하여야 한다. It is well known that the performance of conventional LDPC codes is closely related to the cycle characteristics of the Tanner graph. It is well known experimentally that performance deterioration may occur especially when the number of short cycles is large in the Tanner graph. Therefore, the cycle characteristics on the Tanner graph should be considered to design the LDPC code with good performance.
그런데 부호어 길이가 수만 비트 정도 되는 매우 큰 LDPC 부호의 패리티 검사 행렬을 Tanner 그래프 상의 사이클 특성을 고려하여 설계하는 것은 매우 어려운 문제이다. 실제로 상기 도 3과 같은 특정 구조를 가지는 LDPC 부호에 대해 사이클 특성을 좋게 설계하는 방법은 알려진 바가 없으며, 실제로 상기 LDPC 부호의 구조가 적용된 LDPC 부호는 Tanner 그래프의 사이클 특성의 최적화를 고려하지 않아 높은 신호 대 잡음비(signal to noise ratio, SNR)에서 오류마루(error floor) 현상이 관찰된다. However, it is very difficult to design a parity check matrix of a very large LDPC code having a codeword length of tens of thousands of bits in consideration of cycle characteristics on a Tanner graph. In fact, there is no known method of designing a good cycle characteristic for an LDPC code having a specific structure as shown in FIG. 3. Error floor phenomena are observed at signal to noise ratio (SNR).
이러한 이유로 상기 도 3의 특정한 구조를 가지는 LDPC 부호를 설계할 경우에는 사이클 특성을 개선하면서 패리티 검사 행렬을 설계할 수 있는 효율적인 방법이 필요하다. For this reason, when the LDPC code having the specific structure of FIG. 3 is designed, an efficient method for designing a parity check matrix while improving cycle characteristics is required.
또한, 상기 LDPC 부호를 사용하는 유럽 디지털 방송 표준(standard)의 경우에는 부호의 제한적인 사용으로 인해서 예컨대, 상기 LDPC 부호의 블록 길이가 2개 밖에 없을 뿐만 아니라, 2 개의 블록 길이를 지원하기 위해서도 각각 서로 다른 패리티 검사 행렬을 저장하는 방식을 사용한다.In addition, in the case of the European digital broadcasting standard using the LDPC code, due to the limited use of the code, for example, only two block lengths of the LDPC code are used, and in order to support two block lengths, respectively. A method of storing different parity check matrices is used.
그러나 LDPC 부호를 실제 통신 시스템에 적용하기 위해서는 상기 통신 시스템에서 요구되는 데이터 전송량에 적합하도록 설계되어야 한다. 특히 복합 재전송(Hybrid Automatic Retransmission Request, HARQ) 방식과 적응형 변조 및 부호화(Adaptive Modulation and Coding, AMC) 방식 등을 적용하는 적응형 통신 시스템 뿐만 아니라 다양한 방송 서비스를 지원하는 통신 시스템에서는 사용자에 요구에 따라 다양한 데이터 전송량을 지원하기 위해 다양한 블록 길이를 가지는 LDPC 부호가 필요하다. However, in order to apply an LDPC code to an actual communication system, the LDPC code must be designed to meet the data transmission amount required in the communication system. In particular, not only an adaptive communication system that uses a hybrid automatic retransmission request (HARQ) scheme and an adaptive modulation and coding (AMC) scheme, but also a communication system supporting various broadcast services can meet the needs of users. Accordingly, LDPC codes having various block lengths are required to support various data transmission amounts.
또한, LDPC 부호의 각각의 블록 길이에 대해 독립적인 패리티 검사 행렬을 저장하는 것은 메모리 효율성을 떨어뜨리기 때문에 새로운 패리티 검사 행렬을 설계하지 않고, 기존에 주어져 있는 패리티 검사 행렬로부터 다양한 블록 길이를 효율적으로 지원하는 방법에 대한 연구가 필요하다.
In addition, storing an independent parity check matrix for each block length of the LDPC code reduces memory efficiency, thus efficiently supporting various block lengths from a given parity check matrix without designing a new parity check matrix. Research is needed on how to do this.
본 발명은 통신 시스템에서 가변 블록 길이를 가지는 선형 블록 부호를 생성하기 위한 패리티 검사 행렬을 생성하는 방법을 제공한다.The present invention provides a method for generating a parity check matrix for generating a linear block code having a variable block length in a communication system.
또한 본 발명은 통신 시스템에서 가변 블록 길이를 가지는 구조적인 LDPC 부호를 생성하기 위한 패리티 검사 행렬을 생성하는 방법을 제공한다.The present invention also provides a method for generating a parity check matrix for generating a structured LDPC code having a variable block length in a communication system.
또한 본 발명은 상기 패리티 검사 행렬을 생성하는 방법을 이용하여 LDPC 부호를 부호화/복호하는 방법 및 장치를 제공한다.The present invention also provides a method and apparatus for encoding / decoding an LDPC code using the method for generating the parity check matrix.
또한 본 발명은 특정 구조를 가지는 LDPC 부호를 설계함에 있어 사이클 특성을 준최적화(suboptimize) 하여 상기 LDPC 부호의 패리티 검사 행렬을 효율적으로 생성하는 방법 및 장치를 제공한다.In addition, the present invention provides a method and apparatus for efficiently generating a parity check matrix of the LDPC code by suboptimizing the cycle characteristics in designing an LDPC code having a specific structure.
또한 본 발명은 LDPC 부호를 이용하는 통신 시스템에서 하나의 패리티 검사 행렬로부터 사이클 특성을 준최적화(suboptimize)하여 다양한 블록 길이를 갖는 LDPC 부호를 부호화/복호화하는 방법 및 장치를 제공한다.The present invention also provides a method and apparatus for encoding / decoding an LDPC code having various block lengths by suboptimizing a cycle characteristic from one parity check matrix in a communication system using an LDPC code.
또한 본 발명은 LDPC 부호를 저장하기 위한 메모리 효율성을 증대시키기 위해 사이클 특성을 준최적화 하여 설계한 상기 패리티 검사 행렬로부터 블록 길이가 다른 LDPC 부호를 생성하는 방법 및 장치를 제공한다.
The present invention also provides a method and apparatus for generating an LDPC code having a different block length from the parity check matrix designed by suboptimizing a cycle characteristic to increase memory efficiency for storing an LDPC code.
본 발명의 실시 예에 따른 선형 블록 부호를 생성하기 위한 패리티 검사 행렬을 생성하는 방법은, 주어져 있는 제1 패리티 검사 행렬의 정보를 검출하는 과정; 요구되는 선형 블록 부호의 블록 길이를 확인한 후, 정보어를 그룹화할 크기를 결정하는 과정; 상기 요구되는 선형 블록 부호를 생성하기 위한 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정; 및 상기 선형 블록 부호의 상기 제1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 상기 제2 패리티 검사 행렬의 정보어에 대응되는 부분 행렬을 구성하는 과정을 포함한다.According to an embodiment of the present invention, a method for generating a parity check matrix for generating a linear block code includes: detecting information of a given first parity check matrix; Checking the block length of the required linear block code and determining a size to group the information words; Constructing a partial matrix corresponding to parity of a second parity check matrix for generating the required linear block code; And constructing a partial matrix corresponding to the information word of the second parity check matrix from the first parity check matrix of the linear block code to correspond to the grouping size.
또한 본 발명의 실시 예에 따른 선형 블록 부호를 부호화하는 방법은, 주어져 있는 제1 패리티 검사 행렬의 정보를 검출하는 과정; 요구되는 선형 블록 부호의 블록 길이를 확인한 후, 정보어를 그룹화할 크기를 결정하는 과정; 상기 요구되는 선형 블록 부호를 생성하기 위한 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정; 상기 선형 블록 부호의 상기 제1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 상기 제2 패리티 검사 행렬의 정보어에 대응되는 부분 행렬을 구성하는 과정; 및 상기 제 2 패리티 검사 행렬을 이용하여 상기 선형 블록 부호의 부호화를 수행하는 과정을 포함한다.In addition, the method for encoding a linear block code according to an embodiment of the present invention includes the steps of: detecting information of a given first parity check matrix; Checking the block length of the required linear block code and determining a size to group the information words; Constructing a partial matrix corresponding to parity of a second parity check matrix for generating the required linear block code; Constructing a partial matrix corresponding to the information word of the second parity check matrix to correspond to the grouping size from the first parity check matrix of the linear block code; And encoding the linear block code by using the second parity check matrix.
또한 본 발명의 실시 예에 따른 선형 블록 부호를 부호화하는 장치는, 정보어를 상기 선형 블록 부호어로 생성시 적용할 길이에 상응하게 적정한 패리티 검사 행렬을 결정하여 부호화함으로써 상기 선형 블록 부호로 생성하는 부호화기; 상기 선형 블록 부호를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌로 생성하는 변조기; 및 상기 변조 심벌을 송신하는 송신기 포함한다.In addition, the apparatus for encoding a linear block code according to an embodiment of the present invention, the encoder for generating the linear block code by determining and encoding the appropriate parity check matrix corresponding to the length to be applied when generating the linear block code word. ; A modulator for modulating the linear block code into a predetermined modulation scheme to generate a modulation symbol; And a transmitter for transmitting the modulation symbol.
또한 본 발명의 실시 예에 따른 선형 블록 부호를 복호하는 방법은, 신호를 수신하는 과정; 및 복호할 상기 선형 블록 부호의 길이에 상응하게 적정한 패리티 검사 행렬을 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 선형 블록 부호로 검출하는 과정을 포함한다.In addition, the method for decoding a linear block code according to an embodiment of the present invention, the process of receiving a signal; And determining an appropriate parity check matrix corresponding to the length of the linear block code to be decoded, and decoding the received signal according to the determined parity check matrix to detect the linear block code as the linear block code.
또한 본 발명의 실시 예에 따른 선형 블록 부호를 복호하는 장치는, 신호를 수신하는 수신기; 상기 수신된 신호를 미리 설정되어 있는 복조 방식으로 복조하여 출력하는 변조기; 및 상기 변조기로부터 출력된 신호를 복호할 상기 선형 블록 부호의 길이에 상응하게 어떤 패리티 검사 행렬을 사용할지를 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 선형 블록 부호로 검출하는 복호기를 포함한다.
In addition, the apparatus for decoding a linear block code according to an embodiment of the present invention, a receiver for receiving a signal; A modulator for demodulating and outputting the received signal in a predetermined demodulation scheme; And determining which parity check matrix to use according to the length of the linear block code to decode the signal output from the modulator, and decoding the received signal according to the determined parity check matrix to detect the linear block code. It includes a decoder.
상기한 구성의 본 발명은 부호어 길이가 매우 큰 LDPC 부호의 패리티 검사 행렬을 설계하는데 있어서, 준최적화된 Tanner 그래프 상의 사이클 특성을 유지하면서 작은 크기의 패리티 검사 행렬로부터 부호어 길이가 매우 큰 상기 LDPC 부호를 효율적으로 설계할 수 있도록 한다. In the present invention having the above-described configuration, in designing a parity check matrix of an LDPC code having a very large codeword length, the LDPC having a very large codeword length from a small parity check matrix while maintaining cycle characteristics on a suboptimal Tanner graph Allows you to design codes efficiently.
또한 본 발명은 LDPC 부호를 사용하는 통신 시스템에서 주어진 패리티 검사 행렬의 정보를 이용해서 다양한 블록 길이를 가지는 LDPC 부호를 생성할 수 있다. 하나의 패리티 검사 행렬로부터 다양한 블록 길이를 가지는 LDPC 부호를 지원할 수 있기 때문에 패리티 검사 행렬의 정보를 효율적으로 저장할 수 있어 시스템의 확장에 용이하다.
In addition, the present invention can generate an LDPC code having various block lengths using information of a given parity check matrix in a communication system using an LDPC code. Since an LDPC code having various block lengths can be supported from one parity check matrix, information of the parity check matrix can be efficiently stored and thus it is easy to expand the system.
도 1은 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,
도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면,
도 3은 DVB-S2 LDPC 부호의 대략적인 구조도,
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,
도 5는 본 발명의 실시 예에 따른 LDPC 부호의 패리티 검사 행렬의 생성 방법을 나타낸 순서도,
도 6 내지 도 10은 본 발명의 실시 예에 따른 LDPC 부호의 패리티 검사 행렬의 생성 방법의 이해를 돕기 위한 도면,
도 11은 LDPC 부호를 사용하는 통신 시스템의 구성을 나타낸 블록 구성도,
도 12는 본 발명의 실시 예에 따라 LDPC 부호를 사용하는 송신 장치의 블록 구성도,
도 13은 본 발명의 실시 예에 따라 LDPC 부호를 사용하는 수신 장치의 블록 구성도,
도 14는 본 발명의 실시 예에 따라 LDPC 부호를 사용하는 수신 장치에서의 수신 동작을 나타내 순서도.1 is a diagram showing an example of a parity check matrix of an LDPC code having a length of 8;
2 is a Tanner graph of an example of a parity check matrix of an LDPC code having a length of 8;
3 is a schematic structural diagram of a DVB-S2 LDPC code;
4 is a diagram showing an example of a parity check matrix of an LDPC code of DVB-S2 type;
5 is a flowchart illustrating a method of generating a parity check matrix of an LDPC code according to an embodiment of the present invention;
6 to 10 are diagrams to help understand a method of generating a parity check matrix of an LDPC code according to an embodiment of the present invention;
11 is a block diagram showing the configuration of a communication system using an LDPC code;
12 is a block diagram of a transmitter using an LDPC code according to an embodiment of the present invention;
13 is a block diagram of a receiver using an LDPC code according to an embodiment of the present invention;
14 is a flowchart illustrating a receiving operation in a receiving apparatus using an LDPC code according to an embodiment of the present invention.
본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것에 유의하여야 한다. Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.
본 발명은 기본적으로 주어진 작은 크기의 LDPC 부호의 패리티 검사 행렬로부터 큰 크기의 LDPC 부호의 패리티 검사 행렬을 생성하는 방법들을 제안한다. 또한, 본 발명은 특정 형태의 LDPC 부호를 사용하는 통신 시스템에서 가변 블록 길이를 지원하는 장치 및 그 제어 방법을 제안한다. 그러나 본 발명은 상기 설계된 가변 블록 길이를 모두 지원하는 것에 국한되는 것은 아니다.The present invention basically proposes methods for generating a parity check matrix of a large LDPC code from a given parity check matrix of a small LDPC code. In addition, the present invention proposes an apparatus supporting a variable block length in a communication system using a specific type of LDPC code and a control method thereof. However, the present invention is not limited to supporting all of the designed variable block lengths.
먼저 설명의 편의를 위해 도 3과 같이 종래 기술의 <규칙 1>과 <규칙 2>에 기반하여 설계된 LDPC 부호와 동일한 특정 구조를 가지는 LDPC 부호가 주어져 있다고 가정하자. 상기 주어져 있는 LDPC 부호의 패리티 검사 행렬을 제 1 패리티 검사 행렬 이라 하고, 부호어 길이와 정보어 길이를 각각 , 이라 하자. 자명하게 패리티의 길이는 이 된다. 또한, 이 성립하도록 정수 과 가 결정되어 있으며, 도 정수라 하자. First, for convenience of explanation, it is assumed that an LDPC code having the same specific structure as that of an LDPC code designed based on the <
이때 상기 패리티 검사 행렬 의 정보를 나타내는 번째 열 그룹의 각 0번째 열의 1의 위치를 이라 하자. 여기서 는 각 번째 열 그룹의 0번째 열의 차수임에 유의한다. Where the parity check matrix Indicating information from
본 발명에서는 다음의 규칙들을 만족하는 제 2 패리티 검사 행렬 를 설계하는 방법을 제안하고자 한다. 여기서 상기 패리티 검사 행렬 의 부호어 길이와 정보어 길이는 각각 , 라 하자. In the present invention, a second parity check matrix satisfying the following rules We will propose a method of designing a. Where the parity check matrix Codeword length and informationword length of , Let's do it.
<규칙 3>
어떤 양의 정수 에 대해, , , 인 관계가 있다. 따라서 이 성립하여 정보어 부분의 열 그룹의 개수는 동일함을 알 수 있다. 또한 이 성립한다. Any positive integer About, , , There is a relationship. therefore It can be seen that the number of column groups of the information word portion is equal. Also This holds true.
<규칙 4>
와 의 정보어 부분에 대한 차수 분포는 동일하다. 이때 패리티 검사 행렬 의 번째 열 그룹의 각 0번째 열의 1의 위치를 , 이라 하자. 여기서 는 각 번째 열 그룹의 0번째 열의 차수임에 유의한다. Wow The order distribution for the information word part of is the same. Parity check matrix of
<규칙 5>
의 Tanner 그래프 상의 사이클 특성은 최소한 의 Tanner 그래프 상의 사이클 특성과 동일하거나 보다 좋아야한다. Cycle characteristics on the Tanner graph The cycle characteristics on the Tanner graph should be equal to or better than.
<규칙 6>
에 대한 정보로부터 을 정확하게 생성할 수 있어야 한다. From information on You should be able to generate
<규칙 7>
에 의해 정의되는 LDPC 부호는 에 대한 정보를 사용한 부호화가 가능하여야 한다. The LDPC code defined by It should be possible to encode using information about.
본 발명에서는 상기 <규칙 3>, <규칙 4>, <규칙 5>, <규칙 6>을 만족하는 상기 LDPC 부호의 패리티 검사 행렬 를 생성하기 위해 도 5의 순서도에 나타낸 다음과 같은 LDPC 부호의 패리티 검사 행렬의 생성 방법을 제안한다. 설명의 편의상 <규칙 4>에서 일반성을 잃지 않고 의 관계가 있다고 하자.In the present invention, the parity check matrix of the LDPC code satisfying the <
< LDPC 부호의 패리티 검사 행렬의 생성 방법 > <Method of generating parity check matrix of LDPC code>
이하 도 5를 참조하여 본 발명의 실시 예에 따라 가변 블록 길이를 갖는 LDPC 부호의 패리티 검사 행렬 생성 방법을 설명하기로 한다.Hereinafter, a parity check matrix generation method of an LDPC code having a variable block length will be described with reference to FIG. 5.
510 단계에서 생성하고자 하는 패리티 검사 행렬 의 기본 파라미터를 결정한다. 여기서 기본 파라미터는 LDPC 부호의 블록 길이와 정보어를 그룹화할 크기 즉, 패리티 검사 행렬 에서 열 그룹의 크기를 포함한다.Parity check matrix to be created in
520 단계에서 패리티 검사 행렬 의 패리티 비트에 대응되는 부분 행렬을 미리 결정된 구조로 정의하며, 상기 520 단계의 동작은 아래 단계 1, 단계 2의 동작을 포함한다.Parity check matrix in
단계 1: 도 3의 패리티에 대응되는 부분 행렬과 동일한 구조를 갖는 크기의 행렬을 의 패리티 부분에 대응되는 부분 행렬로 설정한다. Step 1: having the same structure as the partial matrix corresponding to the parity of FIG. Matrix of size Set to the partial matrix corresponding to the parity portion of.
단계 2: 으로 초기화 한다.Step 2: Initialize with
530 단계에서 주어진 패리티 검사 행렬 의 정보어 비트에 대응되는 수열을 호출하고, 상기 530 단계의 동작은 아래 단계 3의 동작을 포함한다. Parity check matrix given in
단계 3: 패리티 검사 행렬 의 정보어 비트에 대응되는 번째 열 그룹의 정보를 나타내는 수열 ()의 각 성분에 대해서 개의 원소로 이루어진 집합 를 정의한다.Step 3: Parity Check Matrix Corresponding to the information word bit of That represents the information in the first column group ( About each component of Set of elements .
이후 540 단계에서 패리티 검사 행렬 을 나타내는 수열로부터 아래 단계 4의 동작을 통해 패리티 검사 행렬 에서 정보어 비트에 대응되는 수열을 결정한다. The parity check matrix at
단계 4: 상기 패리티 검사 행렬 에서 정보어 비트에 대응되는 () 번째 열 그룹부터 번째 열 그룹에 해당하는 부분 행렬의 성분은 모두 0이라고 가정하고, 다음의 조건들을 만족하는 수열 , 을 순차적으로 구한다. Step 4: the parity check matrix Corresponding to the information word bit in ( The first column group Assumes that the components of the partial matrix corresponding to the first column group are all 0, and a sequence that satisfies the following conditions , Obtain sequentially.
<조건 1><
, ,
<조건 2><
상기 <조건 1>을 만족하는 수열들 중에서 Tanner 그래프 상의 사이클 특성이 가장 좋은 수열. 단, 가장 좋은 경우가 여러 경우일 때는 그 중 하나를 임의로 선택한다. The sequence having the best cycle characteristics on the Tanner graph among the sequences satisfying the above <
단계 5: 에 대해 상기 단계 3과 단계 4의 과정을 계속 반복한다. Step 5: Repeat the process of
본 발명에서는 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3에서 다음 <수학식 7> 또는 <수학식 8>와 같은 방법으로 를 생성한다.In the present invention, in
상기 <수학식 8>에서 는 하기 <수학식 9>와 같이 정의된다. In
본 발명의 실시 예에 따른 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 이해를 돕기 위해 도 6, 도 7, 도 8에 간단한 실시 예를 나타내었다. 이해를 돕기 위하여 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3의 과정에서 <수학식 7> 을 사용한 경우를 먼저 설명한다.6, 7, and 8 illustrate a simple embodiment of the present invention for better understanding of the method for generating a parity check matrix of an LDPC code according to an embodiment of the present invention. For the sake of understanding, the case in which
상기 도 6에 나타낸 도면을 설명하는 주요 변수들은 , , , , 이며, 상기 도 6의 도면에 주어진 하나의 열 그룹(601)의 0번째 열(603)에 대한 무게 1이 있는 행의 위치 정보는 다음과 같다. The main variables for explaining the drawing shown in FIG. , , , , The position information of the
다시 말하면, 상기 주어진 하나의 열 그룹(601)의 0번째 열(603)에서 0 번째 행, 5 번째 행, 그리고 7 번째 행에만 무게 1이 존재함을 알 수 있다. 또한 상기 주어진 열 그룹(601)의 1 번째 열(605)과 2 번째 열(607)은 0 번째 열(603)의 무게 1의 위치를 만큼 모듈로 (modulo) 에 대해 순환 이동(cyclic shift) 시키면 쉽게 얻을 수 있음을 확인할 수 있다. 참고로 상기 도 6의 열 그룹(601) 내의 모든 열(603, 605, 607)의 차수는 모두 3으로 동일하며, 행의 차수는 모두 1로서 동일함을 알 수 있다. In other words, it can be seen that the
다음으로 상기 도 7을 살펴보면, 상기 도 6의 주어진 열 그룹으로부터 <LDPC 부호의 패리티 검사 행렬의 생성 방법>을 통해 얻을 수 있는 새로운 열 그룹에 대한 0 번째 열의 구조에 대해 알 수 있다. Next, referring to FIG. 7, the structure of the 0th column for the new column group obtained through the method of generating a parity check matrix of the LDPC code from the given column group of FIG. 6 may be known.
상기 도 6의 열 그룹에 0 번째 열에 대한 무게 1이 있는 행의 위치 정보가 0, 5, 7이었으므로, 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3의 과정에서 <수학식 7> 만을 사용할 경우에 새로운 열 그룹의 0 번째 열에 대한 무게 1이 있는 행의 위치 정보는 다음과 같은 8 가지 후보 중에 한 가지로 나타낼 수 있다. Since the position information of the row having the
, , , , , , , . , , , , , , , .
상기 8 개의 행의 위치 정보에 대한 열의 구성을 상기 도 7의 참조 번호 701에 순서대로 나타내었다. The arrangement of the columns for the position information of the eight rows is shown in order by
만일 상기 8 개의 행의 위치 정보 중에서 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 4의 과정을 통해 <조건 1>과 <조건 2>를 만족하는 수열이 두 번째 후보(703)인 이었다고 가정하자. 그렇다면 행의 길이가 18이며, 0 번째, 5 번째, 16 번째 행에 각각 무게 1이 존재하는 열로서 새로운 열 그룹의 0 번째 열을 정의할 수 있다. If the sequence satisfying the <
이제 상기 새로운 0 번째 열에 대해 상기 도 6의 형태의 LDPC 부호의 구성 방법을 적용하여 1 번째 열부터 번째 열까지 구성해 보자. 상기 도 6의 형태의 LDPC 부호의 구성 방법에 의하면 상기 0 번째 열의 무게 1의 위치를 만큼 모듈로 (modulo) 에 대해 순차적으로 순환 이동 시키면 나머지 열을 쉽게 얻을 수 있으며, 이 과정을 도 8에 나타내었다. Now, by applying the configuration method of the LDPC code of the form of FIG. 6 to the new 0th column from the first column Let's configure the first column. According to the configuration method of the LDPC code of FIG. 6, the position of
상기 도 8을 살펴보면, 열 그룹(801) 내의 모든 열의 차수는 모두 3으로 동일하며, 행의 차수는 모두 1로서 동일함을 알 수 있다. 다시 말해, 상기 도 6의 경우와 정보어 부분의 차수의 분포가 동일함을 알 수 있다. Referring to FIG. 8, it can be seen that the orders of all columns in the
다음으로 상기 도 9를 살펴보면, 상기 도 6의 주어진 열 그룹으로부터 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3의 과정에서 <수학식 8>를 사용한 경우에 얻을 수 있는 새로운 열 그룹에 대한 0 번째 열의 구조에 대해 알 수 있다. Next, referring to FIG. 9, a new column group obtained when
상기 도 6의 열 그룹에 0 번째 열에 대한 무게 1이 있는 행의 위치 정보가 0, 5, 7이었으므로, 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3의 과정에서 <수학식 8> 를 사용할 경우에 새로운 열 그룹의 0 번째 열에 대한 무게 1이 있는 행의 위치 정보는 다음과 같은 8 가지 후보 중에 한 가지로 나타낼 수 있다. Since the position information of the row having the
,,,,,, , . , , , , , , , .
상기 8 개의 행의 위치 정보에 대한 열의 구성을 상기 도 9의 참조 번호 901에 순서대로 나타내었다. The arrangement of the columns for the position information of the eight rows is shown in order by
만일 상기 8 개의 행의 위치 정보 중에서 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 4의 과정을 통해 <조건 1>과 <조건 2>를 만족하는 수열이 두 번째 후보(903)인 였다고 가정하자. 그렇다면 행의 길이가 18이며, 0 번째, 10 번째, 15 번째 행에 각각 무게 1이 존재하는 열로서 새로운 열 그룹의 0 번째 열을 정의할 수 있다. If the sequence satisfying the <
이제 상기 새로운 0 번째 열에 대해 상기 도 3의 형태의 LDPC 부호의 구성 방법을 적용하여 1 번째 열부터 번째 열까지 구성해 보자. 상기 도 3의 형태의 LDPC 부호의 구성 방법에 의하면 상기 0 번째 열의 무게 1의 위치를 만큼 모듈로 (modulo) 에 대해 순차적으로 순환 이동 시키면 나머지 열을 쉽게 얻을 수 있으며, 이 과정을 도 10에 나타내었다. Now, by applying the configuration method of the LDPC code of the form of FIG. 3 to the new zeroth column from the first column Let's configure the first column. According to the configuration method of the LDPC code of FIG. 3, the position of
도 10을 살펴보면, 열 그룹(1001) 내의 모든 열의 차수는 모두 3으로 동일하며, 행의 차수는 모두 1로서 동일함을 알 수 있다. 다시 말해, 상기 도 6의 경우와 정보어 부분의 차수의 분포가 동일함을 알 수 있다. Referring to FIG. 10, it can be seen that the orders of all columns in the
이제 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>이 상기 <규칙 3>, <규칙 4>, <규칙 5>, <규칙 6>, <규칙 7>을 만족함을 보이자. 먼저 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 기본 가정에 의해서 상기 <규칙 3>, <규칙 4>는 자명하게 만족해야 한다. Now, let us show that the method of generating the parity check matrix of the LDPC code satisfies the
그럼 상기 <규칙 5>에 대해 살펴보자. 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 4의 과정에서 모든 , 에 대해 로 고정하였다고 가정하자. 이 경우에는 상기 패리티 검사 행렬 에 대한 구조를 패리티 검사 행렬 에서 동일하게 적용하였기 때문에 상기 의 Tanner 그래프의 사이클 특성은 과 동일하다. 따라서 이 경우에는 자명하게 상기 <규칙 5>를 위반하지 않는다. Let's look at
그런데 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 4의 과정에서는 "Tanner 그래프 상의 사이클 특성이 가장 좋은 수열"을 선택하기 때문에, 모든 , 에 대해 인 경우보다는 더 좋거나 또는 동일한 사이클 특성을 가지는 수열을 선택하게 된다. 즉, 최악의 경우는 사이클 특성이 동일한 경우임을 보장하면서 사이클 특성이 나빠지는 경우는 발생하지 않음을 알 수 있다. 따라서 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 4의 과정에 의해 상기 <규칙 5>를 만족함을 알 수 있다. However, in the process of
다음으로 상기 <규칙 6>에 대해 살펴보자. <LDPC 부호의 패리티 검사 행렬의 생성 방법>을 통해 생성된 패리티 검사 행렬 를 나타내는 열 그룹들의 정보는 , (, )로서 정의된다. <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3 과정에서 <수학식 7>을 사용할 경우에 는 반드시 어떤 정수 에 대해서 과 같은 형태를 가진다. 과 은 알고 있는 값이므로 다음의 <수학식 10>과 같은 방법으로 쉽게 으로부터 을 추출할 수 있다. Next, let's look at
이와 유사하게 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 단계 3 과정에서 <수학식 8>를 사용할 경우에 는 반드시 어떤 정수 에 대해서 와 같은 형태를 가진다.Similarly, in the case of using
또한 는 의 배수이므로 가 성립하여서 의 값을 모를 경우에도 로부터 를 쉽게 추출할 수 있음을 알 수 있다. 또한 와 는 이미 알고 있는 값이므로 다음의 <수학식 11>을 사용하여 으로부터 을 쉽게 추출할 수 있다.Also Is Is a multiple of Is established Even if you don't know the value of from It can be seen that can be extracted easily. Also Wow Is a known value, so we can use From Can be extracted easily.
상기 <수학식 10>과 <수학식 11>을 살펴보면, 만일 패리티 검사 행렬 에 대한 열 그룹들의 정보를 알고 있으면, 의 값을 별도로 저장하지 않고 간단한 연산들을 통해 쉽게 얻을 수 있음을 알 수 있다. 또한 과 에 대한 값 역시 동일하기 때문에 상기 로부터 얻어진 값으로부터 을 얻을 수 있게 된다. 따라서 상기 <규칙 6>이 만족함을 알 수 있다. Looking at
다음으로 상기 <규칙 7>에 대해 살펴보자. 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>의 기본 가정에 의해서 과 에 의해 정의되는 LDPC 부호들은 모두 종래 기술의 규칙에서 설명한 <LDPC 부호의 부호화 방법>을 사용한 부호화가 가능하다. 부호어 길이와 정보어 길이 그리고 값이 주어진 경우에 상기 <LDPC 부호의 부호화 방법>은 정보어의 각 열 그룹의 0 번째 열에서 1이 위치한 행의 정보만을 사용하여 부호화를 수행하다. 이 때 상기 <규칙 6>에 의하여 로부터 를 얻을 수 있으므로 <규칙 7>이 성립함을 알 수 있다.Next, let's look at
상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>에서는 예를 들어 으로부터 를 얻는 방법에 대해서만 설명하였으나, 반복적으로 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법> 적용하게 되면 더 큰 패리티 검사 행렬을 얻게 된다. In the method for generating a parity check matrix of an LDPC code, for example, From Although only the method of obtaining the above description has been described, a larger parity check matrix can be obtained by repeatedly applying the method of generating the parity check matrix of the LDPC code.
정리하여 말하면, 다음 <수학식 12>, <수학식 13>, <수학식 14>을 만족하는 패리티 검사 행렬 ,,,..., 에 대해 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>을 반복적으로 적용하여 효율적인 패리티 검사 행렬의 설계가 가능하다. 여기서 , , 는 각각 의 부호어 길이, 정보어 길이, <규칙 1>에서의 열 그룹의 단위이며 어떤 정수 에 대하여 , , 을 만족한다.In short, the parity check matrix satisfies the following
뿐만 아니라 상기 <LDPC 부호의 패리티 검사 행렬의 생성 방법>을 통해 얻어진 패리티 검사 행렬 에 대한 정보만 가지고 있으면, , , ..., 역시 모두 구성이 가능하다. In addition, the parity check matrix obtained through the method of generating the parity check matrix of the LDPC code. If you only have information about, , , ..., All can also be configured.
본 발명에서 제안한 LDPC 부호의 패리티 검사 행렬은 <규칙 6>을 만족함으로써 하나의 패리티 검사 행렬로부터 여러 개의 다양한 크기의 패리티 검사 행렬을 생성할 수 있음을 알 수 있다. 패리티 검사 행렬의 크기는 곧 LDPC 부호의 부호어 길이를 의미하기 때문에 본 발명에서 제안한 방법을 통해 생성된 LDPC 부호는 상기 <수학식 10> 또는 <수학식 11>의 과정을 거쳐 다양한 블록 길이를 가지는 LDPC 부호를 지원할 수 있음을 알 수 있다. 이때 다양한 블록 길이의 LDPC 부호를 지원함에도 불구하고, 저장하고 있는 패리티 검사 행렬에 대한 정보는 하나이므로 메모리 효율성 또한 매우 높음을 알 수 있다. It can be seen that the parity check matrix of the LDPC code proposed in the present invention can generate parity check matrices of various sizes from one parity check matrix by satisfying <
본 발명의 구체적인 실시 예로서 다음 <수학식 15>부터 <수학식 20>과 같은 변수를 가지는 패리티 검사 행렬 에 대해 <LDPC 부호의 패리티 검사 행렬의 생성 방법>를 적용하여 효율적으로 패리티 검사 행렬 를 생성하여 < 표 1 >부터 < 표 6 >에 나타내었다. As a specific embodiment of the present invention, a parity check matrix having a variable such as the following
< 표 1 ><Table 1>
< 표 2 ><Table 2>
< 표 3 ><Table 3>
< 표 4 ><Table 4>
< 표 5 ><Table 5>
< 표 6 ><Table 6>
본 발명의 다른 구체적인 실시 예로서 다음 <수학식 21>부터 <수학식 26>와 같은 변수를 가지는 패리티 검사 행렬 에 대해 <LDPC 부호의 패리티 검사 행렬의 생성 방법>를 적용하여 효율적으로 패리티 검사 행렬 와 를 생성하여 < 표 7 >부터 < 표 18 >에 나타내었다. As another specific embodiment of the present invention, a parity check matrix having a variable as shown in
< 표 7 > <Table 7>
< 표 8 > <Table 8>
< 표 9 > <Table 9>
< 표 10 > <Table 10>
< 표 11 > <Table 11>
< 표 12 > <Table 12>
< 표 13 > <Table 13>
< 표 14 > <Table 14>
< 표 15 > <Table 15>
< 표 16 > <Table 16>
< 표 17 > <Table 17>
< 표 18 > <Table 18>
본 발명의 다른 구체적인 실시 예로서 다음 <수학식 27>부터 <수학식 31>과 같은 변수를 가지는 패리티 검사 행렬 에 대해 <LDPC 부호의 패리티 검사 행렬의 생성 방법>를 적용하여 효율적으로 패리티 검사 행렬 와 를 생성하여 < 표 19 >부터 < 표 28 >에 나타내었다. As another specific embodiment of the present invention, a parity check matrix having a variable as shown in Equation 27 to Equation 31 Efficient parity check matrix by applying <Parity check matrix generation method of LDPC code> Wow Was produced and shown in <Table 19> to <Table 28>.
< 표 19 > <Table 19>
< 표 20 ><Table 20>
< 표 21 >Table 21
< 표 22 > <Table 22>
< 표 23 > Table 23
< 표 24 > <Table 24>
< 표 25 > <Table 25>
< 표 26 ><Table 26>
< 표 27 > Table 27
< 표 28 >Table 28
본 발명의 다른 구체적인 실시 예로서 다음 <수학식 32>부터 <수학식 35>과 같은 변수를 가지는 패리티 검사 행렬 에 대해 <LDPC 부호의 패리티 검사 행렬의 생성 방법>를 적용하여 효율적으로 패리티 검사 행렬 를 생성하여 < 표 29 >부터 < 표 32 >에 나타내었다. As another specific embodiment of the present invention, a parity check matrix having a variable as shown in Equation 32 to Equation 35 Efficient parity check matrix by applying <Parity check matrix generation method of LDPC code> Was produced and shown in <Table 29> to <Table 32>.
< 표 29 >Table 29
< 표 30 >Table 30
< 표 31 >Table 31
< 표 32 >Table 32
본 발명의 다른 구체적인 실시 예로서 다음 <수학식 36>부터 <수학식 40>과 같은 변수를 가지는 패리티 검사 행렬 에 대해 <LDPC 부호의 패리티 검사 행렬의 생성 방법>를 적용하여 효율적으로 패리티 검사 행렬 를 생성하여 <표 33>부터 <표 37>에 나타내었다. As another specific embodiment of the present invention, a parity check matrix having a variable as shown in Equation 36 to
<표 33>TABLE 33
<표 34>TABLE 34
<표 35>TABLE 35
<표 36>TABLE 36
<표 37>TABLE 37
본 발명에서 제안한 LDPC 부호의 부호화기의 구체적인 동작 방법에 대해 살펴보기 위하여 다음과 같이 도 11의 통신 시스템의 블록도(block diagram)를 고려하자.In order to examine a specific operation method of the encoder of the LDPC code proposed in the present invention, consider a block diagram of the communication system of FIG. 11 as follows.
도 11을 참조하면, 메시지 는 전송되기 전에 송신기(1110)의 LDPC 부호화기(encoder)(1111)를 통해 부호화되고, 변조기(Modulator)(1113)에 의해 변조되어 무선 채널(1120)을 통해 전송된다. 그러면, 수신기(1130)의 복조기(Demodulator) (1131)에 의해 복조된 신호는 LDPC 복호기(Decoder)(1133)가 채널을 통해 받은 데이터를 통해 메시지의 추정치(estimate) 를 추정해낸다. Referring to Figure 11, the message Is encoded through the
상기 LDPC 부호화기(1111) 및 LDPC 복호기(1133)는 미리 설정되어 있는 방식으로부터 통신 시스템에서 요구하는 블록 길이에 맞게 패리티 검사 행렬을 선택하여 부호화 및 복호를 수행한다. 특히, 본 발명에서 LDPC 부호화기(1111) 및 LDPC 복호기(1133)는 다양한 블록 길이에 대한 LDPC 부호의 패리티 검사 행렬을 별도로 저장하지 않고 가장 긴 블록 길이에 대한 LDPC 부호의 패리티 검사 행렬만을 사용하여 다양한 블록 길이를 지원할 수 있다. The
상기 생성된 LDPC 부호를 사용하는 통신 시스템의 송신 장치를 보다 구체적으로 보이기 위한 예를 도 12에 나타내었다. 도 12는 본 발명의 실시 예에 따라 생성된 LDPC 부호를 사용하는 송신 장치 블록 구성도이다.An example for more specifically showing a transmission apparatus of a communication system using the generated LDPC code is shown in FIG. 12. 12 is a block diagram illustrating a transmission device using an LDPC code generated according to an embodiment of the present invention.
송신 장치는 LDPC 부호 패리티 검사 행렬 추출부(1210), 제어부(1230), LDPC 부호화기(1250)를 포함한다. The transmitter includes an LDPC code parity check matrix extractor 1210, a
상기 LDPC 부호 패리티 검사 행렬 추출부(1210)는 시스템의 요구사항에 맞게 LDPC 부호 패리티 검사 행렬을 추출한다. 상기 LDPC 부호 패리티 검사 행렬은 <LDPC 부호의 패리티 검사 행렬의 생성 방법>을 통해 최종적으로 얻은 수열 정보로부터 <수학식 10> 또는 <수학식 11>과 같은 방법을 거쳐 추출할 수도 있고, 패리티 검사 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 송신 장치 내에서 주어질 수도 있고, 송신 장치에서 생성될 수도 있다. The LDPC code parity check matrix extractor 1210 extracts an LDPC code parity check matrix in accordance with system requirements. The LDPC code parity check matrix may be extracted from the sequence information finally obtained through the <Generation method of parity check matrix of LDPC code> through a method such as <
상기 제어부(1230)는 시스템의 요구 사항에 맞게 부호어의 길이 또는 정보어의 길이에 따라 필요한 패리티 검사 행렬을 결정하도록 제어하는 역할을 한다. The
상기 LDPC 부호화기(1250)는 상기 제어부(1230)와 패리티 검사 행렬 추출부(1210)에 의해서 호출된 LDPC 부호 패리티 검사 행렬의 정보를 기반으로 부호화를 수행한다. The
도 13은 본 발명의 실시 예에 따른 수신 장치의 블록 구성도이다. 13 is a block diagram of a receiving apparatus according to an embodiment of the present invention.
상기 도 13에는 상기 설계된 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원하는 수신 장치의 예를 나타내었다. FIG. 13 illustrates an example of a receiving apparatus that receives a signal transmitted from a communication system using the designed LDPC code and restores data desired by a user from the received signal.
수신 장치는 복조기(1310), 패리티 검사 행렬 판단부(1330), LDPC 부호 패리티 검사 행렬 추출부(1370), 제어부(1350), LDPC 복호기(1390)를 포함한다. The receiver includes a
상기 복조기(1310)는 LDPC 부호를 수신하여 복조하고, 복조된 신호를 패리티 검사 행렬 판단부(1330)와 LDPC 복호기(1390)로 전달한다. The
상기 패리티 검사 행렬 판단부(1330)는 상기 제어부(1350)의 제어 하에, 상기 복조된 신호로부터 시스템에서 사용된 LDPC 부호의 패리티 검사 행렬에 대해 판단한다. The parity check
상기 제어부(1350)에서는 상기 패리티 검사 행렬 판단부(1330)에서 판단된 결과를 LDPC 부호 패리티 검사 행렬 추출부(1370)와 LDPC 복호기(1390)에 전달한다. The
상기 LDPC 부호 패리티 검사 행렬 추출부(1370)는 상기 제어부(1350)의 제어 하에 시스템에서 요구하는 LDPC 부호의 패리티 검사 행렬을 추출하여 복호기에 전달한다. 상기 LDPC 부호의 패리티 검사 행렬 추출 시에는 <LDPC 부호의 패리티 검사 행렬의 생성 방법>을 통해 최종적으로 얻은 수열 정보로부터 <수학식 10> 또는 <수학식 11>과 같은 방법을 거쳐 추출할 수도 있고, 패리티 검사 행렬 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 수신 장치 내에서 주어질 수도 있고, 수신 장치에서 생성될 수도 있다. The LDPC code parity
상기 LDPC 복호기(1390)는 상기 제어부(1350)의 제어 하에 상기 복조기(1310)로부터 전달된 수신 신호와 상기 LDPC 부호 패리티 검사 행렬 추출부(1370)에서 전달된 상기 LDPC 부호의 패리티 검사 행렬에 대한 정보를 기반으로 복호를 수행한다. 상기 수신 장치의 동작 순서도를 도 14에 간단히 나타내었다.The
Claims (8)
주어져 있는 제1 패리티 검사 행렬의 정보를 검출하는 과정;
요구되는 선형 블록 부호의 블록 길이를 확인한 후, 정보어를 그룹화할 크기를 결정하는 과정;
상기 요구되는 선형 블록 부호를 생성하기 위한 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정; 및
상기 선형 블록 부호의 상기 제1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 상기 제2 패리티 검사 행렬의 정보어에 대응되는 부분 행렬을 구성하는 과정을 포함하는 패리티 검사 행렬을 생성하는 방법.
In the method for generating a parity check matrix for generating a linear block code,
Detecting information of a given first parity check matrix;
Checking the block length of the required linear block code and determining a size to group the information words;
Constructing a partial matrix corresponding to parity of a second parity check matrix for generating the required linear block code; And
And constructing a partial matrix corresponding to the information word of the second parity check matrix from the first parity check matrix of the linear block code to correspond to the grouping size.
상기 제2 패리티 검사 행렬의 크기는 상기 제1 패리티 검사 행렬의 크기보다 큰 선형 블록 부호의 패리티 검사 행렬을 생성하는 방법.
The method of claim 1,
And generating a parity check matrix of a linear block code whose size of the second parity check matrix is greater than that of the first parity check matrix.
주어져 있는 제1 패리티 검사 행렬의 정보를 검출하는 과정;
요구되는 선형 블록 부호의 블록 길이를 확인한 후, 정보어를 그룹화할 크기를 결정하는 과정;
상기 요구되는 선형 블록 부호를 생성하기 위한 제 2 패리티 검사 행렬의 패리티에 대응되는 부분 행렬을 구성하는 과정;
상기 선형 블록 부호의 상기 제1 패리티 검사 행렬로부터 상기 그룹화 크기에 상응하도록 상기 제2 패리티 검사 행렬의 정보어에 대응되는 부분 행렬을 구성하는 과정; 및
상기 제 2 패리티 검사 행렬을 이용하여 상기 선형 블록 부호의 부호화를 수행하는 과정을 포함하는 선형 블록 부호를 부호화하는 방법.
In the method of encoding a linear block code,
Detecting information of a given first parity check matrix;
Checking the block length of the required linear block code and determining a size to group the information words;
Constructing a partial matrix corresponding to parity of a second parity check matrix for generating the required linear block code;
Constructing a partial matrix corresponding to the information word of the second parity check matrix to correspond to the grouping size from the first parity check matrix of the linear block code; And
And encoding the linear block code using the second parity check matrix.
정보어를 상기 선형 블록 부호어로 생성시 적용할 길이에 상응하게 적정한 패리티 검사 행렬을 결정하여 부호화함으로써 상기 선형 블록 부호로 생성하는 부호화기;
상기 선형 블록 부호를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심벌로 생성하는 변조기; 및
상기 변조 심벌을 송신하는 송신기 포함하는 부호화 장치.
In the apparatus for encoding a linear block code,
An encoder for generating an information word as the linear block code by determining and encoding an appropriate parity check matrix corresponding to a length to be applied when generating the linear block code word;
A modulator for modulating the linear block code into a predetermined modulation scheme to generate a modulation symbol; And
And a transmitter for transmitting the modulation symbol.
신호를 수신하는 과정; 및
복호할 상기 선형 블록 부호의 길이에 상응하게 적정한 패리티 검사 행렬을 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 선형 블록 부호로 검출하는 과정을 포함하는 복호화 방법.
In the method of decoding a linear block code,
Receiving a signal; And
And determining an appropriate parity check matrix corresponding to the length of the linear block code to be decoded, and decoding the received signal according to the determined parity check matrix to detect the linear block code as the linear block code.
상기 결정된 패리티 검사 행렬 를 나타내는 열 그룹들의 정보는, (, )로서 정의되며, 패리티 검사 행렬 을 나타내는 열 그룹들의 정보 는 아래 수학식과 같이 계산되는 복호화 방법,
.
The method of claim 5, wherein
The determined parity check matrix The information in the column groups representing , ( ,) The parity check matrix Information in column groups Is a decoding method calculated as in the following equation,
.
상기 결정된 패리티 검사 행렬 를 나타내는 열 그룹들의 정보는 , (, )로서 정의되며, 패리티 검사 행렬 을 나타내는 열 그룹들의 정보 는 아래 수학식과 같이 계산되는 복호화 방법,
.
The method of claim 5, wherein
The determined parity check matrix The information in the column groups representing , ( , Parity check matrix Information in column groups Is a decoding method calculated as in the following equation,
.
신호를 수신하는 수신기;
상기 수신된 신호를 미리 설정되어 있는 복조 방식으로 복조하여 출력하는 변조기; 및
상기 변조기로부터 출력된 신호를 복호할 상기 선형 블록 부호의 길이에 상응하게 어떤 패리티 검사 행렬을 사용할지를 결정하고, 상기 결정된 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 선형 블록 부호로 검출하는 복호기를 포함하는 복호화 장치.In the apparatus for decoding a linear block code,
A receiver for receiving a signal;
A modulator for demodulating and outputting the received signal in a predetermined demodulation scheme; And
A decoder for determining which parity check matrix to use corresponding to the length of the linear block code to decode the signal output from the modulator, and decoding the received signal according to the determined parity check matrix to detect the linear block code as the linear block code. Decoding apparatus comprising a.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100054388A KR20110048448A (en) | 2009-11-02 | 2010-06-09 | Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same |
KR1020100082182A KR101644656B1 (en) | 2009-11-02 | 2010-08-24 | Apparatus and method for generating a parity check metrix in communication system using low-density parity-check codes and channel encoding and decoding using the same |
EP10189685A EP2317656A1 (en) | 2009-11-02 | 2010-11-02 | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same |
RU2012122774/08A RU2537806C2 (en) | 2009-11-02 | 2010-11-02 | Device and method to generate matrix of parity inspection in system of communication with usage of linear block codes and device of transmission/reception and method for using it |
CN201080060226.0A CN102696175B (en) | 2009-11-02 | 2010-11-02 | In the communication system using linear block codes, produce the apparatus and method of parity matrix, transmitting/receiving means and use its method |
PCT/KR2010/007679 WO2011053101A2 (en) | 2009-11-02 | 2010-11-02 | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same |
US12/917,944 US8423860B2 (en) | 2009-11-02 | 2010-11-02 | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same |
AU2010313884A AU2010313884B2 (en) | 2009-11-02 | 2010-11-02 | Apparatus and method for generating a parity check matrix in a communication system using linear block codes, and a transmission/reception apparatus and method using the same |
JP2012536707A JP5436688B2 (en) | 2009-11-02 | 2010-11-02 | Method and apparatus for generating parity check matrix and communication apparatus and method using the same in communication system using linear block code |
EP20120161283 EP2472725A1 (en) | 2009-11-02 | 2010-11-02 | Method and apparatus for encoding and decoding a channel in a communication system using a linear block code |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090105092 | 2009-11-02 | ||
KR1020100027322 | 2010-03-26 | ||
KR1020100054388A KR20110048448A (en) | 2009-11-02 | 2010-06-09 | Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110048448A true KR20110048448A (en) | 2011-05-11 |
Family
ID=44239598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020100054388A KR20110048448A (en) | 2009-11-02 | 2010-06-09 | Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110048448A (en) |
-
2010
- 2010-06-09 KR KR1020100054388A patent/KR20110048448A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101644656B1 (en) | Apparatus and method for generating a parity check metrix in communication system using low-density parity-check codes and channel encoding and decoding using the same | |
KR101503058B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101502623B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR20100058260A (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR100946905B1 (en) | Apparatus and method for transmitting/receiving signal in a communication system using a low density parity check code | |
JP5506879B2 (en) | Channel decoding apparatus and method for communication system using low density parity check code | |
KR20090092197A (en) | Apparatus and method for encoding and decoding channel in communication system using low-density parity-check codes | |
KR101503653B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101503656B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101413783B1 (en) | Apparatus and method for channel encoding and decoding in communication system using variable-length ldpc codes | |
KR20090093778A (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101192920B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR20110048448A (en) | Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same | |
KR20110048443A (en) | Method for generating parity check matrix in communication system using linear block code, channel code / decoding device and method using same | |
KR101552355B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101503654B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes |