KR20090093778A - Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes - Google Patents
Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codesInfo
- Publication number
- KR20090093778A KR20090093778A KR1020080117264A KR20080117264A KR20090093778A KR 20090093778 A KR20090093778 A KR 20090093778A KR 1020080117264 A KR1020080117264 A KR 1020080117264A KR 20080117264 A KR20080117264 A KR 20080117264A KR 20090093778 A KR20090093778 A KR 20090093778A
- Authority
- KR
- South Korea
- Prior art keywords
- parity check
- check matrix
- converting
- ldpc code
- code
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
Description
본 발명은 저밀도 패리티 검사(low-density parity-check, 이하 LDPC) 부호를 사용하는 통신 시스템에 관한 것으로, 특히 특정한 형태의 LDPC 부호를 생성하는 채널 부호/복호(channel encoding/decoding) 장치 및 방법에 관한 것이다.The present invention relates to a communication system using a low-density parity-check (LDPC) code, and more particularly, to a channel encoding / decoding apparatus and method for generating a specific type of LDPC code. It is about.
무선 통신 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference, ISI)에 의해 링크(link)의 성능이 현저히 저하된다. 따라서, 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 시스템들을 구현하기 위해서 잡음과 페이딩 및 ISI에 대한 극복 기술을 개발하는 것이 필수적이다. 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다. In a wireless communication system, the performance of a link is significantly degraded due to various noises, fading and inter-symbol interference (ISI) of a channel. Therefore, it is essential to develop techniques for overcoming noise, fading, and ISI in order to implement high-speed digital communication systems requiring high data throughput and reliability such as next generation mobile communication, digital broadcasting, and portable Internet. Recently, researches on error-correcting codes have been actively conducted as a method for improving communication reliability by efficiently restoring information distortion.
1960년대에 Gallager에 의해서 처음 소개된 LDPC 부호는 당시 기술을 훨씬 능가하는 구현 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 발견된 터보(turbo) 부호가 새넌(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 상기 LDPC 부호에 대해 재연구되면서 상기 LDPC 부호에 대응되는 Tanner 그래프(factor 그래프의 특별한 경우)상에서 합곱(sum-product) 알고리즘에 기반한 반복 복호(iterative decoding)를 적용하여 복호화를 수행하면 Shannon의 채널 용량에 근접하는 성능을 가짐이 밝혀졌다. Originally introduced by Gallager in the 1960s, the LDPC code has long been forgotten due to the complexity of implementation far beyond the technology of the time. However, as the turbo code found by Berrou, Glavieux, and Thitimajshima in 1993 approached Shannon's channel capacity, it was repeatedly decoded with much interpretation of the performance and characteristics of the turbo code. Much research has been done on iterative decoding and channel coding based on graphs. In the late 1990s, the LDPC code was re-studied and iterative decoding based on a sum-product algorithm on a Tanner graph (a special case of a factor graph) corresponding to the LDPC code was applied. It has been found that the performance is close to Shannon's channel capacity.
상기 LDPC 부호는 통상적으로 그래프 표현법을 이용하여 나타내며, 그래프 이론 및 대수학, 확률론에 기반한 방법들을 통해 많은 특성을 분석할 수 있다. 일반적으로 채널 부호의 그래프 모델은 부호의 묘사(descriptions)에 유용할 뿐만 아니라, 부호화된 비트에 대한 정보를 그래프 내의 정점(vertex)에 대응시키고 각 비트들의 관계를 그래프 내에서 선분(edges)으로 대응시키면, 각 정점들이 각 선분들을 통해서 정해진 메시지(messages)를 주고받는 통신 네트워크로 간주할 수 있기 때문에 자연스런 복호 알고리즘을 이끌어 낼 수 있다. 예를 들면, 그래프의 일종으로 볼 수 있는 트렐리스(trellis)에서 유도된 복호 알고리즘에는 잘 알려진 비터비(Viterbi) 알고리즘과 BCJR(Bahl, Cocke, Jelinek and Raviv) 알고리즘이 있다.The LDPC code is typically represented using a graph representation method, and many characteristics can be analyzed through methods based on graph theory, algebra, and probability theory. In general, the graph model of the channel code is not only useful for the description of the code, but also maps the information about the coded bits to vertices in the graph and the relationship of each bit to edges in the graph. In this way, each vertex can be regarded as a communication network that sends and receives messages through each segment, leading to a natural decoding algorithm. For example, the decoding algorithm derived from trellis, which is a kind of graph, includes the well-known Viterbi algorithm and BCJR (Bahl, Cocke, Jelinek and Raviv) algorithm.
상기 LDPC 부호는 일반적으로 패리티 검사 행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다. 상기 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 상기 변수 노드는 부호화된 비트와 일대일 대응된다. The LDPC code is generally defined as a parity-check matrix and can be expressed using a bipartite graph collectively referred to as a Tanner graph. The bipartite graph means that the vertices constituting the graph are divided into two different types. In the case of the LDPC code, the bipartite graph is composed of vertices called variable nodes and check nodes. Is expressed. The variable node corresponds one-to-one with the coded bits.
도 1 및 도 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다. A graph representation method of the LDPC code will be described with reference to FIGS. 1 and 2.
도 1은 4 개의 행(row)과 8 개의 열(column)로 이루어진 상기 LDPC 부호의 패리티 검사 행렬 H1의 예이다. 도 1을 참조하면, 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트와 대응된다.1 is an example of the parity check matrix H 1 of the LDPC code consisting of four rows and eight columns. Referring to FIG. 1, since there are 8 columns, it means an LDPC code that generates a codeword having a length of 8, and each column corresponds to an encoded 8 bit.
도 2는 도 1의 H1에 대응하는 Tanner 그래프를 도시한 도면이다.FIG. 2 is a diagram illustrating a Tanner graph corresponding to H 1 of FIG. 1.
도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, 상기 LDPC 부호의 패리티 검사 행렬 H1의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 xi와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.Referring to FIG. 2, the Tanner graph of the LDPC code includes eight variable nodes x 1 ( 202), x 2 (204), x 3 (206), x 4 (208), x 5 (210), x 6 (212), x 7 (214), x 8 (216) and four check nodes (218, 220, 222, 224). Here, the i th column and the j th row of the parity check matrix H 1 of the LDPC code correspond to the variable nodes x i and j th check nodes, respectively. In addition, a value of 1, i.e., a non-zero value of a point where the i-th column and the j-th row of the parity check matrix H 1 of the LDPC code intersect, refers to the variable node x i on the Tanner graph as shown in FIG. An edge exists between and the j th test node.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 상기 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.In the Tanner graph of the LDPC code, the degree of the variable node and the check node means the number of line segments connected to each node, which is determined in the column or row corresponding to the node in the parity check matrix of the LDPC code. It is equal to the number of nonzero entries. For example, in FIG. 2, the variable nodes x 1 202, x 2 204, x 3 206, x 4 208, x 5 210, x 6 212, and x 7 ( 214, and the order of x 8 (216) is 4, 3, 3, 3, 2, 2, 2, 2, respectively, in order, and the order of test nodes 218, 220, 222, and 224, respectively, in order. 6, 5, 5, 5. In addition, the number of non-zero elements in each column of the parity check matrix H 1 of FIG. 1 corresponding to the variable nodes of FIG. 2 is equal to the above-described orders 4, 3, 3, 3, 2, 2, and 2. , The same as 2, and the number of nonzero elements in each row of the parity check matrix H 1 of FIG. 1 corresponding to the check nodes of FIG. 2 is the above-described orders 6, 5, 5, 5 In order.
LDPC 부호의 노드에 대한 차수 분포(degree distribution)를 표현하기 위하여 차수가 i인 변수 노드의 개수와 변수 노드 총 개수와의 비율을 fi라 하고, 차수가 j인 검사 노드의 개수와 검사 노드 총 개수와의 비율을 gj라 하자. 예를 들어 상기 도 1과 도 2에 해당하는 LDPC 부호의 경우에는 f2=4/8, f3=3/8, f4=1/8, i≠2, 3, 4 에 대해서 fi=0 이며, g5=3/4, g6=1/4, j≠5,6 에 대해서 gj=0 이다. LDPC 부호의 길이를 N, 즉 열의 개수를 N이라 하고, 행의 개수를 N/2이라 할 때, 상기 차수 분포를 가지는 패리티 검사 행렬 전체에서 0이 아닌 원소의 밀도는 하기의 <수학식 1>과 같이 계산된다.In order to express the degree distribution of the nodes of the LDPC code, the ratio of the number of variable nodes with order i to the total number of variable nodes is f i , and the number of check nodes with order j and the total number of check nodes is f i . Let g j be the ratio with the number. For example, for the LDPC code to the Figure correspond to the 1 and 2 is f 2 = 4/8, f 3 = 3/8, f 4 = 1/8, i ≠ 2, 3, about 4 f i = 0 and g j = 0 for g 5 = 3/4, g 6 = 1/4, and j ≠ 5,6. When the length of the LDPC code is N, that is, the number of columns is N, and the number of rows is N / 2, the density of nonzero elements in the parity check matrix having the above degree distribution is expressed by Equation 1 below. Is calculated as
상기 <수학식 1>에서 N이 증가하게 되면 패리티 검사 행렬 내에서 1의 밀도는 계속해서 감소하게 된다. 일반적으로 LDPC 부호는 부호 길이 N에 대하여 0이 아닌 원소의 밀도가 반비례하므로, N이 큰 경우에는 매우 낮은 밀도를 가지게 된다. LDPC 부호의 명칭에서 저밀도(low-density)란 말은 이와 같은 이유로 유래되었다.When N increases in Equation 1, the density of 1 in the parity check matrix continues to decrease. In general, since the density of non-zero elements is inversely proportional to the code length N, the LDPC code has a very low density when N is large. The term low-density in the name of the LDPC code is derived for this reason.
다음으로 본 발명에서 사용될 구조적인 LDPC 부호의 패리티 검사 행렬이 가지는 특성을 도 3을 참조하여 설명하기로 한다. 상기 도 3은 유럽 디지털 방송 표준(standard)의 하나인 DVB-S2에서 표준 기술로 채택된 LDPC 부호를 개략적으로 도시하였다. Next, a characteristic of the parity check matrix of the structural LDPC code to be used in the present invention will be described with reference to FIG. 3. FIG. 3 schematically illustrates an LDPC code adopted as a standard technology in DVB-S2, one of the European digital broadcasting standards.
상기 도 3을 참조하면, 은 LDPC 부호어의 길이이고, 은 정보어의 길이이고, 은 패리티 길이를 의미한다. 그리고, 이 성립하도록 정수 과 를 결정한다. 이때, 도 정수가 되도록 한다.Referring to FIG. 3 above, Is the length of the LDPC codeword, Is the length of the information word, Means parity length. And, Integer to make and Determine. At this time, Is also an integer.
상기 도 3을 참조하면 패리티 검사 행렬에서 패리티 부분에 해당하는 부분, 즉, 번째 열(column)부터 번째 열까지의 구조는 이중 대각(dual diagonal) 형태이다. 따라서, 패리티 부분에 해당하는 열의 차수(degree) 분포는 차수가 '1'인 마지막 열을 제외하고 모두 차수 '2'를 가진다.Referring to FIG. 3, a part corresponding to a parity part in the parity check matrix, that is, From the first column The structure up to the first column is in the form of a double diagonal. Therefore, the degree distribution of the column corresponding to the parity portion has the order '2' except for the last column having the order '1'.
패리티 검사 행렬에서 정보어 부분에 해당하는 부분, 즉 0번째 열부터 번째 열까지의 구조를 이루는 규칙은 다음과 같다.From the parity check matrix, the portion of the information word, that is, the zeroth column The rules forming the structure up to the first column are as follows.
<규칙 1>: 패리티 검사 행렬에서 정보어에 해당하는 개의 열을 개씩 그룹화(grouping)하여, 총 개의 열 그룹(column group)을 생성한다. 각 열 그룹에 속해있는 각각의 열을 구성하는 방법은 하기 <규칙 2>에 따른다.<Rule 1>: Corresponds to the information word in the parity check matrix Columns Grouped one by one, Create two column groups. How to configure each column belonging to each column group follows the <rule 2>.
<규칙 2>: 먼저 번째 열 그룹의 각 0 번째 열에서의 1의 위치를 결정한다. 여기서, 각 번째 열 그룹의 0 번째 열의 차수를 라 할 때, 각 1이 있는 행의 위치를 이라 가정하면, 번째 열 그룹 내의 번째 열에서 1이 있는 행의 위치 는 하기 <수학식 2>와 같이 정의된다.<Rule 2>: First th Determine the position of 1 in each 0th column of the row group. Where Order of the 0th column of the 1st column group Is the position of the row Assuming that Within the first column group Position of row with 1 in the first column Is defined as in Equation 2 below.
상기 규칙에 따르면 번째 열 그룹 내에 속하는 열들의 차수는 모두 로 일정함을 알 수 있다. 상기 규칙에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 DVB-S2 LDPC 부호의 구조를 쉽게 이해하기 위하여 다음과 같은 구체적인 예를 살펴보자.According to the rule above th The orders of the columns within a column group are all It can be seen that the constant. In order to easily understand the structure of the DVB-S2 LDPC code that stores information about the parity check matrix according to the above rule, let's look at the following specific example.
구체적인 예로서 이며, 3개의 열 그룹의 0 번째 열에 대한 행의 위치 정보는 아래와 같은 경우로 나타낼 수 있다.As a specific example The position information of the row of the 0th column of the 3 column group may be expressed as the following case.
상기 각 열 그룹의 0 번째 행의 위치 정보는 편의상 다음과 같이 각 열 그룹 별로 해당 위치 정보만 표기하기도 한다. For location information of the 0 th row of each column group, only the corresponding location information may be indicated for each column group as follows.
0 1 2 0 1 2
0 11 13 0 11 13
0 10 14 0 10 14
즉, 상기 번째 열의 수열은 번째 열 그룹에 대한 행의 위치 정보를 순차적으로 나타낸 것이다.That is The sequence of the first column is Positional information of the row for the first column group is sequentially indicated.
상기 구체적인 예에 해당하는 정보와 <규칙 1> 및 <규칙 2>를 이용하여 패리티 검사 행렬을 구성하면 도 4와 같은 DVB-S2 LDPC 부호와 동일한 개념의 LDPC 부호를 생성할 수 있다.If the parity check matrix is configured using the information corresponding to the specific example and <Rule 1> and <Rule 2>, an LDPC code having the same concept as the DVB-S2 LDPC code shown in FIG. 4 may be generated.
상기 <규칙 1>과 <규칙 2>를 통해 설계된 DVB-S2 LDPC 부호는 구조적인 형태를 이용하여 효율적인 부호화가 가능함이 알려져 있다. 상기 DVB-S2의 패리티 검사 행렬을 이용하여 LDPC 부호화를 진행 과정의 각 단계들을 다음과 같은 예를 들어 설명한다.It is known that the DVB-S2 LDPC code designed through <Rule 1> and <Rule 2> can be efficiently encoded using a structural form. Each step of the LDPC encoding process using the parity check matrix of the DVB-S2 will be described with the following example.
하기에는 구체적인 예로서 , , , 를 특징으로 하는 DVB-S2 LDPC 부호를 이용하는 부호화 과정을 설명하였다. 또한 설명의 편의를 위해 길이가 인 정보어 비트들을 로 나타내고, 길이가 인 패리티 비트들을 로 나타낸다.As a specific example below , , , The encoding process using the DVB-S2 LDPC code, which is characterized by the above, has been described. Also for convenience of description the length Information bits Represented by Parity bits Represented by
단계 1: 패리티 비트들을 초기화 한다. . Step 1 : Initialize the parity bits. .
단계 2: 저장되어 있는 패리티 검사 행렬의 정보로부터 정보어의 첫 번째 열 그룹 내에서 다음과 같은 0 번째 열의 1이 위치한 행의 정보를 호출한다. Step 2 : From the information of the stored parity check matrix, call the information of the row where 1 of the 0 th column is located in the first column group of the information word.
0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622 0 2084 1613 1548 1286 1460 3196 4297 2481 3369 3451 4620 2622
상기 호출된 정보와 정보어 비트 를 이용하여 하기의 <수학식 3>과 같이 특정 패리티 비트 들을 업데이트한다. 여기서, 는 각각의 값을 의미한다.The called information and information word bits By using a specific parity bit as shown in Equation 3 below Update them. here, Is each It means the value.
상기 <수학식 3>에서 는 로 표기하기도 하며, 는 이진(binary) 덧셈을 의미한다.In <Equation 3> Is Sometimes referred to as Means binary addition.
단계 3: 이후의 다음 359개의 정보어 비트 , 에 대해서 먼저 하기의 <수학식 4>에 대한 값을 구한다. Step 3 : The next 359 information word bits , First, the value for Equation 4 below is obtained.
상기 <수학식 4>에서 는 각각의 값을 의미한다. 상기 <수학식 4>는 <수학식 2>와 동일한 개념의 수식임에 유의한다.In Equation 4 above Is each It means the value. It is noted that Equation 4 is an equation having the same concept as Equation 2.
다음으로 상기 <수학식 4>에서 구한 값을 이용하여 <수학식 3>과 유사한 작업을 수행한다. 즉, 에 대해서 을 업데이트한다. 예를 들어 , 즉, 에 대해서 하기의 <수학식 5>와 같이 들을 업데이트한다.Next, a similar operation to <Equation 3> is performed using the value obtained in Equation 4. In other words, about Update E.g , In other words, As shown in Equation 5 below Update them.
상기 <수학식 5>의 경우에는 임에 유의한다. 위와 같은 과정을 에 대해서 마찬가지로 진행한다.In the case of Equation 5 Note that Same process as above Proceed similarly for.
단계 4: 상기 단계 2와 마찬가지로 361번째 정보어 비트 에 대해서 의 정보를 호출하고, 특정 을 업데이트한다. 여기서, 는 을 의미한다. 이후의 다음 359개의 정보어 비트 에 대해서 <수학식 4>를 유사하게 적용하여 를 업데이트한다. Step 4 : 361th information word bit as in Step 2 above about Call information, and specific Update here, Is Means. The next 359 information word bits Equation 4 is similarly applied to Update it.
단계 5: 모든 각각의 360개의 정보어 비트 그룹에 대해서 상기 단계 2, 3, 4의 과정을 반복한다. Step 5 : Repeat the steps 2, 3 and 4 for all 360 groups of information word bits.
단계 6: 최종적으로 <수학식 6>을 통해서 패리티 비트를 결정한다. Step 6: Finally, the parity bit is determined through Equation 6.
상기 <수학식 6>의 들이 LDPC 부호화가 완료된 패리티 비트들이다.Of Equation 6 These are parity bits for which LDPC encoding is completed.
이상에서 설명한 바와 같이 DVB-S2에서는 단계 1부터 단계 6까지의 과정을 거쳐 부호화를 진행한다.As described above, in the DVB-S2, encoding is performed through the steps 1 to 6.
LDPC 부호의 성능은 Tanner 그래프의 사이클 특성과 밀접한 관련이 있음이 잘 알려져 있다. 특히 Tanner 그래프에서 짧은 길이의 사이클 개수가 많을 경우에 성능 열화가 발생할 수 있음이 실험적으로 잘 알려져 있다. 따라서 우수한 성능을 가지는 LDPC 부호를 설계하기 위해서는 Tanner 그래프 상의 사이클 특성을 고려하여야 한다. It is well known that the performance of LDPC codes is closely related to the cycle characteristics of the Tanner graph. It is well known experimentally that performance deterioration may occur especially when the number of short cycles is large in the Tanner graph. Therefore, the cycle characteristics on the Tanner graph should be considered to design the LDPC code with good performance.
하지만, DVB-S2 LDPC 부호에 대해 사이클 특성을 좋게 설계하는 방법은 알려진 바가 없으며, 실제로 DVB-S2 LDPC 부호는 Tanner 그래프의 사이클 특성의 최적화를 고려하지 않아 높은 신호 대 잡음비(signal to noise ratio, SNR)에서 오류마루(error floor) 현상이 관찰된다. 이러한 이유로 DVB-S2 구조를 가지는 LDPC 부호를 설계할 경우에는 사이클 특성을 효율적으로 개선할 수 있는 방법이 필요하다. However, there is no known method for designing good cycle characteristics for DVB-S2 LDPC codes. Actually, DVB-S2 LDPC codes do not consider the optimization of cycle characteristics of Tanner graphs, so they have a high signal-to-noise ratio (SNR). Error floor phenomenon is observed. For this reason, when designing an LDPC code having a DVB-S2 structure, a method for efficiently improving cycle characteristics is required.
상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 본 발명은 DVB-S2 형태의 LDPC 부호를 설계하기 위하여 순환 순열 행렬(circulant permutation matrix)에 기반하여 설계된 준순환 LDPC(quasi-cyclic LDPC) 부호의 패리티 검사 행렬의 설계 방법을 이용한 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 장치 및 방법을 제공한다.The present invention for solving the problems of the prior art as described above is a parity of a quasi-cyclic LDPC (quasi-cyclic LDPC) code designed based on a circulant permutation matrix to design the DVPC-S2 type LDPC code Provided are a channel code / decoding apparatus and method in a communication system using a low density parity check code using a design method of a check matrix.
또한 본 발명은 Tanner 그래프 특성이 좋은 DVB-S2 형태와 동일한 LDPC 부호의 패리티 검사 행렬의 설계 방법을 이용한 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 장치 및 방법을 제공한다.In addition, the present invention provides a channel code / decoding apparatus and method in a communication system using a low density parity check code using a design method of a parity check matrix of the same LDPC code as a DVB-S2 type having good Tanner graph characteristics.
본 발명의 실시 예는 저밀도 패리티 검사(Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하는 방법에 있어서, 상기 패리티 검사 행렬에서 정보어에 대응되는 부분과, 패리티에 대응되는 부분을 결정하는 과정과, 상기 결정된 패리티에 대응되는 부분을 미리 결정된 형태로 순열 행렬 및 영행렬을 배열하는 과정과, 상기 정보어에 대응되는 부분의 순열 행렬을 결정하는 과정과, 상기 결정된 패리티 검사 행렬을 미리 결정된 방법에 따라 변환하는 과정을 포함한다.According to an embodiment of the present invention, there is provided a method of generating a parity check matrix of a low density parity check code, the method comprising: determining a part corresponding to an information word and a part corresponding to parity in the parity check matrix; Arranging a permutation matrix and a zero matrix in a predetermined form in a portion corresponding to the determined parity, determining a permutation matrix of a portion corresponding to the information word, and determining the determined parity check matrix in a predetermined method. According to the process of conversion.
본 발명의 또 다른 실시 예는 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 송신 장치에 있어서, 저장되어 있는 패리티 검사 행렬 정보를 호출하는 LDPC 부호 패리티 검사 행렬 추출부와, 상기 저장되어 있는 패리티 검사 행렬의 호출된 정보로부터 LDPC 부호화를 수행하는 LDPC 부호화기와, 상기 부호화된 LDPC 부호어를 미리 설정되어 있는 변조 방식으로 변조하여 변조 심볼로 생성하는 변조기와, 상기 변조 심볼을 송신하는 송신기를 포함한다.Another embodiment of the present invention is a transmission apparatus of a communication system using a low density parity check code, comprising: an LDPC code parity check matrix extracting unit for calling stored parity check matrix information, and the stored parity check matrix. An LDPC encoder for performing LDPC encoding from the called information, a modulator for modulating the encoded LDPC codeword with a predetermined modulation scheme to generate a modulation symbol, and a transmitter for transmitting the modulation symbol.
본 발명은 DVB-S2 형태의 LDPC 부호를 설계하는데 있어서 Tanner 그래프 특성을 최적화함으로써 상기 LDPC 부호를 사용하는 통신 시스템의 성능을 최적화할 수 있다.The present invention can optimize the performance of the communication system using the LDPC code by optimizing the Tanner graph characteristics in designing the DVPC-S2 type LDPC code.
도 1은 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,1 is a diagram showing an example of a parity check matrix of an LDPC code having a length of 8;
도 2는 길이가 8인 LDPC 부호의 패리티 검사 행렬의 예의 Tanner 그래프를 도시한 도면,2 is a Tanner graph of an example of a parity check matrix of an LDPC code having a length of 8;
도 3은 DVB-S2 LDPC 부호의 대략적인 구조도,3 is a schematic structural diagram of a DVB-S2 LDPC code;
도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면,4 is a diagram showing an example of a parity check matrix of an LDPC code of DVB-S2 type;
도 5는 도 4의 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬을 정해진 규칙에 따라 각 열과 행을 재배열한 패리티 검사 행렬의 예를 도시한 도면,5 is a diagram illustrating an example of a parity check matrix in which parity check matrices of the LDPC code of the DVB-S2 form of FIG. 4 are rearranged according to a predetermined rule;
도 6은 DVB-S2 형태의 LDPC 부호의 설계를 위해 필요한 준순환 LDPC 부호의 패리티 검사 행렬을 나타낸 도면,6 is a diagram showing a parity check matrix of a quasi-cyclic LDPC code necessary for designing a DVB-S2 type LDPC code;
도 7은 DVB-S2 형태의 LDPC 부호의 설계를 위해 필요한 준순환 LDPC 부호의 패리티 검사 행렬을 변환한 결과를 도시한 도면,7 is a diagram illustrating a result of converting a parity check matrix of a quasi-cyclic LDPC code necessary for designing an LDPC code of a DVB-S2 type;
도 8은 DVB-S2 형태의 LDPC 부호의 설계 과정에 대한 흐름도,8 is a flowchart illustrating a design process of an LDPC code of DVB-S2 type;
도 9는 본 발명의 실시 예에 따른 DVB-S2 형태의 LDPC 부호의 전산 실험 결과를 도시한 도면,9 is a diagram showing the computational results of the LDPC code of the DVB-S2 form according to an embodiment of the present invention,
도 10은 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도,10 is a block diagram of a transceiver of a communication system using an LDPC code;
도 11은 본 발명에서 제안한 LDPC 부호를 사용하는 송신 장치 블록 구성도,11 is a block diagram of a transmitter using the LDPC code proposed by the present invention;
도 12은 본 발명에서 제안한 LDPC 부호를 사용하는 수신 장치 블록 구성도,12 is a block diagram of a receiver using an LDPC code proposed in the present invention;
도 13은 본 발명에서 제안한 LDPC 부호를 사용하는 수신 장치에서의 수신 동작을 도시한 흐름도.13 is a flowchart illustrating a reception operation in a reception device using an LDPC code proposed in the present invention.
본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흐리지 않도록 생략될 것이라는 것을 유의하여야 한다. Preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to obscure the subject matter of the present invention.
본 발명은 Tanner 그래프의 특성이 우수한 DVB-S2 형태의 LDPC 부호를 설계하는 방법을 제안한다. 또한, 본 발명은 설계된 상기 LDPC 부호의 패리티 검사 행렬을 이용하여 LDPC 부호어를 생성하는 방법 및 그 장치를 제안한다.The present invention proposes a method of designing a DVB-S2 type LDPC code having excellent characteristics of a Tanner graph. The present invention also proposes a method and apparatus for generating an LDPC codeword using the designed parity check matrix of the LDPC code.
먼저 도 4에 나타낸 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬을 이용하여 DVB-S2 형태의 LDPC 부호의 구조적 특성을 살펴보기로 한다. 상기 도 4에 나타낸 패리티 검사 행렬은 이며, 3개의 열 그룹의 0 번째 열에 대한 행의 위치 정보가 아래와 같았음에 유의한다.First, the structural characteristics of the DVB-S2 LDPC code using the parity check matrix of the DVB-S2 LDPC code will be described. The parity check matrix shown in FIG. 4 is Note that the position information of the row for the 0th column of the 3 column group is as follows.
0 1 20 1 2
0 11 130 11 13
0 10 14 0 10 14
여기서, 상기 번째 열의 수열은 번째 열 그룹에 대한 행의 위치 정보를 순차적으로 나타낸 것임에 유의한다.Where The sequence of the first column is Note that the position information of the row for the first column group is sequentially indicated.
먼저 상기 도 4의 패리티 검사 행렬에서 다음과 같은 규칙들을 통해서 상기 패리티 검사 행렬을 재구성한다. 도 4는 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬의 예를 도시한 도면이다.First, the parity check matrix is reconstructed through the following rules in the parity check matrix of FIG. 4. 4 is a diagram illustrating an example of a parity check matrix of an LDPC code of DVB-S2 type.
<규칙 3>: 0번째 행부터 번째 행에 대해서 번째 행을 번째 행에 위치하도록 행의 순서를 재정렬한다. 여기서 이다.<Rule 3>: From line 0 About the first row The first row Reorder the rows so that they are located in the first row. here to be.
<규칙 4>: 0번째 열부터 번째 열은 그대로 두고 번째 열부터 번째 열에 대해서 번째 열을 번째 열에 위치하도록 열의 순서를 재정렬한다.<Rule 4>: From column 0 Leave the first column From the first column For the first column First column Reorder the columns to be in the first column.
상기 <규칙 3>과 <규칙 4>를 이용하여 상기 도 4의 패리티 검사행렬을 재구성하면, 도 5와 같은 형태의 패리티 검사행렬이 얻어진다. 도 5는 도 4의 DVB-S2 형태의 LDPC 부호의 패리티 검사 행렬을 정해진 규칙에 따라 각 열과 행을 재배열한 패리티 검사 행렬의 예를 도시한 것이다.When the parity check matrix of FIG. 4 is reconstructed using the <Rule 3> and <Rule 4>, a parity check matrix of the form shown in FIG. 5 is obtained. FIG. 5 illustrates an example of a parity check matrix in which the columns and rows are rearranged according to a predetermined rule of the parity check matrix of the DVB-S2 type LDPC code of FIG. 4.
만일 상기 도 5에서 0번째 행의 번째 열에 1이 있다고 가정하면, 상기 도 5는 크기, 즉 크기의 순환 순열 행렬(circulant permutation matrix)로 구성된 준순환 LDPC(quasi-cyclic LDPC) 부호의 일종임을 알 수 있다. 여기서 순환 순열 행렬이란 항등 행렬(identity matrix)의 각 행을 오른쪽으로 하나씩 순환 이동(circular shift) 시킨 순열 행렬의 한 종류를 의미한다. 또한 상기 준순환 LDPC 부호는 패리티 검사 행렬을 동일한 크기의 여러 블록들로 구분하여 각 블록들에 순환 순열 행렬 또는 영행렬(zero matrix)들을 대응시켜 구성한 LDPC 부호의 일종을 의미한다.If in the fifth row of FIG. Assuming that there is 1 in the second column, FIG. 5 Size, i.e. It can be seen that it is a kind of quasi-cyclic LDPC (quasi-cyclic LDPC) code composed of a circulant permutation matrix of size. Here, the cyclic permutation matrix refers to a type of permutation matrix in which each row of the identity matrix is cyclically shifted one by one to the right. In addition, the quasi-cyclic LDPC code refers to a kind of LDPC code formed by dividing a parity check matrix into several blocks having the same size and mapping a cyclic permutation matrix or zero matrixes to each block.
정리하면 상기 DVB-S2 LDPC 부호의 패리티 검사 행렬은 상기 <규칙 3>과 <규칙 4>를 통하여 재구성하여 준순환 LDPC 부호와 유사한 패리티 검사 행렬을 얻을 수 있음을 알 수 있다. 또한 <규칙 3>과 <규칙 4>의 역과정을 통해 상기 준순환 LDPC 부호로부터 상기 DVB-S2 LDPC 부호를 생성할 수 있음이 예상된다.In summary, it can be seen that the parity check matrix of the DVB-S2 LDPC code can be reconstructed through the <Rule 3> and <Rule 4> to obtain a parity check matrix similar to the quasi-cyclic LDPC code. In addition, it is expected that the DVB-S2 LDPC code can be generated from the quasi-cyclic LDPC code through the reverse process of Rule 3 and Rule 4.
DVB-S2 LDPC 부호에 대한 연구 결과는 거의 알려진 바가 없는 것과 달리 준순환 LDPC 부호의 경우에는 매우 다양한 설계 방법이 알려져 있다. 특히 상기 준순환 LDPC 부호의 설계 방법 중에는 Tanner 그래프 상의 사이클 특성을 최적화하는 방법들도 많이 알려져 있다.While little is known about the results of DVB-S2 LDPC codes, a variety of design methods are known for quasi-cyclic LDPC codes. In particular, among the design methods of the quasi-cyclic LDPC code, many methods for optimizing cycle characteristics on a Tanner graph are also known.
본 발명에서는 잘 알려진 준순환 LDPC 부호의 Tanner 그래프 상의 사이클 특성을 개선하는 방법을 이용하여 DVB-S2 LDPC 부호를 설계하는 방법을 제안한다. 단, 본 발명에서는 준순환 LDPC 부호의 사이클 특성을 개선하는 방법이 주요한 내용이 아니기 때문에 사이클 개선 방법에 대한 구체적인 내용은 생략하기로 한다. The present invention proposes a method of designing a DVB-S2 LDPC code using a method of improving cycle characteristics on a Tanner graph of a well-known quasi-cyclic LDPC code. However, in the present invention, since the method for improving the cycle characteristics of the quasi-cyclic LDPC code is not the main content, detailed description of the cycle improving method will be omitted.
지금부터 부호어 및 정보어 길이, 패리티 길이가 각각 , , 이고, 인 DVB-S2 형태의 LDPC 부호를 설계하려고 할 때, 준순환 LDPC 부호를 통하여 설계하는 방법을 살펴본다.From now on, codeword, informationword length and parity length are respectively , , ego, When designing a DVB-S2 type LDPC code, a method of designing through a quasi-cyclic LDPC code will be described.
먼저 도 6과 같은 준순환 LDPC 부호의 패리티 검사 행렬을 설명하기로 한다. 도 6은 DVB-S2 형태의 LDPC 부호의 설계를 위해 필요한 준순환 LDPC 부호의 패리티 검사 행렬을 나타낸 도면이다. 상기 도 6에 나타낸 패리티 검사 행렬은 행의 개수가 이고 열의 개수가 이며, 크기의 부분 블록들로 나누어져 있다. 또한 설명의 편의상 라 하면, 상기 도 6의 패리티 검사 행렬에서 정보어 부분과 패리티 부분은 각각 개와 개의 열블록(column block)들로 이루어져 있으며, 총 개의 행블록(row block)들로 이루어져 있다. 여기서 이다.First, the parity check matrix of the quasi-cyclic LDPC code as shown in FIG. 6 will be described. 6 is a diagram illustrating a parity check matrix of a quasi-cyclic LDPC code required for designing an LDPC code of DVB-S2 type. The parity check matrix shown in FIG. 6 has a number of rows. And the number of columns , It is divided into partial blocks of size. Also for convenience of explanation In this case, in the parity check matrix of FIG. Dog It consists of four column blocks, total It consists of four row blocks. here to be.
상기 도 6의 패리티 검사 행렬을 구성하는 각 부분 블록은 순환 순열 행렬 또는 영행렬이 대응된다. 여기서 순환 순열 행렬은 크기를 가지며, 다음과 같이 정의되는 순환 순열 행렬 를 기반으로 이루어져 있다.Each partial block of the parity check matrix of FIG. 6 corresponds to a cyclic permutation matrix or a zero matrix. Where the circular permutation matrix A cyclic permutation matrix with magnitude and defined as It is based on.
. .
상기 도 6에서 는 0부터 까지의 정수 또는 의 값을 가지며, 는 항등 행렬(identity matrix) 와 동일하게 정의되며, 는 크기의 영행렬(zero matrix)을 의미한다. 또한 패리티 부분의 숫자 0은 크기의 영행렬을 의미한다.6 above From 0 Integer until Has a value of, Is an identity matrix Is defined the same as Is It means a zero matrix of size. Also, the number 0 in the parity part It means a zero matrix of size.
상기 도 6의 패리티 검사 행렬의 가장 큰 특징은 패리티에 해당하는 열블록들이 상기 도 6에서 나타낸 바와 같이 항등 행렬 들과 순환 순열 행렬 로 이루어진 구조이다. 즉, 패리티에 해당하는 열블록들은 상기 도 6에서 나타낸 구조로 고정된다. 순환 순열 행렬 은 다음과 같다.The largest characteristic of the parity check matrix of FIG. 6 is that the column blocks corresponding to parity are the identity matrix as shown in FIG. Cyclic permutation matrix It consists of a structure. That is, the column blocks corresponding to parity are fixed to the structure shown in FIG. Circular permutation matrix Is as follows.
. .
상기 도 6에서 나타낸 준순환 LDPC 부호는 패리티 부분에 대응되는 열블록들의 구조가 고정되므로 준순환 LDPC 부호의 사이클 최적화 과정에서 변하지 않는 부분이다. 다시 말하면, 상기 도 6의 패리티 검사 행렬에서 패리티 부분에 대응되는 열블록이 고정되어 있으므로 Tanner 그래프 상에서 패리티에 대응되는 변수 노드들 사이의 연결 상태는 결정되어 있으며, 따라서 상기 Tanner 그래프의 사이클을 최적화하기 위해서는 정보어에 대응되는 변수 노드들의 연결 상태만 최적화하면 된다.The quasi-cyclic LDPC code shown in FIG. 6 is a part which does not change during the cycle optimization process of the quasi-cyclic LDPC code because the structure of the column blocks corresponding to the parity part is fixed. In other words, since the column block corresponding to the parity portion is fixed in the parity check matrix of FIG. 6, the connection state between the variable nodes corresponding to the parity on the Tanner graph is determined, thus optimizing the cycle of the Tanner graph. To do this, only the connection state of the variable nodes corresponding to the information word needs to be optimized.
앞서 설명한 바와 같이 준순환 LDPC 부호의 Tanner 그래프의 사이클 특성을 최적화 하는 방법에는 여러 가지가 알려져 있다. 본 발명에서는 사이클 특성이 최적화 된 Tanner 그래프를 가지는 준순환 LDPC 부호의 설계 방법이 주 내용이 아니기 때문에 구체적인 설계 방법은 생략한다. As described above, various methods are known for optimizing the cycle characteristics of the Tanner graph of the quasi-cyclic LDPC code. In the present invention, since the design method of the quasi-cyclic LDPC code having the Tanner graph with optimized cycle characteristics is not the main content, a specific design method is omitted.
이제 상기 준순환 LDPC 부호의 설계 방법을 통해 상기 도 6의 준순환 패리티 검사 행렬에서 패리티 부분의 구조가 고정된 상태에서 우수한 성능을 가질 수 있도록 차수 분포(degree distribution)가 결정되어 있고, 해당 차수 분포에 따라 정보어에 대응되는 열블록에서 순환 순열 행렬과 영행렬의 위치가 정해졌고, Tanner 그래프의 사이클 특성이 최적화 되었다고 가정한다.Now, the degree distribution is determined to have excellent performance in the fixed state of the parity part in the quasi-cyclic parity check matrix of FIG. 6 through the method of designing the quasi-cyclic LDPC code. The position of the cyclic permutation matrix and the zero matrix is determined in the column block corresponding to the information word, and the cycle characteristics of the Tanner graph are optimized.
다음으로 상기 도 6의 패리티 검사 행렬에서 첫 번째 행블록의 마지막 번째 열블록에 대응되는 순환 순열 행렬 에서 첫 번째 행, 마지막 열의 '1'을 제거하면, 도 7과 같은 형태가 됨을 알 수 있다. 도 7은 DVB-S2 형태의 LDPC 부호의 설계를 위해 필요한 준순환 LDPC 부호의 패리티 검사 행렬을 변환한 결과를 도시한 도면이다.Next, the last row of the first row block in the parity check matrix of FIG. Cyclic permutation matrix corresponding to the first column block If you remove the '1' in the first row and the last column in, it can be seen that the form as shown in FIG. FIG. 7 is a diagram illustrating a result of converting a parity check matrix of a quasi-cyclic LDPC code necessary for designing a DVB-S2 type LDPC code.
상기 도 7에서 순환 순열 행렬 은 다음과 같은 행렬 로 변경됨에 유의한다.The cyclic permutation matrix in FIG. Is a matrix Note that it changes to.
. .
이제 <규칙 3>과 <규칙 4>의 역과정을 적용하기 위하여 다음과 같이 <규칙 5>와 <규칙 6>을 정의한다.Now, in order to apply the reverse process of Rule 3 and Rule 4, Rule 5 and Rule 6 are defined as follows.
<규칙 5>: 0번째 열부터 번째 열은 그대로 두고 번째 열부터 번째 열에 대해서 번째 열을 번째 열에 위치하도록 열의 순서를 재정렬한다. 여기서 , 이다.<Rule 5>: From column 0 Leave the first column From the first column For the first column First column Reorder the columns to be in the first column. here , to be.
<규칙 6>: 0번째 행부터 번째 행에 대해서 번째 행을 번째 행에 위치하도록 행의 순서를 재정렬한다.<Rule 6>: From line 0 About the first row The first row Reorder the rows so that they are located in the first row.
상기 도 6의 준순환 LDPC 부호로부터 <규칙 5>와 <규칙 6>을 적용하여 상기에 기술한 과정을 거쳐 생성된 LDPC 부호의 패리티 검사 행렬은 도 3과 같은 DVB-S2와 같은 형태의 패리티 검사 행렬이 된다. 지금까지 설명한 부호어 및 정보어 길이, 패리티 길이가 각각 , , 이고, 인 DVB-S2 형태의 패리티 검사 행렬을 설계하는 방법을 정리하면 다음과 같은 과정으로 요약할 수 있다.The parity check matrix of the LDPC code generated through the above-described process by applying the <Rule 5> and <Rule 6> from the quasi-cyclic LDPC code of FIG. 6 is a parity check having the same form as the DVB-S2 shown in FIG. It becomes a matrix. The codeword, information word length and parity length described so far , , ego, The method of designing the DVB-S2 parity check matrix can be summarized as follows.
도 8은 본 발명의 실시 예에 따라 DVB-S2 형태의 LDPC 부호 설계 과정에 대한 흐름도를 도시한 도면이다.8 is a flowchart illustrating a process of designing an LDPC code in DVB-S2 form according to an embodiment of the present invention.
< DVB-S2 형태의 LDPC 부호 설계 과정 ><LDPC Code Design Process of DVB-S2 Type>
단계 1: 원하는 DVB-S2 형태의 LDPC 부호의 설계를 위해 필요한 사항들을 결정한다. 본 발명에서는 DVB-S2 형태의 LDPC 부호를 설계하기 위해서는 부호어 길이, 정보어 길이와 같은 변수뿐만 아니라 좋은 차수 분포가 사전에 정해져 있다고 가정한다.(801 단계) Step 1 : Determine the requirements for the design of the desired DVB-S2 type LDPC code. In the present invention, in order to design a DVB-S2 type LDPC code, it is assumed that not only variables such as codeword length and information word length but also good order distribution are determined in advance (step 801).
단계 2: 단계 1에서 결정된 변수에 맞추어 도 6과 같이 크기의 순환 순열 행렬 및 영행렬들로 이루어진 준순환 LDPC 부호의 패리티 검사 행렬을 구성한다. 여기서 상기 도 6에서 패리티에 대응되는 열블록들은 항상 특수한 형태로 고정되어 있음에 유의한다.(803 단계) Step 2 : As shown in Figure 6 in accordance with the parameters determined in step 1 A parity check matrix of a quasi-cyclic LDPC code consisting of a cyclic permutation matrix and zero matrixes of magnitude is constructed. In FIG. 6, it is noted that the column blocks corresponding to parity are always fixed in a special form (step 803).
단계 3: 준순환 LDPC 부호의 Tanner 그래프의 사이클 특성을 개선하는 알고리즘을 적용하여 상기 도 6의 정보어 부분에 해당하는 열블록들의 순환 순열 행렬들을 결정한다. 여기서 사이클 특성 개성을 위한 알고리즘은 기존에 알려져 있는 어떠한 방법을 사용해도 무관하다.(805 단계) Step 3 : By applying an algorithm to improve the cycle characteristics of the Tanner graph of the quasi-cyclic LDPC code to determine the cyclic permutation matrix of the column blocks corresponding to the information word portion of FIG. Here, the algorithm for cycle characteristic personalization may be used by any known method (step 805).
단계 4: 단계 3에서 확정된 상기 도 6과 같은 형태의 패리티 검사 행렬에서 첫 번째 행의 가장 마지막 열의 '1'을 제거하여 도 7과 같은 패리티 검사 행렬을 얻는다.(807 단계) Step 4 : In the parity check matrix of FIG. 6 determined in step 3, '1' of the last column of the first row is removed to obtain a parity check matrix as shown in FIG. 7 (step 807).
단계 5: 상기 도 7의 패리티 검사 행렬에 <규칙 5>와 <규칙 6>을 적용하여 상기 도 7의 패리티 검사 행렬에 대해 각 열들과 행들을 재정렬한다. 최종적으로 얻게 된 패리티 검사 행렬은 도 3과 같은 DVB-S2 형태의 LDPC 부호이다.(809 단계) Step 5 : Realign the columns and rows with respect to the parity check matrix of FIG. 7 by applying <rule 5> and <rule 6> to the parity check matrix of FIG. The finally obtained parity check matrix is an LDPC code of DVB-S2 form as shown in FIG. 3 (step 809).
상기의 단계를 거쳐 설계된 LDPC 부호는 종래기술에서 설명한 DVB-S2 LDPC 부호화 과정을 동일하게 적용하여 부호어를 생성할 수 있다. The LDPC code designed through the above steps may generate the codeword by applying the same DVB-S2 LDPC encoding process described in the prior art.
상기 DVB-S2 형태의 LDPC 부호 설계 과정을 통해 설계된 LDPC 부호의 성능을 분석하기 위해 다음과 같은 변수를 가지는 경우에 대해 직접 DVB-S2 형태의 LDPC 부호를 설계하였다. , , , .In order to analyze the performance of the LDPC code designed through the DVB-S2 type LDPC code design process, the LDPC code of the DVB-S2 type was directly designed for the following variables. , , , .
상기 변수를 가지는 부호율이 3/5인 DVB-S2 형태의 LDPC 부호를 설계하기 위하여 총 개의 열블록과 개의 행블록을 가지는 준순환 LDPC 부호로부터 DVB-S2 형태의 LDPC 부호 설계 과정을 적용하여 아래와 같이 <표 1> 및 <표 2>와 같은 패리티 검사 행렬을 얻을 수 있다. 아래에서 번째 열의 수열은 번째 열 그룹에 대한 행의 위치 정보를 순차적으로 나타낸 것임에 유의한다.To design a DVB-S2 type LDPC code with a code rate of 3/5 Column blocks Parity check matrices as shown in Tables 1 and 2 can be obtained by applying the DVB-S2 type LDPC code design process from a quasi-cyclic LDPC code having two row blocks. From below The sequence of the first column is Note that the position information of the row for the first column group is sequentially indicated.
상기 DVB-S2 형태의 LDPC 부호 설계 과정을 통해 설계된 LDPC 부호의 성능을 분석하기 위해 다음과 같은 변수를 가지는 경우에 대해 직접 DVB-S2 형태의 LDPC 부호를 설계하였다. , , , .In order to analyze the performance of the LDPC code designed through the DVB-S2 type LDPC code design process, the LDPC code of the DVB-S2 type was directly designed for the following variables. , , , .
상기 변수를 가지는 부호율이 3/5인 DVB-S2 형태의 LDPC 부호를 설계하기 위하여 총 개의 열블록과 개의 행블록을 가지는 준순환 LDPC 부호로부터 DVB-S2 형태의 LDPC 부호 설계 과정을 적용하여 아래와 같이 <표 3>부터 <표 6>와 같은 패리티 검사 행렬을 얻을 수 있다. 아래에서 번째 열의 수열은 번째 열 그룹에 대한 행의 위치 정보를 순차적으로 나타낸 것임에 유의한다.To design a DVB-S2 type LDPC code with a code rate of 3/5 Column blocks A parity check matrix as shown in Tables 3 to 6 can be obtained by applying the DVB-S2 type LDPC code design process from the quasi-cyclic LDPC code having two row blocks. From below The sequence of the first column is Note that the position information of the row for the first column group is sequentially indicated.
위에서 새롭게 설계한 DVB-S2 형태의 LDPC 부호와 기존의 DVB-S2 LDPC 부호와의 성능 비교를 도 9에 나타내었다. 도 9는 본 발명의 실시 예에 따른 DVB-S2 형태의 LDPC 부호의 전산 실험 결과를 도시한 도면이다. The performance comparison between the newly designed DVB-S2 LDPC code and the existing DVB-S2 LDPC code is shown in FIG. 9. 9 is a diagram illustrating a computational test result of an LDPC code of DVB-S2 form according to an embodiment of the present invention.
AWGN(Additive White Gaussian Noise) 채널에서 BPSK 변조 방식을 사용할 경우에 BER=10-4을 기준으로 대략 0.15 dB 성능 개선이 이루어짐을 알 수 있다. 즉, 상기 <표 1>부터 <표 6>과 같이 패리티 검사 행렬에 대한 정보만 교체하면 부호율이 3/5인 DVB-S2 LDPC 부호의 성능 개선이 이루어진다.In the case of using the BPSK modulation scheme in the AWGN (Additive White Gaussian Noise) channel, an improvement of approximately 0.15 dB is achieved based on BER = 10 -4 . That is, as shown in Tables 1 to 6, only the information on the parity check matrix is replaced, thereby improving the performance of the DVB-S2 LDPC code having a code rate of 3/5.
상기 <DVB-S2 형태의 LDPC 부호 설계 과정>은 부호율이 3/5인 경우에서 뿐만 아니라 다양한 부호율에 대해서 설계할 수도 있다. 또 다른 부호율을 가지는 DVB-S2 형태의 LDPC 부호의 설계에 대한 실시 예로서 다음과 같은 변수를 가지는 경우에 대해 <DVB-S2 형태의 LDPC 부호 설계 과정>을 통해 LDPC 부호를 설계하였다.The LDPC code design process of DVB-S2 type can be designed for various code rates as well as the case where the code rate is 3/5. As an example of designing a DVB-S2 type LDPC code having another code rate, an LDPC code was designed through the <DVB-S2 type LDPC code design process> for a case having the following variables.
, , , , , ,
상기 변수를 가지는 부호율이 2/3인 DVB-S2 형태의 LDPC 부호를 설계하기 위하여, 총 개의 열블록과 개의 행블록을 가지는 준순환 LDPC 부호로부터 <DVB-S2 형태의 LDPC 부호 설계 과정>을 적용하여 아래와 같이 <표 7>부터 <표 10>과 같은 패리티 검사 행렬을 얻을 수 있다.In order to design a DVB-S2 type LDPC code having a code rate of 2/3, Column blocks The parity check matrix shown in Tables 7 to 10 can be obtained by applying the <DVB-S2 type LDPC code design process> from a quasi-cyclic LDPC code having two row blocks.
다음으로 도 10은 상기 재설계된 DVB-S2 형태의 LDPC 부호를 사용하는 통신 시스템의 송수신기 블록 구성도이다.10 is a block diagram of a transceiver of a communication system using the redesigned DVB-S2 LDPC code.
도 10을 참조하면, 메시지 는 전송되기 전에 송신기(1010)의 LDPC 부호화기(encoder)(1011)를 통해 부호화되고, 변조기(Modulator)(1013)에 의해 변조되어 무선 채널(1020)을 통해 전송된다. 그러면, 수신기(1030)의 복조기(Demodulator)(1031)에 의해 복조된 신호는 LDPC 복호기(Decoder)(1033)가 채널을 통해 받은 데이터를 통해 메시지의 추정치(estimate) 를 추정해낸다.Referring to Figure 10, the message Is encoded through the LDPC encoder 1011 of the transmitter 1010, modulated by the modulator 1013, and transmitted over the wireless channel 1020. Then, the signal demodulated by the demodulator 1031 of the receiver 1030 is estimated by the LDPC decoder 1033 through the data received through the channel. Estimate
상기 재설계된 DVB-S2 형태의 LDPC 부호를 사용하는 통신 시스템의 송신 장치를 보다 구체적으로 보이기 위한 예를 도 11에 나타내었다. 도 11은 본 발명의 실시 예에 따라 재설계된 LDPC 부호를 사용하는 송신 장치 블록 구성도이다.An example for more specifically showing a transmission apparatus of a communication system using the redesigned DVB-S2 type LDPC code is shown in FIG. 11. 11 is a block diagram of a transmitter using a redesigned LDPC code according to an embodiment of the present invention.
송신 장치는 제어부(1130), LDPC 부호 패리티 검사 행렬 추출부(1110), LDPC 부호화기(1150)를 포함한다. The transmitter includes a controller 1130, an LDPC code parity check matrix extractor 1110, and an LDPC encoder 1150.
상기 LDPC 부호 패리티 검사 행렬 추출부(1110)는 시스템의 요구사항에 맞게 LDPC 부호 패리티 검사 행렬을 추출한다. 상기 LDPC 부호 패리티 검사 행렬은 <표 1>부터 <표 10>과 같은 수열 정보로부터 추출할 수도 있고, 패리티 검사 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 송신 장치 내에서 주어질 수도 있고, 송신 장치에서 생성될 수도 있다.The LDPC code parity check matrix extractor 1110 extracts an LDPC code parity check matrix in accordance with system requirements. The LDPC code parity check matrix may be extracted from sequence information shown in Tables 1 to 10, or may be extracted using a memory storing the parity check itself, may be given in a transmitting apparatus, or may be transmitted. It may be generated in the device.
상기 제어부(1130)는 시스템의 요구 사항에 맞게 부호율 또는 부호어의 길이 또는 정보어의 길이에 따라 필요한 패리티 검사 행렬을 결정하도록 제어하는 역할을 한다. The controller 1130 controls to determine a required parity check matrix according to a code rate, a length of a codeword, or a length of an information word in accordance with system requirements.
상기 LDPC 부호화기(1150)는 상기 제어부(1130)와 패리티 검사 행렬 추출부(1110)에 의해서 호출된 LDPC 부호 패리티 검사 행렬의 정보를 기반으로 부호화를 수행한다. The LDPC encoder 1150 performs encoding based on information of the LDPC code parity check matrix called by the controller 1130 and the parity check matrix extractor 1110.
도 12는 본 발명의 실시 예에 따른 수신 장치의 블록 구성도이다. 12 is a block diagram of a receiving apparatus according to an embodiment of the present invention.
도 12에는 상기 재설계된 DVB-S2 형태의 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 상기 수신된 신호로부터 사용자가 원하는 데이터를 복원하는 수신 장치의 예를 나타내었다. FIG. 12 illustrates an example of a receiving apparatus for receiving a signal transmitted from a communication system using the redesigned DVB-S2 type LDPC code and restoring data desired by a user from the received signal.
수신 장치는 제어부(1250), 패리티 검사 행렬 판단부(1230), LDPC 부호 패리티 검사 행렬 추출부(1270), 복조기(1210), LDPC 복호기(1290)를 포함한다. The receiving apparatus includes a controller 1250, a parity check matrix determiner 1230, an LDPC code parity check matrix extractor 1270, a demodulator 1210, and an LDPC decoder 1290.
상기 복조기(1210)는 LDPC 부호를 수신하여 복조하고, 복조된 신호를 패리티 검사 행렬 판단부(1230)와 LDPC 복호기(1290)로 전달한다. The demodulator 1210 receives and demodulates an LDPC code, and transmits the demodulated signal to the parity check matrix determiner 1230 and the LDPC decoder 1290.
상기 패리티 검사 행렬 판단부(1230)는 상기 제어부(1250)의 제어 하에, 상기 복조된 신호로부터 시스템에서 사용된 LDPC 부호의 패리티 검사 행렬에 대해 판단한다. The parity check matrix determiner 1230 determines a parity check matrix of an LDPC code used in a system from the demodulated signal under the control of the controller 1250.
상기 제어부(1250)에서는 상기 패리티 검사 행렬 판단부(1230)에서 판단된 결과를 LDPC 부호 패리티 검사 행렬 추출부(1270)와 LDPC 복호기(1290)에 전달한다. The controller 1250 transfers the result determined by the parity check matrix determiner 1230 to the LDPC code parity check matrix extractor 1270 and the LDPC decoder 1290.
상기 LDPC 부호 패리티 검사 행렬 추출부(1270)는 상기 제어부(1250)의 제어 하에 시스템에서 요구하는 LDPC 부호의 패리티 검사 행렬을 추출하여 복호기에 전달한다. 상기 LDPC 부호의 패리티 검사 행렬 추출 시에는 <표 1>부터 <표 10>과 같은 수열 정보로부터 추출할 수도 있고, 패리티 검사 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 수신 장치 내에서 주어질 수도 있고, 수신 장치에서 생성될 수도 있다.The LDPC code parity check matrix extractor 1270 extracts a parity check matrix of an LDPC code required by the system under the control of the controller 1250 and transmits the parity check matrix to the decoder. When extracting the parity check matrix of the LDPC code, the parity check matrix may be extracted from sequence information as shown in Tables 1 to 10, the parity check may be extracted using a memory storing the parity check, or may be given in a receiving device. It may be generated at the receiving device.
상기 LDPC 복호기(1290)는 상기 제어부(1250)의 제어 하에 상기 복조기(1210)로부터 전달된 수신 신호와 상기 LDPC 부호 패리티 검사 행렬 추출부(1270)에서 전달된 상기 LDPC 부호의 패리티 검사 행렬에 대한 정보를 기반으로 복호를 수행한다.The LDPC decoder 1290 may control the received signal transmitted from the demodulator 1210 and the parity check matrix of the LDPC code transmitted from the LDPC code parity check matrix extractor 1270 under the control of the controller 1250. Decode based on
상기 도 12에 해당하는 수신 장치의 동작 흐름도를 도 13에 간략하게 나타내었다. 즉, 도 13은 본 발명의 실시 예에 따른 수신 방법을 도시한 흐름도이다.An operation flowchart of the receiver corresponding to FIG. 12 is briefly shown in FIG. 13. That is, FIG. 13 is a flowchart illustrating a receiving method according to an exemplary embodiment of the present invention.
상기 복조기(1210)는 1301 단계에서 재설계된 DVB-S2 형태의 LDPC 부호를 사용하는 통신 시스템에서 전송된 신호를 수신하고, 상기 수신된 신호로부터 복조를 수행한다. 이후, 패리티 검사 행렬 판단부(1230)는 1303 단계에서 복조된 신호를 통해 시스템에서 사용된 LDPC 부호의 패리티 검사 행렬에 대해 판단한다. The demodulator 1210 receives a signal transmitted from a communication system using an LDPC code of DVB-S2 type redesigned in step 1301, and performs demodulation from the received signal. Thereafter, the parity check matrix determiner 1230 determines the parity check matrix of the LDPC code used in the system through the demodulated signal in step 1303.
상기 패리티 검사 행렬 판단부(1230)에서 판단된 결과는 1305 단계에서 LDPC 부호 패리티 검사 행렬 추출부(1270)로 전달된다. 상기 LDPC 부호 패리티 검사 행렬 추출부(1270)는 1307 단계에서 시스템에서 요구하는 LDPC 부호의 패리티 검사 행렬을 추출하여 LDPC 복호기(1290)에 전달한다.The result determined by the parity check matrix determiner 1230 is transferred to the LDPC code parity check matrix extractor 1270 in step 1305. The LDPC code parity check matrix extractor 1270 extracts a parity check matrix of the LDPC code required by the system in step 1307 and transmits the parity check matrix to the LDPC decoder 1290.
상기 LDPC 부호의 패리티 검사 행렬 추출 시에는 <표 1>부터 <표 10>과 같은 수열 정보로부터 추출할 수도 있고, 패리티 검사 자체를 저장한 메모리를 이용하여 추출할 수도 있고, 수신 장치 내에서 주어질 수도 있고, 수신 장치에서 생성될 수도 있다.When extracting the parity check matrix of the LDPC code, the parity check matrix may be extracted from sequence information as shown in Tables 1 to 10, the parity check may be extracted using a memory storing the parity check, or may be given in a receiving device. It may be generated at the receiving device.
이후, 상기 LDPC 복호기(1290)는 1309 단계에서 상기 LDPC 부호 패리티 검사 행렬 추출부(1270)에서 전달된 상기 LDPC 부호의 패리티 검사 행렬에 대한 정보를 기반으로 복호를 수행한다.Thereafter, the LDPC decoder 1290 decodes the parity check matrix of the LDPC code transmitted from the LDPC code parity check matrix extractor 1270 in step 1309.
Claims (13)
Priority Applications (24)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090007662A KR101192920B1 (en) | 2008-02-18 | 2009-01-30 | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes |
PT09153098T PT2091156E (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
CN2009801053408A CN101946414B (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for encoding and decoding channel in communication system using low-density parity-check codes |
SI200930783T SI2091156T1 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
PCT/KR2009/000767 WO2009104898A2 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
ES09153098T ES2437143T3 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel coding and decoding in a communication system using low density parity check codes |
MYPI2010003528A MY153328A (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
TW98105166A TWI387212B (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
PT09154350T PT2093887E (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
DK09154350.4T DK2093887T3 (en) | 2008-02-18 | 2009-02-18 | Device and method for channel coding and decoding in a communication system using Low-Density Parity-Check codes |
EP09154350.4A EP2093887B1 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
US12/388,202 US8291282B2 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
AU2009216008A AU2009216008B2 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes |
CN201310027486.3A CN103138768B (en) | 2008-02-18 | 2009-02-18 | The equipment of the channel in coding and decoding communication system and method |
PL09154350T PL2093887T3 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
DK09153098T DK2091156T3 (en) | 2008-02-18 | 2009-02-18 | Device and method for channel coding and decoding in a communication system using Low-Density Parity-Check codes |
EP09153098.0A EP2091156B1 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
JP2010546703A JP5120862B2 (en) | 2008-02-18 | 2009-02-18 | Channel coding apparatus and method for communication system using low density parity check code |
CN201310027180.8A CN103152055B (en) | 2008-02-18 | 2009-02-18 | The equipment of the channel in coding and decoding communication system and method |
ES09154350T ES2437144T3 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel coding and decoding in a communication system using low density parity check codes |
SI200930770T SI2093887T1 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
PL09153098T PL2091156T3 (en) | 2008-02-18 | 2009-02-18 | Apparatus and method for channel encoding and decoding in a communication system using low-density parity-check codes |
JP2012200590A JP5506878B2 (en) | 2008-02-18 | 2012-09-12 | Parity check matrix generation method for low density parity check code |
JP2012200591A JP5506879B2 (en) | 2008-02-18 | 2012-09-12 | Channel decoding apparatus and method for communication system using low density parity check code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080019373 | 2008-02-29 | ||
KR1020080019373 | 2008-02-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090093778A true KR20090093778A (en) | 2009-09-02 |
Family
ID=41302225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080117264A KR20090093778A (en) | 2008-02-18 | 2008-11-25 | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090093778A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130038184A (en) * | 2010-03-04 | 2013-04-17 | 링크_어_미디어 디바이시스 코퍼레이션 | Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size |
WO2013070022A1 (en) * | 2011-11-11 | 2013-05-16 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system |
RU2719688C1 (en) * | 2017-03-30 | 2020-04-21 | ЭлДжи ЭЛЕКТРОНИКС ИНК. | Method for coding based on a parity matrix of a low-density parity-check code (ldpc) in a wireless communication system and a terminal using it |
CN112204888A (en) * | 2018-05-22 | 2021-01-08 | 华为技术有限公司 | QC-LDPC code with high-efficiency coding and good error code flat layer characteristic |
-
2008
- 2008-11-25 KR KR1020080117264A patent/KR20090093778A/en unknown
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130038184A (en) * | 2010-03-04 | 2013-04-17 | 링크_어_미디어 디바이시스 코퍼레이션 | Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size |
WO2013070022A1 (en) * | 2011-11-11 | 2013-05-16 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system |
US8918697B2 (en) | 2011-11-11 | 2014-12-23 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system |
US9059741B2 (en) | 2011-11-11 | 2015-06-16 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system |
US9800267B2 (en) | 2011-11-11 | 2017-10-24 | Samsung Electronics Co., Ltd | Apparatus and method for transmitting and receiving a quasi-cyclic low density parity check code in a multimedia communication system |
RU2719688C1 (en) * | 2017-03-30 | 2020-04-21 | ЭлДжи ЭЛЕКТРОНИКС ИНК. | Method for coding based on a parity matrix of a low-density parity-check code (ldpc) in a wireless communication system and a terminal using it |
US11211951B2 (en) | 2017-03-30 | 2021-12-28 | Lg Electronics Inc. | Method for encoding based on parity check matrix of LDPC code in wireless communication system and terminal using this |
CN112204888A (en) * | 2018-05-22 | 2021-01-08 | 华为技术有限公司 | QC-LDPC code with high-efficiency coding and good error code flat layer characteristic |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5506879B2 (en) | Channel decoding apparatus and method for communication system using low density parity check code | |
KR101503058B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101502623B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101644656B1 (en) | Apparatus and method for generating a parity check metrix in communication system using low-density parity-check codes and channel encoding and decoding using the same | |
US8495459B2 (en) | Channel-encoding/decoding apparatus and method using low-density parity-check codes | |
KR20090095432A (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101481431B1 (en) | Method for rearrange low-density parity-check matrix and apparatus using thereof | |
KR101503653B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101503656B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR20170075627A (en) | Apparatus and method for encoding and decoding in communication or broadcasting system | |
KR20090093778A (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101413783B1 (en) | Apparatus and method for channel encoding and decoding in communication system using variable-length ldpc codes | |
KR101192920B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101552355B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR101503654B1 (en) | Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes | |
KR20110048448A (en) | Method for generating parity check matrix in communication system using linear block code, apparatus and method for channel encoding / decoding using same | |
KR20110048443A (en) | Method for generating parity check matrix in communication system using linear block code, channel code / decoding device and method using same |