KR20110045484A - Display panel - Google Patents
Display panel Download PDFInfo
- Publication number
- KR20110045484A KR20110045484A KR1020090102088A KR20090102088A KR20110045484A KR 20110045484 A KR20110045484 A KR 20110045484A KR 1020090102088 A KR1020090102088 A KR 1020090102088A KR 20090102088 A KR20090102088 A KR 20090102088A KR 20110045484 A KR20110045484 A KR 20110045484A
- Authority
- KR
- South Korea
- Prior art keywords
- sub
- electrically connected
- main
- pixel
- pixel electrode
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133391—Constructional arrangement for sub-divided displays
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
Abstract
Description
본 발명은 표시 패널에 관한 것으로, 더욱 상세하게는 액정표시장치용 표시 패널에 관한 것이다.The present invention relates to a display panel, and more particularly to a display panel for a liquid crystal display device.
일반적으로, 액정표시장치는 액정의 광투과율을 이용하여 화상을 표시하는 표시 패널 및 상기 표시 패널에 광을 제공하는 라이트 어셈블리를 포함한다. 상기 표시 패널은 서로 다른 컬러들을 나타내는 컬러 화소들을 포함하고, 상기 컬러 화소들이 나타내는 컬러들의 조합으로 컬러를 나타낼 수 있다. 일반적으로, 상기 컬러 화소들은 적색, 녹색 및 청색(RGB)을 나타내는 컬러 화소들을 포함하고, 이들의 조합으로 다양한 컬러를 나타낼 수 있다.In general, a liquid crystal display device includes a display panel for displaying an image by using light transmittance of liquid crystal, and a light assembly for providing light to the display panel. The display panel may include color pixels representing different colors, and the color may be represented by a combination of colors represented by the color pixels. In general, the color pixels include color pixels representing red, green, and blue (RGB), and a combination thereof may represent various colors.
한편, 투과율을 향상시키고 소비 전력을 감소시키기 위해 최근에는 적색, 녹색, 청색 및 백색(RGBW)의 화소들을 포함하는 RGBW 구조와 부화소 렌더링 구동을 이용한 펜타일(Pentile) 방식의 표시 장치가 개발되었다. 상기 펜타일 방식의 장치는 일반적인 RGB 구조의 표시 장치에 비해 상대적으로 자연스러운 밝기와 컬러를 나타낼 수 있는 장점이 있다.Meanwhile, in order to improve transmittance and reduce power consumption, recently, an RGBW structure including pixels of red, green, blue, and white (RGBW) and a pentile display device using a subpixel rendering drive have been developed. . The pentile type device has an advantage of displaying natural brightness and color in comparison with a display device having a general RGB structure.
반면에, W 화소를 추가함으로써 RGB 3개의 화소들을, 크게 RG 화소 및 BW 화 소, 총 2개의 화소로 나누어 화상을 표시함으로써 실질적으로 해상도가 감소하는 문제가 발생한다. 또한, 펜타일 RGBW 구조의 표시 장치를, 화소마다 +, -, +, - 식으로 서로 다른 극성으로 구동하는 도트 (dot) 반전 구동하는 경우 총 4개의 화소들을 이용함에 따라 동일한 컬러를 나타내는 화소의 극성이 동일하거나, 하나의 화소의 좌우 데이터 신호의 극성이 동일하여 플리커 또는 세로 줄무늬가 시인되는 문제점이 있다.On the other hand, by adding the W pixel, a problem arises in that the resolution is substantially reduced by displaying an image by dividing the RGB three pixels into two pixels, RG pixels and BW pixels. In addition, when a display device having a pentile RGBW structure is driven inverting dots with different polarities for each pixel in a +,-, +,-manner, a total of four pixels are used to display a pixel having the same color. There is a problem in that flicker or vertical stripes are viewed because the polarity is the same or the polarity of the left and right data signals of one pixel is the same.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 투과율을 향상시키면서도 화소에 부여되는 극성 문제에 독립하여 도트 반전 구동이 가능함으로써 표시 품질을 향상시킬 수 있는 표시 패널을 제공하는 것이다.Accordingly, the technical problem of the present invention was conceived in this respect, and an object of the present invention is to provide a display panel capable of improving display quality by enabling dot inversion driving independently of a polarity problem imparted to pixels while improving transmittance. will be.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 패널은 제m 신호 배선(m은 자연수를 나타냄), 상기 제m 신호 배선과 평행한 제m+1 신호 배선, 제1 메인 화소 및 제1 서브 화소를 포함한다. 상기 제1 메인 화소는 제1 컬러를 표시하고, 상기 제m 신호 배선과 전기적으로 연결된 제1 메인 화소 전극을 포함한다. 상기 제1 서브 화소는 백색을 표시하고, 상기 제m+1 신호 배선과 전기적으로 연결되며 상기 제1 메인 화소 전극의 면적보다 좁은 제1 서브 화소 전극을 포함한다.According to an exemplary embodiment of the present invention, a display panel includes an m-th signal wire (m represents a natural number), an m + 1 signal wire parallel to the m-th signal wire, a first main pixel and a first signal; 1 sub pixel is included. The first main pixel displays a first color and includes a first main pixel electrode electrically connected to the m-th signal line. The first sub pixel displays white color and includes a first sub pixel electrode electrically connected to the m + 1th signal wire and narrower than an area of the first main pixel electrode.
상기 표시 패널은 제2 및 제3 메인 화소들과, 제2 및 제3 서브 화소들을 더 포함할 수 있다. 상기 제2 메인 화소는 상기 제1 메인 화소와 인접하고, 제2 컬러 를 표시하며, 상기 제m 신호 배선과 전기적으로 연결된 제2 메인 화소 전극을 포함한다. 상기 제3 메인 화소는 상기 제2 메인 화소와 인접하고, 제3 컬러를 표시하며, 상기 제m 신호 배선과 전기적으로 연결된 제3 메인 화소 전극을 포함한다. 상기 제2 서브 화소는 상기 제1 서브 화소와 인접하고, 백색을 표시하고, 상기 제m+1 신호 배선과 전기적으로 연결되며 상기 제2 메인 화소 전극의 면적보다 좁은 제2 서브 화소 전극을 포함한다. 상기 제3 서브 화소는 상기 제2 서브 화소와 인접하고, 백색을 표시하고, 상기 제m+1 신호 배선과 전기적으로 연결되며 상기 제3 메인 화소 전극의 면적보다 좁은 제3 서브 화소 전극을 포함한다.The display panel may further include second and third main pixels and second and third sub pixels. The second main pixel is adjacent to the first main pixel, displays a second color, and includes a second main pixel electrode electrically connected to the m-th signal line. The third main pixel is adjacent to the second main pixel, displays a third color, and includes a third main pixel electrode electrically connected to the m-th signal line. The second sub-pixel includes a second sub-pixel electrode adjacent to the first sub-pixel, displaying white, electrically connected to the m + 1th signal wire, and narrower than an area of the second main pixel electrode. . The third sub-pixel includes a third sub-pixel electrode adjacent to the second sub-pixel, displaying white, electrically connected to the m + 1th signal wire, and narrower than an area of the third main pixel electrode. .
상기 제1, 제2 및 제3 메인 화소들 각각의 광투과 면적은, 상기 제1, 제2 및 제3 서브 화소들 전체의 광투과 면적과 동일할 수 있다.The light transmission area of each of the first, second and third main pixels may be the same as the light transmission area of the entire first, second and third sub-pixels.
상기 제m 및 제m+1 신호 배선들은 게이트 신호를 인가하는 게이트 라인일 수 있다.The m-th and m + 1th signal lines may be gate lines to which gate signals are applied.
이와 달리, 상기 제m 및 제m+1 신호 배선들은 데이터 신호를 인가하는 데이터 라인일 수 있다.Alternatively, the m-th and m-th signal lines may be data lines to which data signals are applied.
이와 같은 표시 패널에 따르면, 백색 화소를 이용하여 투과율을 향상시킬 수 있다. 또한, 백색 화소들을 컬러 화소들과 연결된 게이트 라인과 연결하여 배열시킴으로써, 상기 컬러 화소들을 도트 반전 구동하더라도 동일한 컬러를 나타내는 화소의 극성이 동일하거나, 하나의 화소의 좌우 데이터 신호의 극성이 동일하게 되는 문제를 원천적으로 제거할 수 있다. 이에 따라, 표시 패널의 표시 품질을 향상시킬 수 있다.According to such a display panel, transmittance can be improved by using white pixels. In addition, by arranging the white pixels by connecting the gate lines connected to the color pixels, even when the color pixels are dot inverted, the polarities of the pixels having the same color are the same, or the polarity of the left and right data signals of one pixel is the same. The problem can be eliminated at the source. As a result, the display quality of the display panel can be improved.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예들을 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. As the inventive concept allows for various changes and numerous modifications, the embodiments will be described in detail in the text. However, this is not intended to limit the present invention to a specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. Like reference numerals are used for like elements in describing each drawing. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "consist of" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described on the specification, but one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, parts, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
첨부된 도면에 있어서, 기판, 층(막) 또는 패턴들 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 패턴 또는 구조물들이 기판, 각 층(막) 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 패턴 또는 구조물들이 직접 기판, 각 층(막) 또는 패턴들 위에 형성되거나 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다.In the accompanying drawings, the dimensions of the substrate, layer (film) or patterns are shown to be larger than actual for clarity of the invention. In the present invention, each layer (film), pattern or structure is referred to as being formed on the substrate, each layer (film) or patterns "on", "upper" or "lower". ), Meaning that the pattern or structures are formed directly above or below the substrate, each layer (film) or patterns, or another layer (film), another pattern or other structures may be further formed on the substrate.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.1 is a plan view of a display panel according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(500)은 다수의 컬러들을 나타내는 컬러 화소 집합(CP) 및 백색을 나타내는 백색 화소 집합(WP)을 포함한다. 상기 컬러 화소 집합(CP)은 상기 표시 패널(500)의 제1 방향(D1)을 따라 배열되고, 상기 백색 화소 집합(WP)은 상기 컬러 화소 집합(CP)의 제2 방향(D2)에 인접하게 배치되어 상기 제1 방향(D1)을 따라 배열된다. 상기 제2 방향(D2)은 상기 제1 방향(D1)과 서로 교차한다. 상기 컬러 화소 집합(CP) 및 상기 백색 화소 집합(WP)은 상기 제1 방향(D1) 및 상기 제2 방향(D2)을 따라 매트릭스형으로 배열된 다.Referring to FIG. 1, the
상기 컬러 화소 집합(CP)은 제1 메인 화소(Ps1), 제2 메인 화소(Ps2) 및 제3 메인 화소(Ps3)를 포함한다. 상기 제1 메인 화소(Ps1)는 제1 컬러를 표시하고, 상기 제2 메인 화소(Ps2)는 제2 컬러를 표시하며, 상기 제3 메인 화소(Ps3)는 제3 컬러를 표시한다. 일례로, 상기 제1 컬러는 적색이고, 상기 제2 컬러는 녹색이며, 상기 제3 컬러는 청색일 수 있다. 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3)은 상기 제1 방향(D1)으로 순차적으로 배열된다. 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3)은 상기 제1 방향(D1)으로 연장된 제m 게이트 라인(GLm, m은 자연수를 나타냄)과 전기적으로 연결된다. 상기 제m 게이트 라인(GLm)은 상기 컬러 화소 집합(CP)을 구동하는데 전용될 수 있다.The color pixel set CP includes a first main pixel Ps1, a second main pixel Ps2, and a third main pixel Ps3. The first main pixel Ps1 displays a first color, the second main pixel Ps2 displays a second color, and the third main pixel Ps3 displays a third color. For example, the first color may be red, the second color may be green, and the third color may be blue. The first, second and third main pixels Ps1, Ps2, and Ps3 are sequentially arranged in the first direction D1. The first, second and third main pixels Ps1, Ps2, and Ps3 are electrically connected to an m-th gate line GLm (m represents a natural number) extending in the first direction D1. The m-th gate line GLm may be dedicated to drive the color pixel set CP.
상기 제1 메인 화소(Ps1)는 상기 제m 게이트 라인(GLm) 및 상기 제m 게이트 라인(GLm)과 교차하는 제n 데이터 라인(DLn, n은 자연수를 나타냄)과 연결된 제1 스위칭 소자(SW1) 및 상기 제1 스위칭 소자(SW1)와 전기적으로 연결된 제1 메인 화소 전극(PE1)을 포함한다. 상기 제2 메인 화소(Ps2)는 상기 제1 메인 화소(Ps1)의 상기 제1 방향(D1)에 배치되고 상기 제m 게이트 라인 (GLm) 및 상기 제n 데이터 라인(DLn)과 인접한 제2 데이터 라인(DLn+1)과 연결된 제2 스위칭 소자(SW2) 및 제2 메인 화소 전극(PE2)을 포함한다. 상기 제3 메인 화소(Ps3)는 상기 제m 게이트 라인(GLm) 및 상기 제n+1 데이터 라인(DLn+1)과 인접한 제n+2 데이터 라인(DLn+2)과 연결된 제3 스위칭 소자(SW3) 및 제3 메인 화소 전극(PE3)을 포함한다.The first main pixel Ps1 is connected to an n-th data line DLn where n is a natural number intersecting the m-th gate line GLm and the m-th gate line GLm. ) And a first main pixel electrode PE1 electrically connected to the first switching element SW1. The second main pixel Ps2 is disposed in the first direction D1 of the first main pixel Ps1 and is adjacent to the m-th gate line GLm and the n-th data line DLn. A second switching element SW2 and a second main pixel electrode PE2 connected to the line DLn + 1 are included. The third main pixel Ps3 may include a third switching element connected to the n th +2 th data line DLn + 2 adjacent to the m th gate line GLm and the n th +1 th data line DLn + 1. SW3) and a third main pixel electrode PE3.
상기 백색 화소 집합(WP)은 제1 서브 화소(W1), 제2 서브 화소(W2) 및 제3 서브 화소(W3)를 포함한다. 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)은 모두 상기 표시 패널(500)을 통과하는 백색광을 그대로 투과시켜 백색을 표시한다. 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)은 상기 제1 방향(D1)으로 순차적으로 배열된다. 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)은 상기 제m 게이트 라인(GLm)과 인접한 제m+1 게이트 라인(GLm+1)과 전기적으로 연결된다. 상기 제m+1 게이트 라인(GLm+1)은 상기 컬러 화소 집합(CP)에 제공되는 게이트 신호와 다른 게이트 신호를 인가하여, 상기 컬러 화소 집합(CP)과 독립적으로, 상기 백색 화소 집합(WP)을 구동하는데 전용될 수 있다.The white pixel set WP includes a first sub pixel W1, a second sub pixel W2, and a third sub pixel W3. The first, second and third sub-pixels W1, W2, and W3 all transmit white light passing through the
상기 제1 서브 화소(W1)는 상기 제m+1 게이트 라인(GLm+1) 및 상기 제n 데이터 라인(DLn)과 연결된 제4 스위칭 소자(SW4) 및 제1 서브 화소 전극(PE4)을 포함한다. 상기 제1 서브 화소(W1)는 상기 제1 메인 화소(Ps1)와 인접하게 상기 제1 메인 화소(Ps1)의 상기 제2 방향(D2)에 배치된다. 상기 제2 서브 화소(W2)는 상기 제m+1 게이트 라인(GLm+1) 및 상기 제n+1 데이터 라인(DLn+1)과 연결된 제5 스위칭 소자(SW5) 및 제2 서브 화소 전극(PE5)을 포함한다. 상기 제2 서브 화소(W2)는 상기 제2 메인 화소(Ps2)와 인접하게 상기 제2 메인 화소(Ps2)의 상기 제2 방향(D2)에 배치된다. 상기 제2 서브 화소(W2)는 상기 제1 서브 화소(W1)의 상기 제1 방향(D1)에 배치된다. 상기 제3 서브 화소(W3)는 상기 제m+1 게이트 라인(GLm+1) 및 상기 제n+2 데이터 라인(DLn+2)과 연결된 제6 스위칭 소자(SW6) 및 제3 서브 화소 전극(PE6)을 포함한다. 상기 제3 서브 화소(W3)는 상기 제3 메인 화소(Ps3)와 인접하게 상기 제3 메인 화소(Ps3)의 상기 제2 방향(D2)에 배치된다. 상기 제3 서브 화 소(W3)는 상기 제2 서브 화소(W3)의 상기 제1 방향(D1)에 배치된다. 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)은 공통적으로 상기 제m+1 게이트 라인(GLm+1)에 연결되어, 각각의 스위칭 소자에 의해서 개별적으로 온/오프될 수 있다.The first sub pixel W1 includes a fourth switching element SW4 and a first sub pixel electrode PE4 connected to the m + 1 th gate line GLm + 1 and the n th data line DLn. do. The first sub-pixel W1 is disposed in the second direction D2 of the first main pixel Ps1 adjacent to the first main pixel Ps1. The second sub-pixel W2 includes a fifth switching element SW5 and a second sub-pixel electrode connected to the m + 1 th gate line GLm + 1 and the n + 1 th data
상기 제m 게이트 라인(GLm)의 다른 측과 인접하게 배치된 제m+2 게이트 라인(GLm+2)은 다른 백색 화소 집합(WP)을 구동하는 신호 배선이다. 상기 제m 게이트 라인(GLm)이 상기 제m+1 게이트 라인(GLm+1)과 이격된 거리는, 상기 제m 게이트 라인(GLm)이 상기 제m+2 게이트 라인(GLm+2)과 이격된 거리에 비해 상대적으로 좁다. 상기 제n, 제n+1, 제n+2 데이터 라인들(DLn, DLn+1, DLn+2)은 서로 등간격으로 배열될 수 있다.The m + 2 th gate line GLm + 2 disposed adjacent to the other side of the m th gate line GLm is a signal line for driving another white pixel set WP. The mth gate line GLm is spaced apart from the m + 1th gate
상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3) 각각은 상기 제m 게이트 라인(GLm) 및 상기 제n+2 게이트 라인(GLn+2)이 형성하는 제1 변과 상기 제n, 제n+1, 제n+2 및 제n+3 데이터 라인들(DLn, DLn+1, DLn+2, DLn+3)이 형성하는 제2 변을 포함한다. 상기 제1 변은 상기 제2 변에 비해 상대적으로 짧다.Each of the first, second, and third main pixels Ps1, Ps2, and Ps3 has a first side formed by the mth gate line GLm and the n + 2th gate line GLn + 2 and the first side; And a second side formed by the nth, n + 1, n + 2, and n + 3th data lines DLn, DLn + 1, DLn + 2, and DLn + 3. The first side is relatively shorter than the second side.
상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3) 각각의 개구 면적은 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3) 각각의 개구 면적에 비해 좁다. 상기 개구 면적은 각 화소에서 광을 투과함으로써 화상을 표시할 수 있는 광투과 면적을 의미한다. 구체적으로, 상기 광투과 면적은 화소 전극이 형성된 영역 중에서 스위칭 소자나 스토리지 배선 등이 형성된 영역의 면적을 제외한 유효 표시 영역의 면적이다. 예를 들어, 상기 제1 메인 화소(Ps1)의 광투과 면적은 상기 제1 메인 화소 전극(PE1)의 면적에서 상기 제1 메인 화소 전극(PE1)이 상기 제1 스위칭 소자(SW1) 와 중첩된 영역의 면적을 제외한 면적으로 정의할 수 있다. 화소 전극의 면적을 제외하고는 실질적으로 서로 동일한 디자인을 갖는 화소들에서, 화소의 광투과 면적은 화소 전극의 면적에 비례할 수 있다. 상기 제1 메인 화소 전극(PE1)의 면적은 상기 제1 서브 화소 전극(PE4)의 면적에 비해 상대적으로 넓고, 상기 제1 메인 화소(Ps1)의 광투과 면적은 상기 제1 서브 화소(W1)의 광투과 면적보다 넓다. 일례로, 상기 제1 서브 화소(W1)의 광투과 면적은 상기 제1 메인 화소(Ps1)의 광투과 면적의 1/3일 수 있다.An opening area of each of the first, second and third sub-pixels W1, W2, and W3 is smaller than an opening area of each of the first, second and third main pixels Ps1, Ps2, and Ps3. . The opening area refers to a light transmission area capable of displaying an image by transmitting light through each pixel. Specifically, the light transmissive area is the area of the effective display area excluding the area of the area where the switching element, the storage wiring, etc. is formed among the area where the pixel electrode is formed. For example, the light transmission area of the first main pixel Ps1 is such that the first main pixel electrode PE1 overlaps the first switching element SW1 in the area of the first main pixel electrode PE1. It can be defined as the area excluding the area of the area. In pixels having substantially the same design except for the area of the pixel electrode, the light transmission area of the pixel may be proportional to the area of the pixel electrode. An area of the first main pixel electrode PE1 is relatively wider than an area of the first sub pixel electrode PE4, and an optical transmission area of the first main pixel Ps1 is the first sub pixel W1. It is wider than the light transmission area of. For example, the light transmission area of the first sub pixel W1 may be 1/3 of the light transmission area of the first main pixel Ps1.
상기 백색 화소 집합(WP)의 개구 면적은 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)의 광투과 면적의 총합과 실질적으로 동일할 수 있다. 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3) 각각은 서로 실질적으로 동일한 광투과 면적을 가질 수 있다. 상기 제1, 제2 및 제3 서브 화소 전극들(PE4, PE5, PE6)의 면적은 서로 실질적으로 동일할 수 있다. 상기 백색 화소 집합(WP)의 개구 면적은 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3) 각각의 광투과 면적과 실질적으로 동일할 수 있다. 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3) 각각의 광투과 면적은, 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)의 광투과 면적의 총 합과 실질적으로 동일할 수 있다.The opening area of the white pixel set WP may be substantially equal to the sum of the light transmitting areas of the first, second and third sub-pixels W1, W2, and W3. Each of the first, second and third sub-pixels W1, W2, and W3 may have substantially the same light transmission area. Areas of the first, second and third sub pixel electrodes PE4, PE5, and PE6 may be substantially the same. An opening area of the white pixel set WP may be substantially the same as a light transmission area of each of the first, second, and third main pixels Ps1, Ps2, and Ps3. The light transmission area of each of the first, second and third main pixels Ps1, Ps2, and Ps3 is equal to the light transmission area of the first, second and third sub-pixels W1, W2, and W3. May be substantially equal to the sum.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이고, 도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다.2 is a cross-sectional view taken along the line II ′ of FIG. 1, and FIG. 3 is a cross-sectional view taken along the line II-II ′ of FIG. 1.
도 2 및 도 3을 참조하면, 상기 표시 패널(500)은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함할 수 있다.2 and 3, the
상기 제m 및 제m+1 게이트 라인들(GLm, GLm+1) 및 상기 제n, 제n+1 및 제n+2 데이터 라인들(DLn, DLn+1, DLn+2)은 상기 제1 기판(100)의 제1 베이스 기판(110) 상에 형성될 수 있다. 또한, 상기 제1, 제2 및 제3 메인 화소 전극들(PE1, PE2, PE3) 및 상기 제1, 제2 및 제3 서브 화소 전극들(PE4, PE5, PE6)도 상기 제1 베이스 기판(110) 상에 형성된다. 상기 제1 기판(100)은 게이트 절연층(120), 패시베이션층(140) 및 평탄화막(150)을 더 포함할 수 있다. 상기 제1 스위칭 소자(SW1)의 드레인 전극(132)과 상기 제1 메인 화소 전극(PE1)이 중첩되어 상기 제1 메인 화소(Ps1)의 스토리지 커패시터가 될 수 있다. 또한, 상기 제4 스위칭 소자(SW4)의 드레인 전극(134)과 상기 제1 서브 화소 전극(PE4)이 중첩되어 상기 제1 서브 화소(W1)의 스토리지 커패시터가 될 수 있다.The mth and m + 1th gate lines GLm and GLm + 1 and the nth, nth + 1 and nth + 2 data lines DLn, DLn + 1, and DLn + 2 are the first It may be formed on the
상기 제2 기판(200)은 제2 베이스 기판(210) 상에 형성된 차광 패턴(220), 제1, 제2 및 제3 컬러 필터들(232, 234, 236), 오버 코팅층(240) 및 공통 전극층(250)을 포함할 수 있다. 상기 제1 메인 화소(Ps1)가 상기 제1 컬러 필터(232)를 포함하고, 상기 제1 컬러 필터(232)에 의해서 상기 적색을 표시할 수 있다. 상기 제2 메인 화소(Ps2)가 상기 제2 컬러 필터(234)를 포함하고, 상기 제3 메인 화소(Ps3)가 상기 제3 컬러 필터(236)를 포함할 수 있다.The
상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3) 각각은 유색을 나타내는 컬러 필터 없이 상기 차광 패턴(220) 사이의 필터 공간(SPA)에 충진된 상기 오버 코팅층(240)에 의해서 백색을 표시할 수 있다. 상기 오버 코팅층(240)은 투명한 유기막으로서 상기 제1 기판(100)의 하부에서 제공되는 백색광을 투과시켜 상기 제2 기 판(200) 상부에서는 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3) 각각이 백색을 표시하도록 할 수 있다. 이와 달리, 상기 필터 공간(SPA)에 별도의 투명한 재질로 형성된 투명 패턴(미도시)을 형성하여, 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)이 상기 투명 패턴을 포함할 수도 있다.Each of the first, second and third sub-pixels W1, W2, and W3 may be formed in the
도면으로 도시하지 않았으나, 상기 제1, 제2 및 제3 컬러 필터들(232, 234, 236)은 상기 제1 베이스 기판(110) 상에 형성될 수도 있다.Although not illustrated, the first, second and
또한, 상기 제1, 제2 및 제3 메인 화소 전극들(PE1, PE2, PE3), 상기 제1, 제2 및 제3 서브 화소 전극들(PE4, PE5, PE6) 및 상기 공통 전극층(250)은 상기 액정층(300)의 전계 방향을 변경할 수 있는 개구 패턴을 포함할 수도 있다.In addition, the first, second and third main pixel electrodes PE1, PE2 and PE3, the first, second and third subpixel electrodes PE4, PE5 and PE6 and the
한편, 상기 컬러 화소 집합(CP) 및 상기 백색 화소 집합(WP)은 상기 표시 패널(600)에서 화상을 표시하는 표시 영역에 배치된다. 도면으로 도시하지 않았으나, 상기 표시 영역을 둘러싸는 주변 영역에는 상기 컬러 화소 집합(CP) 및 상기 백색 화소 집합(WP)에 게이트 신호를 전달하는 게이트 제어 회로부가 배치된다. 상기 게이트 제어 회로부는 상기 컬러 화소 집합(CP) 및 상기 백색 화소 집합(WP)을 형성하는 공정에서 상기 주변 영역에 집적되어 형성되므로 기존의 상기 컬러 화소 집합(CP)만을 포함하는 표시 패널에 상기 백색 화소 집합(WP)을 추가하는 것이 용이할 수 있다.Meanwhile, the color pixel set CP and the white pixel set WP are disposed in a display area displaying an image on the display panel 600. Although not shown in the drawings, a gate control circuit unit configured to transfer a gate signal to the color pixel set CP and the white pixel set WP is disposed in the peripheral area surrounding the display area. The gate control circuit part is formed to be integrated in the peripheral area in the process of forming the color pixel set CP and the white pixel set WP, and thus the white color is displayed on the display panel including only the existing color pixel set CP. It may be easy to add the pixel set WP.
본 발명에 따르면, 상기 표시 패널(500)이 약 100 ppi (pixel per inch) 수준 이하에서도, 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)을 포함하는 상기 백색 화소 집합(WP)을 추가함에 의해 유발될 수 있는 해상도의 감소 없이 투과율을 향상시킬 수 있다. 또한, 상기 제m+1 게이트 라인(GLm+1)을 상기 백색 화소 집합(WP)을 독립적으로 구동하는데 이용하기 때문에 상기 제m 게이트 라인(GLm)을 상기 백색 화소 집합(WP)의 구동에 이용하는 경우에 비해 상대적으로 충전 시간이 단축될 수 있으나, 약 1280×768의 WXGA급 이하의 해상도에서는 비교적 짧은 충전 시간에 의해서도 정상적으로 구동하는데 큰 영향이 없다. 이에 따라, 투과율을 향상시키는 동시에 도트 반전 구동에 의한 플리커나 세로줄 무늬 발생을 원천적으로 방지함으로써 표시 품질을 향상시킬 수 있다.According to the present invention, the white pixel set including the first, second and third sub-pixels W1, W2, and W3 even when the
도 4는 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.4 is a plan view of a display panel according to another exemplary embodiment of the present invention.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 표시 패널(502)은 컬러 화소 집합(CP) 및 상기 컬러 화소 집합(CP)의 제1 방향(D1)에 배치된 백색 화소 집합(WP)을 포함한다.Referring to FIG. 4, the
상기 컬러 화소 집합(CP)은 상기 제1 방향(D1)과 다른 제2 방향(D2)으로 일렬로 배열된 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3)을 포함한다. 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3)은 상기 제2 방향(D2)으로 연장된 제m 데이터 라인(DLm, m은 1 자연수를 나타냄)과 전기적으로 연결된다. 상기 제1 메인 화소(Ps1)는 상기 제m 데이터 라인(DLm) 및 제n 게이트 라인(GLn)과 연결된 제7 스위칭 소자(SW7) 및 제4 메인 화소 전극(PE7)을 포함한다. 또한, 상기 제2 메인 화소(Ps2)는 상기 제m 데이터 라인(DLm) 및 제n+1 게이트 라인(GLn+1)과 연결된 제8 스위칭 소자(SW8) 및 제5 메인 화소 전극(PE8)을 포함하고, 상기 제3 메인 화소(Ps3)는 상기 제m 데이터 라인(DLm) 및 제n+2 게이트 라인(GLn+2)과 연결된 제9 스위칭 소자(SW9) 및 제6 메인 화소 전극(PE9)을 포함한다.The color pixel set CP includes first, second and third main pixels Ps1, Ps2, and Ps3 arranged in a line in a second direction D2 different from the first direction D1. The first, second and third main pixels Ps1, Ps2, and Ps3 are electrically connected to an m-th data line DLm (m represents one natural number) extending in the second direction D2. The first main pixel Ps1 includes a seventh switching element SW7 and a fourth main pixel electrode PE7 connected to the mth data line DLm and the nth gate line GLn. In addition, the second main pixel Ps2 may include an eighth switching element SW8 and a fifth main pixel electrode PE8 connected to the mth data line DLm and the n + 1th gate
상기 백색 화소 집합(WP)의 제1, 제2 및 제3 서브 화소들(W1, W2, W3)도 상기 제2 방향(D2)으로 일렬로 배열된다. 상기 제1 서브 화소(W1)는 상기 제1 메인 화소(Ps1)의 상기 제1 방향(D1)에 인접하게 배치되고, 상기 제2 및 제3 서브 화소들(W2, W3)도 각각 상기 제2 및 제3 메인 화소들(Ps2, Ps3)의 상기 제1 방향(D1)에 인접하게 배치된다. 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)은 각각 제m+1 데이터 라인(DLm+1)과 전기적으로 연결된다. 상기 제1 서브 화소(W1)는 제10 스위칭 소자(SW10) 및 제4 서브 화소 전극(PE10)을 포함하고, 상기 제2 서브 화소(W2)는 제11 스위칭 소자(SW11) 및 제5 서브 화소 전극(PE11)을 포함하며, 상기 제3 서브 화소(W3)는 제12 스위칭 소자(SW12) 및 제6 서브 화소 전극(PE12)을 포함한다. 상기 제10, 제11 및 제12 스위칭 소자들(SW10, SW11, SW12)은 상기 제m+1 데이터 라인(DLm+1)과 연결된 것을 제외하고는 상기 제1, 제2 및 제3 스위칭 소자들(SW1, SW2, SW3)과 실질적으로 동일하다.First, second and third sub-pixels W1, W2, and W3 of the white pixel set WP are also arranged in a line in the second direction D2. The first sub-pixel W1 is disposed adjacent to the first direction D1 of the first main pixel Ps1, and the second and third sub-pixels W2 and W3 are also the second. And adjacent to the first direction D1 of the third main pixels Ps2 and Ps3. The first, second and third sub-pixels W1, W2, and W3 are electrically connected to the m + 1 th data line DLm + 1, respectively. The first sub pixel W1 includes a tenth switching element SW10 and a fourth sub pixel electrode PE10, and the second sub pixel W2 includes an eleventh switching element SW11 and a fifth sub pixel. An electrode PE11 is included, and the third sub-pixel W3 includes a twelfth switching element SW12 and a sixth sub-pixel electrode PE12. The first, second and third switching elements SW10, SW11 and SW12 are connected to the m + 1 data line DLm + 1 except that the first, second and third switching elements SW10, SW11 and SW12 are connected to the first, second and third switching elements. It is substantially the same as (SW1, SW2, SW3).
상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3) 각각은 상기 제n, 제n+1, 제n+2 및 제n+3 게이트 라인들(GLn, GLn+1, GLn+2, GLn+3)이 형성하는 제1 변과 상기 제m 및 제m+1 데이터 라인들(DLm, DLm+1)이 형성하는 제2 변을 포함한다. 상기 제1 변은 상기 제2 변에 비해 상대적으로 길다.Each of the first, second and third main pixels Ps1, Ps2, and Ps3 has the nth, n + 1, n + 2, and n + 3 gate lines GLn, GLn + 1, GLn A first side formed by +2 and GLn + 3 and a second side formed by the m-th and m-th data lines DLm and DLm + 1. The first side is relatively longer than the second side.
상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3)은 상기 제m 데이터 라인(GLm)을 통해서 각각의 데이터 신호를 제공받으므로 각각 별도의 데이터 라인들로 상기 제1, 제2 및 제3 메인 화소들(Ps1, Ps2, Ps3)에 데이터 신호를 제공하는 경우에 비해 1/3 수준으로 데이터 라인의 수를 감소시킬 수 있다. 다만, 본 발명의 경우에는 상기 제1, 제2 및 제3 서브 화소들(W1, W2, W3)을 구동하기 위해서 상기 제m 데이터 라인(DLm)과 별개의 상기 제m+1 데이터 라인(DLm+1)을 이용함에 따라 전체적으로 2/3 수준으로 데이터 라인의 수를 감소시킬 수 있다.The first, second, and third main pixels Ps1, Ps2, and Ps3 are provided with respective data signals through the m-th data line GLm, and thus, the first, second, and third main pixels Ps1, Ps2, and Ps3 are provided as separate data lines. The number of data lines can be reduced to about 1/3 compared to the case of providing a data signal to the second and third main pixels Ps1, Ps2, and Ps3. However, in the exemplary embodiment of the present invention, in order to drive the first, second and third sub-pixels W1, W2, and W3, the m + 1 th data line DLm separate from the m th data line DLm. By using +1), the number of data lines can be reduced to 2/3 overall.
본 발명에 따르면, 백색 화소를 이용하여 투과율을 향상시키는 동시에 도트 반전 구동 시에도 플리커나 세로줄 무늬 발생을 원천적으로 방지함으로써 표시 품질을 향상시킬 수 있다.According to the present invention, the display quality can be improved by using a white pixel to improve transmittance and to prevent flicker or vertical stripes from occurring during the dot inversion driving.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the embodiments above, those skilled in the art will understand that the present invention can be variously modified and changed without departing from the spirit and scope of the invention as set forth in the claims below. Could be.
도 1은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.1 is a plan view of a display panel according to an exemplary embodiment of the present invention.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II ′ of FIG. 1.
도 3은 도 1의 II-II' 라인을 따라 절단한 단면도이다.3 is a cross-sectional view taken along the line II-II ′ of FIG. 1.
도 4는 본 발명의 다른 실시예에 따른 표시 패널의 평면도이다.4 is a plan view of a display panel according to another exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
500, 502: 표시 패널 100: 제1 기판500, 502: display panel 100: first substrate
200: 제2 기판 W1, W2, W3: 제1, 제2, 제3 서브 화소200: second substrate W1, W2, W3: first, second, third sub-pixel
Ps1, Ps2, Ps3: 제1, 제2, 제3 메인 화소Ps1, Ps2, Ps3: first, second and third main pixels
GL: 게이트 라인 DL: 데이터 라인GL: gate line DL: data line
232, 234, 236: 제1, 제2, 제3 컬러 필터232, 234, and 236: first, second, and third color filters
SPA: 공간부SPA: Space Department
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090102088A KR20110045484A (en) | 2009-10-27 | 2009-10-27 | Display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090102088A KR20110045484A (en) | 2009-10-27 | 2009-10-27 | Display panel |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20110045484A true KR20110045484A (en) | 2011-05-04 |
Family
ID=44240525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090102088A KR20110045484A (en) | 2009-10-27 | 2009-10-27 | Display panel |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20110045484A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749768A (en) * | 2012-07-05 | 2012-10-24 | 深圳市华星光电技术有限公司 | 3D (Three-dimensional) display and pixel structure thereof |
KR101686236B1 (en) * | 2016-07-19 | 2016-12-13 | 한석진 | Pentile RGBGR display apparatus |
US9620533B2 (en) | 2015-01-05 | 2017-04-11 | Samsung Display Co., Ltd. | Liquid crystal display having white pixels |
CN107505783A (en) * | 2017-09-14 | 2017-12-22 | 深圳市华星光电技术有限公司 | Liquid crystal panel, display and display methods |
US10417978B2 (en) | 2015-12-02 | 2019-09-17 | Samsung Display Co., Ltd. | Liquid-crystal display device |
US10776064B2 (en) | 2017-09-29 | 2020-09-15 | Samsung Display Co., Ltd. | Display device |
US11003038B2 (en) | 2017-08-21 | 2021-05-11 | Samsung Display Co., Ltd. | Display apparatus |
-
2009
- 2009-10-27 KR KR1020090102088A patent/KR20110045484A/en not_active Application Discontinuation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102749768A (en) * | 2012-07-05 | 2012-10-24 | 深圳市华星光电技术有限公司 | 3D (Three-dimensional) display and pixel structure thereof |
WO2014005365A1 (en) * | 2012-07-05 | 2014-01-09 | 深圳市华星光电技术有限公司 | 3d liquid crystal display and pixel structure thereof |
CN102749768B (en) * | 2012-07-05 | 2015-02-25 | 深圳市华星光电技术有限公司 | 3D (Three-dimensional) display and pixel structure thereof |
US9620533B2 (en) | 2015-01-05 | 2017-04-11 | Samsung Display Co., Ltd. | Liquid crystal display having white pixels |
US10417978B2 (en) | 2015-12-02 | 2019-09-17 | Samsung Display Co., Ltd. | Liquid-crystal display device |
KR101686236B1 (en) * | 2016-07-19 | 2016-12-13 | 한석진 | Pentile RGBGR display apparatus |
WO2018016745A1 (en) * | 2016-07-19 | 2018-01-25 | 한석진 | Rgbgr display device having symmetrical arrangement |
US11003038B2 (en) | 2017-08-21 | 2021-05-11 | Samsung Display Co., Ltd. | Display apparatus |
CN107505783A (en) * | 2017-09-14 | 2017-12-22 | 深圳市华星光电技术有限公司 | Liquid crystal panel, display and display methods |
US10776064B2 (en) | 2017-09-29 | 2020-09-15 | Samsung Display Co., Ltd. | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9691319B2 (en) | Pixel and sub-pixel arrangements in a display panel | |
EP2952957B1 (en) | Display panel and display apparatus having the same | |
CN101336443B (en) | Display | |
CN110574097B (en) | Distributed driving of Liquid Crystal Display (LCD) panels | |
TWI278798B (en) | Color display having horizontal sub-pixel arrangements and layouts | |
JP5544387B2 (en) | Method for rendering a color image on a delta color display and a driving device for the delta color display | |
US20090027425A1 (en) | Display device and driving method for display device | |
KR20110045484A (en) | Display panel | |
JP4804466B2 (en) | Display device | |
US10146091B2 (en) | Display apparatus | |
CN105321488A (en) | Display apparatus | |
KR20140058252A (en) | Liquid crystal display device and driving method the same | |
JP2005208580A (en) | Display device | |
JP2020501170A (en) | Display panel, display device, and mask plate for manufacturing display panel | |
KR20160137725A (en) | Display Device | |
KR20190010052A (en) | Display device | |
KR20160066654A (en) | Display apparatus | |
KR20130039587A (en) | Display device | |
KR102184043B1 (en) | Display device | |
US10714029B2 (en) | Display device having a plurality of subpixel electrodes arranged in different directions | |
US10338442B2 (en) | Liquid crystal display panel structure | |
KR102268255B1 (en) | Display apparatus | |
JP2007206392A (en) | Electro-optical device, driving method thereof, and electronic equipment | |
KR100947771B1 (en) | Liquid Crystal Display Panel And Driving Apparatus Thereof | |
WO2020098600A1 (en) | Display substrate, display panel, and method for driving same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |