KR20110039035A

KR20110039035A - 3족 질화물 반도체 발광소자

Info

Publication number: KR20110039035A
Application number: KR1020090096297A
Authority: KR
Inventors: 안도열; 박승환; 방동수; 구분회
Original assignee: 우리엘에스티 주식회사
Priority date: 2009-10-09
Filing date: 2009-10-09
Publication date: 2011-04-15
Also published as: KR101056754B1

Abstract

본 개시는 기판; 기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및 활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층;을 포함하는 3족 질화물 반도체 발광소자에 관한 것이다.

반도체, 발광소자, 횡방향 접합(tranverse junction), 게이트 전극, 금속층

Description

3족 질화물 반도체 발광소자{III NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 개시(Disclosure)는 전체적으로 3족 질화물 반도체 발광소자에 관한 것으로, 특히 비방사 재결합(non-radiative recombination)과 내부 전계에 의해 양자 효율이 감쇄되는 것을 감소시킬 수 있는 3족 질화물 반도체 발광소자에 관한 것이다.

여기서, 3족 질화물 반도체 발광소자는 Al(x)Ga(y)In(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 된 화합물 반도체층을 포함하는 발광다이오드와 같은 발광소자를 의미하며, 추가적으로 SiC, SiN, SiCN, CN와 같은 다른 족(group)의 원소들로 이루어진 물질이나 이들 물질로 된 반도체층을 포함하는 것을 배제하는 것은 아니다.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면으로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 성장되는 버퍼층(200), 버퍼층(200) 위에 성장되는 n형 3족 질화물 반도체층(300), n형 3족 질화물 반도체층(300) 위에 성장되는 활성층(400), 활성층(400) 위에 성장되는 p형 3족 질화물 반도체층(500), p형 3족 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 3족 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 3족 질화물 반도체층(300) 위에 형성되는 n측 전극(800), 그리고 보호막(900)을 포함한다.

기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 일반적으로 고온에서 안정하며 비교적 3족 질화물 박막의 성장이 용이한 사파이어 기판이 사용되고 있다.

활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다.

이러한 종래 3족 질화물 반도체 발광소자에서 여러 개의 물질층으로 형성된 활성층(400)의 두께 방향으로 전자와 정공이 이동이 하는 경우, 전자와 정공의 재결합에 의해 빛이 아닌 열을 생성하는 비방사 재결합(non-radiative recombination)의 발생 빈도가 증가하여 양자 효율이 저하되는 문제가 있었다.

또한, 종래 3족 질화물 반도체 발광소자에 있어서 압전(piezoelectic) 현상 및 자발 분극(spotaneous polarization)에 의해 형성된 내부 전계에 의해 전자와 정공의 이동이 제한되어 양자 효율이 저하되는 문제가 있었다.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 태양에 의하면(According to one aspect of the present disclosure), 기판; 기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및 활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층;을 포함하는 3족 질화물 반도체 발광소자가 제공된다.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).

도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 보인 도면으 로서, 기판(11), 활성층(12), 제1,2 도전형 반도체층(14,16)을 포함한다.

기판(11)은, 동종기판으로 GaN계 기판이 이용될 수 있으며, 이종기판으로 사파이어 기판, SiC 기판 또는 Si 기판 등이 이용될 수 있으나, 고온에서 안정하며 비교적 3족 질화물 박막의 성장이 용이한 사파이어 기판이 바람직하다.

활성층(12)은, 기판(11) 위에 상하 방향으로 적층 형성되며, 전자와 전공이 재결합되는 양자 우물층(12b)과 양자 우물층(12b)의 상하면에 각각 위치되는 장벽층(12a,12c)으로 형성될 수 있다.

여기서, 기판(11)이 사파이어 기판으로 형성되는 경우, 기판(11)과 활성층(12) 사이의 격자 상수 불일치로 인해 활성층(12)에 결정 결함이 발생될 수 있으며, 이를 저감시키기 위해 기판(11)과 활성층(12) 사이에는 도핑되지 않은 GaN층(13)이 형성될 수 있다. 또한, 도핑되지 않은 GaN층(13)과 기판(11) 사이에는 버퍼층이 더 형성될 수 있다.

양자 우물층(12b)은, In(x)Ga(1-x)N (0<x≤1)로 이루어질 수 있으며, 활성층(12)은 하나의 양자 우물층(single quantum well) 뿐만 아니라, 복수 개의 양자 우물층들(multi quantum wells)로 구성될 수도 있다. 후자의 경우 장벽층(12a,12c)은 각 양자 우물층들 사이에 각각 위치될 수 있다.

제1 도전형 반도체층(14) 및 제2 도전형 반도체층(16)은 활성층(12)의 횡 방향 양측에 각각 위치된다. 특히, 양자 우물층(12b)의 횡 방향 양측이 각각 제1,2 도전형 반도체층(14,16)과 접하도록 형성되는 것이 바람직하다.

이에 의해, 전자와 정공은 활성층(12)의 측면을 통해 주입된다. 즉, 전자와 정공이 양자 우물층(12b)으로 직접 주입될 수 있다.

따라서, 전자와 정공이 활성층(12)의 두께 방향으로 주입되는 경우에 발생될 수 있는 비방사 재결합(non-radiative recombination)의 발생 빈도가 저감되어 양자 효율이 향상될 수 있다.

제1 도전형 반도체층(14) 및 제2 도전형 반도체층(16) 각각은 3족 질화물 반도체에 n형 불순물 및 p형 불순물이 도핑된 반도체로 형성된다.

구체적으로 3족 질화물 반도체는 Al(x)In(y)Ga(1-x-y)N(0≤x≤1,0≤y≤1,0≤x+y≤1)으로 형성될 수 있으며, n형 불순물은 Si, Ge, Se, C 등이 사용될 수 있으며, p형 분순물은 Mg, Zn, Be 등이 사용될 수 있다.

또한, 제1 도전형 반도체층(14) 및 제2 도전형 반도체층(16)의 상면에는 외부의 전원과 연결되는 제1 전극(14a), 제2 전극(16a)이 각각 구비된다.

본 개시에 따른 3족 질화물 반도체 발광소자(10)는 아래와 같은 공정에 의해 형성될 수 있다.

즉, 기판(11) 위에 활성층(12)을 적층한 후, 제1 도전형 반도체층(14)이 형성되는 위치의 활성층 영역을 제외한 나머지 영역을 차폐한 상태에서 n형 불순물을 도핑하여 제1 도전형 반도체층(14)을 형성하며, 같은 원리로 제2 도전형 반도체층(16)을 형성할 수 있다.

다른 방법으로, 기판(11) 위에 활성층(12)을 적층한 후, 식각 공정을 통해 제1 도전형 반도체층(14)이 형성되는 위치의 활성층 영역을 제거하고 n형 불순물이 도핑된 제1 도전형 반도체층(14)을 형성할 수 있으며, 같은 원리로 제2 도전형 반 도체층(16)을 형성할 수 있다.

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 보인 도면으로서, 본 예에 따른 3족 질화물 반도체 발광소자(20)는 앞서 설명한 기판(11), 활성층(12), 제1,2 도전형 반도체층(14,16) 외에, 게이트 전극(23) 및 절연층(25)을 더 포함한다.

게이트 전극(23)은 3족 질화물 반도체 발광소자(10)의 상측, 즉 활성층(12) 위에 형성되며, 절연층(25)은 게이트 전극(23)과 활성층(12) 사이에 형성된다.

여기서, 게이트 전극(23)과 절연층(25)은 활성층(12)에서 생성된 빛이 용이하게 방출될 수 있도록 투광성 금속 물질로 형성되는 것이 바람직하다.

이에 의해, 활성층(12)에 상하방향의 전위를 형성할 수 있으며, 형성된 전위에 의해 압전(piezoelectic) 현상 및 자발 분극(spotaneous polarization)에 의해 형성된 내부 전계를 감소시킬 수 있게 된다.

도 4는 도 3의 게이트 전극에 의한 내부 전계의 변화를 보인 도면으로서, 게이트 전극(23)에 전원이 인가되기 전(a),후(b), 제1 도전형 반도체층(14), 활성층(12), 제2 도전형 반도체층(16)의 전도대(conduction band) 에너지를 보인 것이다.

(a)에서 활성층(12) 영역(A)에는 압전(piezoelectic) 현상 및 자발 분극(spotaneous polarization)에 의해 내부 전계가 형성됨을 볼 수 있으나, (b)의 경우 활성층(12) 영역(A)에 형성된 내부 전계가 상당히 감소되는 것을 볼 수 있다.

도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 예를 보인 도 면으로서, 본 예에 따른 3족 질화물 반도체 발광소자(30)는, 도 2를 참조하여 설명한 기판(11), 활성층(12), 제1,2 도전형 반도체층(14,16) 외에, 금속층(34)을 더 포함한다.

금속층(34)은 활성층(12)의 상면에 서로 이격되게 형성되는 형성되는 적어도 둘 이상의 홈(32g)에 형성된다.

여기서, 홈(32g)은 활성층(12)의 상면을 볼 때, 격자형, 스트라이프형 등으로 형성될 수 있다.

또한, 홈(32g)의 두께와 인접하는 홈(32g) 사이의 거리 비는 1:1~10으로 형성되며, 홈(32g)의 두께는 1nm ~ 10nm로 형성되는 것이 바람직하다.

또한, 홈(32g)은 양자 우물층(12b)에 인접한 깊이로 형성되는 것이 바람직하다. 홈(32g)이 양자 우물층(12b)에 형성되는 경우 전자와 정공의 이동을 방해하는 문제가 발생될 수 있기 때문이다.

이에 의해, 각 금속층(34)에는 활성층(12)에서 발생되는 빛에 의해 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)이 발생되며, 또한, 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)에 의해 인접하는 두 금속층(34) 사이에 위치되는 활성층(12)에 광전계(optical electric field)가 강하게 형성된다. 결과적으로, 광구속율(optical confinement factor)이 향상되며 양자효율이 향상될 수 있다.

구체적으로 설명하면, 양자효율은 광증폭율(light amplification factor;A)에 비례하며, 활성층(12)의 길이가 L인 3족 질화물 반도체 발광소자(10)의 광증폭 율(light amplification factor;A)은 다음과 같이 정의된다.

여기서, Γ는 광구속율(optical confinement factor)이고, g는 광이득(optical gain)이다.

한편, 광구속율(optical confinement factor;Γ)는 다음과 같이 정의된다.

여기서, E는 광전계(optical electric field)이다.

두 수학식을 살펴보면, 활성층(12)의 광전계(optical electric field)가 주변에 비해 상대적으로 커질수록 광구속율(optical confinement factor;Γ)이 커지게 되며, 광증폭율(light amplification factor;A)이 커지게 된다.

활성층(12)의 광전계(optical electric field)는, 활성층(12)에서 발생된 빛에 의해 금속층(34)에 발생되는 표면 플라즈몬(surface plasmon)이 들뜨는 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)에 의해 강하게 형성될 수 있다.

즉, 표면 플라즈몬 공명(Surface Plasmon Resonance; SPR)에 의해 금속층(34)은 절대값이 큰 음의 유효유전율(effective dielectric constant)을 갖게 되며, 이에 의해 두 금속층(34) 사이에 위치되는 활성층(12)에는 강한 광전계가 형성 된다.

한편, 금속층(34)은 표면 플라즈몬 공명이 발생될 수 있는 금속으로 형성되며, 구체적으로 Ag, Al, Au 등과 같이 외부 자극에 의해 전자의 방출이 쉽고 음의 유전상수를 갖는 금속들이 주로 사용될 수 있다. 더불어, Ag, Al, Au 의 합금도 금속층(34)으로 사용될 수 있다.

금속층(34)은 패터닝 공정, 식각 공정 및 증착 공정에 의해 형성될 수 있다.

패터닝 공정은 나노 패터닝에 유용한 전자빔 패터닝, 식각 공정은 습식 식각(wet etching) 또는 전자빔 식각 공정(electron beam lithography),　 그리고 증착 공정은 전자빔 증착(Electron beam evaporation) 등에 의해 이루어질 수 있다.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다.

(1). 활성층은 전자와 전공이 재결합되는 양자 우물층과, 양자 우물층의 상하면에 각각 위치되는 장벽층을 포함하는 3족 질화물 반도체 발광소자.

이에 의해, 양자 우물층으로부터 전자와 정공이 누설되는 문제가 장벽층에 의해 방지될 수 있으므로, 양자 효율이 나빠지는 문제가 제거될 수 있다.

(2). 양자 우물층의 횡 방향 양측은 각각 제1,2 도전형 반도체층과 접하는 3족 질화물 반도체 발광소자.

이에 의해, 제1,2 도전형 반도체층으로부터 양자 우물층으로 전자와 정공의 유입이 용이하게 이루어질 수 있다.

(3). 활성층 위에 형성되어 상하 방향의 전위를 형성하는 게이트 전극과, 게이트 전극과 활성층 사이에 위치되는 절연층을 더 포함하는 3족 질화물 반도체 발 광소자.

이에 의해, 게이트 전극에 의해 형성된 전위에 의해 양자효율에 악영향을 주는 활성층 내의 내부 전계를 감소시킬 수 있다.

(4). 게이트 전극은 투광성 금속 물질로 형성되는 3족 질화물 반도체 발광소자.

이에 의해, 활성층에서 발생되는 빛이 게이트 전극을 투과하여 방출될 수 있으므로 게이트 전극으로 인한 양자 효율의 저하를 방지할 수 있다.

(5). 활성층의 상면에 서로 이격되게 형성되는 적어도 둘 이상의 홈; 및 홈에 형성되는 금속층;을 더 포함하는 3족 질화물 반도체 발광소자.

이에 의해, 인접하는 두 금속층 사이에 위치되는 활성층의 광구속율(light confinement factor)을 향상시킬 수 있으며, 양자 효율을 향상시킬 수 있다.

(6). 금속층은 Ag, Al, Au 및 이들의 합금 중에서 선택된 적어도 하나 이상의 물질로 형성되는 3족 질화물 반도체 발광소자.

이에 의해, 금속층에 표면 플라즈몬이 보다 용이하게 여기될 수 있다.

본 개시에 따른 하나의 3족 질화물 반도체 발광소자에 의하면, 활성층과 평행한 방향으로 전자와 정공이 주입되므로, 비방사 재결합(non-radiative recombination)의 발생 빈도가 감소되어 양자 효율이 향상될 수 있다.

또한, 본 개시에 따른 다른 3족 질화물 반도체 발광소자에 의하면, 압전(piezoelectric) 현상 및 자발 분극(spontaneous polarization)에 의한 내부 전계가 게이트 전극에 의해 제어될 수 있으므로 양자 효율이 향상될 수 있다.

또한 본 개시에 따른 또 다른 3족 질화물 반도체 발광소자에 의하면, 금속층에 형성되는 표면 플라즈몬 공명에 의해 양자 효율이 향상될 수 있다.

도 1은 종래의 3족 질화물 반도체 발광소자의 일 예를 나타내는 도면,

도 2는 본 개시에 따른 3족 질화물 반도체 발광소자의 일 예를 보인 도면,

도 3은 본 개시에 따른 3족 질화물 반도체 발광소자의 다른 예를 보인 도면,

도 4는 도 3의 게이트 전극에 의한 내부 전계의 변화를 보인 도면,

도 5는 본 개시에 따른 3족 질화물 반도체 발광소자의 또 다른 예를 보인 도면.

Claims

기판;

기판 위에 형성되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층; 및

활성층의 횡 방향 양측에 위치되어 활성층의 측면으로 전자와 정공을 공급하는 제1,2 도전형 반도체층;을 포함하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서, 활성층은,

전자와 전공이 재결합되는 양자 우물층; 및

양자 우물층의 상하면에 각각 위치되는 장벽층;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 2에 있어서, 양자 우물층의 횡 방향 양측은 각각 제1,2 도전형 반도체층과 접하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

활성층 위에 형성되어 상하 방향의 전위를 형성하는 게이트 전극; 및

게이트 전극과 활성층 사이에 위치되는 절연층;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 4에 있어서,

게이트 전극은 투광성 금속 물질로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

활성층의 상면에 서로 이격되게 형성되는 적어도 둘 이상의 홈; 및

홈에 형성되는 금속층;을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 6에 있어서,

금속층은 Ag, Al, Au 및 이들의 합금 중에서 선택된 적어도 하나 이상의 물질로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.
청구항 1에 있어서,

활성층 위에 투광성 금속 물질로 형성되어 상하 방향의 전위를 형성하는 게이트 전극;

게이트 전극과 활성층 사이에 위치되는 절연층;

활성층의 상면에 서로 이격되게 형성되는 적어도 둘 이상의 홈; 및

홈에 형성되는 금속층;을 더 포함하며,

제1 도전형 반도체층, 활성층, 제2 도전형 반도체층은 사파이어 기판 위에 횡방향으로 순차로 위치되며,

금속층은 Al,Au,Ag 및 이들의 합금 중에서 선택된 적어도 하나 이상의 물질로 형성되는 것을 특징으로 하는 3족 질화물 반도체 발광소자.