KR20110037922A - 자동 이득 제어 - Google Patents

자동 이득 제어 Download PDF

Info

Publication number
KR20110037922A
KR20110037922A KR1020100097976A KR20100097976A KR20110037922A KR 20110037922 A KR20110037922 A KR 20110037922A KR 1020100097976 A KR1020100097976 A KR 1020100097976A KR 20100097976 A KR20100097976 A KR 20100097976A KR 20110037922 A KR20110037922 A KR 20110037922A
Authority
KR
South Korea
Prior art keywords
set point
voltage
limit value
amplifier
power supply
Prior art date
Application number
KR1020100097976A
Other languages
English (en)
Other versions
KR101708722B1 (ko
Inventor
후버트 영
제프리 리 로
Original Assignee
페어차일드 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드 세미컨덕터 코포레이션 filed Critical 페어차일드 세미컨덕터 코포레이션
Publication of KR20110037922A publication Critical patent/KR20110037922A/ko
Application granted granted Critical
Publication of KR101708722B1 publication Critical patent/KR101708722B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/001—Digital control of analog signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/007—Control dependent on the supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers

Abstract

본 출원은, 특히, 입력 신호와 전원 공급 정보를 수신하고, 전원 공급 정보 및 입력 신호의 함수로서 결정된 이득값에 의해 입력 신호를 증폭시키는 시스템 및 방법에 대해 논의한다.

Description

자동 이득 제어 {AUTOMATIC GAIN CONTROL}
본 발명의 자동 이득 제어에 관한 것이다.
자동 이득 제어(Automatic gain control, AGC)는 일반적으로 신호의 형태(aspect of the signal)가 증폭되는 경우 증폭량을 조정하는 전자 회로의 특징이다. 예를 들면, 입력 신호의 진폭이 감소할 때, 입력 신호의 증폭은 증가하고, 입력 신호의 진폭이 증가할 때, 입력 신호의 증폭은 감소한다.
본 출원은, 특히, 입력 신호와 전원 공급 정보를 수신하고, 전원 공급 정보 및 입력 신호의 함수로서 결정된 이득값에 의해 입력 신호를 증폭시키는 시스템 및 방법에 대해 논의한다.
예 1에서, 장치는 제1 입력단에서 제1 신호를 수신하고 출력단에 증폭된 신호를 제공하도록 구성된 증폭기, 및 전원 공급 정보를 수신하고 상기 전원 공급 정보를 사용하여 상기 증폭기의 이득을 조정하도록 구성된 제어기를 포함한다.
예 2에서, 예 1의 제어기는 선택적으로 상기 전원 공급 정보를 수신하고, 상기 전원 공급 정보를 제1 한계값 및 제2 한계값과 비교하며, 상기 전원 공급 정보, 상기 제1 한계값, 및 제2 한계값을 사용하여 상기 증폭기의 이득을 설정하도록 구성된 AD 변환기(Analog to Digital Converter, ADC)를 포함한다.
예 3에서, 예 1-2 중 어느 하나 이상의 상기 AD 변환기(ADC)는 선택적으로 상기 전원 공급 정보, 상기 제1 한계값, 및 제2 한계값을 사용하여 디지털 이득 설정점(digital gain setpoint)을 제공하고 상기 디지털 이득 설정점을 사용하여 상기 증폭기의 이득을 설정하도록 구성되며, 상기 디지털 이득 설정점은 복수의 비트 값(multi-bit value)이다.
예 4에서, 예 1-3 중 어느 하나 이상의 상기 제어기는 상기 복수의 비트 값의 연속하는 비트 패턴 각각에 대해 미리 결정된 양의 이득을 조정하도록 구성된다.
예 5에서, 예 1-4 중 어느 하나 이상의 상기 미리 결정된 양은 선택적으로 프로그램 가능한(programmable) 미리 결정된 양을 포함한다.
예 6에서, 예 1-5 중 어느 하나 이상의 상기 제어기는 선택적으로 한계값 설정점(limit setpoint)에 기초하여 상기 제1 한계값과 상기 제2 한계값을 제공하도록 구성된 한계값 생성기를 포함한다.
예 7에서, 예 1-6 중 어느 하나 이상의 상기 한계값 설정점은 선택적으로 프로그램 가능한 한게값 설정점을 포함한다.
예 8에서, 예 1-7 중 어느 하나 이상의 상기 한계값 생성기는 선택적으로 상기 한계값 생성기에 연결된 설정점 저항기 값의 함수로서 상기 한계값 설정점을 설정하도록 구성된다.
예 9에서, 예 1-8 중 어느 하나 이상의 상기 한계값 생성기는 선택적으로 분압기(voltage divider)를 포함하고, 상기 분압기는 직렬로 연결된 상기 제1 저항기와 제2 저항기를 포함하며, 상기 제1 저항기의 제1 노드는 상기 제2 저항기의 제1 노드에 연결되고, 상기 제1 저항기의 제2 노드는 상기 제1 한계값을 제공하도록 구성되고, 상기 제2 저항기의 제2 노드는 상기 제2 한계값을 제공하도록 구성된다.
예 10에서, 예 1-9 중 어느 하나 이상의 상기 한계값 생성기는 선택적으로 기준 전압(reference voltage)과 설정점 전압을 비교하고, 상기 비교의 결과를 사용하여 상기 제1 저항기의 제1 노드에서의 전압을 설정하도록 구성되는 설정점 비교기를 포함한다.
예 11에서, 예 1-10 중 어느 하나 이상의 상기 설정점 전압은 선택적으로 상기 설정점 비교기의 입력단에 연결된 설정점 저항기를 사용하여 프로그램 가능하다.
예 12에서, 예 1-11 중 어느 하나 이상의 상기 전원 공급 정보는 선택적으로 상기 증폭기에 연결된 배터리의 전압을 나타내는 전압 정보를 포함한다.
예 13에서, 예 1-12 중 어느 하나 이상은 선택적으로 상기 증폭기 및 상기 제어기를 포함하는 집적회로 다이(integrated circuit die)를 포함한다.
예 14에서, 예 1-13 중 어느 하나 이상은 선택적으로 상기 직접회로 외부에 설정점 저항기를 포함하고, 예 1-13 중 어느 하나 이상의 상기 제어기는 선택적으로 한계값 설정점에 기초하여 상기 제1 한계값과 상기 제2 한계값을 제공하도록 구성된 한계값 생성기를 포함하며, 상기 한계값 생성기는 선택적으로 상기 설정점 저항기의 함수로서 상기 한계값 설정점을 설정하도록 구성된다.
예 15에서, 예 1-14 중 어느 하나 이상의 상기 제1 신호는 선택적으로 오디오 신호를 포함한다.
예 16에서, 방법은 증폭기의 제1 입력단에서 제1 신호를 수신하는 단계, 상기 증폭기의 출력단에 증폭된 신호를 제공하는 단계, 전원 공급 정보를 수신하는 단계, 및 상기 수신된 전원 공급 정보를 사용하여 상기 증폭기의 이득을 조정하는 단계를 포함한다.
예 17에서, 예 1-16 중 어느 하나 이상의 증폭기의 이득을 조정하는 단계는 선택적으로 상기 전원 공급 정보를 상기 제1 한계값 및 상기 제2 한계값과 비교하는 단계, 상기 비교의 결과를 사용하여 디지털 이득 설정점(digital gain setpoint을 제공하는 단계, 상기 디지털 이득 설정점을 디코딩하는 단계, 상기 디코딩된 설정점을 사용하여 상기 증폭기의 이득을 설정하는 단계를 포함한다.
예 18에서, 예 1-17 중 어느 하나 이상의 상기 전원 공급 정보를 비교하는 단계는, 선택적으로 한계값 생성기의 입력단에서의 저항값(resistance)을 검출하는 단계, 및 상기 검출된 저항값의 함수로서 상기 제1 한계값 및 상기 제2 한계값을 제공하는 단계를 포함한다.
예 19에서, 예 1-18 중 어느 하나 이상의 상기 디지털 이득 설정점을 제공하는 단계는, 선택적으로 상기 전압 정보가, 배터리 전압이 상기 제1 한계값보다 크다는 것을 나타내는 경우, 제1 디지털 이득 설정점 값을 제공하는 단계; 및 상기 전압 정보가, 배터리 전압이 상기 제2 한계값보다 작다는 것을 나타내는 경우, 제2 디지털 이득 설정점 값을 제공하는 단계를 포함하고, 상기 제1 한계값은 선택적으로 상기 제2 한계값보다 크다.
예 20에서, 예 1-19 중 어느 하나 이상의 상기 디지털 이득 설정점을 제공하는 단계는 선택적으로 상기 전압 정보가 상기 제1 한계값에서 상기 제2 한계값으로 증가할 때 미리 결정된 양만큼 상기 디지털 이득 설정점의 값을 증가시키는 단계를 포함한다.
예 21에서, 예 1-20 중 어느 하나 이상의 상기 전원 공급 정보를 수신하는 단계는 선택적으로 상기 증폭기에 연결된 배터리의 전압을 나타내는 전압 정보를 수신하는 단계를 포함한다.
예 22에서, 예 1-21 중 어느 하나 이상은 선택적으로 제1 입력단에서 제1 신호를 수신하고 출력단에 증폭된 신호를 제공하도록 구성된 증폭기, 및 전원 공급 정보를 수신하고 상기 전원 공급 정보를 사용하여 상기 증폭기의 이득을 조정하도록 구성된 제어기를 포함하는 집적회로; 그리고 상기 직접회로의 외부에서 상기 제어기에 연결된 설정점 저항기를 포함한다. 예 1-21 중 어느 하나 이상의 제어기는 선택적으로 상기 전원 공급 정보를 수신하고, 상기 전원 공급 정보를 제1 한계값 및 제2 한계값과 비교하며, 상기 전원 공급 정보, 상기 제1 한계값, 및 제2 한계값을 사용하여 상기 증폭기의 이득을 설정하도록 구성된 AD 변환기(ADC)와, 설정점 전압을 사용하여 상기 제1 한계값과 상기 제2 한계값을 제공하도록 구성된 한계값 생성기를 포함하고, 상기 설정점 전압은 선택적으로 상기 설정점 저항기의 값의 함수이다.
예 23에서, 예 1-22 중 어느 하나 이상의 상기 AD 변환기(ADC)는 선택적으로 상기 전원 공급 정보, 상기 제1 한계값, 및 상기 제2 한계값을 사용하여 디지털 이득 설정점을 제공하고, 상기 디지털 이득 설정점을 사용하여 상기 증폭기의 이득을 설정하도록 구성되고, 상기 디지털 이득 설정점은 복수의 비트 값이다.
예 24에서, 예 1-23 중 어느 하나 이상의 상기 한계값 생성기는 선택적으로 직렬로 연결된 제1 저항기와 제2 저항기를 포함하고, 상기 제1 저항기의 제1 노드는 상기 제2 저항기의 제1 노드에 연결되며, 상기 제1 저항기의 제2 노드는 상기 제1 한계값을 제공하도록 구성되고, 상기 제2 저항기의 제2 노드는 상기 제2 한계값을 제공하도록 구성된 분압기; 및 기준 전압과 설정점 전압을 비교하고, 상기 비교의 결과를 사용하여 상기 제1 저항기의 제1 노드에서의 전압을 설정하도록 구성된 설정점 비교기를 포함한다.
예 25에서, 예 1-24 중 어느 하나 이상은 선택적으로 증폭된 신호를 수신하도록 구성된 오디오 출력 트랜듀서(audio output transducer)를 포함하며, 상기 제1 신호는 선택적으로 오디오 신호를 포함한다.
예 26에서, 시스템 또는 장치는 예 1-25의 기능 중 어느 하나 이상을 수행하는 수단, 또는 기계에 의해 실행될 때 기계로 하여금 예1-25 중 어느 하나 이상을 수행하게 하는 명령들을 포함하는 기계로 판독 가능한 매체를 포함하도록, 예 1-25 중 어느 하나 이상의 임의의 부분 또는 임의의 부분의 조합을 포함할 수 있거나 선택적으로 이들과 결합될 수 있다.
이 발명의 내용은 본 특허출원의 내용에 대한 개요를 제공하기 위한 것이다. 따라서 본 발명에 대한 유일한(exclusive) 또는 완전한(exhaustive) 설명을 제공하기 위한 것이 아니다. 본 특허출원에 관한 추가적인 정보를 제공하기 위해 발명을 실시하기 위한 구체적인 내용에 대한 설명이 포함된다.　
반드시 비율에 맞춰 그려진 것은 아닌 도면에서, 상이한 도면의 유사한 도면부호는 유사한 구성요소를 나타낼 수 있다. 상이한 문자 첨자는 유사한 구성요소의 다른 사례를 나타낼 수 있다. 도면들은 일반적으로 본 특허출원에서 논의된 여러 실시예를 예로서 나타낸 것이고 한정하기 위한 것이 아니다.
도 1은 자동 이득 제어(AGC) 회로를 포함하는 증폭기 회로의 예를 개괄적으로 나타낸 것이다.
도 2는 본 발명 주제의 예에 따른 자동 이득 제어(AGC) 회로의 일부의 예를 개괄적으로 나타낸 것이다.
도 3은 본 발명 주제의 예에 따른 자동 이득 제어(AGC) 회로 및 조정 가능한 증폭기(302)의 일부의 예를 개괄적으로 나타낸 것이다.
도 4는 본 발명 주제의 예에 따른 증폭기 이득과 자동 이득 제어(AGC) 회로의 공급 전압의 관계의 예를 개괄적으로 나타낸 것이다.
도 5는 본 발명 주제의 예에 따른 자동 이득 제어(AGC) 회로의 동작 방법의 예를 개괄적으로 나타낸 것이다.
본 발명자들은, 특히, 자동 이득 제어(AGC) 회로가 공급 전압의 함수로서 이득을 조정할 수 있다는 것을 알았다. 예에서, 공급 전압은, 모바일 전자 애플리케이션(예컨대, 이동 전화, 미디어 플레이어 등)에서와 같이, 배터리 전압 또는 하나 이상의 다른 공급 전압을 포함할 수 있다. 예에서, 공급 전압이 감소할 때, 자동 이득 제어(AGC) 회로의 이득이 감소할 수 있다(예컨대, 전력을 절약하기 위해). 이와 같은 제어는 예를 들면, 전원 교체 또는 전원 재충전 사이에 디바이스를 사용할 수 있는 간격을 연장할 수 있다.
도 1은 자동 이득 제어(AGC) 회로를 포함하는 증폭기 회로를 개괄적으로 나타낸 것이다. 증폭기 회로(100)는 이득이 조정 가능한 증폭기(102) 및 증폭기(102)의 이득을 공급 전압(103)의 함수로서 조정하는 자동 이득 제어(AGC) 회로(101)를 포함한다. 자동 이득 제어(AGC) 회로(101)는 한계값 생성기(104), AD 변환기(105), 및 디코더(106)를 포함한다. 디코더(106)는 AD 변환기(105)의 출력을 디코딩하고 AD 변환기(105)의 출력에 상응하는 증폭기(102)의 이득을 설정할 수 있다. AD 변환기(105)는 공급 전압(103)의 표현 방식을 디지털 표현 방식으로 변환할 수 있다. 예에서, AD 변환기(105)의 전범위 한계값(full-scale limit)은 공급 전압의 동작 범위에 상응할 수 있으며, 이득이 조정 가능한 증폭기(102)의 이득 조정은 전원공급장치의 사용 가능한 수명을 증가시킬 수 있다. 예에서, AD 변환기(105)의 전범위 한계값은 한계값 생성기(104)를 사용하여 제공될 수 있다. 예에서, AD 변환기(105)의 전범위 한계값은 한계값 설정점을 사용하여 제공될 수 있다. 예에서, 한계값 설정점은 사용자가 조정할 수 없는 것이다. 예에서, 한계값 설정점은 프로그램 가능할 수 있다. 예에서, 한계값 설정점은 사용자가, 예를 들면 설정점 저항기(도시되지 않음)를 조정함으로써 프로그램 가능하다.
도 2는 본 발명 주제의 예에 따른 자동 이득 제어(AGC) 회로의 일부의 예를 개괄적으로 나타낸 것이다. 자동 이득 제어(AGC) 회로는 한계값 생성기(204) 및 배터리 전압(VBAT)과 같은, 공급 전압(203)의 크기를 조정하도록 구성된 회로(207)를 포함할 수 있다. 예에서, 자동 이득 제어(AGC) 회로는 조정된 공급 전압(209)과 트립 설정점(trip set point)(210)을 비교하도록 구성된 비교기(208)를 포함할 수 있다. 예에서, 트립 설정점(210)은 한계값 생성기(204)로부터 제공될 수 있다. 비교기(208)의 출력(211)은 AD 변환기(도시되지 않음)의 아날로그 입력 전압(VADC)을 제공할 수 있다. 한계값 생성기(204)는 AD 변환기의 상한 전압(VUL)(212)과 하한 전압(VLL)(213)을 제공할 수 있다. 상한 전압(212)과 하한 전압(213)은 AD 변환기 출력의 전범위를 규정할 수 있다. 여러 예에서, 상한 전압(212), 하한 전압(213), 트립 설정점(210) 중 적어도 하나는 프로그램 가능하다. 예에서, 설정점 전압(215)을 기준 전압(VREF)(216)에 합하기 위해 상한 전압(212), 하한 전압(213), 또는 트립 설정점(210)이 설정점 증폭기(214)를 사용하여 생성될 수 있다. 몇몇 예에서, 상한 전압(212), 하한 전압(213), 또는 트립 설정점(210) 중 적어도 하나는, 예를 들면 설정점 증폭기(214)에 연결된 설정점 저항기(RSP)(217)를 사용하여, 조정 가능할 수 있다.
예에서, 도 1의 이득이 조정 가능한 증폭기(102) 및 자동 이득 제어(AGC) 회로(101)는 집적회로 다이의 적어도 일부분이고, 도 2의 설정점 저항기(217)는 집적회로 다이의 외부 단자에 연결될 수 있다. 여러 예에서, 도 1의 이득이 조정 가능한 증폭기(102) 및 자동 이득 제어(AGC) 회로(101)는 소프트웨어로 구현된다. 몇몇 예에서, 이득이 조정 가능한 증폭기(102) 및 자동 이득 제어(AGC) 회로(101)는 하드웨어와 소프트웨어의 조합을 사용하여 구현될 수 있다.
도 3은 본 발명 주제의 예에 따른 자동 이득 제어(AGC) 회로 및 조정 가능한 증폭기(302)의 일부의 예를 개괄적으로 나타낸 것이다. 예에서, 자동 이득 제어(AGC) 회로는 AD 변환기(ADC)(305) 및 디코더(306)를 포함할 수 있다. AD 변환기(305)는 입력 전압(VADC)(311)을 수신하여 이진 포맷(binary format)(318)으로 변환할 수 있다. AD 변환기(305)는 상한 전압(VUL)(312)용의 제2 입력단(319)과 하한 전압(VLL)(313)용의 제3 입력단(320)을 포함한다. 출력 이진 포맷(318)에 대응하는 입력 전압(318)의 범위는 상한 전압(312) 및 하한 전압(313)을 사용하여 설정될 수 있다. 예에서, 입력 전압(311)이 상한 전압(312)보다 낮아지면, AD 변환기(305)의 출력(318)은 더 낮은 이득을 나타내는 이진 비트 패턴으로 감소할 수 있다. 입력 전압(311)이 훨씬 더 낮아지면, AD 변환기(305)는 훨씬 더 낮은 이득을 나타내는 이진 패턴(318)으로 감소할 수 있다. 나타낸 예에서, AD 변환기(305)의 출력(318)은 높은 값 1111에서 낮은 값 0000 사이의 범위이다. 높은 이진값(1111)은 AD 변환기(305)의 입력 전압(311)이 상한 전압(312) 이상인 때를 나타낼 수 있다. 낮은 이진값은 AD 변환기(305)의 입력 전압(311)이 하한 전압(313) 이하인 때를 나타낼 수 있다. 예에서, 입력 전압(311)이 하한 전압(31) 아래로 떨어지면, 자동 이득 제어(AGC) 회로 및 이득이 조정 가능한 증폭기(302)를 포함하는 디바이스는 디스에이블될 수 있다. 본 발명 주제의 범위를 벗어나지 않는 다른 AD 변환기 출력의 이진 패턴이 가능한 것은 물론이며, 그 예로는 이진화 십진수(binary coded decimal, BCD), 2의 보수(twos-complement) BCD), 및 2의 보수 이진수(twos-complement binary)를 포함하지만 이에 한정되는 것은 아니다. AD 변환기(305)의 출력(318)은, 본 발명 주제의 범위를 벗어나지 않는 도 3의 예에 나타낸 4비트보다 많거나 작은 비트를 포함할 수 있는 것은 물론이다.
디코더(306)는 AD 변환기(305)의 출력 이진 패턴(318)을 디코딩하고 조정 가능한 증폭기(302)의 이득을 출력 비트 패턴에 상응하여 설정할 수 있다. 예에서, 디코더(306)는 하나 이상의 스위치(S2n, S2n-1, . . . , S21, S20)(321)를 제어하여 조정 가능한 증폭기(302)의 입력 및 피드백 저항값(322)을 조정할 수 있고, 결과적으로 조정 가능한 증폭기(302)의 이득을 조정할 수 있다. 예에서, 조정 가능한 증폭기(302)의 입력(323)은 오디오 신호일 수 있고 조정 가능한 증폭기(302)의 출력(324)은 스피커나 이어폰과 같은, 출력 오디오 트랜듀서에 연결될 수 있다. 어떤 특정한 예에서, 자동 이득 제어(AGC) 회로는 제한된 용량의 전압공급장치의 전압이 감소(decay)함에 따라, 오디오 디바이스의 음량을 제한하기 위해 사용될 수 있다. 이와 같은 제어는 제한된 용량의 전압공급장치의 교체 또는 재충전 사이에 오디오 디바이스의 사용을 연장할 수 있다.
어떤 특정한 예에서, AD 변환기 아키텍처는 연속 근사 레지스터( successive-approximation-register, SAR) 타입 아키텍터와 밀접하게 관련될 수 있다. AD 변환기는 소형, 저전력, 및 유연성(flexibility)을 고려하여 선택될 수 있다. 예에서, 산술 AD 변환기는 비트가 생성될 때 하드웨어 루프를 리사이클링할 수 있고, 정확도는 대규모의 잘 정합된(large well-matched) 디바이스에 의존하지 않는다.
도 4는 본 발명 주제의 예에 따른, 증폭기 이득과 자동 이득 제어(AGC) 회로의 공급 전압의 관계에 대한 예를 개괄적으로 나타낸 것이다. 도 4는 3개의 상이한 자동 이득 제어(AGC) 트립점 설정을 나타내는 3개의 선도(plot)를 포함한다. 제1 선도(401)는 3.9 볼트로 설정된 트립점을 나타낸다. 제2 선도(402)는 3.5 볼트로 설정된 트립점을 나타낸다. 제3 선도(403)는 3.1 볼틀 설정된 트립점을 나타낸다. 각 선도에서, 자동 이득 제어(AGC)는 공급 전압이 변화함에 따라 이득을 대략 0.011 볼트 변화시킨다. 여러 예에서, 다른 디바이스 회로는, AD 변환기가 이진 출력 값의 전범위에 걸쳐 변환을 수행하기 이전에 디바이스를 디스에이블할 수 있다. 본 발명 주제의 범위를 벗어나지 않는 다른 트립 설정점 및 다른 공급 전압 변화 값이 가능한 것은 물론이다.
도 5는 본 발명 주제의 예에 따른 자동 이득 제어(AGC) 회로의 동작 방법의 예를 개괄적으로 나타낸 것이다. 단계 501에서, 증폭기의 제1 입력단에서 제1 신호를 수신할 수 있다. 단계 502에서, 증폭기의 출력단에 증폭된 신호를 제공할 수 있다. 단계 503에서, 전원 공급 정보를 수신할 수 있다. 그리고 단계 504에서, 수신된 전원 공급 정보를 사용하여 증폭기의 이득을 조정할 수 있다.
추기 사항
이상의 상세한 설명은, 상세한 설명의 일부를 구성하는 첨부도면에 대한 참조를 포함한다. 도면은 예시로서 본 발명을 실시할 수 있는 구체적인 실시예를 나타낸다. 이 실시예들은 또한 여기서는 "예(example)"라고도 한다. 본 출원에서 언급된 모든 간행물, 특허, 및 특허문헌은 원용에 의해 각기 포함된 것처럼, 그 내용 전부가 원용에 의해 본 출원에 포함된다. 원용에 의해 포함됨으로써 본 출원과 상기한 문헌들 사이의 용법(usage)이 불일치하는 경우, 포함되는 문헌(들)의 용법은 본 출원의 용법에 대한 보충으로 생각되어야 하며; 양립할 수 없는 불일치(irreconcilable inconsistencies)의 경우, 본 명세서에서의 용법이 지배한다(control).
본 출원에서, "또는"이라는 용어는 비배타적인 것, 즉 달리 명시되지 않는 한, "A 또는 B"는 "B가 아니라 A", "A가 아니라 B", 그리고 "A 및 B"를 가리키기 위해 사용된다. 또한 첨부된 특허청구범위에서, "포함하는"이라는 용어는 제한을 두지 않는 것(open-ended)이다, 즉, 특허청구범위에서 이 용어 앞에 열거된 것 이외의 요소들을 포함하는 시스템, 디바이스, 물품(article), 또는 프로세스가 여전히 특허청구범위 내에 포함되는 것으로 간주된다. 또, 아래의 특허청구범위에서 "제1", "제2", 및 "제3" 등의 용어는 단지 라벨로서 사용된 것이고, 그 대상에 수치적 요건을 부가하기 위한 것은 아니다.
이상의 설명은 예시를 위한 것이고 제한하려는 것이 아니다. 다른 예에서, 전술한 예들(또는 하나 이상의 그 측면들)은 서로 조합하여 사용될 수 있다. 예를 들면 해당 기술분야의 당업자가 이상의 기재를 검토할 때, 다른 실시예들이 사용될 수 있다. 요약서는 37 C.F.R, §1.72(b)에 따라 독자로 하여금 개시된 기술 내용(technical disclosure)을 신속하게 알 수 있도록 하기 위해 제공된다. 요약서는 청구항들의 범위 또는 의미를 해석하거나 한정하는 데 사용되지 않을 것이라는 이해를 바탕으로 제출된다. 또한, 이상의 상세한 설명에서, 여러 특징들을 함께 그룹으로 묶어 개시내용을 간단하게 할 수 있다. 이것은 특허청구되지 않은 개시된 특징(unclaimed disclosed feature)이 모든 청구항에 필수적임을 의미하는 것으로 해석되어서는 안된다. 오히려, 발명의 내용은 특정 개시된 실시예의 모든 특징 범위 내에 있을 수 있다. 따라서, 이하의 특허청구범위는, 개별 실시예인 그 자체에 의거하는 각 청구항과 함께, 발명을 실시하기 위한 구체적인 내용에 포함되며, 그러한 실시예들은 여러 조합 또는 순열로 서로 조합될 수 있다. 본 발명의 범위는 청구항들의 등가물(equivalent)의 전 범위와 함께, 첨부된 특허청구범위를 참조하여 정해져야 한다.

Claims (15)

  1. 제1 입력단에서 제1 신호를 수신하고, 출력단에 증폭된 신호를 제공하도록 구성된 증폭기; 및
    전원 공급 정보를 수신하고, 상기 전원 공급 정보를 사용하여 상기 증폭기의 이득을 조정하도록 구성된 제어기
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 제어기는,
    상기 전원 공급 정보를 수신하고, 상기 전원 공급 정보를 제1 한계값 및 제2 한계값과 비교하며, 상기 전원 공급 정보, 상기 제1 한계값, 및 제2 한계값을 사용하여 상기 증폭기의 이득을 설정하도록 구성된, AD 변환기; 및
    설정점 전압을 사용하여 상기 제1 한계값과 상기 제2 한계값을 제공하도록 구성된 한계값 생성기를 포함하고,
    상기 설정점 전압은 상기 한계값 생성기에 연결된 설정점 저항기의 값의 함수인, 장치.
  3. 제2항에 있어서,
    상기 AD 변환기는 상기 전원 공급 정보, 상기 제1 한계값, 및 상기 제2 한계값을 사용하여 디지털 이득 설정점을 제공하고, 상기 디지털 이득 설정점을 사용하여 상기 증폭기의 이득을 설정하도록 구성되며,
    상기 디지털 이득 설정점은 복수의 비트 값인, 장치.
  4. 제2항 또는 제3항에 있어서,
    상기 한계값 생성기는,
    직렬로 연결된 제1 저항기와 제2 저항기를 포함하고, 상기 제1 저항기의 제1 노드는 상기 제2 저항기의 제1 노드에 연결되며, 상기 제1 저항기의 제2 노드는 상기 제1 한계값을 제공하도록 구성되고, 상기 제2 저항기의 제2 노드는 상기 제2 한계값을 제공하도록 구성된, 분압기; 및
    기준 전압과 설정점 전압을 비교하고, 상기 비교의 결과를 사용하여 상기 제1 저항기의 제1 노드에서의 전압을 설정하도록 구성된 설정점 비교기를 포함하는, 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 전원 공급 정보는 상기 증폭기에 연결된 배터리의 전압을 나타내는 전압 정보를 포함하는, 장치.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 증폭기 및 상기 제어기를 포함하는 집적회로 다이를 포함하는 장치.
  7. 증폭기의 제1 입력단에서 제1 신호를 수신하는 단계;
    상기 증폭기의 출력단에 증폭된 신호를 제공하는 단계;
    전원 공급 정보를 수신하는 단계; 및
    상기 수신된 전원 공급 정보를 사용하여 상기 증폭기의 이득을 조정하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 증폭기의 이득을 조정하는 단계는,
    한계값 생성기의 입력단에서의 저항값을 검출하는 단계;
    상기 검출된 저항값의 함수로서 제1 한계값 및 제2 한계값을 제공하는 단계;
    전원 공급 정보를 상기 제1 한계값 및 상기 제2 한계값과 비교하는 단계;
    상기 비교의 결과를 사용하여 디지털 이득 설정점을 제공하는 단계;
    상기 디지털 이득 설정점을 디코딩하는 단계; 및
    상기 디코딩된 설정점을 사용하여 상기 증폭기의 이득을 설정하는 단계를 포함하는, 방법.
  9. 제8항에 있어서,
    상기 디지털 이득 설정점을 제공하는 단계는,
    전압 정보가, 배터리 전압이 상기 제1 한계값보다 크다는 것을 나타내는 경우 제1 디지털 이득 설정점 값을 제공하는 단계; 및
    상기 전압 정보가, 배터리 전압이 상기 제2 한계값보다 작다는 것을 나타내는 경우 제2 디지털 이득 설정점 값을 제공하는 단계를 포함하고,
    상기 제1 한계값은 상기 제2 한계값보다 큰, 방법.
  10. 제9항에 있어서,
    상기 디지털 이득 설정점을 제공하는 단계는, 상기 전압 정보가 상기 제1 한계값에서 상기 제2 한계값으로 증가할 때 미리 결정된 양만큼 상기 디지털 이득 설정점의 값을 증가시키는 단계를 포함하는, 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 전원 공급 정보를 수신하는 단계는 상기 증폭기에 연결된 배터리의 전압을 나타내는 전압 정보를 수신하는 단계를 포함하는, 방법.
  12. 제1 입력단에서 제1 신호를 수신하고, 출력단에 증폭된 신호를 제공하도록 구성된 증폭기; 및
    전원 공급 정보를 수신하고, 상기 전원 공급 정보를 사용하여 상기 증폭기의 이득을 조정하도록 구성된 제어기
    를 포함하는 집적회로; 및
    상기 집적회로의 외부에서 상기 제어기에 연결된 설정점 저항기
    를 포함하고,
    상기 제어기는,
    상기 전원 공급 정보를 수신하고, 상기 전원 공급 정보를 제1 한계값 및 제2 한계값과 비교하며, 상기 전원 공급 정보, 상기 제1 한계값, 및 제2 한계값을 사용하여 상기 증폭기의 이득을 설정하도록 구성된 AD 변환기; 및
    설정점 전압을 사용하여 상기 제1 한계값과 상기 제2 한계값을 제공하도록 구성된 한계값 생성기를 포함하고,
    상기 설정점 전압은 상기 설정점 저항기의 값의 함수인,
    시스템.
  13. 제12항에 있어서,
    상기 AD 변환기는, 상기 전원 공급 정보, 상기 제1 한계값, 및 제2 한계값을 사용하여 디지털 이득 설정점을 제공하고, 상기 디지털 이득 설정점을 사용하여 상기 증폭기의 이득을 설정하도록 구성되며,
    상기 디지털 이득 설정점은 복수의 비트 값인, 시스템.
  14. 제12항 또는 제13항에 있어서,
    상기 한계값 생성기는,
    직렬로 연결된 제1 저항기와 제2 저항기를 포함하고, 상기 제1 저항기의 제1 노드는 상기 제2 저항기의 제1 노드에 연결되며, 상기 제1 저항기의 제2 노드는 상기 제1 한계값을 제공하도록 구성되고, 상기 제2 저항기의 제2 노드는 상기 제2 한계값을 제공하도록 구성된, 분압기; 및
    기준 전압과 설정점 전압을 비교하고, 상기 비교의 결과를 사용하여 상기 제1 저항기의 제1 노드에서의 전압을 설정하도록 구성된 설정점 비교기를 포함하는, 시스템.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 증폭된 신호를 수신하도록 구성된 오디오 출력 트랜듀서를 포함하고;
    상기 제1 신호는 오디오 신호를 포함하는, 시스템.
KR1020100097976A 2009-10-07 2010-10-07 자동 이득 제어 KR101708722B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US24958409P 2009-10-07 2009-10-07
US61/249,584 2009-10-07

Publications (2)

Publication Number Publication Date
KR20110037922A true KR20110037922A (ko) 2011-04-13
KR101708722B1 KR101708722B1 (ko) 2017-02-21

Family

ID=43822747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100097976A KR101708722B1 (ko) 2009-10-07 2010-10-07 자동 이득 제어

Country Status (4)

Country Link
US (1) US8432225B2 (ko)
KR (1) KR101708722B1 (ko)
CN (1) CN102055424B (ko)
TW (1) TWI580179B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8837635B2 (en) * 2011-06-08 2014-09-16 Broadcom Corporation Controlling a transmit path based on monitored error vector magnitude (EVM) performance
GB2492123B (en) * 2011-06-22 2013-06-12 Renesas Mobile Corp Method, apparatus and computer program for setting a radio frequency gain
US9191905B2 (en) * 2011-06-22 2015-11-17 Broadcom Corporation Method, apparatus and computer readable medium for setting a radio frequency gain
CN102271189B (zh) * 2011-08-17 2014-01-01 惠州Tcl移动通信有限公司 手机及其破音处理方法
US9918172B1 (en) 2016-08-19 2018-03-13 Semiconductor Components Industries, Llc Active output driver supply compensation for noise reduction
US11183975B2 (en) * 2019-04-20 2021-11-23 Texas Instruments Incorporated Window based supply voltage conditioning circuit for noise filtering
EE01564U1 (et) * 2021-06-22 2022-04-18 Kaitsevägi Meetod raadiosagedusvõimendi transistori eelpinge digitaalseks reguleerimiseks suletud tagasisideahelaga kontrolleriga

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098343A (ja) * 1996-09-20 1998-04-14 Hitachi Denshi Ltd 受信機
US6178313B1 (en) * 1998-12-31 2001-01-23 Nokia Mobile Phones Limited Control of gain and power consumption in a power amplifier
US7482873B2 (en) * 2002-09-17 2009-01-27 Nxp B.V. Preserving linearity of a rf power amplifier

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353364B1 (en) * 1998-12-22 2002-03-05 Ericsson Inc. Digitally gain controllable amplifiers with analog gain control input, on-chip decoder and programmable gain distribution
US6166598A (en) * 1999-07-22 2000-12-26 Motorola, Inc. Power amplifying circuit with supply adjust to control adjacent and alternate channel power
US6304145B1 (en) * 2000-02-02 2001-10-16 Nokia Networks Oy Large signal amplifier gain compensation circuit
US6765436B1 (en) * 2002-09-04 2004-07-20 Cirrus Logic, Inc. Power supply based audio compression for digital audio amplifier
US6897730B2 (en) * 2003-03-04 2005-05-24 Silicon Laboratories Inc. Method and apparatus for controlling the output power of a power amplifier
US6998919B2 (en) * 2003-10-22 2006-02-14 Rf Micro Devices, Inc. Temperature compensated power amplifier power control
US7915954B2 (en) * 2004-01-16 2011-03-29 Qualcomm, Incorporated Amplifier predistortion and autocalibration method and apparatus
US7193459B1 (en) * 2004-06-23 2007-03-20 Rf Micro Devices, Inc. Power amplifier control technique for enhanced efficiency
US7358816B2 (en) * 2004-11-11 2008-04-15 Samsung Electronics Co., Ltd. Variable gain amplifier
EP1696558A1 (en) * 2005-02-25 2006-08-30 STMicroelectronics S.r.l. Protection of output stage transistor of an RF power amplifier
DE102006014778A1 (de) * 2006-03-30 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vorrichtung und Verfahren zur betriebsparameterabhängigen Verstärkungseinstellung in Funkeinrichtungen
US8224270B2 (en) * 2006-12-06 2012-07-17 Broadcom Corporation Method and system for optimizing transmit power of a power amplifier using a battery voltage (Vbat) monitor
US8160519B2 (en) * 2008-09-08 2012-04-17 Nokia Corporation Compensating for variations in the response of a power supply
US8611836B2 (en) * 2010-08-25 2013-12-17 Skyworks Solutions, Inc. Amplifier gain adjustment in response to reduced supply voltage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098343A (ja) * 1996-09-20 1998-04-14 Hitachi Denshi Ltd 受信機
US6178313B1 (en) * 1998-12-31 2001-01-23 Nokia Mobile Phones Limited Control of gain and power consumption in a power amplifier
US7482873B2 (en) * 2002-09-17 2009-01-27 Nxp B.V. Preserving linearity of a rf power amplifier

Also Published As

Publication number Publication date
TWI580179B (zh) 2017-04-21
US20110080219A1 (en) 2011-04-07
CN102055424B (zh) 2015-11-25
CN102055424A (zh) 2011-05-11
TW201128937A (en) 2011-08-16
US8432225B2 (en) 2013-04-30
KR101708722B1 (ko) 2017-02-21

Similar Documents

Publication Publication Date Title
KR20110037922A (ko) 자동 이득 제어
US9281744B2 (en) System and method for a programmable voltage source
JP5565206B2 (ja) Ａｄ変換器及びａｄ変換回路の電圧制御方法
US8072266B1 (en) Class G amplifier with improved supply rail transition control
US8489030B2 (en) Radio apparatus having first and second amplifiers and which performs direct current offset correction of the first and second amplifiers
CN101520667A (zh) 线性稳压器与稳压方法
JPWO2012029210A1 (ja) 増幅装置
US9768800B1 (en) Envelope dependent output stage scalability
US6690312B1 (en) Method and circuit for regulating the signal level fed to an analog/digital converter
US9007245B2 (en) Semiconductor device having Analog-to-Digital Converter with gain-dependent dithering and communication apparatus
TWI659657B (zh) 偵測電路與相關偵測方法
CN218387309U (zh) 自适应导通时间控制电路、电源转换器、芯片和电子设备
JP2010141776A5 (ko)
CN215773049U (zh) 一种带自适应升压控制电路的音频功率放大器
JP2015126444A (ja) 音響装置、および周波数特性調整方法
US9634621B1 (en) Charge-pump power supply with voltage-headroom-dependent supply voltage
US8374563B2 (en) Gain control circuit of the wireless receiver
JP6454773B2 (ja) 光受信機
US6812681B1 (en) Digital dynamic trace adjustment pulse width modulate controller
TWI496411B (zh) 電子系統、自動靜音控制電路及其控制方法
JP7197318B2 (ja) ノイズ検出装置及びノイズ検出方法
KR20090003793A (ko) 자동 이득 제어기 및 자동 이득 제어 방법
US8405534B2 (en) Two-wire transmitter
JP2004128599A (ja) 演算増幅器及び当該演算増幅器を用いたスピーカアンプ
KR20090118458A (ko) 가변 부하 능동형 증폭기의 전원 공급 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right