KR20110037086A - Method for nitride semiconductor crystal growth - Google Patents

Method for nitride semiconductor crystal growth Download PDF

Info

Publication number
KR20110037086A
KR20110037086A KR1020090094357A KR20090094357A KR20110037086A KR 20110037086 A KR20110037086 A KR 20110037086A KR 1020090094357 A KR1020090094357 A KR 1020090094357A KR 20090094357 A KR20090094357 A KR 20090094357A KR 20110037086 A KR20110037086 A KR 20110037086A
Authority
KR
South Korea
Prior art keywords
crystal
nitride semiconductor
substrate
crystal growth
gan
Prior art date
Application number
KR1020090094357A
Other languages
Korean (ko)
Other versions
KR101116905B1 (en
Inventor
양민
안형수
하홍주
Original Assignee
시스솔루션 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시스솔루션 주식회사 filed Critical 시스솔루션 주식회사
Priority to KR1020090094357A priority Critical patent/KR101116905B1/en
Publication of KR20110037086A publication Critical patent/KR20110037086A/en
Application granted granted Critical
Publication of KR101116905B1 publication Critical patent/KR101116905B1/en

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PURPOSE: A nitride semiconductor crystal growing method is provided to improve the quality of crystal by removing the strain caused by the mask which may applied to the nitride semiconductor crystal. CONSTITUTION: A substrate having a plurality of crystal surface is arranged with the first crystal surface as the surface(S10). A mask pattern of the stripe pattern having the predetermined width and the period is formed on the first crystal surface(S20). A second crystal plane having the predetermined angle with the first crystal surface is exposed by etching the substrate(S30).

Description

질화물 반도체 결정 성장 방법{Method for nitride semiconductor crystal growth}Method for nitride semiconductor crystal growth

본 발명은 질화물 반도체 결정 성장 방법에 관한 것으로서, 더욱 구체적으로는 반분극성을 가지는 질화물 반도체 결정 성장 방법에 관한 것이다.The present invention relates to a nitride semiconductor crystal growth method, and more particularly to a nitride semiconductor crystal growth method having a semi-polarity.

최근 활발하게 개발되고 있는 III족 금속 질화물 반도체를 이용한 청색 및 백색 LED를 비롯한 청자색 레이저 다이오드 등의 광소자 및 전자소자들은 c-사파이어를 질화물 반도체 결정성장을 위한 기판으로 사용하고 있다. 그러나, 이러한 c-사파이어 기판은 결정 성장 방향으로 강한 분극성을 가지므로, 광소자의 발광 효율을 저하시키는 등의 문제점들을 가지고 있다.Optical devices and electronic devices such as blue-violet laser diodes including blue and white LEDs using group III metal nitride semiconductors, which are being actively developed in recent years, use c-sapphire as a substrate for nitride semiconductor crystal growth. However, since the c-sapphire substrate has a strong polarization in the crystal growth direction, there are problems such as lowering the luminous efficiency of the optical device.

이에 따라서, 이러한 분극성을 완화 또는 제거하기 위하여 반분극성(semi-polar) 또는 무극성(non-polar) 성질을 가지는 결정 성장에 대한 연구가 활발하게 진행이 되고 있다. Accordingly, in order to alleviate or eliminate such polarity, studies on crystal growth having semi-polar or non-polar properties have been actively conducted.

이러한 반분극성 질화물 반도체 결정 성장의 연구 중에서, 실리콘 기판을 사용하여 (11-22) GaN 결정을 선택적으로 성장시키는 방법이 제안된 바 있다. (Tanikawa et al., Journal of Crystal Growth Vol. 311, Issue 10 pp. 2879- 2882 (2009) 참조) 상기 제안된 방법은 (113) 결정면을 가지는 실리콘을 에칭 가공하여 (111) 결정면을 노출시키고 그 면에 (11-22) 결정면을 가지는 GaN 결정을 선택적으로 성장시키는 방법이다. (11-22) GaN 결정면은 분극성이 완화되는 특성을 가지는 반분극성(semi-polar) 결정면이기 때문에 이 결정면 위에 LED와 같은 광소자를 제작하면 발광효율을 증대시킬 수 있는 장점이 있다. In the study of semi-polar nitride semiconductor crystal growth, a method of selectively growing (11-22) GaN crystals using a silicon substrate has been proposed. (See Tanikawa et al., Journal of Crystal Growth Vol. 311, Issue 10 pp. 2879-2882 (2009).) The proposed method etches silicon having a (113) crystal plane to expose the (111) crystal plane and It is a method for selectively growing a GaN crystal having a (11-22) crystal plane on the plane. Since the GaN crystal plane is a semi-polar crystal plane having a property of relieving polarization, there is an advantage that the luminous efficiency can be increased by fabricating an optical device such as an LED on the crystal plane.

이를 도 6을 참조하여 상세히 설명하면 다음과 같다. 먼저, (113) 결정면을 표면으로 하는 실리콘 기판(1)을 준비한 후(단계 S1), 실리콘 기판(1)의 (113) 결정면에 약 70 nm 두께의 SiO2 막을 스퍼터링하여 증착한 후 포토리소그라피 공정에 의하여 소정의 폭과 주기를 가지는 스트라이프 패턴의 마스크(2)을 제작한다. (단계 S2) 스트라이프 패턴의 마스크 제작이 완료되면 실리콘 기판(1)을 에칭하여 경사진 (111) 결정면이 노출되도록 하고(단계 S3), 유기금속 기상성장(Metalorganic vapour phase epitaxy: MOVPE) 장치를 이용하여 1차로 GaN 결정(3)을 성장한다(단계 S4) 이후, 2차로 GaN 결정을 성장하면 역삼각형 모양의 GaN 스트라이프 형상들이 합쳐지기 시작하여 최종적으로 평탄한 모양의 (11-22) GaN 결정(3')이 형성된다. (단계 S5)This will be described in detail with reference to FIG. 6 as follows. First, after preparing a silicon substrate 1 having a (113) crystal surface as a surface (step S1), a SiO 2 film having a thickness of about 70 nm is deposited on the (113) crystal surface of the silicon substrate 1 by deposition, followed by a photolithography process By using this, a stripe pattern mask 2 having a predetermined width and period is produced. (Step S2) When the mask fabrication of the stripe pattern is completed, the silicon substrate 1 is etched to expose the inclined (111) crystal plane (step S3), and an organic metal vapor phase epitaxy (MOVPE) device is used. To grow GaN crystals 3 first (step S4), when GaN crystals are grown second, inverse triangular GaN stripe shapes start to merge to finally form (11-22) GaN crystals (3). ') Is formed. (Step S5)

도 7의 (a)는 도 6의 방법에 의해 성장된 GaN 결정의 단면 사진이고, (b)는GaN 결정의 358nm에서의 음극 발광(Cathodeluminescence: CL) 사진이며, (c) 363nm에서의 CL 사진이다.(A) is a cross-sectional photograph of a GaN crystal grown by the method of FIG. 6, (b) is a cathode emission (CL) photograph at 358 nm of the GaN crystal, and (c) a CL photograph at 363 nm. to be.

그러나, 이러한 종래 방법에 따르면, SiO2 마스크 물질이 GaN 결정 성장 시 기판에 계속 존재하기 때문에 질화물 반도체 박막층과의 이질적인 성질에 의해 새로운 스트레인을 발생시키고, 반도체 내부에 적층 결함 등 많은 결정 결함을 발생시키는 문제가 있다. However, according to this conventional method, since the SiO 2 mask material is continuously present on the substrate during GaN crystal growth, new strains are generated due to heterogeneous properties with the nitride semiconductor thin film layer, and many crystal defects such as stacking defects are generated inside the semiconductor. there is a problem.

특히, (113) 실리콘 기판 위에 (11-22) GaN를 결정성장 하기 위해서는 폭 1 내지 2μm의 스트라이프 형태들이 3-5μm의 주기를 가지도록 마스크를 제작하기 때문에, 단위 면적당 SiO2의 밀도가 높게 되어서, 이에 따라서 생기는 결정 결함 등의 문제가 매우 크다고 할 수 있다. In particular, in order to crystallize (11-22) GaN on a (113) silicon substrate, since a stripe form having a width of 1 to 2 μm has a period of 3-5 μm, a density of SiO 2 per unit area becomes high. This can be said to be a very large problem such as crystal defects.

본 발명은 상기와 같은 단점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 다양한 기판 위에 반분극성 질화물 반도체 결정을 성장시키는 방법을 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above disadvantages, and an object of the present invention is to provide a method for growing semi-polar nitride nitride crystals on various substrates.

본 발명의 다른 목적은 적층 결함(stacking fault) 등의 결정 결함이 최소로 되는 우수한 결정질을 가지는 반분극성 GaN 결정 성장 방법을 제공하는 것이다.Another object of the present invention is to provide a semi-polarized GaN crystal growth method having excellent crystallinity in which crystal defects such as stacking faults are minimized.

본 발명의 또 다른 목적은 광소자를 제조할 때 사용할 수 있는 우수한 결정질을 가지는 질화물 반도체 템플릿 기판용의 반분극성 질화물 반도체 결정을 제공하는 것이다.It is still another object of the present invention to provide a semi-polarized nitride semiconductor crystal for a nitride semiconductor template substrate having excellent crystalline properties that can be used when manufacturing an optical device.

이러한 목적 및 기타 목적을 이루기 위하여, 본 발명의 제1 특징에 따르는 질화물 반도체 결정 성장 방법은In order to achieve these and other objects, the nitride semiconductor crystal growth method according to the first aspect of the present invention

복수의 결정면을 가지는 기판에서 제1 결정면이 표면으로 되도록 기판을 준비하는 단계;Preparing a substrate such that the first crystal surface is a surface in the substrate having a plurality of crystal surfaces;

기판의 제1 결정면에, 소정의 폭과 주기를 가지는 스트라이프 형태의 마스크 패턴을 형성하는 단계;Forming a mask pattern in the form of a stripe having a predetermined width and period on the first crystal surface of the substrate;

마스크 패턴 아래로, 상기 제1 결정면과 소정의 각도를 가지는 제2 결정면이 노출되도록 기판을 에칭하는 단계;Etching the substrate under the mask pattern to expose a second crystal surface having a predetermined angle with the first crystal surface;

마스크 패턴을 제거하는 단계;Removing the mask pattern;

상기 노출된 제2 결정면 상에 질화물 반도체를 성장시키는 단계; 및Growing a nitride semiconductor on the exposed second crystal surface; And

상기 제1 결정면과 수직한 방향으로 질화물 반도체를 성장시키는 단계로 이루어진다.Growing a nitride semiconductor in a direction perpendicular to the first crystal plane.

이때, 기판에서 스트라이프 형태의 에칭되지 않은 폭은 2μm 미만이 되고, 주기는 3-5μm 범위인 것이 바람직하다. 더욱 바람직하기로는, 스트라이프 형태의 에칭되지 않은 폭은 0.5-1.5μm 범위이다.At this time, the unetched width of the stripe shape in the substrate is less than 2μm, the period is preferably 3-5μm range. More preferably, the unetched width in the form of stripe is in the range of 0.5-1.5 μm.

기판은 실리콘, GaAs, InP 및 사파이어로 이루어진 그룹 중에서 선택될 수 있으며, 질화물 반도체를 성장시키는 단계는 MOVPE를 사용하는 것이 바람직하다.The substrate may be selected from the group consisting of silicon, GaAs, InP and sapphire, and the growth of the nitride semiconductor is preferably using MOVPE.

기판으로 실리콘 기판을 사용할 때, 제1 결정면은 (113) 결정면이고, 제2 결정면은 (111) 결정면이 되는 것이 바람직하다.When using a silicon substrate as the substrate, it is preferable that the first crystal plane is a (113) crystal plane and the second crystal plane is a (111) crystal plane.

질화물 반도체가 갈륨 나이트라이드일 때, 상기 노출된 제2 결정면 상에 질화물 반도체를 성장시키는 단계 전에, 알루미늄 나이트라이드를 성장시키는 단계를 더 포함할 수 있다.When the nitride semiconductor is gallium nitride, the method may further include growing aluminum nitride before growing the nitride semiconductor on the exposed second crystal surface.

본 발명의 제2 특징에 따른 질화물 반도체는 상기한 방법으로 성장된 것이다.The nitride semiconductor according to the second aspect of the present invention is grown by the above method.

본 발명의 질화물 반도체 결정 성장 방법에 따르면, 다양한 기판을 사용하면서도, 결정 결함 밀도를 감소시킨 반분극성의 질화물 반도체 결정을 성장시킬 수 있다. 즉, 선택적 결정 성장에 흔히 사용되는 SiO2 또는 메탈 마스크를 사용하지 않음으로써 적층 결함에 의한 결정 결함밀도를 감소시키고 질화물 반도체 결정에 가해질 수 있는 마스크에 의한 스트레인을 제거함으로써 결정질의 향상을 기대할 수 있다.According to the nitride semiconductor crystal growth method of the present invention, it is possible to grow a semi-polarized nitride semiconductor crystal having reduced crystal defect density while using various substrates. In other words, by not using SiO 2 or a metal mask which is commonly used for selective crystal growth, the crystal defect density due to stacking defects can be reduced, and the improvement of crystallinity can be expected by removing the strain caused by the mask that can be applied to the nitride semiconductor crystal. .

또한, 본 발명은 실리콘, 사파이어, 다른 종류의 화합물 반도체(GaAs, InP) 등의 다양한 기판을 사용할 수 있는 장점이 있다. 예를 들어, 실리콘 기판을 사용하는 경우, 대면적이 가능하여 생산 단가를 낮출 수 있고 여러 가지 고기능 소자와의 접목이 가능하다는 장점이 있다. In addition, the present invention has the advantage of using a variety of substrates, such as silicon, sapphire, other types of compound semiconductors (GaAs, InP). For example, in the case of using a silicon substrate, the large area is possible to reduce the production cost and has the advantage that it can be combined with various high-performance devices.

본 발명에 의하여 제조된 질화물 반도체 결정이 템플릿 기판으로서 그 위에 청색 또는 백색 LED의 기판으로 사용되면 탑다운(top-down) 방식의 LED 전극형성이 가능하여 웨이퍼 당 수율 향상을 기대할 수 있고, 대면적의 실리콘 기판을 이용하면 LED의 생산단가도 낮출 수 있다는 장점이 있다.When the nitride semiconductor crystal produced by the present invention is used as a template substrate as a substrate of blue or white LED, it is possible to form a top-down LED electrode, so that the yield per wafer can be improved and a large area can be expected. The silicon substrate of the advantage that can reduce the production cost of LED.

이하에서는 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명을 상세하게 설명한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도 1에는 본 발명의 실시예에 따른 질화물 반도체 결정 성장 방법이 도시되어 있다. 본 실시예는 실리콘 기판을 사용하여 반분극성의 (11-22) GaN 결정을 성장시키는 것에 대한 실시예이다.1 shows a nitride semiconductor crystal growth method according to an embodiment of the present invention. This example is for growing semi-polarized (11-22) GaN crystals using a silicon substrate.

먼저, (113) 결정면을 표면으로 하는 실리콘 기판(10)을 준비한다. (단계 S10)First, a silicon substrate 10 having a (113) crystal surface as a surface is prepared. (Step S10)

다음으로, 실리콘 기판(10)의 (113) 결정면에 약 70 nm 두께의 SiO2 막을 스퍼터링하여 증착한 후 포토리소그라피 공정에 의하여 소정의 폭과 주기를 가지는 스트라이프 패턴의 마스크(20)을 제작한다. (단계 S20). Subsequently, a SiO 2 film having a thickness of about 70 nm is deposited on the (113) crystal surface of the silicon substrate 10 by vapor deposition, and then a stripe pattern mask 20 having a predetermined width and period is manufactured by a photolithography process. (Step S20).

이때, 마스크(20)에서 SiO2 스트라이프의 폭은 2μm 미만이 되고, 주기는 3-5μm 범위이다. 최적 성장을 위해서는 폭이 0.5-1.5μm 범위가 되는 것이 바람직하다. At this time, the width of the SiO 2 stripe in the mask 20 is less than 2μm, the period is 3-5μm range. For optimum growth it is desirable that the width be in the range of 0.5-1.5 μm.

마스크(20) 제작이 완료되면 KOH 25% 용액을 이용해서 (113) 실리콘 기판(10)을 에칭하여 경사진 (111) 결정면이 노출되도록 한다. (단계 S30) 이때, 스트라이프 패턴의 방향은 (21-1) 방향이 되고 에칭을 실시하면, (111)결정면이 다른 방위의 결정면에 비하여 에칭 속도가 현저하게 낮기 때문에 에칭 후에는 (111) 결정면과 (-1-1-1) 결정면이 노출된다. 마스크(20)의 패턴에 따라서, 기판(10) 표면에서 스트라이프 형태의 에칭되지 않은 폭(도 2의 w)은 2μm 미만이 되고, 주기(eh 2의 s)는 3-5μm 범위가 된다. After fabrication of the mask 20 is completed, the (113) silicon substrate 10 is etched using a 25% KOH solution to expose the inclined (111) crystal plane. (Step S30) At this time, the direction of the stripe pattern becomes the (21-1) direction, and when etching is performed, since the etching rate is significantly lower than that of the crystal planes of different orientations, the (111) crystal plane and the (-1-1-1) The crystal plane is exposed. Depending on the pattern of the mask 20, the unetched width (w in FIG. 2) in the form of stripe on the surface of the substrate 10 is less than 2 μm, and the period (s of eh 2) is in the range of 3-5 μm.

에칭 공정이 완료되면 HF 또는 BOE 용액을 이용하여 SiO2 마스크를 제거한다. (단계 S40)After the etching process is completed, the SiO 2 mask is removed using HF or BOE solution. (Step S40)

다음으로, MOVPE 결정 성장 장치를 이용하여 GaN 결정을 성장시킨다. MOVPE 결정 성장 장치의 Ga의 원료로는 TMGa, Al의 원료로는 TMAl 그리고 N의 원료로는 암모니아(NH3)를 각각 이용한다. 이러한 GaN 결정 성장 단계는 두 단계(단계 S50과 단계 S60)으로 나뉘며 상세한 사항은 다음과 같다. Next, GaN crystals are grown using a MOVPE crystal growth apparatus. TMGa is used as the raw material of Ga of the MOVPE crystal growth apparatus, TMAl is used as the raw material of Al, and ammonia (NH 3 ) is used as the raw material of N, respectively. The GaN crystal growth step is divided into two steps (step S50 and step S60), and the details are as follows.

먼저, 스트라이프 형태로 가공된 (113) 실리콘 기판(10)을 도시되지 않은 반응관 안에 장착하고 1120℃에서 AlN을 약 100 nm 두께로 성장한 후 온도 1070℃에서 1차 GaN를 성장하면 역삼각형 모양의 GaN 스트라이프 형상(30)이 얻어진다. (단계 S50) 즉, 결정 성장을 위한 원료 분자들을 기판(10) 기판 위로 흘려주면, 원료 분자들은 기판 표면에서 일정한 거리를 이동(migration)하다가 가장 안정적인 위치를 찾게 되며, GaN의 결정구조상 실리콘 기판(10)의 (113) 결정면보다는 (111) 결정면 위에 선택적으로 결정 성장된다. 따라서, 폭이 좁은 (113) 결정면보다는 바로 옆에 존재하는 (111) 경사면에 우선적으로 성장을 하려는 경향이 있다. First, the (113) silicon substrate 10 processed into a stripe shape is mounted in a reaction tube (not shown), and AlN is grown to a thickness of about 100 nm at 1120 ° C., and then a primary GaN is grown at a temperature of 1070 ° C. to form an inverted triangle. GaN stripe shape 30 is obtained. (Step S50) That is, when the raw material molecules for crystal growth are flowed onto the substrate 10 substrate, the raw material molecules migrate a certain distance from the surface of the substrate and find the most stable position. The crystals are selectively grown on the (111) crystal plane rather than the (113) crystal plane of 10). Therefore, there is a tendency to preferentially grow on the (111) inclined plane that exists immediately next to the narrow (113) crystal plane.

도 3은 스트라이프 형태의 폭(w)이 0.5μm이고 주기(s)가 2.0μm일 때의 단계 S50이 완료된 후의 결정 단면 사진이다.3 is a crystal cross-sectional photograph after step S50 is completed when the width w of the stripe shape is 0.5 μm and the period s is 2.0 μm.

이후에 온도 1037℃에서 2차로 GaN 결정을 성장하면 역삼각형 모양의 GaN 스트라이프 형상들이 합쳐지기 시작하여 최종적으로 평탄한 모양의 (11-22) GaN 결 정(31)이 형성된다. (단계 S60)Subsequently, when GaN crystals are grown secondly at a temperature of 1037 ° C., GaN stripe shapes of inverted triangles start to merge, and finally a flat (11-22) GaN crystal 31 is formed. (Step S60)

이와 같이, SiO2 마스크 없이 선택적 결정 성장을 하기 위해서는 에칭 가공된 기판(도 2 참조)에서 스트라이프 형태로 형성된 (113) 결정면의 폭(w)과 주기(s)를 최적화시켜야 한다. 본 발명자는 다수의 실험을 통하여, 스트라이프의 폭(w)이 2 μm 이상이 되면 단계 S50에서 실리콘 결정의 (111) 결정면뿐 아니라 (113) 결정면 위에서도 결정 성장이 이루어짐을 확인하였다. 즉, 스트라이프 형태의 폭(w)이 평균적인 이동(migration) 거리에 해당하는 임계치를 넘어서면, 비록 (111) 결정면 위의 결정 선호도가 크더라도, 원료 분자들이 (111) 방향을 가지는 경사면까지 도달하지 못하고 (113) 결정면 위에서 결정 성장이 이루어지게 된다. (111) 결정면과 (113) 결정면에서 동시에 결정 성장이 이루어지는 경우 다결정이 되어버린다.As such, in order to perform selective crystal growth without the SiO 2 mask, the width (w) and the period (s) of the (113) crystal plane formed in the stripe shape in the etched substrate (see FIG. 2) should be optimized. Through a number of experiments, the inventors have confirmed that when the width w of the stripe is 2 μm or more, crystal growth is performed not only on the (111) crystal plane but also on the (113) crystal plane of the silicon crystal in step S50. That is, if the width w of the stripe shape exceeds the threshold corresponding to the average migration distance, even if the crystal preference on the (111) crystal plane is large, the raw material molecules reach the inclined plane having the (111) direction. (113) Crystal growth occurs on the crystal plane. When crystal growth occurs at the same time on the (111) crystal plane and the (113) crystal plane, it becomes polycrystalline.

기판(10)의 스트라이프 형태의 폭(w)이 2μm 미만인 경우 원료가스들이 GaN 결정 성장이 비교적 쉽게 이루어지는 (111) 경사면에서 소모되면서 (111) 경사면 위에만 성장이 이루어지고 (113) 결정면 위에는 결정 성장이 되지 않게 된다.When the width w of the stripe shape of the substrate 10 is less than 2 μm, the source gases are consumed on the (111) inclined plane where GaN crystal growth is relatively easy, and only the (111) inclined plane grows (113). This will not be.

더욱 바람직하기로는, 기판(10)의 스트라이프 형태의 폭(w)은 0.5-1.5μm 범위이다.More preferably, the stripe width w of the substrate 10 is in the range of 0.5-1.5 μm.

또한, 기판(10)의 스트라이프 형태의 주기(s)가 5μm를 넘어서게 되면, 역삼각형 모양의 GaN 결정이 너무 커진 후에 상호결합에 의한 평탄화가 시작되게 된다. 즉, 단계 S60에서의 평탄성이 나빠지게 되며, 평탄화까지의 결정 성장 시간이 길어 져서 비효율적이 된다.In addition, when the stripe-shaped period s of the substrate 10 exceeds 5 μm, the planarization by mutual coupling starts after the inverted triangular GaN crystal becomes too large. In other words, the flatness in step S60 becomes poor, and the crystal growth time until planarization becomes long, resulting in inefficiency.

도 4a 내지 도 4c는 스트라이프 형태의 폭과 주기를 달리하여 성장한 GaN 결정의 단면 사진이다. 도 4a는 폭(w)이 1μm이고 주기(s)가 2μm일 때의 GaN 결정의 단면이고, 도 4b는 폭(w)이 1μm이고 주기(s)가 3μm일 때의 GaN 결정의 단면이며, 도 4c는 폭(w)이 2μm이고 주기(s)가 3μm일 때의 GaN 결정의 단면이다. 즉, 도 4a 및 도 4b에서는 스트라이프 패턴의 폭(w)이 2μm 미만일 때 실리콘 기판의 (111) 결정면에서만 GaN이 선택적으로 성장하였음을 알 수 있으며, 도 4c에서는 스트라이프 패턴의 폭(w)이 2μm가 될 때 실리콘 기판의 (113) 결정면에도 GaN 결정이 성장되는 것을 확인할 수 있다.4A to 4C are cross-sectional photographs of GaN crystals grown with different stripe widths and periods. 4A is a cross section of a GaN crystal when the width w is 1 μm and the period s is 2 μm, and FIG. 4B is a cross section of a GaN crystal when the width w is 1 μm and the period s is 3 μm, 4C is a cross section of a GaN crystal when the width w is 2 m and the period s is 3 m. That is, in FIGS. 4A and 4B, it can be seen that GaN selectively grows only on the (111) crystal plane of the silicon substrate when the width w of the stripe pattern is less than 2 μm. In FIG. 4C, the width w of the stripe pattern is 2 μm. It can be seen that GaN crystals are also grown on the (113) crystal surface of the silicon substrate.

도 5의 (a)는 폭(w)이 0.5μm이고 주기(s)가 2.0μm일 때, 최종적으로 성장된 GaN 결정의 단면의 SEM 사진이고, (b)와 (c)는 각각 GaN 결정의 358nm에서의 CL 및 363nm에서의 CL 사진이다. 도 5의 (b)에서 GaN의 주된 발광 영역인 358 nm의 파장에 해당하는 발광영역을 확인할 수 있다. 즉, 밝은 부분이 양호한 발광특성을 가지는 부분이다. 도 5의 (b)를 종래 SiO2 마스크를 사용하여 선택 결정 성장된 GaN 결정의 CL 사진인 도 7의 (b)와 비교하면, 밝은 부분의 영역이 보다 넓고 분포가 균일한 결과를 보이는 것을 확인할 수 있다.5A is a SEM photograph of the cross section of the GaN crystal finally grown when the width w is 0.5 µm and the period s is 2.0 µm, and (b) and (c) are the GaN crystals, respectively. CL pictures at 358 nm and CL pictures at 363 nm. In (b) of FIG. 5, the emission region corresponding to the wavelength of 358 nm, which is the main emission region of GaN, can be confirmed. That is, the bright part is the part having good light emission characteristics. Comparing FIG. 5 (b) with FIG. 7 (b), which is a CL photograph of a GaN crystal grown by selective crystal growth using a conventional SiO 2 mask, it can be seen that the bright area is wider and the distribution is uniform. Can be.

또한, 도 5의 (c)는 파장 363 nm에서의 CL 영상을 도시하는 바, 이 파장 영역은 적층 결함에 관계된 영역으로 밝은 부분이 적층 결함을 가지는 영역이다. 도 5의 (c)를 종래 SiO2 마스크를 사용하여 선택 결정 성장된 GaN 결정의 CL 사진인 도 7의 (c)와 비교하면, 밝은 부분이 크게 줄어들었음을 확인할 수 있고, 종래에 비해 적층 결함을 가지는 영역이 크게 줄어들었음을 알 수 있다.In addition, Fig. 5C shows a CL image at a wavelength of 363 nm, and this wavelength region is a region related to the stacking defect, and a bright portion has a stacking defect. When comparing (c) of FIG. 5 with FIG. 7 (c), which is a CL photograph of a GaN crystal grown by selective crystal growth using a conventional SiO 2 mask, it can be seen that the bright portion is greatly reduced, compared with the conventional stacking defect. It can be seen that the area with has been greatly reduced.

본 실시예에서는 실리콘 기판을 사용한 것을 설명하였으나, GaAs, InP 및 사파이어 기판을 사용하여 질화물 반도체 결정 성장을 실시할 수 있다.In this embodiment, a silicon substrate is used, but nitride semiconductor crystal growth can be performed using GaAs, InP, and sapphire substrates.

이상에서와 같이 본 발명은 실리콘 기판 위에 반분극성의 (11-22) GaN 결정 성장을 실시함에 있어서 선택적 결정 성장에 흔히 사용되는 SiO2 마스크를 사용하지 않음으로써 적층 결함에 의한 결정 결함밀도를 감소시키고 GaN 결정에 가해질 수 있는 마스크에 의한 스트레인을 제거함으로써 결정질의 향상을 기대할 수 있다.As described above, the present invention reduces the crystal defect density due to stacking defects by not using a SiO 2 mask that is commonly used for selective crystal growth in performing semi-polarized (11-22) GaN crystal growth on a silicon substrate. The improvement of crystalline can be expected by removing the strain by the mask which can be applied to a GaN crystal.

본 발명의 방법에 의하여 제조된 GaN 결정이 템플릿 기판으로 청색 또는 백색 LED의 제작에 기판으로 사용되면 탑다운 방식의 LED 전극형성이 가능하여 웨이퍼 당 수율 향상을 기대할 수 있다. When GaN crystals produced by the method of the present invention are used as substrates for the production of blue or white LEDs as template substrates, top-down LED electrodes can be formed, and thus yields can be improved per wafer.

이상에서 본원 발명의 기술적 특징을 특정한 실시예를 중심으로 설명하였으나, 본원 발명이 속하는 기술분야에서 통상의 지식을 가진 사람이라면 본 발명에 따른 기술적 사상의 범위 내에서도 여러 가지 변형 및 수정을 가할 수 있음은 명백하다.Although the technical features of the present invention have been described above with reference to specific embodiments, those skilled in the art to which the present invention pertains may make various changes and modifications within the scope of the technical idea according to the present invention. It is obvious.

도 1은 본 발명의 실시예에 따른 반분극성 GaN 결정 성장 방법을 도시한 도면이고,1 is a diagram illustrating a semi-polar GaN crystal growth method according to an embodiment of the present invention,

도 2는 본 발명의 실시예에 따라 에칭되고 마스크가 제거된 기판을 도시한 도면이고,2 illustrates a substrate etched and mask removed according to an embodiment of the present invention;

도 3은 도 1의 S50 단계 후에 얻어진 GaN 결정을 촬영한 사진이고,FIG. 3 is a photograph of a GaN crystal obtained after step S50 of FIG. 1;

도 4a-도 4c는 스트라이프 형태의 폭과 주기를 달리하여 성장한 GaN 결정의 단면 사진이고,4A and 4C are cross-sectional photographs of GaN crystals grown with different stripe widths and periods.

도 5의 (a)는 본 발명의 실시예에 따라 성장한 GaN 결정의 단면 사진이고, (b)는 (a)의 결정의 358nm에서의 CL 사진이며, (c)는 363nm에서의 CL 사진이다.FIG. 5A is a cross-sectional photograph of a GaN crystal grown in accordance with an embodiment of the present invention, (b) is a CL photograph at 358 nm of the crystal of (a), and (c) is a CL photograph at 363 nm.

도 6은 종래의 반분극성 GaN 결정 성장 방법을 도시한 도면이고,6 is a diagram illustrating a conventional semi-polar GaN crystal growth method,

도 7의 (a)은 도 6의 방법에 의해 성장된 GaN 결정의 단면 사진이고, (b)는 (a)의 결정의 358nm에서의 CL 사진이며, (c)는 363nm에서의 CL 사진이다.(A) is a cross-sectional photograph of the GaN crystal grown by the method of FIG. 6, (b) is a CL photograph at 358 nm of the crystal of (a), and (c) is a CL photograph at 363 nm.

Claims (10)

질화물 반도체 결정 성장 방법에 있어서,In the nitride semiconductor crystal growth method, 복수의 결정면을 가지는 기판에서 제1 결정면이 표면으로 되는 기판을 준비하는 단계;Preparing a substrate having a first crystal surface as a surface in a substrate having a plurality of crystal surfaces; 상기 기판의 제1 결정면에, 소정의 폭과 주기를 가지는 스트라이프 형태의 마스크 패턴을 형성하는 단계;Forming a mask pattern having a stripe shape having a predetermined width and a period on the first crystal surface of the substrate; 상기 마스크 패턴 아래로, 상기 제1 결정면과 소정의 각도를 가지는 제2 결정면이 노출되도록 상기 기판을 에칭하는 단계;Etching the substrate below the mask pattern to expose a second crystal surface having a predetermined angle with the first crystal surface; 상기 마스크 패턴을 제거하는 단계;Removing the mask pattern; 상기 노출된 제2 결정면 상에 질화물 반도체를 성장시키는 단계; 및Growing a nitride semiconductor on the exposed second crystal surface; And 상기 제1 결정면과 수직한 방향으로 질화물 반도체를 성장시키는 단계Growing a nitride semiconductor in a direction perpendicular to the first crystal plane 를 포함하는 질화물 반도체 결정 성장 방법.Nitride semiconductor crystal growth method comprising a. 제1항에 있어서,The method of claim 1, 상기 기판에서 스트라이프 형태의 에칭되지 않은 폭은 2μm 미만인 질화물 반도체 결정 성장 방법.And an unetched width in the form of a stripe on the substrate is less than 2 μm. 제2항에 있어서,The method of claim 2, 상기 기판에서 스트라이프 형태의 에칭되지 않은 폭은 0.5-1.5μm 범위인 질 화물 반도체 결정 성장 방법.Unetched width in the form of a stripe in the substrate ranges from 0.5-1.5 μm. 제1항에 있어서,The method of claim 1, 상기 기판에서 스트라이프 형태의 주기는 3-5μm 범위인 질화물 반도체 결정 성장 방법.In the substrate, a stripe-shaped period is in the range of 3-5μm nitride semiconductor crystal growth method. 제1항에 있어서,The method of claim 1, 상기 기판은 실리콘, GaAs, InP 및 사파이어로 이루어진 그룹 중에서 선택되는 것을 특징으로 하는 질화물 반도체 결정 성장 방법. The substrate is a nitride semiconductor crystal growth method, characterized in that selected from the group consisting of silicon, GaAs, InP and sapphire. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체를 성장시키는 단계는 MOVPE를 사용하는 것을 특징으로 하는 질화물 반도체 결정 성장 방법.And growing the nitride semiconductor using MOVPE. 제1항에 있어서,The method of claim 1, 상기 기판은 실리콘 기판이고, 제1 결정면은 (113) 결정면이고, 제2 결정면은 (111) 결정면인 것을 특징으로 하는 질화물 반도체 결정 성장 방법.The substrate is a silicon substrate, the first crystal plane is a (113) crystal plane, the second crystal plane is a (111) crystal plane, characterized in that the nitride semiconductor crystal growth method. 제1항에 있어서,The method of claim 1, 상기 질화물 반도체는 갈륨 나이트라이드인 것을 특징으로 하는 질화물 반도 체 결정 성장 방법.The nitride semiconductor is a nitride semiconductor crystal growth method, characterized in that the gallium nitride. 제8항에 있어서,The method of claim 8, 상기 노출된 제2 결정면 상에 질화물 반도체를 성장시키는 단계 전에, 알루미늄 나이트라이드를 성장시키는 단계Prior to growing a nitride semiconductor on the exposed second crystal surface, growing aluminum nitride 를 더 포함하는 질화물 반도체 결정 성장 방법.Nitride semiconductor crystal growth method further comprising. 제1항 내지 제9항 중 어느 한 항에 기재된 방법으로 성장된 질화물 반도체.A nitride semiconductor grown by the method according to any one of claims 1 to 9.
KR1020090094357A 2009-10-05 2009-10-05 Method for nitride semiconductor crystal growth KR101116905B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090094357A KR101116905B1 (en) 2009-10-05 2009-10-05 Method for nitride semiconductor crystal growth

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090094357A KR101116905B1 (en) 2009-10-05 2009-10-05 Method for nitride semiconductor crystal growth

Publications (2)

Publication Number Publication Date
KR20110037086A true KR20110037086A (en) 2011-04-13
KR101116905B1 KR101116905B1 (en) 2012-03-09

Family

ID=44044618

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090094357A KR101116905B1 (en) 2009-10-05 2009-10-05 Method for nitride semiconductor crystal growth

Country Status (1)

Country Link
KR (1) KR101116905B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956936B2 (en) 2011-10-31 2015-02-17 Samsung Electronics Co., Ltd. Method of forming group III-V material layer, semiconductor device including the group III-V material layer, and method of manufacturing the semiconductor layer
CN105280775A (en) * 2014-06-25 2016-01-27 株式会社东芝 Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339534A (en) * 2005-06-03 2006-12-14 Sony Corp Light emitting diode, manufacturing method therefor, light emitting diode back light, light emitting diode lighting device, light emitting diode display and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956936B2 (en) 2011-10-31 2015-02-17 Samsung Electronics Co., Ltd. Method of forming group III-V material layer, semiconductor device including the group III-V material layer, and method of manufacturing the semiconductor layer
CN105280775A (en) * 2014-06-25 2016-01-27 株式会社东芝 Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer
US9515146B2 (en) 2014-06-25 2016-12-06 Kabushiki Kaisha Toshiba Nitride semiconductor layer, nitride semiconductor device, and method for manufacturing nitride semiconductor layer

Also Published As

Publication number Publication date
KR101116905B1 (en) 2012-03-09

Similar Documents

Publication Publication Date Title
JP4509973B2 (en) Nitride compound layer manufacturing method, nitride compound substrate manufacturing method, and vertical structure nitride semiconductor light emitting device manufacturing method
JP4513446B2 (en) Crystal growth method of semiconductor crystal
US8664687B2 (en) Nitride semiconductor light-emitting device and process for producing the same
CN102576780B (en) High-quality non-polar/semi-polar semiconductor element on an unevenly patterned substrate and a production method therefor
JP2022185100A (en) Method of removing substrate with cleaving technique
JP2003063897A (en) Nitride-based iii-v group compound semiconductor substrate and method for producing the same, method for producing light emitting device of semiconductor and method for producing semiconductor device
JP6704387B2 (en) Substrate for growing nitride semiconductor, method of manufacturing the same, semiconductor device, and method of manufacturing the same
KR101246832B1 (en) Non-polar or Semi-polar Group III-Nitride Based Light Emitting Diode and Fabrication Method Thereof
JPH11135832A (en) Gallium nitride group compound semiconductor and manufacture therefor
JP6986645B1 (en) Semiconductor substrates, semiconductor devices, electronic devices
JP5051455B2 (en) Method of manufacturing nitride semiconductor substrate for epitaxial growth
KR20120004159A (en) Substrate structure and method of manufacturing the same
JP2023501122A (en) Method for Fabricating Resonant Cavities and Distributed Bragg Reflector Mirrors for Vertical Cavity Surface Emitting Lasers on Wings of Epitaxial Lateral Overgrowth Regions
KR20140107797A (en) Method of fabricating nitride substrate
JP2024079871A (en) Methods for fabricating nonpolar and semipolar devices using epitaxial lateral overgrowth.
TWI520325B (en) Manufacture of nitride semiconductor structures
US20050241571A1 (en) Method of growing nitride single crystal on silicon substrate, nitride semiconductor light emitting device using the same, method of manufacturing the same
KR101116905B1 (en) Method for nitride semiconductor crystal growth
JP4985579B2 (en) Group III nitride compound semiconductor and gallium nitride free-standing substrate manufacturing method
WO2021085556A1 (en) Semiconductor element and method for producing semiconductor element
JP5834952B2 (en) Manufacturing method of nitride semiconductor substrate
KR100771227B1 (en) Nitride-based Light Emitting Diode with Dielectric distributed Bragg reflector and Fabrication Method thereof
JP5003719B2 (en) Semiconductor device and crystal growth substrate
KR20100061062A (en) Growing method of nitride single crystal thin film and manufactuing method of nitride semiconductor light emitting devide
KR100726968B1 (en) Nitride-based Light Emitting Diode with a Layer for Stress Relaxation and Fabrication Method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170208

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180209

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 8