KR20110035019A - Plasma display panel device - Google Patents

Plasma display panel device Download PDF

Info

Publication number
KR20110035019A
KR20110035019A KR1020090092563A KR20090092563A KR20110035019A KR 20110035019 A KR20110035019 A KR 20110035019A KR 1020090092563 A KR1020090092563 A KR 1020090092563A KR 20090092563 A KR20090092563 A KR 20090092563A KR 20110035019 A KR20110035019 A KR 20110035019A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
sub
plasma display
connection
Prior art date
Application number
KR1020090092563A
Other languages
Korean (ko)
Inventor
이건한
안양기
정의철
심재원
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020090092563A priority Critical patent/KR20110035019A/en
Publication of KR20110035019A publication Critical patent/KR20110035019A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/46Connecting or feeding means, e.g. leading-in conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20Constructional details
    • H01J2211/62Circuit arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

PURPOSE: A plasma display panel device is provided to reduce the EMI of voltage or current by forming a first connection electrode on a first surface and a second connection electrode on the first surface and a second surface. CONSTITUTION: A PCB(Printed Circuit Board) includes a driving circuit for generating driving voltage supplied to first and second electrodes. A connection unit(79) is connected to the PCB and the plasma display panel. The connection unit supplies the driving voltage generated from the driving circuit to the first and second electrodes. The connection unit includes the first and second connection electrodes(Z_pad,Y_pad) respectively connected to the first and second electrodes. The first connection electrode includes a first sub electrode(Z_1), a second sub electrode(Z_2), a third sub electrode(Z_3), a fourth sub electrode(Z_4) and a fifth sub electrode(Z_5) on a first surface(S1).

Description

플라즈마 디스플레이 장치{Plasma display panel device}Plasma display panel device

본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 더욱 상세하게는 플라즈마 디스플레이 패널에 형성된 제1, 2 전극과 인쇄회로기판을 연결하는 연결부재에 포함된 연결전극의 구조를 개선한 플라즈마 디스플레이 장치에 관한 것이다.The present invention relates to a plasma display device, and more particularly, to a plasma display device having an improved structure of a connection electrode included in a connection member connecting first and second electrodes formed on a plasma display panel to a printed circuit board.

일반적으로, 플라즈마 디스플레이 장치(이하 “PDP”라 함)는 플라즈마 방전을 이용하여 화상을 표시하는 평판표시장치로서, 빠른 응답속도를 가짐과 아울러 대면적의 화상을 표시하기에 적합하여 고해상도 텔레비전, 모니터 및 옥내/외 광고용 디스플레이로 이용되고 있다.In general, a plasma display device (hereinafter referred to as a “PDP”) is a flat panel display device that displays an image using plasma discharge, and has a high response speed and is suitable for displaying a large area image. And indoor / outdoor advertising displays.

플라즈마 디스플레이 장치는 상부기판의 유효영역 상에 서로 나란하게 형성된 제1, 2 전극 및 하부기판 상에서 제1, 2 전극과 교차하는 제3 전극이 형성되며, 상부기판과 하부기판 사이에 형성된 격벽이 하나의 방전셀을 이루는 플라즈마 디스플레이 패널을 포함하고, 각 방전셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시 장치로서 각광받고 있다.In the plasma display apparatus, first and second electrodes formed on the effective area of the upper substrate and a third electrode intersecting the first and second electrodes are formed on the lower substrate, and one partition wall is formed between the upper substrate and the lower substrate. And a plasma display panel constituting a discharge cell of which contains a main discharge gas such as neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and a small amount of xenon. Inert gas is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because a thin and light configuration is possible.

최근들어, 플라즈마 디스플레이 패널의 제1, 2 전극은 single side 전극 형태로 구현하기 위하여, 구동회로가 실장된 인쇄회로기판과 제1, 2 전극을 연결하기 용이한 연결부재에 포함된 연결전극의 구조를 개선하기 위한 연구가 진행중이다.Recently, in order to implement the first and second electrodes of the plasma display panel in the form of a single side electrode, the structure of the connection electrode included in the printed circuit board on which the driving circuit is mounted and the connection member which is easy to connect the first and second electrodes. Research is underway to improve this.

본 발명의 목적은, 플라즈마 디스플레이 패널에 single side 전극형태로 형성된 제1, 2 전극과 인쇄회로기판을 연결하는 연결부재에 포함된 연결전극의 구조를 개선한 플라즈마 디스플레이 장치에 관한 것이다. An object of the present invention is to improve the structure of the connection electrode included in the connection member for connecting the first and second electrodes and the printed circuit board formed in the form of a single side electrode on the plasma display panel.

본 발명의 플라즈마 디스플레이 장치는, 제1, 2 전극이 형성된 플라즈마 디스플레이 패널; 상기 제1, 2 전극으로 공급되는 구동전압을 생성하는 구동회로가 실장된 인쇄회로기판; 및 상기 인쇄회로기판과 상기 플라즈마 디스플레이 패널에 연결되어, 상기 구동회로에서 생성된 구동전압을 상기 제1, 2 전극으로 공급하는 연결부재를 포함하고, 상기 연결부재는, 상기 제1, 2 전극과 각각 연결되는 제1, 2 연결전극을 포함하며, 상기 제1 연결전극은, 소정 레이어층의 제1 면상에서 상기 제1 전극과 연결되는 제1 부전극, 상기 소정 레이어층이 제1 면상에서 상기 인쇄회로기판에 연결되는 제2 부전극, 상기 소정 레이어층의 제2 면상에 형성되는 제3 부전극, 상기 제1, 3 부전극을 연결하는 제4 부전극 및 상기 제2, 3 부전극을 연결하는 제5 부전극을 포함한다.A plasma display device according to the present invention comprises: a plasma display panel having first and second electrodes formed thereon; A printed circuit board on which a driving circuit for generating a driving voltage supplied to the first and second electrodes is mounted; And a connecting member connected to the printed circuit board and the plasma display panel and supplying a driving voltage generated in the driving circuit to the first and second electrodes, wherein the connecting member is connected to the first and second electrodes. A first sub-electrode connected to the first electrode on a first surface of a predetermined layer layer, and the predetermined layer layer on the first surface, respectively; A second sub electrode connected to a printed circuit board, a third sub electrode formed on a second surface of the predetermined layer layer, a fourth sub electrode connecting the first and third sub electrodes, and the second and third sub electrodes. And a fifth sub-electrode for connecting.

본 발명의 플라즈마 디스플레이 장치는, single side 전극형태로 형성된 제1, 2 전극과 구동전압을 생성하는 구동회로가 실장된 인쇄회로기판을 전기적으로 연결하는 연결부재의 제1 연결전극을 제1 면 상에 형성하고, 제2 연결전극을 제1, 2 면 상에 형성함으로써, 각각의 구동전압이 공급되는 동안의 전압 또는 전류의 감쇄, 잡음 및 EMI을 감소시킬 수 있으며, 제1, 2 면 상에 제1, 2 연결전극의 전극 패턴을 변경함으로써 연결부재의 전체 사이즈 축소가 가능한 이점이 있다.In the plasma display device of the present invention, a first connection electrode of a connection member for electrically connecting the first and second electrodes formed in the form of a single side electrode and the printed circuit board on which the driving circuit for generating the driving voltage is mounted is formed on the first surface. And the second connection electrodes are formed on the first and second surfaces, thereby reducing attenuation, noise and EMI of the voltage or current while the respective driving voltages are supplied, and on the first and second surfaces. By changing the electrode patterns of the first and second connection electrodes, there is an advantage that the overall size of the connection member can be reduced.

이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치에 관하여 상세히 설명한다.Hereinafter, a plasma display device according to the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 구조를 나타내는 사시도이고, 도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 모듈을 나타내는 배면도이다.1 is a perspective view showing the structure of a plasma display device according to a first embodiment of the present invention, Figure 2 is a rear view showing a module of the plasma display device according to a first embodiment of the present invention.

도 1 및 도 2를 참조하면, 본 플라즈마 디스플레이 장치는 내부에 불활성 혼합가스가 충진되어 전류의 인가시 방출된 전자에 의해 가시광선을 방출하는 플라즈마 디스플레이 패널(100)과, 플라즈마 디스플레이 패널(100)의 배면에 부착되는 방열판(30)과, 방열판(30)의 배면에 설치되는 인쇄 회로기판(40)과, 플라즈마 디스플레이 패널(100)의 가장자리와 방열판(30)을 커버하는 케이스(50)를 포함한다.1 and 2, the present plasma display apparatus includes a plasma display panel 100 and a plasma display panel 100 that are filled with an inert mixed gas and emit visible light by electrons emitted when an electric current is applied. A heat sink 30 attached to the rear surface of the substrate, a printed circuit board 40 installed on the back surface of the heat sink 30, and a case 50 covering the edge of the plasma display panel 100 and the heat sink 30. do.

여기서, 플라즈마 디스플레이 패널(100)은 사용자에게 노출되는 상부기판(10)과, 상부기판(10)의 후방에 배치되어 상부기판(10)과 합착되는 하부기판(20)과, 상부 및 하부기판(10, 20) 내부에 충진되는 불활성 혼합가스를 포함한다.Here, the plasma display panel 100 includes an upper substrate 10 exposed to a user, a lower substrate 20 disposed behind the upper substrate 10 and bonded to the upper substrate 10, and upper and lower substrates ( 10, 20) includes an inert mixed gas filled therein.

또한, 플라즈마 디스플레이 패널(100) 내부에는 적어도 하나의 스캔 전극(미도시)과, 상기 스캔 전극들과 대향되는 적어도 하나의 서스테인 전극(미도시)과, 상기 스캔 전극들과 교차하는 방향으로 형성된 적어도 하나의 어드레스 전극(미도 시)들이, 플라즈마 디스플레이 패널(100)의 내부에 도포되어 상기 스캔 전극들과 상기 어드레스 전극들 사이의 전류가 인가되는 경우 방전에 의해 가시광선을 발생시키는 형광체(미도시)를 포함한다. In addition, at least one scan electrode (not shown), at least one sustain electrode (not shown) facing the scan electrodes, and at least one scan electrode may be formed in the plasma display panel 100. One address electrode (not shown) is applied to the inside of the plasma display panel 100 to generate a visible light by discharge when a current is applied between the scan electrodes and the address electrode (not shown) It includes.

상기 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100), 방열판(30) 및 인쇄회로기판(40)을 포함하여 모듈을 구성하고, 상기 모듈의 외측을 감싸도록 케이스(50)가 설치된다. The plasma display apparatus includes a plasma display panel 100, a heat sink 30, and a printed circuit board 40 to configure a module, and a case 50 is installed to surround the outside of the module.

방열판(30)은 플라즈마 디스플레이 패널(100)의 배면에 설치되어 플라즈마 디스플레이 패널(100)을 지지함과 아울러 플라즈마 디스플레이 패널(100)에서 발생되는 열을 흡수하여 방출시킨다.The heat sink 30 is installed on the rear surface of the plasma display panel 100 to support the plasma display panel 100 and absorb and release heat generated from the plasma display panel 100.

또한, 방열판(30)의 배면에는 플라즈마 디스플레이 패널(100)에 전류를 인가하는 인쇄회로기판(40)이 설치된다.In addition, a printed circuit board 40 for applying a current to the plasma display panel 100 is provided on the rear surface of the heat sink 30.

여기서, 인쇄회로기판(40)은 상기 스캔전극, 상기 서스테인 전극 및 상기 어드레스 전극으로 전압 및 전류를 인가하는 구동회로가 실장된다.Here, the printed circuit board 40 is mounted with a driving circuit for applying a voltage and a current to the scan electrode, the sustain electrode and the address electrode.

즉, 인쇄회로기판(40)은 플라즈마 디스플레이 패널(100)의 상기 어드레스 전극에 전류를 인가하는 데이터 드라이버 보드(60)와, 플라즈마 디스플레이 패널(100)의 상기 스캔 전극 및 상기 서스테인 전극에 전류를 인가하는 스캔/서스테인 보드(70)와, 데이터 드라이버 보드(60), 스캔/서스테인 보드(70)를 제어하는 메인 컨트롤러(80)와, 각각의 보드로 전원을 공급하는 전원부(미도시)를 포함한다.That is, the printed circuit board 40 applies a current to the data driver board 60 for applying current to the address electrode of the plasma display panel 100, and to the scan electrode and the sustain electrode of the plasma display panel 100. A scan / sustain board 70, a data driver board 60, a main controller 80 for controlling the scan / sustain board 70, and a power supply unit (not shown) for supplying power to each board. .

즉, 데이터 드라이버 보드(60)는 플라즈마 디스플레이 패널(100)에 형성된 상기 어드레스 전극에 전류를 인가하여 플라즈마 디스플레이 패널(100)에 형성된 복수개의 방전 셀(미도시) 중 방전되는 방전 셀만을 선택한다. That is, the data driver board 60 selects only the discharge cells that are discharged among the plurality of discharge cells (not shown) applied to the address electrode formed on the plasma display panel 100 by applying a current.

여기서, 데이터 드라이버 보드(60)는 싱글 스캔 방식 또는 듀얼 스캔 방식에 따라 플라즈마 디스플레이 패널(100)의 상측 또는 하측에 하나 또는 모두 설치 가능하다.Here, one or both data driver boards 60 may be installed above or below the plasma display panel 100 according to a single scan method or a dual scan method.

또한, 데이터 드라이버 보드(60)는 메인 컨트롤러(80)와 연결되어 데이터 신호를 상기 어드레스 전극에 인가한다. In addition, the data driver board 60 is connected to the main controller 80 to apply a data signal to the address electrode.

여기서, 데이터 드라이버 보드(60)에는 상기 어드레스 전극에 인가되는 전류를 제어하도록 데이터 IC(미도시)가 설치되고, 상기 데이터 IC에서는 인가되는 전류를 제어하기 위해 스위칭 된다.Here, the data driver board 60 is provided with a data IC (not shown) to control the current applied to the address electrode, and is switched to control the current applied to the data IC.

스캔/서스테인 보드(70)는, 도 2 에 도시된 바와 같이, 메인 컨트롤러(80)와 연결되는 통합 보드(72)와, 통합 보드(72)와 플라즈마 디스플레이 패널(100)을 연결하는 통합 드라이버 보드(74)를 포함한다.As shown in FIG. 2, the scan / sustain board 70 includes an integrated board 72 connected to the main controller 80 and an integrated driver board connecting the integrated board 72 and the plasma display panel 100. (74).

여기서, 통합 보드(72)는 플라즈마 디스플레이 패널(100) 배면의 일측 가장자리에 설치되고, 상기 스캔 전극 및 상기 서스테인 전극으로 인가되는 구동 전압을 생성한다.Here, the integrated board 72 is installed at one edge of the rear surface of the plasma display panel 100 and generates a driving voltage applied to the scan electrode and the sustain electrode.

또한, 통합 드라이버 보드(74)는 본 실시 예에서 상/하 2부분으로 나뉘어져 설치되고, 본 실시 예와 달리 단수 개로 설치되거나 더 많은 복수 개로 설치되어도 무방하다. In addition, in the present embodiment, the integrated driver board 74 may be divided into two parts, which may be installed in two parts.

그리고, 통합 드라이버 보드(74)에는 플라즈마 디스플레이 패널(100)의 상기 스캔 전극으로 전류를 인가하는 스캔 IC(75)가 설치되고, 스캔 IC(75)는 상기 스캔 전극 및 상기 서스테인 전극에 리셋, 스캔 및 서스테인 신호를 연속으로 인가한다.The integrated driver board 74 is provided with a scan IC 75 for applying a current to the scan electrode of the plasma display panel 100, and the scan IC 75 resets and scans the scan electrode and the sustain electrode. And a sustain signal is applied successively.

여기서, 연결부재(79)는 일측이 상기 스캔 전극 및 상기 서스테인 전극으로 접속되고, 타측이 통합 드라이버 보드(74) 일측과 접속되어 상기 구동 전압이 인가된다.Here, one side of the connection member 79 is connected to the scan electrode and the sustain electrode, and the other side is connected to one side of the integrated driver board 74 to apply the driving voltage.

즉, 연결부재(79)는 스캔 IC(75)의 스위칭 동작에 따라 상기 스캔 전극으로 상기 구동전압을 인가하고, 상기 서스테인 전극으로 구동신호가 인가된다.That is, the connection member 79 applies the driving voltage to the scan electrode and the driving signal to the sustain electrode according to the switching operation of the scan IC 75.

본 발명의 실시 예에서 연결부재(79)는, FPC(Flexible Printed Circuit)를 사용하여 설명하였으나, TCP(Tape Carrier Package), COF(Ship On FPC), FFC(Flat Flexible Cable) 중 하나를 사용될 수 있다.In the embodiment of the present invention, the connection member 79 has been described by using a flexible printed circuit (FPC), but one of a tape carrier package (TCP), a chip on fpc (COF), and a flat flexible cable (FCC) may be used. have.

도 3은 도 1의 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.3 is a perspective view illustrating a structure of the plasma display panel of FIG. 1.

도 3을 참조하면, 본 플라즈마 디스플레이 패널(100)은, 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.Referring to FIG. 3, the plasma display panel 100 includes a scan electrode 11, a sustain electrode 12, and an address electrode formed on the lower substrate 20, which are pairs of sustain electrodes formed on the upper substrate 10. (22).

유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-OZide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.The sustain electrode pairs 11 and 12 typically include transparent electrodes 11a and 12a and bus electrodes 11b and 12b formed of indium tin oxide (ITO), and the bus electrodes 11b and 12b. ) May be formed of a metal such as silver (Ag), chromium (Cr) or a stack of chromium / copper / chromium (Cr / Cu / Cr) or a stack of chromium / aluminum / chromium (Cr / Al / Cr). The bus electrodes 11b and 12b are formed on the transparent electrodes 11a and 12a to serve to reduce voltage drop caused by the transparent electrodes 11a and 12a having high resistance.

한편, 본 발명의 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전 극(11b, 12b)이 적층 된 구조뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 재료 등 다양한 재료가 가능할 것이다.Meanwhile, the sustain electrode pairs 11 and 12 of the present invention not only have a structure in which the transparent electrodes 11a 12a and the bus electrodes 11b and 12b are stacked, but also the bus electrodes 11b and 12a without the transparent electrodes 11a and 12a. 12b) alone. This structure does not use the transparent electrodes (11a, 12a), there is an advantage that can lower the cost of manufacturing the panel. The bus electrodes 11b and 12b used in this structure may be various materials such as photosensitive materials in addition to the materials listed above.

스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부 광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black MatriZ, BM, 15)가 배열된다.Light between the scan electrodes 11 and the sustain electrodes 12 between the transparent electrodes 11a and 12a and the bus electrodes 11b and 11c to absorb external light generated outside the upper substrate 10 to reduce reflection. Black matrices (Black MatriZ, BM, 15) are arranged that serve to block and to improve the purity and contrast of the upper substrate 10.

본 발명에 따른 블랙 매트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제1 블랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다. The black matrix 15 according to the present invention is formed on the upper substrate 10, the first black matrix 15 formed at a position overlapping the partition wall 21, the transparent electrodes 11a and 12a and the bus electrode ( The second black matrices 11c and 12c formed between 11b and 12b may be formed. Here, the first black matrix 15 and the second black matrices 11c and 12c, also referred to as black layers or black electrode layers, may be simultaneously formed and physically connected in the formation process, and may not be simultaneously formed and thus not physically connected. .

또한, 물리적으로 연결되어 형성되는 경우, 제1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.In addition, when physically connected and formed, the first black matrix 15 and the second black matrix 11c and 12c may be formed of the same material, but may be formed of different materials when they are physically separated.

스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다.The upper dielectric layer 13 and the passivation layer 14 are stacked on the upper substrate 10 having the scan electrode 11 and the sustain electrode 12 side by side. Charged particles generated by the discharge are accumulated in the upper dielectric layer 13, and the protective electrode pairs 11 and 12 may be protected. The protective film 14 protects the upper dielectric layer 13 from sputtering of charged particles generated during gas discharge, and increases emission efficiency of secondary electrons.

또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. In addition, magnesium oxide (MgO) may be generally used for the protective film 14, and Si-MgO to which silicon (Si) is added may be used.

여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트 기준으로 60PPM 내지 200PPM이 가능할 것이다.Here, the content of silicon (Si) added to the protective film 14 may be 60PPM to 200PPM based on the weight percent.

한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.On the other hand, the address electrode 22 is formed in the direction crossing the scan electrode 11 and the sustain electrode 12. In addition, the lower dielectric layer 23 and the partition wall 21 are formed on the lower substrate 20 on which the address electrode 22 is formed.

또한, 하부 유전체층(24)과 격벽(21)의 표면에는 형광체층(23)이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.In addition, the phosphor layer 23 is formed on the surfaces of the lower dielectric layer 24 and the partition wall 21. The partition wall 21 has a vertical partition wall 21a and a horizontal partition wall 21b formed in a closed shape, and physically distinguishes discharge cells, and prevents ultraviolet rays and visible light generated by the discharge from leaking into adjacent discharge cells.

본 발명의 도 3에 나타낸 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 적어도 하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다. Not only the structure of the partition wall 21 shown in FIG. 3 of this invention, but also the structure of the partition wall 21 of various shapes is possible. For example, a channel in which a channel usable as an exhaust passage is formed in at least one of the differential partition structure, the vertical partition 21a, or the horizontal partition 21b having different heights of the vertical partition 21a and the horizontal partition 21b. A grooved partition structure having a groove formed in at least one of the type partition wall structure, the vertical partition wall 21a, or the horizontal partition wall 21b may be possible.

여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.Here, in the case of the differential partition wall structure, the height of the horizontal partition wall 21b is more preferable, and in the case of the channel partition wall structure or the groove partition wall structure, it is preferable that a channel is formed or the groove is formed in the horizontal partition wall 21b. something to do.

한편, 본 발명에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.In the present invention, although the R, G and B discharge cells are shown and described as being arranged on the same line, it may be arranged in other shapes. For example, a Delta type arrangement in which R, G, and B discharge cells are arranged in a triangular shape may be possible. In addition, the shape of the discharge cell may be not only rectangular, but also various polygonal shapes such as a pentagon and a hexagon.

또한, 형광체층(23)은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Ze, Ne+Ze 및 He+Ne+Ze 등의 불활성 혼합가스가 주입된다.In addition, the phosphor layer 23 emits light by ultraviolet rays generated during gas discharge to generate visible light of any one of red (R), green (G), and blue (B). Here, an inert mixed gas such as He + Ze, Ne + Ze, and He + Ne + Ze for discharging is injected into the discharge space provided between the upper / lower substrates 10 and 20 and the partition wall 21.

본 발명에서는 스캔 전극(11) 및 서스테인 전극(12)이 서로 하나씩 반복하여 형성되었으나, 서로 인접한 두개의 스캔 전극(11) 사이에 두개의 서스테인 전극(12)이 포함될 수 있을 것이다.In the present invention, the scan electrode 11 and the sustain electrode 12 are repeatedly formed one by one, but two sustain electrodes 12 may be included between two adjacent scan electrodes 11.

도 4는 도 2에 나타낸 연결부재의 제1 면을 나타내는 평면도이고, 도 5는 도 2에 나타낸 연결부재의 제2 면을 나타내는 평면도이다.4 is a plan view illustrating a first surface of the connecting member illustrated in FIG. 2, and FIG. 5 is a plan view illustrating a second surface of the connecting member illustrated in FIG. 2.

도 4 및 도 5는, 연결부재(79)의 소정 레이어층에 대한 탑(TOP) 면이 제1 면(S1)이며, 바텀(BATTOM) 면이 제2 면(S2)으로 설명한다.4 and 5 illustrate the top surface of the connection member 79 as the first surface S1 and the bottom surface of the connection member 79 as the second surface S2.

즉, 소정 레이어층은 연결부재(79)를 이루는 복수의 레이어 층 중 어느 하나 이며, 하나의 레이어층으로 설명하였으나 복수의 레이어층으로 설명할 수 있을 것이다.That is, the predetermined layer layer may be any one of a plurality of layer layers forming the connection member 79, and the single layer layer may be described as a plurality of layer layers.

연결부재(79)는 플라즈마 디스플레이 패널(100)의 상부기판(10)에 형성된 스캔전극(11) 및 서스테인 전극(12)과 구동회로 중 통합 드라이브 보드(74)에 연결된다.The connecting member 79 is connected to the scan electrode 11 and the sustain electrode 12 formed on the upper substrate 10 of the plasma display panel 100 and the integrated drive board 74 among the driving circuits.

연결부재(79)는 서스테인 전극(12) 및 스캔 전극(11)에 연결되는 제1 연결부(79_1) 및 통합 드라이브 보드(74)에 연결되는 제2 연결부(79_2)를 포함한다.The connection member 79 includes a first connection part 79_1 connected to the sustain electrode 12 and the scan electrode 11, and a second connection part 79_2 connected to the integrated drive board 74.

즉, 연결부재(79)는 서스테인 전극(12)과 스캔 전극(11) 각각에 연결되어, 통합 드라이브 보드(74)에서 생성된 구동전압을 공급하는 제1, 2 연결전극(Z_pad, Y_pad)를 포함한다.That is, the connection member 79 is connected to each of the sustain electrode 12 and the scan electrode 11 to supply the first and second connection electrodes Z_pad and Y_pad to supply the driving voltage generated by the integrated drive board 74. Include.

도 4에 나타낸 바와 같이, 제2 연결전극(Y_pad)는 소정 레이어층의 제1 면(S1) 상의 제1 연결부(79_1)에서 복수의 스캔 전극(11)과 개별적으로 연결되며 제2 연결부(79_2)에서 통합 드라이브 보드(74)와 연결된다.As shown in FIG. 4, the second connection electrode Y_pad is individually connected to the plurality of scan electrodes 11 at the first connection portion 79_1 on the first surface S1 of the predetermined layer layer, and the second connection portion 79_2. ) Is connected to the integrated drive board 74.

도 4 및 도 5에 나타낸 바와 같이, 제1 연결전극(Z_pad)는 제1 면(S1) 상의 제1 연결부(79_1)에서 복수의 서스테인 전극(12)과 개별적으로 연결되거나, 또는 하나의 금속 라인으로 공통적으로 연결되며, 제2 면(S2)을 통하여 제1 면(S1) 상의 제2 연결부(79_2)에서 통합 드라이브 보드(74)와 연결된다.4 and 5, the first connection electrode Z_pad is individually connected to the plurality of sustain electrodes 12 at the first connection portion 79_1 on the first surface S1, or one metal line. Are commonly connected to each other, and are connected to the integrated drive board 74 at the second connection portion 79_2 on the first surface S1 through the second surface S2.

즉, 제2 연결부(79_2)에서는 제1, 2 연결전극(Z_pad, Y_pad)와 통합 드라이브 보드(74) 상에 커넥터가 존재하지 않으며 보드 상에 직접적으로 연결되는 것으로 설명하며, 별도의 커넥터에 의해 연결될 수 있을 것이다.That is, in the second connector 79_2, the connector does not exist on the first and second connection electrodes Z_pad and Y_pad and the integrated drive board 74, and is directly connected to the board. Could be connected.

또한, 도 4 및 도 5에 나타낸 제1, 2 연결전극(Z_pad, Y_pad)의 전극 패턴은 임의적으로 형성된 것이며, 이에 한정을 두지 않는다.In addition, the electrode patterns of the first and second connection electrodes Z_pad and Y_pad shown in FIGS. 4 and 5 are arbitrarily formed, and the present invention is not limited thereto.

제1 연결전극(Z_pad)는 제1 면(S1)에서 서스테인 전극(12)과 연결되는 제1 부전극(Z_1), 제1 면(S1)에서 통합 드라이브 보드(74)와 연결되는 제2 부전극(Z_2), 제2 면(S1)에 형성되는 제3 부전극(Z_3), 제1, 3 부전극(Z_1, Z_3)을 연결하는 제4 부전극(Z_4) 및 제2, 3 부전극(Z_2, Z_3)을 연결하는 제5 부전극(Z_5)을 포함한다.The first connection electrode Z_pad is a first sub-electrode Z_1 connected to the sustain electrode 12 on the first surface S1, and a second part connected to the integrated drive board 74 on the first surface S1. Fourth sub-electrode Z_4 and second and third sub-electrodes connecting the electrode Z_2, the third sub-electrode Z_3 formed on the second surface S1, and the first and third sub-electrodes Z_1 and Z_3. The fifth sub-electrode Z_5 connecting the (Z_2, Z_3) is included.

여기서, 제1 부전극(Z_1)은 서스테인 전극(12) 각각과 독립적으로 연결되거나, 하나의 금속 전극으로 공통적으로 연결될 수 있다.Here, the first sub electrode Z_1 may be independently connected to each of the sustain electrodes 12, or may be commonly connected to one metal electrode.

제2 부전극(Z_2)는 제1 면(S1)에서 통합 드라이브 보드(74)와 연결되는 금속판으로 형성되며, 적어도 하나로 형성되어 통합 드라이브 보드(74)에서 공급되는 구동전압을 서스테인 전극(12)으로 공급한다.The second sub-electrode Z_2 is formed of a metal plate connected to the integrated drive board 74 on the first surface S1, and is formed of at least one to sustain the driving voltage supplied from the integrated drive board 74. To supply.

본 발명에서는, 제2 부전극(Z_2)이 하나인 것으로 설명하였으나, 제2 연결부(79_2)에서 통합 드라이브 보드(74)와 연결되는 부분이 2개 이상인 경우 제2 부전극(Z_2)은 2개 이상이며, 제2 연결전극(Y_pad)를 기준으로 대칭 또는 비대칭적으로 형성될 수 있을 것이다.In the present invention, the second sub-electrode Z_2 has been described as one, but when there are two or more portions of the second connection portion 79_2 connected to the integrated drive board 74, two second sub-electrodes Z_2 are provided. As described above, it may be formed symmetrically or asymmetrically based on the second connection electrode Y_pad.

제3 부전극(Z_3)는 제2 면(S2)에 일체형의 금속판으로 형성되는 것으로 나타내었으나, 제3 부전극(Z_3)은 제2 면(S2)에 적어도 2 이상의 금속판으로 형성될 수 있으며, 이때 적어도 2 이상의 금속판은 서로 전기적으로 연결되지 않도록 한다.Although the third sub-electrode Z_3 is shown as being formed of an integral metal plate on the second surface S2, the third sub-electrode Z_3 may be formed of at least two metal plates on the second surface S2, At this time, at least two or more metal plates are not electrically connected to each other.

제4 부전극(Z_4)은 제1, 2 면(S1, S2)을 관통하여, 제1, 3 부전극(Z_1, Z_3) 을 연결되며, 제4 부전극(Z_4)의 전체 개수는 서스테인 전극(12)의 전체 개수와 동일하거나, 또는 적게 형성된다.The fourth sub-electrode Z_4 penetrates the first and second surfaces S1 and S2 to connect the first and third sub-electrodes Z_1 and Z_3, and the total number of the fourth sub-electrodes Z_4 is the sustain electrode. It is equal to or less than the total number of (12).

그리고, 제4 부전극(Z_4)의 전체 개수는 제1 부전극(Z_1)의 전체 개수와 동일하거나, 또는 적게 형성될 수 있다.The total number of fourth sub-electrodes Z_4 may be the same as or less than the total number of first sub-electrodes Z_1.

또한, 제5 부전극(Z_5)는 제1, 2 면(S1, S2)을 관통하여, 제2, 3 부전극(Z_2, Z_3)을 연결된다.In addition, the fifth sub electrode Z_5 penetrates the first and second surfaces S1 and S2 to connect the second and third sub electrodes Z_2 and Z_3.

여기서, 제4, 5 부전극(Z_4, Z_5)은 원형 또는 각형으로 형성되는 비아(via)이며, 제4, 5 부전극(Z_4, Z_5) 각각은 제1, 2 면(S1, S2)을 관통하는 통 전극으로 기재하였으나, 중앙부분이 채워지지 않고 제1, 2 면(S1, S2)의 관통 측면에 형성될수 있다. The fourth and fifth sub-electrodes Z_4 and Z_5 are vias formed in a circular or rectangular shape, and each of the fourth and fifth sub-electrodes Z_4 and Z_5 has the first and second surfaces S1 and S2. Although described as a through electrode penetrating, the center portion may not be filled and may be formed on the penetrating side surfaces of the first and second surfaces S1 and S2.

즉, 제4, 5 부전극(Z_4, Z_5)은 소정 레이어층의 제1, 2 면(S1, S2)으로 탑(top)면과 바텀(battom)면에 형성되는 것으로 설명하였으나, 각각 다른 레이어층의 탑 면 또는 바텀 면일 수 있으며, 각각 다른 레이어층에 형성될 수 있으며 절연층이 적층될 수 있을 것이다.That is, the fourth and fifth sub-electrodes Z_4 and Z_5 are described as being formed on the top and bottom surfaces of the first and second surfaces S1 and S2 of the predetermined layer layer, respectively. It may be a top side or a bottom side of the layer, each may be formed in a different layer layer, and the insulating layer may be laminated.

그리고, 제4 부전극(Z_4)의 전체 개수는 제5 부전극(Z_5)의 전체 개수보다 많거나, 또는 동일할 것이며, 제4 부전극(Z_4)의 폭은 제4 부전극(Z_5)의 폭과 상이하거나, 동일할 것이다.The total number of fourth sub-electrodes Z_4 is greater than or equal to the total number of fifth sub-electrodes Z_5, and the width of the fourth sub-electrodes Z_4 is equal to or greater than that of the fourth sub-electrodes Z_5. It may be different or the same as the width.

즉, 제5 부전극(Z_5)은 제2 연결부(79_2)에서 통합 드라이브 보드(74)에 연결되는 공간이 한정적이므로, 전체 개수가 제4 부전극(Z_4)의 전체 개수보다 적게 되거나, 또는 제1 부전극(Z_1)이 하나의 금속적으로 형성되는 경우 제4 부전 극(Z_4)의 전체 개수와 동일하게 형성할 수 있다.That is, since the space of the fifth sub-electrodes Z_5 connected to the integrated drive board 74 in the second connector 79_2 is limited, the total number of the fifth sub-electrodes Z_5 is less than the total number of the fourth sub-electrodes Z_4, or When the first negative electrode Z_1 is formed of one metal, the first negative electrode Z_1 may be formed to be equal to the total number of the fourth negative electrodes Z_4.

또한, 제4, 5 부전극(Z_4, Z_5) 각각은 전체 개수가 줄어드는 것이 구동전압의 전압 손실을 방지하는데 더 이로울 것이다.In addition, reducing the total number of each of the fourth and fifth sub electrodes Z_4 and Z_5 may be more advantageous in preventing voltage loss of the driving voltage.

제2 연결부(79_2)에서는 제1, 2 연결전극(Z_pad, Y_pad)이 소정 간격으로 이격되어 형성된다. 이는, 제1, 2 연결전극(Z_pad, Y_pad)으로 공급되는 각각의 구동전압에 의한 간섭 및 중첩에 따른 잡음(노이즈), EMI를 방지하기 위함이다.In the second connector 79_2, the first and second connection electrodes Z_pad and Y_pad are formed to be spaced apart at predetermined intervals. This is to prevent noise (noise) and EMI caused by interference and overlap due to respective driving voltages supplied to the first and second connection electrodes Z_pad and Y_pad.

본 발명의 연결부재(79)는 통합 드라이브 보드(74)에 별도의 커넥터에 의해 연결될 수 있으며, 또한 별도의 커넥터를 이용하지 않고 직접 연결될 수 있을 것이다.The connecting member 79 of the present invention may be connected to the integrated drive board 74 by a separate connector, and may also be directly connected without using a separate connector.

예를 들어, 통합 드라이브 보드(74)에 별도의 커넥터가 구비되지 않는 경우, 연결부재(79)는 이방 전도성 필름(ACF, Anisotropic Conductive Film)을 이용하여 인쇄 회로 기판(PCB)인 통합 드라이브 보드(74)에 접착될 수 있다.For example, when the integrated drive board 74 is not provided with a separate connector, the connection member 79 may be an integrated drive board (PCB) using an anisotropic conductive film (ACF). 74).

이와 같이, 이방 전도성 필름(ACF)은 양방향의 절연성을 가지고 두께 방향으로 전동성을 나타내는 접착 재료로서, 도전 입자를 분산한 테이프 형태의 접착 재료이며, 이때 연결부재(79)에는 얼라인 마크가 형성되어, 통합 드라이브 보드(74)의 정확한 위치에 접착할 수 있다.As described above, the anisotropic conductive film (ACF) is an adhesive material which exhibits bidirectional insulation property and exhibits electrical conductivity in the thickness direction, and is an adhesive material in the form of a tape in which conductive particles are dispersed. In this case, an alignment mark is formed on the connection member 79. It can be adhered to the correct position of the integrated drive board 74.

본 실시 예에서, 연결부재(79)의 제2 연결부(79_2)에서는, 제1, 2 연결전극(Z_pad, Y_pad)가 일체형으로 형성된 것으로 설명하였으나, 제1, 2 연결전극(Z_pad, Y_pad)이 소정 간격을 두고 이격될 수 있으며, 또한, 제1, 2 연결전극(Z_pad, Y_pad) 중 어느 하나가 나머지 하나를 기준으로 대칭되도록 형성하여, 화상 구현시 화면 단차를 개선할 수 있다.In the present exemplary embodiment, the first and second connection electrodes Z_pad and Y_pad are integrally formed in the second connection part 79_2 of the connection member 79, but the first and second connection electrodes Z_pad and Y_pad are formed in one embodiment. The first and second connection electrodes Z_pad and Y_pad may be symmetrical with respect to the other one, and may be spaced apart from each other at predetermined intervals, thereby improving a screen step when implementing an image.

이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구범위에 정의된 본 발명의 정신 및 범위에 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.Although a preferred embodiment of the present invention has been described in detail above, those skilled in the art to which the present invention pertains can make various changes without departing from the spirit and scope of the invention as defined in the appended claims. It will be appreciated that modifications or variations may be made. Accordingly, modifications of the embodiments of the present invention will not depart from the scope of the present invention.

도 1은 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 구조를 나타내는 사시도이다.1 is a perspective view illustrating a structure of a plasma display device according to a first embodiment of the present invention.

도 2는 본 발명의 제1 실시 예에 따른 플라즈마 디스플레이 장치의 모듈을 나타내는 배면도이다.2 is a rear view illustrating a module of the plasma display device according to the first embodiment of the present invention.

도 3은 도 1의 플라즈마 디스플레이 패널의 구조를 나타내는 사시도이다.3 is a perspective view illustrating a structure of the plasma display panel of FIG. 1.

도 4는 도 2에 나타낸 연결부재의 제1 면을 나타내는 평면도이다.4 is a plan view illustrating a first surface of the connecting member illustrated in FIG. 2.

도 5는 도 2에 나타낸 연결부재의 제2 면을 나타내는 평면도이다.FIG. 5 is a plan view illustrating a second surface of the connecting member illustrated in FIG. 2.

Claims (10)

제1, 2 전극이 형성된 플라즈마 디스플레이 패널; 상기 제1, 2 전극으로 공급되는 구동전압을 생성하는 구동회로가 실장된 인쇄회로기판; 및 상기 인쇄회로기판과 상기 플라즈마 디스플레이 패널에 연결되어, 상기 구동회로에서 생성된 구동전압을 상기 제1, 2 전극으로 공급하는 연결부재를 포함하고,A plasma display panel having first and second electrodes formed thereon; A printed circuit board on which a driving circuit for generating a driving voltage supplied to the first and second electrodes is mounted; And a connection member connected to the printed circuit board and the plasma display panel to supply driving voltages generated by the driving circuit to the first and second electrodes. 상기 연결부재는,The connecting member, 상기 제1, 2 전극과 각각 연결되는 제1, 2 연결전극을 포함하며,And first and second connection electrodes connected to the first and second electrodes, respectively. 상기 제1 연결전극은,The first connection electrode, 소정 레이어층의 제1 면상에서 상기 제1 전극과 연결되는 제1 부전극;A first sub electrode connected to the first electrode on a first surface of a predetermined layer layer; 상기 소정 레이어층이 제1 면상에서 상기 인쇄회로기판에 연결되는 제2 부전극;A second sub electrode having the predetermined layer layer connected to the printed circuit board on a first surface; 상기 소정 레이어층의 제2 면상에 형성되는 제3 부전극;A third sub-electrode formed on the second surface of the predetermined layer layer; 상기 제1, 3 부전극을 연결하는 제4 부전극; 및A fourth sub-electrode connecting the first and third sub-electrodes; And 상기 제2, 3 부전극을 연결하는 제5 부전극;을 포함하는 플라즈마 디스플레이 장치.And a fifth sub-electrode connecting the second and third sub-electrodes. 제 1 항에 있어서, 상기 제2 연결전극은,The method of claim 1, wherein the second connection electrode, 상기 소정 레이어층의 제1 면에서 상기 제2 전극과 상기 인쇄회로기판에 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.A plasma display device connected to the second electrode and the printed circuit board at a first surface of the predetermined layer layer. 제 1 항에 있어서, 상기 제1 부전극은,The method of claim 1, wherein the first sub electrode, 적어도 하나의 상기 제1 전극과 연결되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least one first electrode. 제 1 항에 있어서, 상기 제2 부전극은,The method of claim 1, wherein the second sub electrode, 적어도 2 이상의 금속판이 대칭형으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.And at least two metal plates are formed symmetrically. 제 1 항에 있어서, 상기 제3 부전극은,The method of claim 1, wherein the third sub electrode, 일체형의 금속판 인 것을 특징으로 하는 플라즈마 디스플레이 장치.A plasma display device comprising an integrated metal plate. 제 1 항에 있어서, The method of claim 1, 상기 제3 부전극은, 적어도 2이상의 금속판으로 나누어지며,The third sub electrode is divided into at least two metal plates, 상기 적어도 2이상의 금속판은,The at least two metal plates, 서로 연결되지 않는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device, characterized in that not connected to each other. 제 1 항에 있어서, 상기 제4, 5 부전극은,The method of claim 1, wherein the fourth and fifth sub electrodes, 상기 제1, 2 면을 관통하여, 상기 제1, 2 부전극 및 상기 제2, 3 부전극을 연결하는 비아(via)인 것을 특징으로 하는 플라즈마 디스플레이 장치.And a via connecting the first and second sub electrodes and the second and third sub electrodes through the first and second surfaces. 제 1 항에 있어서, 상기 제4, 5 부전극은,The method of claim 1, wherein the fourth and fifth sub electrodes, 원형 또는 각형으로 형성되는 것을 특징으로 하는 플라즈마 디스플레이 장치.Plasma display device characterized in that formed in a circular or square. 제 1 항에 있어서, 상기 제4 부전극의 전체 개수는,The method of claim 1, wherein the total number of the fourth sub-electrodes is 상기 제5 부전극의 전체 개수와 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치.And a total number of the fifth sub-electrodes different from the total number of the fifth sub-electrodes. 제 1 항에 있어서, 상기 제4 부전극의 전극 폭은,The method of claim 1, wherein the electrode width of the fourth sub-electrode, 상기 제5 부전극의 전극 폭과 상이한 것을 특징으로 하는 플라즈마 디스플레이 장치.And a width different from that of the fifth sub-electrode.
KR1020090092563A 2009-09-29 2009-09-29 Plasma display panel device KR20110035019A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090092563A KR20110035019A (en) 2009-09-29 2009-09-29 Plasma display panel device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090092563A KR20110035019A (en) 2009-09-29 2009-09-29 Plasma display panel device

Publications (1)

Publication Number Publication Date
KR20110035019A true KR20110035019A (en) 2011-04-06

Family

ID=44043419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090092563A KR20110035019A (en) 2009-09-29 2009-09-29 Plasma display panel device

Country Status (1)

Country Link
KR (1) KR20110035019A (en)

Similar Documents

Publication Publication Date Title
KR100295111B1 (en) Printed Circuit Board Integrated Plasma Display
US20080090448A1 (en) Display device and method of manufacturing the same
KR20100007470A (en) Plasma display device
KR100719557B1 (en) Structure for terminal part of electrode and plasma display panel comprising the same
KR101651482B1 (en) Plasma display panel device
KR20110035019A (en) Plasma display panel device
US20090051290A1 (en) Plasma display panel
WO2009072782A2 (en) Plasma display panel device
EP1675088A2 (en) Plasma display apparatus
JP2008197429A (en) Plasma display device
US8077448B2 (en) Plasma display apparatus
KR100761297B1 (en) Plasma display panel device
KR20090031073A (en) Plasma display panel device
WO2010046948A1 (en) Plasma display
KR20080009949A (en) Plasma display panel device
KR100647607B1 (en) Plasma discharge switch and current driving device having the same
KR100612366B1 (en) Plasma display panel
KR100599620B1 (en) Plasma display panel
KR100626062B1 (en) Plasma display apparatus of multi screen type
KR100592265B1 (en) Plasma display
KR20100116473A (en) Plasma display panel device
KR20090030609A (en) Plasma display panel device
US20080012496A1 (en) Plasma display apparatus
KR100667541B1 (en) Data Electrode Structure for Plasma Display Panel
JP2005340131A (en) Plasma display device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination