KR20110032545A - Method of polishing substrate - Google Patents

Method of polishing substrate Download PDF

Info

Publication number
KR20110032545A
KR20110032545A KR1020090090089A KR20090090089A KR20110032545A KR 20110032545 A KR20110032545 A KR 20110032545A KR 1020090090089 A KR1020090090089 A KR 1020090090089A KR 20090090089 A KR20090090089 A KR 20090090089A KR 20110032545 A KR20110032545 A KR 20110032545A
Authority
KR
South Korea
Prior art keywords
polishing
wafer
pad
slurry
stock
Prior art date
Application number
KR1020090090089A
Other languages
Korean (ko)
Other versions
KR101581469B1 (en
Inventor
안진우
최은석
유환수
문지훈
김봉우
Original Assignee
주식회사 엘지실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지실트론 filed Critical 주식회사 엘지실트론
Priority to KR1020090090089A priority Critical patent/KR101581469B1/en
Publication of KR20110032545A publication Critical patent/KR20110032545A/en
Application granted granted Critical
Publication of KR101581469B1 publication Critical patent/KR101581469B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE: A method of polishing a substrate is provided to remove an oxide film from the surface of a wafer by using a stock pad and final slurry in polishing. CONSTITUTION: In a method of polishing a substrate, stock grinding is performed to make the surface of a wafer even(S2). Final grinding is performed by making the surface of the wafer smooth(S3). The wafer is polished firstly using a first smooth polish pad and colloidal slurry containing a polymer(S31). The polished wafer is polished secondly by using a second polish pad that is smoother than the first polish pad(S32).

Description

웨이퍼 연마방법{METHOD OF POLISHING SUBSTRATE}Wafer Polishing Method {METHOD OF POLISHING SUBSTRATE}

본 발명은 웨이퍼 제조 공정에서 스톡 연마 후 웨이퍼 표면에 형성된 산화막으로 인한 파이널 연마 단계에서 마찰력 상승 및 연마속도 저하를 방지하고 웨이퍼의 평탄도를 향상시킬 수 있는 웨이퍼 연마방법에 관한 것이다.The present invention relates to a wafer polishing method which can prevent the increase of frictional force and the polishing rate and improve the flatness of the wafer in the final polishing step due to the oxide film formed on the wafer surface after the stock polishing in the wafer manufacturing process.

오늘날 반도체 소자 제조용 재료로서 광범위하게 사용되고 있는 실리콘 웨이퍼는 다결정의 실리콘을 원재료로 하여 만들어진 단결정 실리콘 박판을 말한다. 웨이퍼를 제조하는 공정은 성장된 실리콘 단결정 잉곳(ingot)을 웨이퍼 형태로 자르는 슬라이싱(slicing) 공정, 웨이퍼의 두께를 균일화하고 평면화하는 래핑(lapping) 공정, 발생한 데미지를 제거 또는 완화하는 에칭(etching) 공정, 웨이퍼 표면을 경면화하는 연마(polishing) 공정, 연마가 완료된 웨이퍼를 세척하고 표면에 부착된 이물질을 제거하는 세정(cleaning) 공정으로 이루어진다.Today, silicon wafers, which are widely used as materials for manufacturing semiconductor devices, refer to monocrystalline silicon thin films made of polycrystalline silicon as a raw material. The wafer fabrication process includes a slicing process that cuts grown silicon single crystal ingots into wafer form, a lapping process to uniformize and planarize the thickness of the wafer, and an etching process to remove or mitigate the damage caused. Process, a polishing process that mirrors the wafer surface, and a cleaning process that cleans the polished wafer and removes foreign matter adhering to the surface.

일반적으로 세정 공정은 웨이퍼의 경면 연마 공정에서 발생하는 파티클, 유기 오염물 및 금속 불순물 등의 오염물질을 제거하기 위한 목적으로 수행된다. 일반적으로 세정 공정은 습식 세정방법인 RCA법이 보편적으로 사용되고 있다. RCA법은 표준세정액1(Standard Cleaning1, SC1)을 이용하여 경면 연마된 웨이퍼 표면을 산화, 에칭시켜 웨이퍼 표면에 잔류하는 파티클 및 유기물을 제거하는 공정과 표준세정액2(Standard Cleaning2, SC2)를 이용하여 금속 불순물을 제거하는 공정으로 나눌 수 있다.In general, the cleaning process is performed to remove contaminants such as particles, organic contaminants, and metal impurities generated in the mirror polishing process of the wafer. In general, the cleaning process is a wet cleaning method RCA method is commonly used. The RCA method uses a standard cleaning solution 1 (SC1) to oxidize and etch the surface of a mirror-polished wafer to remove particles and organics remaining on the surface of the wafer and a standard cleaning solution 2 (SC2). It can be divided into processes for removing metal impurities.

연마 공정은 웨이퍼의 표면 변질층을 제거하고 두께 균일도를 개선시키는 스톡(stock) 연마와 웨이퍼의 표면을 경면으로 가공하는 파이널(final) 연마로 나뉜다. 일반적으로 스톡 연마는 통상 0.5~0.8㎛/분의 속도로 연마가 진행되고, 파이널 연마는 정확한 연마속도 측정이 불가한 수준으로 미량의 연마가 진행된다. 연마 공정은 연마 특성에 맞는 슬러리와 연마패드를 선택하여 이루어지며, 슬러리는 웨이퍼에 대한 연마율, 마찰특성, 표면거칠기 등을 고려하여 선택된다.The polishing process is divided into stock polishing, which removes the surface deterioration layer of the wafer and improves thickness uniformity, and final polishing, which mirror-processes the surface of the wafer. Generally, stock polishing is generally performed at a rate of 0.5 to 0.8 μm / minute, and final polishing is performed at a small amount of polishing to a level at which an accurate polishing rate cannot be measured. The polishing process is performed by selecting a slurry and a polishing pad suitable for polishing characteristics, and the slurry is selected in consideration of polishing rate, friction characteristics, surface roughness, and the like on the wafer.

한편, 웨이퍼의 연마 공정 이전 세정 공정에서 웨이퍼를 세정, 건조 및 대기시키는 동안 세정액으로 인한 화학적 산화막이나 대기 중 노출로 인한 자연 산화막이 성장하게 된다. 여기서 연마속도(removal rate)는 실리콘(Si)에 비해 산화막(SiO2)의 연마속도가 작기 때문에, 이러한 산화막은 연마 공정에서 과도한 마찰력 발생의 원인이 되며 연마 초기에 연마속도가 급격히 저하되는 천이 구간이 발생할 수 있으며, 연마장치의 구동부 과부하 및 진동을 초래한다.On the other hand, during the cleaning process before the wafer polishing process, the chemical oxide film due to the cleaning liquid or the natural oxide film due to exposure to the atmosphere grows while the wafer is cleaned, dried, and atmospheric. Here, since the polishing rate is smaller than that of silicon (Si), the oxide film (SiO2) has a smaller polishing rate, and thus, the oxide film causes excessive friction in the polishing process. May occur, resulting in overload and vibration of the drive of the polishing apparatus.

웨이퍼는 컨베이어 생산 형태로 각 단위 공정이 연속적으로 진행되는 것이 아니라 최소 1카세트(cassette)(25장/카세트) 단위로 각 단위 공정에서 가공 및 세정을 완료한 후 다음 공정으로 이동하는 방식으로 진행되므로 세정 공정에서 산화막을 완전히 제거하더라도 연마 공정으로 이동하는 동안 및 대기 과정 동안 다시 산화막이 형성된다.Wafers are processed in the form of conveyors, not at each unit process continuously, but at a minimum of one cassette (25 sheets / cassette). Even if the oxide film is completely removed in the cleaning process, the oxide film is formed again during the moving to the polishing process and during the atmospheric process.

산화막으로 인한 천이 구간은 연마 공정 전의 웨이퍼 표면 상태나 사용하는 슬러리의 종류에 따라 차이를 보이나, 대체로 유사한 형태로 발생한다. 종래에는 연마속도를 높이고 연마패드 표면에 실리카 피막이 형성되는 글레이징 현상을 개선하기 위하여 아민을 포함한 슬러리를 사용하였으나, 최근에는 아민에 의한 구리 오염이 문제가 되어 아민이 없는 슬러리가 널리 사용되고 있다. 그러나 아민(amine)이 없는 슬러리를 사용하는 경우 산화막 제거가 어려워서 연마 초기 천이 구간의 발생이 악화된다.The transition section due to the oxide film varies depending on the wafer surface state before the polishing process and the type of slurry used, but occurs in a similar form. Conventionally, a slurry containing an amine was used to increase the polishing rate and improve a glazing phenomenon in which a silica film is formed on a surface of a polishing pad. However, recently, a slurry without an amine has been widely used because copper contamination by an amine is a problem. However, in the case of using a slurry without amine, it is difficult to remove the oxide film, and thus the occurrence of the initial transition section of polishing is worsened.

한편, 스톡 연마 공정은 양면연마장치를 사용하는 데 반해 파이널 연마 공정은 편면연마장치를 사용하므로 스톡 연마 후 파이널 연마로 진행하는 과정에서 대기 과정이 불가피하다. 그런데 파이널 연마속도가 스톡 연마속도보다 매우 낮기 때문에 파이널 연마 공정에서 대기 과정에서 형성된 산화막으로 인한 천이 구간 발생의 영향을 더 많이 받는다.On the other hand, the stock polishing process uses a double-sided polishing device, whereas the final polishing process uses a one-sided polishing device, so the waiting process is inevitable in the process of final polishing after stock polishing. However, since the final polishing rate is much lower than the stock polishing rate, the final polishing rate is more affected by the transition interval caused by the oxide film formed in the atmospheric process.

상술한 문제점을 해결하기 위한 본 발명의 실시예들은 산화막으로 인한 연마 초기의 마찰력 상승 및 연마속도 저하를 방지할 수 있는 웨이퍼 연마방법을 제공하기 위한 것이다.Embodiments of the present invention for solving the above problems are to provide a wafer polishing method that can prevent the increase in frictional force and the polishing rate of the initial polishing due to the oxide film.

또한, 본 발명의 실시예들은 파이널 연마 공정에서 마찰력 상승 및 연마속도 저하를 방지할 수 있는 웨이퍼 연마방법을 제공하기 위한 것이다.In addition, embodiments of the present invention to provide a wafer polishing method that can prevent the increase in friction and the polishing rate in the final polishing process.

상술한 본 발명의 목적을 달성하기 위한 본 발명의 실시예들에 따르면, 웨이퍼 표면의 평탄화를 위한 스톡 연마 단계와 평탄화된 웨이퍼 표면의 경면화를 위한 파이널 연마 단계가 순차적으로 수행되는 웨이퍼 연마방법이 개시된다. 파이널 연마 단계 초기의 산화막을 제거하기 위한 상기 파이널 연마 단계는, 경질의 제1 연마패드를 사용하고 고분자가 첨가된 콜로이달 슬러리를 사용하여 상기 웨이퍼를 연마하는 1차 연마 단계 및 상기 1차 연마된 웨이퍼를 상기 제1 연마패드보다 연질의 연마패드를 사용하여 연마하는 2차 연마 단계로 이루어질 수 있다.According to embodiments of the present invention for achieving the above object of the present invention, a wafer polishing method in which a stock polishing step for planarization of the wafer surface and a final polishing step for mirroring the planarized wafer surface are sequentially performed Is initiated. Final polishing step The final polishing step for removing the oxide film in the initial stage, the first polishing step of polishing the wafer using a colloidal slurry with a hard first polishing pad and a polymer added, and the first polished The second polishing step may be performed by polishing the wafer using a polishing pad softer than the first polishing pad.

실시예에서, 상기 제1 연마패드는 상기 스톡 연마 단계에서 사용되는 연마패드와 동일한 재질의 연마패드가 사용될 수 있다. 예를 들어, 상기 제1 연마패드는 폴리우레탄수지를 발포시켜 형성되거나 부직포에 우레탄수지를 함침시켜 형성된 연마패드가 사용될 수 있다. 그리고 상기 슬러리는 수용성 고분자가 포함된 콜로이달 실리카가 사용될 수 있다. 여기서, 상기 2차 연마 단계는 상기 1차 연마 단계 와 동일한 슬러리를 사용할 수 있다.In an embodiment, the first polishing pad may be a polishing pad of the same material as the polishing pad used in the stock polishing step. For example, the first polishing pad may be formed by foaming a polyurethane resin, or a polishing pad formed by impregnating a urethane resin with a nonwoven fabric may be used. And the slurry may be used colloidal silica containing a water-soluble polymer. Here, the second polishing step may use the same slurry as the first polishing step.

또한, 상기 1차 연마 단계는 상기 스톡 연마 단계와 동일한 연마속도 또는 저속의 연마속도로 수행되며, 상기 2차 연마 단계는 상기 1차 연마 단계보다 저속의 연마속도로 수행될 수 있다. 예를 들어, 상기 1차 연마 단계는 0.1~0.8㎛/분의 연마속도로 수행될 수 있다. 그리고 상기 2차 연마 단계는 0.1㎛/분 이하의 연마속도로 수행될 수 있다.In addition, the primary polishing step may be performed at the same polishing rate or lower polishing rate as the stock polishing step, and the secondary polishing step may be performed at a lower polishing rate than the primary polishing step. For example, the first polishing step may be performed at a polishing rate of 0.1 ~ 0.8 ㎛ / min. The secondary polishing step may be performed at a polishing rate of 0.1 μm / minute or less.

이상에서 본 바와 같이, 본 발명의 실시예들에 따르면, 1차 연마 단계에서 경질 연마패드와 고분자가 첨가된 콜로이달 실리카 슬러리를 사용하여 산화막을 효과적으로 제거할 수 있다. 또한, 산화막으로 인한 연마속도 저하와 연마 후 표면 조도가 저하되는 것을 방지할 수 있다.As described above, according to embodiments of the present invention, the oxide film may be effectively removed using a colloidal silica slurry to which a hard polishing pad and a polymer are added in the first polishing step. In addition, it is possible to prevent a decrease in polishing rate due to the oxide film and a decrease in surface roughness after polishing.

또한, 1차 연마에서 2차 및 3차 연마와 동일한 슬러리를 사용하므로 파이널 연마 후 표면 거칠기가 악화되는 것을 방지할 수 있다.In addition, since the same slurry as the secondary and tertiary polishing is used in the primary polishing, the surface roughness after the final polishing can be prevented from deteriorating.

또한, 산화막의 제거를 위한 별도의 슬러리를 사용할 필요가 없으므로 비용 증가를 억제하고 생산 비용을 절감할 수 있다.In addition, since it is not necessary to use a separate slurry for removing the oxide film, it is possible to suppress the increase in cost and reduce the production cost.

또한, 산화막의 제거를 위한 별도의 전처리 공정을 추가할 필요가 없으므로 공정 시간 및 비용을 단축시킬 수 있고, 추가 전처리 공정에서 파이널 연마 단계로 이행 시 발생할 수 있는 오염 및 산화막 재생성을 방지할 수 있다.In addition, since it is not necessary to add a separate pretreatment process for removing the oxide film, it is possible to shorten the process time and cost, and to prevent contamination and oxide regeneration that may occur when transitioning to the final polishing step from the additional pretreatment process.

이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다. 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명은 본 발명의 요지를 명료하게 하기 위하여 생략될 수 있다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to or limited by the embodiments. In describing the present invention, a detailed description of well-known functions or constructions may be omitted for clarity of the present invention.

이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 웨이퍼 연마장치(10)에 대해 설명한다.Hereinafter, a wafer polishing apparatus 10 according to an embodiment of the present invention will be described with reference to FIG. 1.

웨이퍼 연마장치(10)는 연마 대상이 되는 웨이퍼(1)를 장착하기 위한 연마헤드(12)와 웨이퍼(1)와 접촉된 상태에서 웨이퍼(1) 표면을 연마하기 위한 연마패드(111)가 장착된 정반(11) 및 웨이퍼(1)의 연마를 위한 슬러리(131)를 공급하기 위한 슬러리 공급부(13)로 이루어진다.The wafer polishing apparatus 10 is equipped with a polishing head 12 for mounting the wafer 1 to be polished and a polishing pad 111 for polishing the surface of the wafer 1 in contact with the wafer 1. It consists of the surface plate 11 and the slurry supply part 13 for supplying the slurry 131 for polishing the wafer 1.

연마헤드(12)는 웨이퍼(1)에서 연마 처리면의 이면에 장착되며 웨이퍼(1)를 연마패드(111) 및 정반(11)에 대해 소정 압력으로 가압하고 소정 속도로 회전함에 따라 웨이퍼(1)가 연마된다. 여기서 연마헤드(12)와 정반(11)은 서로 동일한 방향이나 서로 반대 방향으로 회전할 수 있다.The polishing head 12 is mounted on the back surface of the polishing treatment surface on the wafer 1 and presses the wafer 1 against the polishing pad 111 and the surface plate 11 at a predetermined pressure and rotates at a predetermined speed. ) Is polished. Here, the polishing head 12 and the surface plate 11 may rotate in the same direction or in opposite directions to each other.

연마패드(111)는 웨이퍼(1)의 처리면에 직접 접촉된 상태에 웨이퍼(1) 처리면 상의 돌출된 요철부를 선택적으로 평탄화시키는 기계적 연마요소로, 표면에 다양한 홈이 형성될 수 있다. 예를 들어, 연마패드(111)는 부직포에 우레탄수지를 함침시킨 연마포이거나 폴리우레탄수지를 발포시켜 형성한 연마포와 같이 비교적 경질의 연마포를 사용할 수 있다.The polishing pad 111 is a mechanical polishing element for selectively planarizing protrusions and protrusions on the processing surface of the wafer 1 while being in direct contact with the processing surface of the wafer 1, and various grooves may be formed on the surface thereof. For example, the polishing pad 111 may be a relatively hard polishing cloth such as a polishing cloth impregnated with a urethane resin or a polishing cloth formed by foaming a polyurethane resin.

슬러리(131)는 웨이퍼(1)와 연마패드(111) 사이에 제공되어 웨이퍼(1) 표면 과 화학적으로 반응함에 따라 웨이퍼(1) 처리면의 요철부를 선택적으로 평탄화시키는 화학적 연마요소로, 콜로이달 실리카(colloidal silica)와 같은 연마입자가 포함된 졸(sol) 용액이다.The slurry 131 is a chemical polishing element provided between the wafer 1 and the polishing pad 111 to selectively planarize the uneven portion of the processing surface of the wafer 1 as it chemically reacts with the surface of the wafer 1. It is a sol solution containing abrasive particles such as silica (colloidal silica).

한편, 웨이퍼 연마장치(10)의 상세한 기술 구성은 공지의 기술로부터 이해 가능하며 본 발명의 요지가 아니므로, 자세한 설명 및 도시를 생략한다.On the other hand, the detailed technical configuration of the wafer polishing apparatus 10 can be understood from the known technology and are not the gist of the present invention, and thus detailed description and illustration are omitted.

일반적으로 웨이퍼를 제조하기 위한 웨이퍼 연마 공정은 웨이퍼(1)의 두께 균일도를 개선시키기 위한 스톡(stock) 연마와 웨이퍼(1)의 표면을 경면으로 가공하기 위한 파이널(final) 연마로 나뉜다.Generally, a wafer polishing process for manufacturing a wafer is divided into stock polishing to improve thickness uniformity of the wafer 1 and final polishing to mirror-process the surface of the wafer 1.

우선, 웨이퍼(1)를 세정한 후(S1), 세정된 웨이퍼(1) 표면의 평탄화를 위한 스톡 연마 단계(S2)가 수행된다. 스톡 연마 단계(S2)에서는 웨이퍼(1)의 평탄화를 위해서 비교적 경질의 연마패드(이하, '스톡 패드'라 한다)와 염기성의 슬러리(이하, '스톡 슬러리'라 한다)를 사용한다. 그리고 스톡 연마 단계(S2)는 0.1㎛/분 이상의 연마속도(removal rate), 통상적으로 0.5~0.8㎛/분의 연마속도로 연마가 수행되며 일정한 압력이 가해져서 일정 시간 동안 연마가 수행된다.First, after cleaning the wafer 1 (S1), a stock polishing step S2 for planarizing the cleaned wafer 1 surface is performed. In the stock polishing step S2, a relatively hard polishing pad (hereinafter referred to as a "stock pad") and a basic slurry (hereinafter referred to as a "stock slurry") are used to planarize the wafer 1. In the stock polishing step S2, polishing is performed at a removal rate of 0.1 μm / minute or more, typically 0.5 to 0.8 μm / minute, and a constant pressure is applied to perform polishing for a predetermined time.

다음으로, 스톡 연마된 웨이퍼(1)의 경면 가공을 위한 파이널 연마 단계(S3)가 수행된다. 파이널 연마 단계(S3)에서는 웨이퍼(1)의 경면 가공을 위해서 스톡 연마 단계(S2)에 비해 매우 느린 연마속도로 연마가 수행된다.Next, a final polishing step S3 for mirror processing of the stock polished wafer 1 is performed. In the final polishing step S3, polishing is performed at a very slow polishing rate compared with the stock polishing step S2 for mirror processing of the wafer 1.

그리고 웨이퍼(1)의 경면 연마가 완료되면 웨이퍼(1)에서 잔류 슬러리와 연마 과정에서 발생한 파티클 등을 제거하기 위한 세정 공정이 수행되고(S4) 웨이퍼 연마 공정이 완료된다.When the mirror polishing of the wafer 1 is completed, a cleaning process for removing residual slurry and particles generated during the polishing process is performed on the wafer 1 (S4), and the wafer polishing process is completed.

한편, 스톡 연마 단계(S2)는 양면연마장치를 이용하여 수행되고 파이널 연마 단계(S3)는 편면연마장치를 이용하여 수행되므로 스톡 연마 후 파이널 연마로 이행되는 동안 웨이퍼(1)가 대기 중에 노출되어 스톡 연마된 웨이퍼(1) 표면에 세정액으로 인한 화학적 산화막이나 대기 중 노출로 인한 자연 산화막이 성장할 수 있다. 이하에서는 웨이퍼(1)에 형성된 화학적 산화막 및 또는 자연 산화막을 산화막으로 통칭한다.On the other hand, the stock polishing step (S2) is performed using a double-side polishing apparatus and the final polishing step (S3) is performed using a single-side polishing apparatus, so that the wafer 1 is exposed to the atmosphere during the transition to final polishing after stock polishing. On the surface of the stock polished wafer 1, a chemical oxide film due to a cleaning liquid or a natural oxide film due to exposure to the atmosphere may grow. Hereinafter, a chemical oxide film and / or a natural oxide film formed on the wafer 1 will be referred to collectively as an oxide film.

이와 같은 산화막을 제거하기 위해서 파이널 연마 단계(S3)는 1 내지 3차 연마 단계로 세분화되어 수행된다.In order to remove such an oxide film, the final polishing step S3 is divided into first to third polishing steps.

1차 연마 단계(S31)는 웨이퍼(1) 표면의 산화막을 제거하기 위해서 스톡 연마 단계(S2)에서와 동일한 경질의 제1 연마패드를 사용하고, 파이널 연마 단계(S3)와 동일한 고분자가 포함되고 수 ㎚ 크기의 콜로이달 실리카를 연마입자로 이루어지는 슬러리(이하, '파이널 슬러리'라 한다)를 사용할 수 있다.The first polishing step S31 uses the same hard first polishing pad as in the stock polishing step S2 to remove the oxide film on the surface of the wafer 1, and includes the same polymer as the final polishing step S3. Slurry (hereinafter referred to as "final slurry") consisting of a colloidal silica of several nanometers in size may be used.

여기서, 슬러리에 수용성 고분자를 첨가하는 경우, 고분자가 연마입자 간의 분산을 향상시키고 연마 시 층류(laminar flow) 형성을 용이하게 한다. 또한, 피연마물인 웨이퍼(1) 표면에 고분자가 흡착되어 표면 형상에 따른 압력 차이로 표면에서 돌출된 부분(peak)을 선택적으로 연마할 수 있는 장점이 있다. 또한, 파이널 슬러리는 웨이퍼(1) 표면에 대한 화학적 침식 작용이 스톡 슬러리에 비해 상대적으로 작해서 웨이퍼(1) 연마 시 웨이퍼 중심 부분과 에지 부분의 단차 폭을 줄이고 웨이퍼의 평탄도를 향상시킬 수 있으며, 파이널 연마 완료 후 웨이퍼 표면의 나노 토폴로지를 향상시킬 수 있다.Here, when the water-soluble polymer is added to the slurry, the polymer improves dispersion between the abrasive particles and facilitates the formation of laminar flow during polishing. In addition, the polymer is adsorbed on the surface of the wafer 1 to be polished, there is an advantage that can selectively polish the peak (peak) protruding from the surface by the pressure difference according to the surface shape. In addition, the final slurry has a smaller chemical erosion effect on the surface of the wafer (1) than the stock slurry, thereby reducing the step width of the center and edge portions of the wafer (1) and improving the flatness of the wafer. After final polishing, the nano-topology of the wafer surface can be improved.

상세하게는, 1차 연마 단계(S31)에서 사용되는 제1 연마패드는 통상적으로 스톡 연마 단계(S2)에서 사용되는 것과 마찬가지로 스톡 패드가 사용되며, 예를 들어, 제1 연마패드는 폴리우레탄수지를 발포시켜 형성되거나 부직포에 우레탄수지를 함침시켜 형성된 스톡 패드가 사용될 수 있다.Specifically, as the first polishing pad used in the primary polishing step S31, a stock pad is generally used as in the stock polishing step S2, for example, the first polishing pad is a polyurethane resin. Stock pads formed by foaming or impregnated with a urethane resin may be used.

또한, 1차 연마 단계(S31)에서는 통상적인 파이널 연마 단계(S3)에 비해 고속 연마속도로 수행되되, 스톡 연마 단계(S2)와 동일한 연마속도 또는 저속의 연마속도로 연마가 수행될 수 있다. 예를 들어, 1차 연마 단계(S31)에서는 스톡 연마 단계와 동일한 0.5~0.8㎛/분의 연마속도로 연마가 수행되거나, 0.1~0.5㎛/분의 연마속도로 연마가 수행될 수 있다.In addition, in the primary polishing step S31, the polishing may be performed at a higher polishing rate than in the conventional final polishing step S3, but polishing may be performed at the same polishing rate or at a lower polishing rate as the stock polishing step S2. For example, in the primary polishing step S31, polishing may be performed at the same polishing rate as 0.5 to 0.8 μm / minute, or polishing may be performed at a polishing rate of 0.1 to 0.5 μm / minute.

2차 연마 단계(S32) 및 3차 연마 단계(S33)에서는 제1 연마패드보다 연질의 제2 연마패드가 사용될 수 있다. 예를 들어, 2차 연마 단계(S32) 및 3차 연마 단계(S33)에서는 통상적인 파이널 연마 단계(S3)에서와 마찬가지로 연질의 연마패드가 사용될 수 있다. 그리고 2차 연마 단계(S32) 및 3차 연마 단계(S33)에서는 1차 연마 단계(S31)와 동일하게 파이널 슬러리를 사용하여 웨이퍼(1)의 경면 연마가 수행된다.In the second polishing step S32 and the third polishing step S33, a second polishing pad softer than the first polishing pad may be used. For example, in the second polishing step S32 and the third polishing step S33, a soft polishing pad may be used as in the conventional final polishing step S3. In the second polishing step S32 and the third polishing step S33, mirror polishing of the wafer 1 is performed using the final slurry in the same manner as the first polishing step S31.

또한, 2차 연마 단계(S32) 및 3차 연마 단계(S33)는 1차 연마 단계(S31)에 비해 매우 저속의 연마속도로 연마가 수행된다. 예를 들어, 2차 연마 단계(S32)와 3차 연마 단계(S33)에서는 0.1㎛/분 이하의 저속으로 연마가 수행될 수 있다.Further, the secondary polishing step S32 and the tertiary polishing step S33 are performed at a very low polishing rate compared to the first polishing step S31. For example, in the second polishing step S32 and the third polishing step S33, polishing may be performed at a low speed of 0.1 μm / minute or less.

이하에서는 도 3 내지 도 7을 참조하여, 상술한 바와 같은 본 발명의 일 실시예에 따른 웨이퍼 연마방법 및 비교예에 따른 웨이퍼의 연마결과 및 연마방법에 의한 산화막 제거 결과를 비교하여 설명한다.Hereinafter, referring to FIGS. 3 to 7, a wafer polishing method according to an embodiment of the present invention and a polishing result of a wafer according to a comparative example and an oxide film removal result by the polishing method will be described with reference to FIGS. 3 to 7.

우선, '실시예'는 폴리에스텔 부직포에 우레탄수지를 함침시킨 연마패드와 고분자 첨가된 콜로이달 실리카를 사용하여 연마를 수행하였다. 그리고 실시예의 연마 조건은 연마 압력이 260g/㎠, 정반 및 연마헤드의 회전 속도는 120rpm, 연마 시간은 300초이고, 슬러리 제공속도(flow rate)는 0.5LPM의 조건에서 연마를 수행하였다. 그리고 '비교예'는 슬러리가 콜로이달 실리카를 사용하였으려, 슬러리를 제외하고는 실시예와 동일한 연마 조건에서 연마를 수행하였다.First, 'Example' was performed by using a polishing pad impregnated with a urethane resin and a colloidal silica added with a polymer. In the polishing conditions of Examples, the polishing pressure was 260 g / cm 2, the rotational speed of the surface plate and the polishing head was 120 rpm, the polishing time was 300 seconds, and the slurry flow rate was 0.5LPM. In Comparative Example, the slurry used colloidal silica, and the polishing was performed under the same polishing conditions as in the example except for the slurry.

그리고 오존수(O3)를 이용하여 웨이퍼 표면에 인위적으로 산화막을 성장시키고 실시예와 비교예에 따른 연마 조건에서 연마를 수행하고, 시간에 따른 마찰력(friction force) 변화를 측정하였다. 측정 결과는 도 3과 도 4에 각각 도시하였다.An oxide film was artificially grown on the wafer surface using ozone water (O3), and polishing was performed under polishing conditions according to Examples and Comparative Examples, and a change in friction force over time was measured. The measurement results are shown in FIGS. 3 and 4, respectively.

도 3과 도 4를 참조하면, 실시예와 비교예는 모두 산화막으로 인해 연마 초기(즉, 30초 이전)에는 연마 속도가 저하되는 천이구간이 형성됨을 알 수 있다. 또한, 비교예와 실시예 모두 산화막 제거 시간 차이가 거의 발생하지 않음을 알 수 있다.3 and 4, it can be seen that both the embodiment and the comparative example have a transition section in which the polishing rate is lowered at the initial polishing stage (ie, 30 seconds or less) due to the oxide film. In addition, it can be seen that the difference in oxide film removal time hardly occurs in both the comparative examples and the examples.

여기서, 스톡 연마 이후에는 웨이퍼 표면의 P-V(peak to valley) 차이가 작고 산화막의 두께가 10~20Å 정도이므로 산화막을 제거하기가 용이하여 비교예와 실시예 모두 산화막 제거 시간에서 차이가 거의 발생하지 않는다.Here, after the stock polishing, the difference in peak to valley (PV) of the wafer surface is small and the thickness of the oxide film is about 10 to 20 microseconds, so that the oxide film is easily removed. .

도 5와 도 6은 실시예와 비교예에서 연마 전후의 웨이퍼 형상을 측정한 결과를 도시한 그래프들이다.5 and 6 are graphs showing the results of measuring wafer shapes before and after polishing in Examples and Comparative Examples.

통상적으로 편면연마장치는 정반과 연마헤드가 서로 반대 방향 또는 같은 방향으로 회전하면서 연마가 진행되는데, 웨이퍼의 중심 부분에 비해 에지(dedge) 부분에 압력이 집중되어 에지 부분이 상대적으로 과연마될 수 있다.In general, the single-side polishing device performs polishing while the surface plate and the polishing head are rotated in opposite directions or in the same direction, and pressure is concentrated on the edge portion compared to the center portion of the wafer, so that the edge portion may be relatively polished. have.

도 5에 도시한 바와 같이, 실시예의 경우 웨이퍼의 에지 부분과 중심 부분이 연마된 높이가 비교적 균일하여 에지 부분이 과연마되지 않았으며 전체적으로 균일하게 연마되었으며 평탄도(flatness) 수준이 향상되었음을 알 수 있다.As shown in FIG. 5, in the case of the embodiment, the edges of the wafer and the center of the wafer were polished at a relatively uniform height, so that the edges were not over-polishing, the entire surface was polished uniformly, and the flatness level was improved. have.

이에 반해, 도 6에 도시한 바와 같이, 비교예의 경우에는 에지 부분(점선 원으로 표시한 부분)이 중심 부분에 비해 높이 차이가 커서 에지 부분이 과연마 되었으며 평탄도(flatness) 수준이 낮음을 알 수 있다. 또한, 도 6에 도시한 바와 같이, 비교예의 경우에는 국소적으로 P-V 값이 큰 부분들이 나타나므로 실시예에 비해 나노 토폴로지(nano topology)가 악화되었음을 알 수 있다.On the contrary, as shown in FIG. 6, in the comparative example, the edge portion (the portion indicated by the dotted circle) has a greater height difference than the center portion, so that the edge portion is over-polishing and the flatness level is low. Can be. In addition, as shown in FIG. 6, in the case of the comparative example, since portions having a large P-V value appear locally, it can be seen that the nano topology is worse than that of the example.

또한, 도 5와 도 6에서 웨이퍼 중심 부분을 연마 전후에 대해 비교하였을 때, 실시예의 경우 연마 전후 상대적으로 높은 부분에서 연마가 선택적으로 진행된 것을 확인할 수 있다.In addition, when comparing the center portion of the wafer in FIG. 5 and FIG. 6 before and after polishing, it can be seen that the polishing was selectively performed at a relatively high portion before and after polishing in the case of the embodiment.

도 7은 실시예와 비교예에서 연마 후 표면 거칠기(roughness)의 측정결과를 도시한 그래프이다. 도 7을 참조하면, 실시예의 경우 표면 거칠기가 0.5~3Å의 RMS(root mean square) 값을 갖는데 반해, 비교예의 경우 표면 거칠기가 6~10Å의 RMS 값을 갖는 것을 알 수 있다. 실시예에 따른 표면 거칠기 값은 파이널 연마가 완료된 후의 웨이퍼의 표면 거칠기와 유사한 수준이다. 이에 반해 비교예의 경우 실시예에 비해 표면 거칠기가 값이 커서 연마 품질이 낮음을 알 수 있다. 또한, 실시예의 경우 측정 위치 별로 표면 거칠기의 편차가 거의 없는데 반해, 비교예의 경우 표면 거칠기가 측정 위치 별로 편차가 매우 큼을 알 수 있다.FIG. 7 is a graph showing measurement results of surface roughness after polishing in Examples and Comparative Examples. FIG. Referring to FIG. 7, in the case of the embodiment, the surface roughness has a root mean square (RMS) value of 0.5 to 3 ms, while in the comparative example, the surface roughness has an RMS value of 6 to 10 ms. The surface roughness value according to the embodiment is at a level similar to the surface roughness of the wafer after final polishing is completed. On the contrary, in the case of the comparative example, the surface roughness is larger than that of the example, indicating that the polishing quality is low. In addition, in the case of the embodiment there is almost no variation in the surface roughness for each measurement position, in the case of the comparative example it can be seen that the surface roughness is very large deviation for each measurement position.

도 7을 참조하면, 실시예는 컷오프 레인지(cutoff range)가 1~25㎛에서는 표면 거칠기가 3Å 이하이고, 컷오프 레인지가 25~80㎛에서는 표면 거칠기가 4.5Å 이하이며, 컷오프 레인지가 80~250㎛에서는 표면 거칠기가 6Å 이하인 것을 알 수 있다.Referring to FIG. 7, the embodiment has a surface roughness of 3 μs or less at a cutoff range of 1 to 25 μm, a surface roughness of 4.5 μs or less at a cutoff range of 25 to 80 μm, and a cutoff range of 80 to 250. It is understood that the surface roughness is 6 kPa or less at 탆.

상술한 바와 같이 본 발명에 따른 반도체 웨이퍼 연마방법은 파이널 연마 초기에 스톡 연마와 유사하게 스톡 패드와 파이널 슬러리를 사용하여 연마를 수행함으로써 웨이퍼 표면의 산화막을 효과적으로 제거할 수 있다. 또한, 스톡 패드와 파이널 슬러리를 이용하여 1차 연마 단계에서 단시간에 원하는 연마속도를 확보할 수 있다.As described above, the semiconductor wafer polishing method according to the present invention can effectively remove the oxide film on the wafer surface by performing the polishing using the stock pad and the final slurry similarly to the stock polishing in the early stage of the final polishing. In addition, the desired polishing rate can be secured in a short time in the primary polishing step by using the stock pad and the final slurry.

여기서, 본 발명에 따르면 1차 연마 단계에서는 고분자가 첨가된 콜로이달 실리카의 파이널 슬러리를 사용하므로 2차 및 3차 연마 단계에서 슬러리가 바뀌는 경우 발생할 수 있는 악영향을 방지하고 연마 후 표면 거칠기를 향상시킬 수 있다. 또한, 산화막 제거를 위해서 별도의 산화막 제거용 슬러리를 이용할 필요가 없으므로 추가 슬러리 사용에 의한 비용 증가를 방지할 수 있다.Here, according to the present invention, in the first polishing step, the final slurry of colloidal silica to which the polymer is added is used to prevent adverse effects that may occur when the slurry is changed in the second and third polishing steps, and to improve the surface roughness after polishing. Can be. In addition, since it is not necessary to use a separate oxide film removal slurry to remove the oxide film it is possible to prevent the increase in cost by using an additional slurry.

그리고 1차 연마는 파이널 연마장치에서 수행되고 1차 연마 후 바로 2차 연마가 수행될 수 있으므로 연속공정으로 진행할 수 있으며, 공정 사이에서 웨이퍼의 대기 공정을 가질 필요가 없어서 대기 공정에서 발생할 수 있는 산화막 생성이나 오염을 방지할 수 있다. 또한, 파이널 연마 단계를 수행하기 전에 산화막을 제거 하기 위한 별도의 전처리 공정을 추가할 필요가 없으므로 공정 시간 및 비용을 단축시킬 수 있고, 추가 전처리 공정에서 파이널 연마 단계로 이행 시 발생할 수 있는 오염 및 산화막 재생성을 방지할 수 있다.In addition, the primary polishing may be performed in the final polishing apparatus and the secondary polishing may be performed immediately after the primary polishing. Therefore, the primary polishing may be performed in a continuous process, and there is no need to have a standby process of the wafer between the processes. Formation or contamination can be prevented. In addition, there is no need to add a separate pretreatment process to remove the oxide film before performing the final polishing step, which can reduce the process time and cost, and contamination and oxide film that may occur when transitioning from the additional pretreatment process to the final polishing step. Regeneration can be prevented.

또한, 편면연마 시 웨이퍼의 에지 부분의 과연마 및 이로 인한 웨이퍼의 평탄도 저하를 방지할 수 있다.In addition, it is possible to prevent over-polishing of the edge portion of the wafer during single-side polishing and thereby lowering flatness of the wafer.

또한, 산화막을 제거함에 따라 산화막으로 인한 연마속도 저하 및 천이구간 발생을 방지하여 표면 거칠기를 향상시킬 수 있다.In addition, as the oxide film is removed, the surface roughness may be improved by preventing a decrease in the polishing rate and the transition section caused by the oxide film.

이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상술한 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다. 따라서, 본 발명의 사상은 상술한 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.As described above, the present invention has been described by specific embodiments such as specific components and the like, but the embodiments and the drawings are provided only to help a more general understanding of the present invention, and the present invention is limited to the above-described embodiments. In other words, various modifications and variations are possible to those skilled in the art to which the present invention pertains. Therefore, the spirit of the present invention should not be limited to the above-described embodiments, and all the things that are equivalent to or equivalent to the scope of the claims as well as the claims to be described later belong to the scope of the present invention.

도 1은 본 발명의 일 실시예에 따른 웨이퍼 연마장치의 모식도;1 is a schematic view of a wafer polishing apparatus according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 웨이퍼 연마방법을 설명하기 위한 순서도;2 is a flowchart illustrating a wafer polishing method according to an embodiment of the present invention;

도 3과 도 4는 실시예와 비교예에서 시간에 따른 마찰력 변화를 비교하기 위한 그래프들;3 and 4 are graphs for comparing the frictional force change with time in the Examples and Comparative Examples;

도 5와 도 6은 실시예와 비교예에서 연마 전후의 웨이퍼 형상 변화를 비교하기 위한 그래프들;5 and 6 are graphs for comparing wafer shape changes before and after polishing in Examples and Comparative Examples;

도 7은 실시예와 비교예에서 연마 후 표면거칠기 측정결과를 보여주는 그래프이다.7 is a graph showing the results of surface roughness measurement after polishing in Examples and Comparative Examples.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1: 웨이퍼 10: 웨이퍼 연마장치1: wafer 10: wafer polishing apparatus

11: 정반 111: 연마패드11: surface plate 111: polishing pad

12: 연마헤드 13: 슬러리 공급부12: polishing head 13: slurry feed section

131: 슬러리131: slurry

Claims (8)

웨이퍼 표면의 평탄화를 위한 스톡 연마 단계와 평탄화된 웨이퍼 표면의 경면화를 위한 파이널 연마 단계가 순차적으로 수행되는 웨이퍼 연마방법에 있어서,A wafer polishing method in which a stock polishing step for planarizing a wafer surface and a final polishing step for mirroring a planarized wafer surface are sequentially performed, 상기 파이널 연마 단계는,The final polishing step, 경질의 제1 연마패드를 사용하고 고분자가 첨가된 콜로이달 슬러리를 사용하여 상기 웨이퍼를 연마하는 1차 연마 단계; 및A first polishing step of polishing the wafer using a hard first polishing pad and a colloidal slurry to which a polymer is added; And 상기 1차 연마된 웨이퍼를 상기 제1 연마패드보다 연질의 제2 연마패드를 사용하여 연마하는 2차 연마 단계;A second polishing step of polishing the first polished wafer using a second polishing pad softer than the first polishing pad; 를 포함하는 웨이퍼 연마방법.Wafer polishing method comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 연마패드는 상기 스톡 연마 단계에서 사용되는 연마패드와 동일한 재질의 연마패드인 웨이퍼 연마방법.And the first polishing pad is a polishing pad of the same material as the polishing pad used in the stock polishing step. 제2항에 있어서,The method of claim 2, 상기 제1 연마패드는 폴리우레탄수지를 발포시켜 형성되거나 부직포에 우레탄수지를 함침시켜 형성된 연마패드인 웨이퍼 연마방법.And the first polishing pad is a polishing pad formed by foaming a polyurethane resin or impregnated with a urethane resin in a nonwoven fabric. 제1항에 있어서,The method of claim 1, 상기 슬러리는 수용성 고분자가 포함된 콜로이달 실리카인 웨이퍼 연마방법.The slurry is a colloidal silica containing a water-soluble polymer wafer polishing method. 제4항에 있어서,The method of claim 4, wherein 상기 2차 연마 단계는 상기 1차 연마 단계와 동일한 슬러리를 사용하는 웨이퍼 연마방법.The second polishing step is a wafer polishing method using the same slurry as the first polishing step. 제1항에 있어서,The method of claim 1, 상기 1차 연마 단계는 상기 스톡 연마 단계와 동일한 연마속도 또는 저속의 연마속도로 수행되며, 상기 2차 연마 단계는 상기 1차 연마 단계보다 저속의 연마속도로 수행되는 웨이퍼 연마방법.And the first polishing step is performed at the same polishing rate or lower polishing rate as the stock polishing step, and the second polishing step is performed at a polishing rate lower than that of the first polishing step. 제6항에 있어서,The method of claim 6, 상기 1차 연마 단계는 0.1~0.8㎛/분의 연마속도로 수행되는 웨이퍼 연마방법.The first polishing step is a wafer polishing method performed at a polishing rate of 0.1 ~ 0.8 ㎛ / min. 제6항에 있어서,The method of claim 6, 상기 2차 연마 단계는 0.1㎛/분 이하의 연마속도로 수행되는 웨이퍼 연마방법.The secondary polishing step is a wafer polishing method performed at a polishing rate of 0.1㎛ / min or less.
KR1020090090089A 2009-09-23 2009-09-23 Method of polishing substrate KR101581469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090090089A KR101581469B1 (en) 2009-09-23 2009-09-23 Method of polishing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090090089A KR101581469B1 (en) 2009-09-23 2009-09-23 Method of polishing substrate

Publications (2)

Publication Number Publication Date
KR20110032545A true KR20110032545A (en) 2011-03-30
KR101581469B1 KR101581469B1 (en) 2015-12-31

Family

ID=43937283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090090089A KR101581469B1 (en) 2009-09-23 2009-09-23 Method of polishing substrate

Country Status (1)

Country Link
KR (1) KR101581469B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015468A (en) * 1999-07-30 2001-02-26 알프레드 엘. 미첼슨 Colloidal polishing of fused silica
JP2004148411A (en) * 2002-10-28 2004-05-27 Shin Etsu Handotai Co Ltd Chemical mechanical polishing method
KR20070066322A (en) * 2005-12-21 2007-06-27 주식회사 실트론 System for feeding mixing fluids for final polishing for silicon wafer
KR100880108B1 (en) * 2007-09-18 2009-01-21 주식회사 실트론 Method of polishing semiconductor wafer and apparatus for the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010015468A (en) * 1999-07-30 2001-02-26 알프레드 엘. 미첼슨 Colloidal polishing of fused silica
JP2004148411A (en) * 2002-10-28 2004-05-27 Shin Etsu Handotai Co Ltd Chemical mechanical polishing method
KR20070066322A (en) * 2005-12-21 2007-06-27 주식회사 실트론 System for feeding mixing fluids for final polishing for silicon wafer
KR100880108B1 (en) * 2007-09-18 2009-01-21 주식회사 실트론 Method of polishing semiconductor wafer and apparatus for the same

Also Published As

Publication number Publication date
KR101581469B1 (en) 2015-12-31

Similar Documents

Publication Publication Date Title
US6962521B2 (en) Edge polished wafer, polishing cloth for edge polishing, and apparatus and method for edge polishing
KR101002250B1 (en) Method for manufacturing epitaxial wafer
JP4696086B2 (en) Final polishing method for silicon single crystal wafer and silicon single crystal wafer
JP5600867B2 (en) Manufacturing method of semiconductor wafer
KR20160113723A (en) Method for manufacturing semiconductor wafer
US9748089B2 (en) Method for producing mirror-polished wafer
JP3664676B2 (en) Wafer polishing method and polishing pad for wafer polishing
JP2013258227A (en) Semiconductor wafer manufacturing method
JP5401683B2 (en) Double-sided mirror semiconductor wafer and method for manufacturing the same
KR20150080547A (en) METHOD FOR PRODUCING SiC SUBSTRATE
WO2003107402A1 (en) Semiconductor wafer
WO2021100393A1 (en) Wafer polishing method and silicon wafer
KR20090006551A (en) Surface treatment method for wafer
KR101581469B1 (en) Method of polishing substrate
KR101086966B1 (en) Grinding Process of Semiconductor Wafer
JP2000077372A (en) Manufacture of semiconductor wafer for vapor-phase growth
WO2009110180A1 (en) Method for manufacturing template and polishing method wherein the template is used
JP2002025950A (en) Manufacturing method for semiconductor wafer
KR100914605B1 (en) Method for manufacturing of silicon wafer improved in nanotopography
KR100398704B1 (en) A manufacturing method of silicon wafer
JP2007149923A (en) Planarization processing method of semiconductor wafer
JP2007035917A (en) Polishing pad, silicon wafer, and polishing machine
JP2004319717A (en) Method of manufacturing semiconductor wafer
JP2003133273A (en) Raw material wafer for polishing and method of manufacturing the same
KR20080063641A (en) Manufacturing method for epitaxial wafer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 4