KR20110030484A

KR20110030484A - 고속 데이터 전송 방법 및 상응하는 장치

Info

Publication number: KR20110030484A
Application number: KR1020107029011A
Authority: KR
Inventors: 알렝 렐리미
Original assignee: 제말토 에스에이
Priority date: 2008-06-11
Filing date: 2009-06-08
Publication date: 2011-03-23
Also published as: WO2009150128A1; JP2011524678A; JP5363566B2; CN102067508B; ES2531249T3; US8477668B2; US20110103275A1; KR101532332B1; EP2134026A1; CN102067508A; EP2286538B1; BRPI0913331A2; EP2286538A1

Abstract

본 발명은, 적어도 두 상이한 전송 시간대가 전송할 데이터 신호의 두 독자적 상태들 ("0" 및 "1")과 결부되어 있는 논리적 코딩 단계를 포함하여, 제1송수신 장치로부터 리모트 장치라 불리는 제2송수신 장치로 하프 듀플렉스 모드 를 이용해 데이터 신호를 전송하기 위한 방법에 관한 것이다. 이 방법은, 전송할 상태와 결부된 전송 시간에 의해 한정된 시간 동안 다소 배타적인 제1전압 레벨의 정체 부분 및, 어떤 상승 에지도 배제한 채 한 하강 에지를 포함하는 신호 (10, 11)를 제1장치가 생성하는 단계를 포함함을 특징으로 하고, 제2장치로부터 상기 제1장치로의 데이터 신호 상태 전송은, 다소 배타적인 제2전압 레벨의 정체 부분 및, 어떤 하강 에지도 배제한 채 한 상승 에지를 포함하는 신호 (20, 21)를 제2장치가 생성하는 단계를 포함한다.

Description

고속 데이터 전송 방법 및 상응하는 장치{A high speed data transmission method and corresponding devices}

본 발명은 고속 데이터 전송 방법 및 그에 상응하는 송수신 장치에 관한 것이다. 보다 상세하게 말하면, 본 발명은 한 액티브 와이어 만을 이용해 양방향 동시 방식 (풀 듀플렉스, full duplex)으로 두 장치들 간 디지털 전송을 행하기 위한 기술적 해법을 개시한 것이다. 본 발명은 최대 1 미터 거리의 기기들 사이에서 높은 전송 속도 (36 내지 48 Mbit/sec)와 함께 안정적 잡음 내성의 획득을 가능하게 한다.

본 발명에 따라 개시되는 기술은 SWP (Single Wire Protocol)와 관련한 ETSI (European Telecommunication Standardization Institute)의 권고안 TS 102.613과 함께 사용될 수 있으며, 예로서 SIM 카드 및 NFC 컨트롤러가 본 발명에 의해 허용되는 보다 효율적인 모드에서 동작하기 위한 그들의 기능을 발견한 뒤에만 활성화될 수 있을 것이다. 따라서 본 발명은 SWP SIM 카드들에서 사용되겠지만, 컴포넌트들의 사용 가능 접촉단자들 (contacts)의 개수가 제한되어 있는 경우 등과 같이, 한 개의 액티브 와이어 (active wire) 만을 사용하여 양방향 동시 방식 (풀 듀플렉스)으로 두 기기들 사이에서 디지털 전송을 구현할 것을 요하는 모든 환경들 하에서도 역시 바람직하게 이용될 수 있을 것이다.

두 송수신 장치들 사이에서 전송 매체를 공유하기 위한 여러 변조 기법들이 존재하며, 그 중 주요한 기법들은 다음과 같다:

시분할 다중화 (Time-division multiplexing). 두 송수신 장치들이 하프 듀플렉스 모드 (half duplex mode)로 전송하면서 서로 다른 시간대에 그들 각자의 데이터를 전송한다. 전송되는 데이터의 세분도 (granularity)는 한 비트 사이즈부터 한 바이트 혹은 한 프레임 사이즈에 걸쳐 가변 될 수 있다. 이더넷, USB, CAN, VAN, LIN 또는 GSM 네트워크들이 이러한 원리를 이용한다.

주파수 분할 다중화 (Frequency-division multiplexing). 각각의 송수신 장치가 서로 다른 주파수 대역을 점유한다. ADSL 네트워크들에 사용되는 것 같은 모뎀 기술이 이 원리를 이용한다.

도메인 분할 (Domain Division). 각각의 송수신 장치가 서로 다른 물리량들을 변조한다. 표준 TS 102.613 (SWP)가 이러한 방법을 적용하는데, 이 경우 송수신 장치들 중 하나는 신호의 전압을 변조하고, 다른 기기는 신호의 전류를 변조한다.

합산에 의한 공유 (Sharing by summation). 매체가 송수신 장치들에 의해 전송된 정보의 합을 전달한다. 송수신 장치들은 그 매체를 통해 전송된 데이터로부터 자신들이 전송한 데이터를 감산해 수신된 정보를 유추한다. 이 기능은 듀플렉서에 의해 수행되며, 통상의 전화통신 시스템들에서 일반적으로 사용되고 있다.

이러한 모든 기술들은 한 개의 액티브 통신 와이어를 이용하거나 (싱글 엔디드, single ended) 차동 페어 (differential pair)에 작용하여, 곤란한 환경들 (가령, 제조 작업장, 자동차 등등)하에서의 잡음 내성을 개선할 수 있다.

과도하게 높은 세분도를 가진 통신 매체를 통한 데이터의 하프-듀플렉스 전송은 성능을 해칠 수 있는 높은 레이턴시 (latency)를 생기게 할 수 있다. 전송 레이턴시에 의해 유효 대역폭이 직접적으로 영향을 받는다. 그러한 부작용을 없애기 위해, 대표적으로 가장 잘 알려진 것이 HDLC (ISO 13239)인 슬라이딩 윈도들에 기반하는 프로토콜들 같은 적절한 프로토콜과 결합한 풀-듀플렉스 (full-duplex) 기술이 요망된다.

본 발명에 의해 다뤄질 문제는 다음과 같다:

- 해법은, 최소 레이턴시를 달성하기 위해 비트 단위 통신 세분도를 가진 풀 듀플렉스 통신의 특성을 가져야 한다,

- 해법은 대칭적이고 균형잡혀야 한다, 말하자면, 송수신 장치들 중 어느 것에도 상대보다 더한 특권이 부여되지 않는다 (마스터나 슬레이브가 없음),

- 해법은, 두 송수신 장치들 사이에서 아무런 애플리케이션 데이터도 전송되지 않을 때, 전력 절감 모드를 제공할 수 있어야 한다,

- 해법은, 송수신 장치들 중 하나나 둘 모두가 최소 시간 안에 전력 절감 모드를 빠져나올 수 있게 하는 절차를 제공해야 한다,

- 해법은 잡음을 포함한 환경 하에서 적어도 1 미터의 동작 거리 및 100 Mbit/s까지의 바이너리 속도를 허용해야 한다.

상술한 기존의 기술들은 위에서 언급한 기준들을 부분적으로 충족시키며, 전송 속도와 동작 거리 성능을 빼면 ETSI에 의해 표준화된 SWP의 기술들이 가장 근접한 기술이다. SWP 기술은 약 12 센티미터 거리에 대해 1.6 Mbits/s까지 이를 수 있다.

본 발명은 그러한 모든 기술적 제약들의 충족을 목적으로 한다.

이를 위해, 적어도 두 상이한 전송 시간대가 전송할 데이터 신호의 두 독자적 상태들과 결부되는 논리 코딩 단계를 포함하여, 제1송수신 장치로부터 리모트 기기라 불리는 제2송수신 장치까지 데이터 신호의 하프-듀플렉스 모드를 이용한 전송 방법이 제안되며, 이 방법은, 신호 상태의 전송을 위하여 전송 상태와 결부된 전송 시간에 의해 한정된 시간 동안 제1전압 레벨의 얼마간 배타적인 정체 부분 (plateau) 및 모든 상승 에지 (rising edge)를 제외한 하강 에지를 구비한 신호의 제1장치에 의한 생성을 포함함을 특징으로 하고, 제2장치로부터 제1장치로의 데이터 신호 상태의 전송은, 제2장치에 의해, 제2전압 레벨의 얼마간 배타적인 정체 부분 및 모든 하강 에지를 제외한 상승 에지를 구비한 신호의 생성을 포함한다. 신호 상태는 바이너리 상태인 "1" 또는 "0"이거나 "101" 등의 비트 시퀀스일 수 있다.

본 발명은 비트 단위 세분도 (granularity)를 가진 풀-듀플렉스 프로토콜을 획득하기 위해 "새로운 다중화 타입"을 이용한다. 이러한 것이 본 발명에 대해 앞으로 다뤄질 논의 안에서 설명될 모든 특징들을 부여할 것이다.

두 송수신 장치들 사이에서 데이터 전송이 오가도록 본 발명에 의해 사용되는 방법을 "논리 신호 레벨 다중화 (logical level multiplexing)"라고 바꿔 말할 수 있다.

본 발명의 다른 특징들 및 이점들은 대응하여 첨부된 도면과 관련된 이하의 상세 설명을 통해 보다 자명하게 될 것이다.

도 1은 본 발명에 따른 두 송수신 장치들의 개략도이다.
도 2는 본 발명에 따른 두 송수신 장치들 사이의 신호 레벨 다중화의 일례이다.
도 3은 두 송수신 장치들에 의한 신호 구동에 링크된 타이밍의 상세도이다.
도 4는 펄스 폭에 기반한 PWM 논리 코딩의 예이다.
도 5는 신호들 중 하나가 잡음에 의해 영향을 받고 있는 송수신 장치들의 두 등가 신호들을 예시한 것이다.
도 6은 송수신 장치들 중 하나에서 다른 하나로 신호가 전송될 때의 잡음의 영향들을 도시한 것이다.
도 7은 활동 및 휴지 상태 사이의 라인 스위칭에 대한 타이밍 예이다.
도 8은 ETSI 표준 TS 102.613에 의해 제안된 타입의 메시지 포맷을 보인 것이다.
도 9는 리모트 송수신 장치로부터 타임 베이스 (클록)를 구하기 위해 각 송수신 장치에 포함된 회로를 도시한 것이다.
도 10은 프로그래머블 커패시터 회로의 개략도이다.
도 11은 프로그래머블 커패시터의 두 프로그램들 (T1 및 T2)에 따른 신호들의 시간 표현을 도시한 것이다.
도 12는 1.5T로 설정된 모노스테이블 (monostable) 트리거 요소 덕에 송수신 장치가 수신하는 신호들의 디코딩에 대해 도시한 것이다.
도 13은 저 레벨을 운용하는 송수신 장치 근처의 전송 라인 종단에서의 파형을 도시한 것이다.

도 1을 참조할 때, 본 발명에 따라 데이터 신호들이 두 송수신 장치들(1 및 2) 사이에서 하프 듀플렉스로 전송된다. 전송할 신호는 비트들 (bits)이나 상태들 (statuses)의 바이너리 스트림이다. 전송은 X 볼트 (가령, 5 Volts)의 고전압 및 Y 볼트 (가령, 0 Volt)의 저전압에 상응하는 두 전압 레벨을 이용한다.

본 발명에 따라, 이를테면 PWM (Pulse Wave Modulation, 펄스 파형 변조) 기법을 이용하는 논리 코딩 (logical coding)이 예비단계로서 적용된다. 펄스 파형 변조를 이용하는 이러한 예비 코딩의 결과는, 적어도 두 개의 서로 다른 전송 시간대들 (T, 2T)이, 전송할 데이터 신호의 두 독자적 상태들 ("0", "1")과 결부된다는 것이다.

또한 본 발명에 따라, 두 송수신 장치들(1 및 2)로 이뤄진 시스템 및 상술한 바이너리 코딩에서, 논리 레벨 1이 송수신 장치들 중 하나, 이를테면 송수신 장치(1)에 할당되고, 논리 레벨 0이 다른 한 송수신 장치, 즉 이 경우 송수신 장치 2에 할당된다.

이런 방식으로, 본 발명에 따르면 도 2에 도시된 바와 같이, 송수신 장치(1)가 자신의 신호(10, 11)를 레벨 1의 정체 부분, 신호의 하강 에지, 및 가능한 경우 ("트리거링 (triggering)" 지연으로부터 비롯되는) 매우 적은 레벨 "0" 부분으로 된 형식으로 전송하고, 비 전송의 경우 자신의 출력을 고 임피던스 (high impedance)로 스위치 한다. 송수신 장치(2)는 자신의 신호(20, 21)를 레벨 "0"의 정체 부분, 신호의 상승 에지 및 가능한 경우 맹 적은 레벨 "1" 부분으로 된 형식으로 전송한 후 그 출력을 고 임피던스로 스위치 한다. 도 2의 세 번째 라인 상에서 표현된 신호는, 각기 그 도면의 첫 번째 및 두 번째 라인 상에 도시된 것으로 두 장치들(1 및 2)에 의해 전송된 두 신호들의 합 (∑)이다.

도 1에 도시된 것과 같이, 본 발명에 따른 송수신 장치는 개략적으로 말해, 적어도 두 개의 서로 다른 시간대들을, 전송할 데이터 신호의 적어도 두 독자적 상태들과 결부시키는 캐스캐이드 (cascaded) 논리 코딩 회로(100), 리모트 송수신 기기에 의해 생성된 하강 에지 (또는 상승 에지)를 검출하는 회로(101), 입력이 회로(100)의 출력에 연결되어 있고, 리모트 송수신 장치에 의해 생성된 하강 에지 (또는 상승 에지)의 검출에 반응하여, 전송할 데이터 신호 상태에 대해, 그 전송할 상태 ("0", "1")와 결부된 전송 시간 (T, 2T)에 의해 한정된 시간 보다 많거나 적은 시간 동안 얼마간 배타적인 제1전압 레벨의 정체 부분 및 상승 에지 (또는 하강 에지)를 생성하는 회로(102)를 포함한다.

도 3은 장치(1)에 의해 생성된 신호들(10 및 11) 및 장치(2)에 의해 생성된 신호(20)의 세부 사항들을 도시한 것으로서, 두 신호들(10 및 11) 사이에서 장치(1)는 하이 임피던스 상태로 스위치를 행한다. 전송기들의 출력 임피던스가 전송 라인의 임피던스와 같다는 조건에서, 전송 라인은 두 장치들(1 또는 2) 중 적어도 하나에 의해 저 (low) 임피던스 상태에서 지속적으로 운용되며, 이것이 잡음으로부터의 효과적인 내성 및 일정한 동작 거리를 제공한다. 장치들 사이에서 전송되는 신호들의 크기는 시스템에 고유한 합의 (convention)에 의해 규정된다. 그러한 합의는 상호운용성을 제공하고 소정 환경에 적합한 잡음 내성 마진을 얻는데 필수적이다.

도 4에 도시된 것과 같이, PWM 코딩은 펄스 폭에 기반한다: 논리 값 0은 통상적으로 시간 T 길이를 가지고 논리 값 1은 시간 2T 길이를 가진다. 각각의 송수신 장치에 의해 수신된 정보를 디코딩하는데 필요한 전송 클록의 복구에 대한 단순화를 가져온다면 다른 합의들이 사용될 수도 있다 (가령, T 및 3T).

구현 모드에 따라, 한 송수신 장치로 특정 신호를 전송하기 위해 추가 코드들이 사용될 수도 있다. 그러한 예를 설명하기 위해, 상기 신호들을 초래하는 합의는 다음과 같을 수 있다:

T: 논리 값 0

2T: 논리 값 1

4T: 두 장치들(1 및 2) 사이의 인터페이스 재 초기화

이러한 실시예의 모드에서, 두 비트의 전송은, 듀레이션 (duration)이 2T 및 4T 사이에 오게 되고, 1/2T 및 1/T 사이에 자리한 논리 값 0와 1의 분포에 따라 좌우되는 바이너리 평균 속도를 주기 신호를 생성한다.

각각의 송수신 장치(1 및 2)는 상대편 송수신 장치의 하강 에지 (또는 상승 에지)가 검출된 뒤에 자신의 신호를 전송한다. 각 송수신 장치는 자신이 수신한 신호를 시간 α.T 동안 마스킹 할 수 있는데, 이때 α는 전송기에 의해 생성된 펄스 폭들의 정확도와 관련되는 에러 마진 보다 적은 1 미만이 된다.

도 5는 리모트 송수신 장치에 의해 비슷한 방식으로 수신시 인식되는 두 신호들을 예시한 것으로, 그 신호들 중 하나는 잡음에 의해 영향을 받는 경우이다 (맨 아래쪽 라인의 신호로 표현). 한 송수신 장치에 의해 수신된 신호에 적용되는 마스크가, 0.5T (α=0.5) 동안의 모든 잡음을 감출 수 있게 한다.

도 6에 도시된 것과 같이, 잡음을 포함한 신호는 라인을 장악한 송수신 장치에 의해 (그 수신 기능 안에서) 해석된다. 두 송수신 장치들(1 및 2)은 라인을 동시에 정반대 위상으로 운용한다. 두 송수신 장치들(1 및 2)은 경합 상태에 있다. 라인의 상태는 불명확하며, (2-α)T 까지 지속 될 수 있다. 송수신 장치들(1 및 2)의 회로는 손해없이 경합을 지원할 수 있어야 한다. 라인 경합은 양 전송 방향 모두에서 에러를 생성할 수 있다.

두 송수신 장치들(1 및 2)이 전송할 아무 데이터도 가지지 않을 때, 전력 절전을 위해 전기적 활동을 쉬는 것이 중요하다. 마찬가지로, 전송 장치들 중 하나 (1 또는 2)가 전송 라인을 재활성화하고 싶어할 경우, 비동기적 재활성화 절차가 제공되어야 한다. 그 해법은 아래와 같은 두 상태의 (two-state) 라인 관리를 제안한다:

- 라인 액티브: 양방향 전송이 가능함, 두 송수신 장치들(1 및 2)은 패킷들로 조직된 비트들을 교환.

- 라인 휴지 (suspended): 전기적 활동 없음, 두 송수신 장치들(1 및 2)은 전력 절감 모드로 스위치할 수 있음. 실용적 이유로, 라인은 휴지 될 때 전기 레벨 0 (0 Volt) 상태임.

도 7은 액티브 상태와 휴지 상태 사이에서 라인을 스위칭하는 절차를 예시한 것이다.

두 송수신 장치들(1 및 2)은, 레벨 "0"을 운용하는 송수신 장치(2)가 라인을 휴지 상태로 스위치 할 때에 대해 합의한다. 그러기 위해, 송수신 장치(2)는 라인을 레벨 1까지 끌어올리지 않는다. 송수신 장치(1)로 하여금 라인을 액티브 모드로 스위치 할 기회를 주기 위해, 송수신 장치(2)는 라인을 낮은 약 (low and weak) 레벨 0으로 유지한다. 약 레벨 0는, 풀다운 (pulldown) 저항이나 전류원 또는 버스 키퍼 (bus keeper)라 불리는 시스템을 통해 라인을 강 (strong) 레벨 0에 연결함으로써 획득될 수 있다.

송수신 장치들(1 및 2) 각각은 다음과 같은 방식으로 라인을 재활성화시킬 수 있다:

- 송수신 장치(2)는 라인을 레벨 1로 끌어올리고 그런 다음 고 임피던스로 스위칭해야 한다.

- 송수신 장치(1)는 라인을 레벨 1로 끌어올리고 그런 다음 상술한 절차에 따라 자신의 사이클을 마쳐야 한다.

두 송수신 장치들(1 및 2)은 필연적으로 서로 다른 타임 베이스를 가지게 되는데, 그러한 것이, 상기 송수신 장치들(1 및 2)이 수신된 논리 값들을 디코딩하기 위해 각자의 타임 베이스들을 평가할 수 있도록 학습 단계 (learning phase)가 필요로 되는 이유이다.

도 8에 도시된 바와 같이, 각각의 송수신 장치를 그들의 수신 기능 안에서 캘리브레이션 하기 위해, 상대 송수신 장치에 의해 출력되는 각 프레임 (SOF, DATA, CRC, EOF)에 앞서 프리앰블 PREAMBLE이 전송된다. 프리앰블 PREAMBLE의 패턴은 리모트 송수신 장치의 수신 기능 안에서 그 장치의 캘리브레이션을 돕는 일련의 논리값들 1과 0으로 이뤄진다. 우선적으로, 전송은 비트 지향적이며 (bit-oriented), 그에 따라 프레임 시작 (SOF, start-of-frame) 플래그와 프레임 끝 (EOF, end-of-frame) 플래그를 규정할 필요가 있다. SOF 및 EOF 플래그들 사이에서, 전송되는 데이터 DATA가 이를테면 소위 "비트 스터핑 (bit stuffing)" 기법을 이용해 코딩된다. 권고안 ETSI TS 102.613은 그러한 프레임의 구조를 정밀하게 기술하고 있다. 프리앰블의 패턴이 비트-스터핑 왜곡 (bit-stuffing violation)을 만들지 않는다.

도 9를 참조할 때, 그 도면에 도시된 모노스테이블 (monostable) 트리거 요소가 전송 신호의 상승 에지 (마스터)나 하강 에지 (슬레이브)에서 트리거 된다. 모노스테이블의 원리는, 디지털 방식의 프로그래머블 (digitally programmable) 커패시터(32)를 한 정전류로 충전하는 것이다. 상기 충전은 신호 CLEAR가 레벨 0일 때 시작된다 (트랜지스터 Q14가 동작하지 (전도되지) 않음). 슈미트 (Schmitt) 트리거(31)가 프로그래머블 커패시터의 단자들에서 소정 전압 레벨로 트리거 된다. 프로그래밍 된 커패시티 (capacity)가 클수록, 모노스테이블로부터의 출력 펄스는 더 많이 지연된다.

프로그래머블 커패시터의 원리는, MOSFET 트랜지스터의 상태 (동작 또는 비동작 상태)에 따라 좌우되는 MOSFET 트랜지스터의 게이트의 기생 커패시티 변동에 의존한다. 상기 커패시티는 게이트의 표면에 비례하며 따라서 W*L 곱이 된다. 도 10은 예로서 C 및 32C 사이에서 등가 커패시티를 프로그래밍하는데 사용되는 5단의 프로그래머블 커패시터(32)를 도시한 것이다.

모노스테이블 (도 9)에 의해 생성된 지연의 정밀도가 클 필요는 없는데 (<20%), 그 이유는 수신된 신호 비트들의 디코딩과 관련된 에러가 누적되지 않고 각각의 비트가 자기 동기 되기 (self-synchronised) 때문이다. 장치들(1 및 2)의 통신 속도가 시스템의 융통성 및 시스템을 이루는 컴포넌트들의 내성을 집대성할 만큼 충분히 큰 오차 범위 안에 있을 때만이 동기가 가능하다.

허용 오차 (tolerance)는 메디안 (median) 통신 속도와 관련해 규정된다, 즉 1/1.5T에 해당하며, 여기서 T는 논리 값 0의 코딩이다 (도 4 참조).

메디안 통신 속도 및 그 허용 오차는 시스템과 관련한 합의 (convention) (가령, 표준)의 주제이다.

도 12는 도 9의 모노스테이블로부터의 출력 신호를, 프로그래머블 커패시터에 대한 두 방식의 프로그래밍 (T1 및 T2) 함수로서 도시한 것이다.

동기 프리앰블 PREAMBLE 전송 도중에, 신호를 수신하는 송수신기(1 또는 2)가 아날로그 0의 전송해 해당하는 주기 T를 구해야 한다. 따라서, 상기 동기 프리앰블 중에 논리 값 0들을 전송하는 것이 유익하다.

동기 원리는 연속적인 이원론적 (dichotomical) 접근에 의존한다. 동기는 2N 개의 단계들로 나눠지며, 여기서 N은 송수신기 장치가 동기 되지 않았을 때, 1과 2^N-1 사이의 N 비트로 표현되는, 프로그래머블 커패시터(32)의 단 수 (number of stages) (도 10의 일 실시예에 따라 도시됨)이다. 본질적으로, 프로그래머블 커패시터의 프로그래밍은 지연 D(Z)을 나타내고, 여기서 Z는 1과 2^N-1 사이에 자리한다.

지연은 2^N-1 값으로 프로그래밍 된다.

N에서 0까지의 비트들 I에 대해, 다음과 같은 단계들이 구현된다:

- 수신된 비트의 마지막 부분에 대해 스탠바이. Z의 비트 (I) 안에 모노스테이블로부터의 출력 값을 저장,

- 수신된 비트의 마지막 부분에 대해 스탠바이. Z의 비트 (I) 안에 모노스테이블로부터의 출력 값을 저장. 1을 비트 (I-1)에 저장, 이런 식으로 계속.

두 비트 뒤마다, 프로그래밍할 딜레이의 비트가 구해진다.

다른 한 대안에 따르면, 아날로그 모노스테이블에 기반한 해법이 상응하는 디지털 버전으로 대체될 수 있다. 디지털 해법의 한계는 저전력 소비 요건과 양립될 수 없는 매우 높은 샘플링 주파수이다.

동기는 결정론적 (deterministic)이다. 필요한 동기 비트 개수는 모노스테이블에 의해 생성된 지연을 프로그래밍하기 위한 비트 개수의 두 배가 된다. 그러나, 그러한 비트 수는, 모노스테이블이 프로그래밍된 레벨 X 및 X/2의 오버런 (overrun)에 해당하는 두 신호들을 전달하는 경우 줄어들 수 있다.

동기 뒤의 값 Z가 읽혀지고 디코딩 수행을 위해 50% 증대된다.

두 송수신 장치들(1 및 2)은 반드시 조정된 것은 아닌 (Z=∞인 종단이 아님) 한 라인 상에 방출을 행하며, 그에 따라 방출된 신호는 완전 반향 된다.

도 13은 저 레벨로 운용하는 송수신 장치 인근의 전송 라인 종단에서의 파형을 예시한 것이다.

짧은 전송 거리에 대해서는 반향이 문제되지 않지만, 전파 시간이 한 비트를 전송하는 시간 (비트 레이트)에 필적한다면, 그 라인은 조정되어야 한다.

이 해법은 차동 전송 (가령, LVDS)과 완전히 양립하며, 향상된 잡음 내성이라는 이점을 누린다.

한 특정 모드의 실시예에서, 둘을 넘는 송수신 장치들이 동일한 전송 라인에 연결된다.

버스 경합이 없는 간단한 해법은, 우선 A 타입의 한 전송기를 B 타입의 서너 전송기들에 연결하거나, 반대로 B 타입의 한 전송기를 A 타입의 서너 전송기들에 연결하는 동작, 및 두 번째로 충돌없는 해결 프로토콜 (collision-free resolution protocol) (따라서 경합이 없음)을 운용하는 동작으로 이뤄진다.

충돌 없는 해결 프로토콜의 운용은 다음과 단계들을 포함할 수 있다:

1. 송수신 장치들 가운데 둘이 라인에 주의를 기울이고 자신들의 출력을 고 임피던스 상태로 유지한다.

2. 방출하는 장치라고 불리는 다른 송수신 장치가, 자신과 프레임을 교환하도록 허락된 타입 B의 전송기의 식별자가 포함된 한 프레임을 방출한다.

3. 라인에 주의를 기울이던 두 송수신 장치들 중, 그 버스에 주의를 기울여 자신의 식별자를 디코딩했던 한 송수신 장치가 전송기 1과 프레임을 교환한다. 방출하는 송수신기 장치는 이런 식으로 지정된 장치와 프레임을 교환한다. 송수신 장치들의 활동 및 그에 따른 그들의 수요에 따라 송수신 장치들에 의한 버스 액세스를 분산하기 위해, 지능형 관리방식이 채택됨이 바람직하다. 상기 주의를 기울이고 있는 두 송수신 장치들이 정해진 타입 안에서 교환을 개시할 수 없다면, 단계 1이 다시 시작된다.

4. 단계 1로 돌아간다.

이런 방식으로, 상술한 해법의 이점들이 다음과 같이 명확히 드러난다:

- 상기 해법은 완전 대칭적이고, 두 송수신 장치들은 단지 그들이 운용해야 할 레벨을 선택하면 된다.

- 상기 해법은 액티브 와이어 상에서 운용되지만, 차동 페어 (differential pair) LVDS (RS 485)에서도 운용될 수 있다. 이러한 특징은 최대 개수의 접촉단자 (커넥터)와 관련된 요건들을 해소할 수 있다.

- 낮은 임피던스 상태에서 동작하고 잡음 영향을 제한하는 필터링을 제공함으로써 잡음에 내성이 생기고, 제한된 스펙트럼 (이 특허 문서의 예에서, 전송할 데이터 주파수의 두 배 미만)을 사용함으로써 높은 바이너리 속도에 도달할 수 있다.

Claims

적어도 두 상이한 전송 시간대 (T, 2T)가, 전송할 데이터 신호의 두 독자적 상태들 ("0" 및 "1")과 결부되어 있는 논리적 코딩 단계를 포함하여, 제1송수신 장치(1)로부터 리모트 장치라 불리는 제2송수신 장치(2)로 하프 듀플렉스 모드 (half-duplex mode)를 이용해 데이터 신호를 전송하기 위한 방법에 있어서,
한 신호 상태의 전송을 위해, 전송할 상태 ("0" 및 "1")와 결부된 전송 시간 (T, 2T)에 의해 한정된 시간 동안 다소 배타적인 제1전압 레벨의 정체 부분 및, 어떤 상승 에지도 배제한 채 한 하강 에지를 포함하는 신호 (10, 11)를 제1장치가 생성하는 단계를 포함함을 특징으로 하고,
상기 제2장치(2)로부터 상기 제1장치(1)로의 데이터 신호 상태 전송은, 다소 배타적인 제2전압 레벨의 정체 부분 및, 어떤 하강 에지도 배제한 채 한 상승 에지를 포함하는 신호 (20, 21)를 제2장치(2)가 생성하는 단계를 포함하는 데이터 신호 전송 방법.
송수신 장치에 있어서,
- 적어도 두 상이한 전송 시간대 (T, 2T)를 전송할 데이터 신호의 적어도 두 독자적 상태들과 결부시키는 논리적 코딩 회로(100),
- 리모트 송수신 장치에 의해 생성된 하강 에지를 검출하는 회로(101),
- 리모트 송수신 장치에 의해 생성된 상기 하강 에지의 검출에 응하여, 데이터 신호의 상태에 대해 전송할 상태 ("0", "1")와 결부된 전송 시간 (T, 2T)으로서 한정된 얼마간의 시간보다 많거나 적은 시간 동안 다소 배타적인 제1전압 레벨의 정체 부분 및, 하강 에지가 배제된 상승 에지를 생성하는 회로(102)를 포함함을 특징으로 하는 송수신 장치.
송수신 장치에 있어서,
- 적어도 두 상이한 전송 시간대 (T, 2T)를 전송할 데이터 신호의 적어도 두 독자적 상태들과 결부시키는 논리적 코딩 회로(100),
- 리모트 송수신 장치에 의해 생성된 상승 에지를 검출하는 회로(101),
- 리모트 송수신 장치에 의해 생성된 상기 상승 에지의 검출에 응하여, 전송할 데이터 신호의 상태를 위해, 전송할 상태 ("0", "1")와 결부된 전송 시간 (T, 2T)으로서 한정된 얼마간의 시간보다 많거나 적은 시간 동안 다소 배타적인 제2전압 레벨의 정체 부분 및, 상승 에지가 배제된 하강 에지를 생성하는 회로(102)를 포함함을 특징으로 하는 송수신 장치.