KR20110026109A - Solar cell and manufacturing method of the same - Google Patents

Solar cell and manufacturing method of the same Download PDF

Info

Publication number
KR20110026109A
KR20110026109A KR1020090083876A KR20090083876A KR20110026109A KR 20110026109 A KR20110026109 A KR 20110026109A KR 1020090083876 A KR1020090083876 A KR 1020090083876A KR 20090083876 A KR20090083876 A KR 20090083876A KR 20110026109 A KR20110026109 A KR 20110026109A
Authority
KR
South Korea
Prior art keywords
solar cell
semiconductor substrate
manufacturing
forming
ion etching
Prior art date
Application number
KR1020090083876A
Other languages
Korean (ko)
Other versions
KR101076355B1 (en
Inventor
오동준
이해석
이은주
이현우
최준영
심지명
조경연
김지선
Original Assignee
주식회사 신성홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 신성홀딩스 filed Critical 주식회사 신성홀딩스
Priority to KR1020090083876A priority Critical patent/KR101076355B1/en
Publication of KR20110026109A publication Critical patent/KR20110026109A/en
Application granted granted Critical
Publication of KR101076355B1 publication Critical patent/KR101076355B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0216Coatings
    • H01L31/02161Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H01L31/02168Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/068Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/547Monocrystalline silicon PV cells

Abstract

PURPOSE: A solar cell and a manufacturing method of the same are provided to implement excellent optical collection property by forming a nanostructure on a semiconductor substrate. CONSTITUTION: In a solar cell and a manufacturing method of the same, micro structures are formed on a first conductivity type semiconductor substrate(210). A plurality of nano-structures(220) are formed in the surface of semiconductor substrate. The impurities of the first and second conductive layers are inserted into the front side the semiconductor substrate to form an emitter layer(230). A reflector is formed on the emitter layer. A front electrode and a rear electrode are form on the front and back side of the first conductive layer respectively.

Description

태양 전지 및 그 제조 방법 {Solar cell and manufacturing method of the same}Solar cell and manufacturing method thereof {Solar cell and manufacturing method of the same}

본 발명은 태양전지 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 태양광의 파장영역에 관계없이 태양광의 반사율을 감소시킬 수 있는 태양전지 및 그 제조 방법에 관한 것이다. The present invention relates to a solar cell and a method of manufacturing the same, and more particularly, to a solar cell and a method of manufacturing the same that can reduce the reflectance of sunlight irrespective of the wavelength region of the sunlight.

최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목 받고 있다. 태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 광전자(photon)를 전기에너지로 변환시키는 태양광 전지가 있으며, 태양전지라고 하면 일반적으로 태양광 전지(이하, '태양전지'라 한다)를 일컫는다.Recently, as the prediction of depletion of existing energy sources such as oil and coal is increasing, interest in alternative energy to replace them is increasing. Among them, solar cells are particularly attracting attention because they are rich in energy resources and have no problems with environmental pollution. Solar cells include solar cells that generate steam required to rotate turbines using solar heat, and solar cells that convert photons into electrical energy using the properties of semiconductors. It refers to a battery (hereinafter referred to as a "solar cell").

도 1은 태양전지의 기본적인 구조를 도시한 개략도이다. 1 is a schematic diagram showing the basic structure of a solar cell.

도 1을 참조하면, 태양전지는 다이오드와 같이 p형 반도체(101)와 n형 반도체(102)의 접합 구조를 가지며, 태양전지에 빛이 입사되면 빛과 태양전지의 반도체를 구성하는 물질과의 상호작용으로 (-) 전하를 띤 전자와 전자가 빠져나가 (+) 전하를 띤 정공이 발생하여 이들이 이동하면서 전류가 흐르게 된다. 이를 광기전력효과(光起電力效果, photovoltaic effect)라 하는데, 태양전지를 구성하는 p형(101) 및 n형 반도체(102) 중 전자는 n형 반도체(102) 쪽으로, 정공은 p형 반도체(101) 쪽으로 끌어 당겨져 각각 n형 반도체(101) 및 p형 반도체(102)와 접합된 전극(103, 104)으로 이동하게 되고, 이 전극(103, 104)들을 전선으로 연결하면 전기가 흐르므로 전력을 얻을 수 있다.Referring to FIG. 1, a solar cell has a junction structure of a p-type semiconductor 101 and an n-type semiconductor 102 like a diode. Interactions lead to the release of negatively charged electrons and electrons, which in turn create positively charged holes, which cause current to flow as they move. This is called a photovoltaic effect. Among the p-type 101 and n-type semiconductors 102 constituting the solar cell, electrons are directed toward the n-type semiconductor 102 and holes are p-type semiconductors ( Pulled toward 101 and moved to the electrodes 103 and 104 bonded to the n-type semiconductor 101 and the p-type semiconductor 102, respectively, and when the electrodes 103 and 104 are connected by wires, electricity flows. Can be obtained.

이러한 태양전지의 효율을 높이기 위해서는 태양전지에서 활성층에 도달하는 광전자(photon)의 수를 최대화하고, 전지표면의 반사에 의한 손실을 최소화하는 것은 매우 중요하다.In order to increase the efficiency of such a solar cell, it is very important to maximize the number of photons reaching the active layer in the solar cell and to minimize the loss due to reflection of the cell surface.

실리콘(Si)의 경우, 태양전지의 전면부에서의 반사율을 감소시키고, 태양전지 내에서의 빛의 통과 길이를 길게 함으로써 태양전지 내부로 빛이 흡수되도록 하여 효율을 향상시키고자 텍스처링(texturing) 공정을 거치게 된다. 한편, 기판 상에 반사방지막을 형성시켜 반사율을 감소시키는 방법도 있다. In the case of silicon (Si), a texturing process is performed to reduce the reflectance at the front side of the solar cell and to improve the efficiency by absorbing light into the solar cell by increasing the length of light passing through the solar cell. Will go through. On the other hand, there is also a method of reducing the reflectance by forming an antireflection film on the substrate.

종래 기술에 의하면, 경면 연마처리(polishing)된 기판 표면은 입사되는 태양빛의 30% 내지 50% 정도를 반사시키고, 표면을 피라미드 형태로 텍스처링 시키면 입사되는 태양 빛의 10% 내지 20% 정도를 반사하게 되어 반사율이 현저하게 줄어든다. 또한, 반사방지막을 증착시키면 반사율을 약 5% 내지 10%까지 감소시킬 수 있 다고 알려져 있다.According to the prior art, the mirror polished substrate surface reflects about 30% to 50% of incident sunlight, and when the surface is textured in a pyramid form, it reflects about 10% to 20% of incident sunlight. The reflectance is significantly reduced. It is also known that depositing an antireflection film can reduce the reflectance by about 5% to 10%.

그러나, 반사율은 태양광의 주요 흡수 파장대역인 500nm 내지 1000nm에서 관찰된 평균값으로서, 태양광의 단파장 영역인 300nm에서 400nm에서는 비교적 높은 반사도를 가지며, 반사방지막의 증착 이후에야 상대적으로 낮은 반사도를 갖게 된다는 문제점을 가지고 있다. However, reflectance is an average value observed at 500 nm to 1000 nm, which is the main absorption wavelength band of sunlight, and has a relatively high reflectivity at 300 nm to 400 nm, which is a short wavelength region of sunlight, and has a relatively low reflectance after deposition of an antireflection film. Have.

따라서, 태양광의 모든 파장영역에서 균일하게 낮은 반사율을 갖는 기판 표면을 형성하는 노력이 관련 분야에서 꾸준히 이루어져 왔으며, 이와 같은 기술적 배경하에서 본 발명이 안출된 것이다.Therefore, efforts to form a substrate surface having a uniformly low reflectance in all wavelength ranges of sunlight have been steadily made in the related field, and the present invention has been devised under such a technical background.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 태양광의 모든 파장영역에서 균일하게 낮은 반사율을 갖는 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been made to solve the above problems, and an object thereof is to provide a solar cell having a uniformly low reflectance in all wavelength regions of solar light and a method of manufacturing the same.

이와 같은 목적을 달성하기 위한 본 발명은 제1도전형의 반도체 기판 표면 상에 텍스쳐링을 포함한 마이크로 구조물을 형성하는 단계, 상기 반도체 기판 표면에 다수의 나노 구조물을 형성하는 단계, 상기 제1도전형과 반대 도전형인 제2도전형의 불순물을 상기 반도체 기판 전면에 주입하여 에미터층을 형성하는 단계, 상기 에미터층 상에 반사방지막을 형성하는 단계, 상기 반사방지막의 일부 영역을 관통하여 상기 에미터층에 연결되도록 전면전극을 형성하는 단계 및 상기 전면전극이 형성된 면과 반대면인 상기 제1도전형 반도체 기판의 후면에 후면전극을 형성하는 단계를 포함한다. The present invention for achieving the above object is to form a microstructure including a texturing on the surface of the semiconductor substrate of the first conductive type, forming a plurality of nanostructures on the surface of the semiconductor substrate, the first conductive type and Implanting an impurity of a second conductivity type of opposite conductivity into the entire surface of the semiconductor substrate to form an emitter layer, forming an antireflection film on the emitter layer, and penetrating a portion of the antireflection film to the emitter layer Forming a front electrode so as to form a front electrode; and forming a rear electrode on a rear surface of the first conductive semiconductor substrate that is opposite to a surface on which the front electrode is formed.

상기 나노 구조물 형성 단계는 심도 반응성 이온 식각(Deep Reactive Ion Etching, DRIE) 공정을 이용하여 나노팁(nanotips)을 형성하는 것일 수 있다. 특히, 상기 나노 구조물 형성 단계는 심도 반응성 이온 식각 공정을 2회 연속 실시하여 실리콘 나노팁을 형성하는 것일 수 있다. The nanostructure forming step may be to form nanotips (nanotips) using a deep reactive ion etching (DRIE) process. In particular, the forming of the nanostructures may be performed to form a silicon nanotip by performing a continuous reactive ion etching process twice in depth.

상기 나노 구조물 형성 단계는, 상기 반도체 기판의 전면에 감광성막을 형성 하기 위하여 감광성막을 도포하는 단계, 자외선을 상기 감광성막에 선택적으로 노광시켜서 상기 감광성막을 일정한 형상으로 성형하는 단계 및 증착가스와 식각가스를 사용하여 상기 반도체 기판의 일면에 나노팁을 형성하기 위한 제1차 심도 반응성 이온 식각을 수행하는 제1차 심도 반응성 이온 식각 단계를 포함할 수 있다. 또한, 상기 나노 구조물 형성 단계는, 상기 감광성막을 제거하기 위한 감광성막 제거 단계 및 증착가스와 식각가스를 사용하여 상기 반도체 기판의 일면에 나노팁을 형성하기 위한 제2차 심도 반응성 이온 식각을 수행하는 제2차 심도 반응성 이온 식각 단계를 더 포함할 수 있다. The forming of the nanostructures may include applying a photosensitive film to form a photosensitive film on the entire surface of the semiconductor substrate, forming a photosensitive film into a predetermined shape by selectively exposing ultraviolet light to the photosensitive film, and depositing a deposition gas and an etching gas. The method may include a first depth reactive ion etching step of performing first depth reactive ion etching to form nanotips on one surface of the semiconductor substrate. The forming of the nanostructures may include performing a second depth-reactive ion etching process for forming a nanotip on one surface of the semiconductor substrate using a photosensitive film removing step for removing the photosensitive film and a deposition gas and an etching gas. The second depth reactive ion etching step may be further included.

상기 나노 구조물은 실리콘 물질로 형성될 수 있다. The nanostructures may be formed of a silicon material.

상기 제1차 심도 반응성 이온 식각 공정은 상기 반도체 기판에 물결무늬의 스캘럽을 형성하는 것일 수 있다. The first depth reactive ion etching process may be to form a scallop of the wave pattern on the semiconductor substrate.

상기 제2차 심도 반응성 이온 식각 공정은 상기 반도체 기판에 나노팁을 형성하는 것일 수 있다. The second depth reactive ion etching process may be to form a nanotip on the semiconductor substrate.

상기 증착가스는 C4F8 가스를 포함하는 것일 수 있다. The deposition gas may include C 4 F 8 gas.

상기 식각가스는 SF6 가스를 포함하는 것일 수 있다. The etching gas may include SF 6 gas.

상기 반사방지막은 실리콘나이트라이드를 포함하여 이루어질 수 있다. The anti-reflection film may include silicon nitride.

상기 반사방지막은 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposion, PECVD)에 의해 형성될 수 있다. The anti-reflection film may be formed by plasma enhanced chemical vapor deposition (PECVD).

상기 전면전극 및 후면전극은 인쇄법(Printing)에 의해 형성될 수 있다. The front electrode and the back electrode may be formed by printing.

본 발명에 의하면 태양전지의 반도체 기판 상에 나노 구조물을 형성함으로써 우수한 광포집 특성을 갖는 효과가 있다. According to the present invention, by forming a nanostructure on a semiconductor substrate of a solar cell, there is an effect having excellent light collection characteristics.

또한, 본 발명에 의하면 태양광의 모든 파장 영역에서 균일하게 낮은 반사율을 갖는 장점이 있으며, 궁극적으로 태양전지의 효율을 향상시킬 수 있는 효과가 있다. In addition, the present invention has the advantage of having a uniformly low reflectance in all wavelength ranges of sunlight, and ultimately has the effect of improving the efficiency of the solar cell.

이하, 첨부된 도면을 참조해서 본 발명의 실시예를 상세히 설명하면 다음과 같다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used for the same reference numerals even though they are shown in different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 2 내지 도 4는 본 발명의 일 실시예에 따른 태양전지의 제조 공정을 설명하기 위한 도면이다. 2 to 4 are views for explaining the manufacturing process of the solar cell according to an embodiment of the present invention.

도 2를 참조하면, 표면(212)에 텍스처링(texturing)이 수행된 반도체 기판(210)이 도시되어 있다. 텍스처링 공정은 반도체 기판(210) 표면을 식각처리하는 방식으로 수행된다. 본 발명의 일 실시예에서 텍스처링된 표면(212)은 피라미드 모 양 또는 정사각형의 벌집모양으로 형성될 수 있다. Referring to FIG. 2, a semiconductor substrate 210 is shown with texturing on surface 212. The texturing process is performed by etching the surface of the semiconductor substrate 210. In one embodiment of the invention, the textured surface 212 may be formed in a pyramid shape or square honeycomb shape.

도 3을 참조하면, 반도체 기판(210) 표면에 다수의 나노 구조물(220)이 형성된 모습이 도시되어 있다. 본 발명의 일 실시예에서 나노 구조물(220)은 실리콘 물질로 형성될 수 있다. Referring to FIG. 3, the nanostructure 220 is formed on the surface of the semiconductor substrate 210. In an embodiment of the present invention, the nanostructure 220 may be formed of a silicon material.

본 발명에서 나노 구조물(220)을 형성하는 공정은 심도 반응성 이온 식각(Deep Reactive Ion Etching, DRIE) 공정을 이용하여 나노팁(nanotips)을 형성하는 공정으로 진행된다. In the present invention, the process of forming the nanostructure 220 proceeds to a process of forming nanotips using deep reactive ion etching (DRIE) process.

본 발명에서는 패턴화된 실리콘 나노팁을 제작하기 위해 사진공정, 막 도포 공정, 심도 반응성 이온 식각공정 등 기본적인 반도체 제조공정 기술들을 근간으로 하여 진행된다. 심도 반응성 이온 식각공정은 일명 보쉬(Bosch) 공정이라고 불리며 C4F8 가스와 같은 증착가스에 의한 보호용 폴리머 증착과 SF6 가스와 같은 식각가스에 의한 폴리머 및 실리콘 식각을 반복적으로 수행하여 실리콘을 수직방향으로 식각할 수 있는 공정이다. 이 공정의 결과로 측벽에 미세 물결무늬의 스캘럽이 형성된다. 나노팁과 나노벽은 심도 반응성 이온 식각공정을 통해 측벽에 증착된 폴리머막이 식각방지 역할을 하여 생성되며 공정 결과로 표면에 스캘럽이 형성된다.In the present invention, in order to fabricate patterned silicon nanotips, the process is performed based on basic semiconductor manufacturing process technologies such as a photo process, a film coating process, and a depth reactive ion etching process. Depth Reactive Ion Etching Process, also known as Bosch process, is used to vertically protect silicon by repeatedly performing protective polymer deposition by deposition gas such as C 4 F 8 gas and etching of polymer and silicon by etching gas such as SF 6 gas. It is a process that can be etched in a direction. As a result of this process, fine wavy scallops are formed on the sidewalls. The nanotips and nanowalls are formed by the polymer film deposited on the sidewalls through the deep reactive ion etching process to prevent the etching. As a result, scallops are formed on the surface.

본 발명에서는 심도 반응성 이온 식각 공정을 2회 연속 실시하여 실리콘 나노팁을 형성할 수 있다. 그 구체적인 과정은 다음과 같다. In the present invention, the silicon nanotip may be formed by performing the depth reactive ion etching process twice in succession. The specific process is as follows.

나노팁의 제작방법은 감광성막 도포 단계, 감광성막 성형 단계, 제1차 심도 반응성 이온 식각 단계, 감광성막 제거 단계, 제2차 심도 반응성 이온 식각 단계를 포함한다.The manufacturing method of the nanotips includes a photosensitive film applying step, a photosensitive film forming step, a first depth reactive ion etching step, a photosensitive film removing step, and a second depth reactive ion etching step.

감광성막 도포 단계는 반도체 기판(210)의 전면에 감광성막을 도포하는 단계이다. 감광성막 도포 단계에 의하여 반도체 기판(210)의 일면에 감광성막이 형성된다.The photosensitive film applying step is a step of coating the photosensitive film on the entire surface of the semiconductor substrate 210. The photosensitive film is formed on one surface of the semiconductor substrate 210 by the photosensitive film coating step.

감광성막 성형단계는 감광성막이 일정한 형상으로 성형 되도록 감광성막에 자외선, X-선 또는 전자빔을 선택적으로 노광시켜 원하는 패턴으로 형성하는 사진공정 과정이다. 감광성막 성형단계에 의하여 감광성막은 일정한 형상의 감광성막으로 성형된다.The photosensitive film forming step is a photolithography process of selectively exposing ultraviolet, X-ray, or electron beam to a photosensitive film to form a desired pattern so that the photosensitive film is formed into a predetermined shape. By the photosensitive film forming step, the photosensitive film is formed into a photosensitive film having a predetermined shape.

제1차 심도 반응성 이온 식각 단계는 반도체 기판(210)에 나노팁을 형성하기 위하여 심도 반응성 이온으로 반도체 기판(210)을 식각하여 스캘럽을 형성하는 단계이다. 예를 들어, 반도체 기판(210)의 일면에 SF6 등과 같은 식각가스를 분사하여 RF(Radio Frequency) 전원을 인가하면 SF6의 식각가스가 플라즈마 상태로 전이되어 반도체 기판(210)이 식각된다. 반도체 기판(210)이 식각된 후 C4F8 등과 같은 증착가스를 분사하여 RF 전원을 인가하면 반도체 기판(210)의 식각부에 보호용 폴리머층이 증착된다. 식각부에 다시 식각가스를 분사하여 RF 전원을 인가하면 식각부의 바닥면의 보호용 폴리머층은 제거되어 반도체 기판(210)은 다시 식각된다. 이상의 과정을 반복해서 수행하면 반도체 기판(210)에는 깊이 방향으로 물결무늬의 스캘럽이 형성된다.The first depth reactive ion etching step is to form a scallop by etching the semiconductor substrate 210 with depth reactive ions in order to form nanotips on the semiconductor substrate 210. For example, when an RF (Radio Frequency) power is applied by spraying an etching gas such as SF 6 on one surface of the semiconductor substrate 210, the etching gas of SF 6 is transferred to a plasma state to etch the semiconductor substrate 210. After the semiconductor substrate 210 is etched, when a deposition gas such as C 4 F 8 is injected to apply RF power, a protective polymer layer is deposited on an etching portion of the semiconductor substrate 210. When the etching gas is injected again to the etching part to apply RF power, the protective polymer layer on the bottom surface of the etching part is removed and the semiconductor substrate 210 is etched again. By repeating the above process, a wavy scallop is formed on the semiconductor substrate 210 in the depth direction.

감광성막 제거단계는 반도체 기판(210)의 일면에 잔존된 감광성막을 제거하 는 단계이다. 식각가스가 계속해서 분사되어 플라즈마 이온화되면 감광성막도 식각된다. 감광성막 제거단계는 미처 식각되지 못하여 잔존한 감광성막을 제거하는 과정이다.The photosensitive film removing step is a step of removing the photosensitive film remaining on one surface of the semiconductor substrate 210. When the etching gas is continuously injected and plasma ionized, the photosensitive film is also etched. The photosensitive film removing step is a process of removing the remaining photosensitive film because it could not be etched.

제2차 심도 반응성 이온 식각 단계는 감광성막이 제거된 반도체 기판(210)에 심도 반응성 이온 식각 과정을 반복해서 수행한다. 제2차 심도 반응성 이온 식각 단계에 의하여 반도체 기판(210)에 식각 및 증착과정이 되풀이되면 나노팁이 형성된다.In the second depth reactive ion etching step, the depth reactive ion etching process is repeatedly performed on the semiconductor substrate 210 from which the photosensitive layer is removed. When the etching and deposition processes are repeated on the semiconductor substrate 210 by the second depth reactive ion etching step, nanotips are formed.

도 4를 참조하면, 제1도전형의 반도체 기판(210) 전면에 제1도전형과 반대 도전형인 제2도전형의 불순물을 주입하여 에미터층(230)을 형성하여 p-n 접합을 형성한다. Referring to FIG. 4, the emitter layer 230 is formed by implanting impurities of a second conductivity type opposite to the first conductivity type on the entire surface of the first conductive semiconductor substrate 210 to form a p-n junction.

에미터층(230) 상에 반사방지막(240)을 형성한다. 본 발명의 일 실시예에서 반사방지막(240)은 실리콘나이트라이드를 포함하여 이루어질 수 있다. 또한, 반사방지막(240)은 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposion, PECVD)에 의해 형성될 수 있다. An antireflection film 240 is formed on the emitter layer 230. In one embodiment of the present invention, the anti-reflection film 240 may include silicon nitride. In addition, the anti-reflection film 240 may be formed by Plasma Enhanced Chemical Vapor Deposion (PECVD).

다음, 반사방지막(240)의 일부 영역을 관통하여 에미터층(230)에 연결되도록 전면전극(250)을 형성한다. 본 발명의 일 실시예에서 전면전극(250)은 인쇄법(Printing)에 의해 형성될 수 있다. Next, the front electrode 250 is formed to penetrate a portion of the anti-reflection film 240 to be connected to the emitter layer 230. In an embodiment of the present invention, the front electrode 250 may be formed by printing.

전면전극(250)이 형성된 면과 반대면인 제1도전형 반도체 기판(210)의 후면에 후면전극(260)을 형성한다. 본 발명의 일 실시예에서 후면전극(260)은 인쇄법에 의해 형성될 수 있다. The back electrode 260 is formed on the rear surface of the first conductive semiconductor substrate 210, which is opposite to the surface on which the front electrode 250 is formed. In one embodiment of the present invention, the back electrode 260 may be formed by a printing method.

본 발명에서 전면전극(250)을 형성하는 단계와, 후면전극(260)을 형성하는 단계는 그 순서를 바꾸어도 무방하다. In the present invention, the forming of the front electrode 250 and the forming of the back electrode 260 may be reversed.

이상 본 발명을 몇 가지 바람직한 실시예를 사용하여 설명하였으나, 이들 실시예는 예시적인 것이며 한정적인 것이 아니다. 본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자라면 본 발명의 사상과 첨부된 특허청구범위에 제시된 권리범위에서 벗어나지 않으면서 다양한 변화와 수정을 가할 수 있음을 이해할 것이다.While the invention has been described using some preferred embodiments, these embodiments are illustrative and not restrictive. Those skilled in the art will appreciate that various changes and modifications can be made without departing from the spirit of the invention and the scope of the rights set forth in the appended claims.

도 1은 태양전지의 기본적인 구조를 도시한 개략도이다. 1 is a schematic diagram showing the basic structure of a solar cell.

도 2 내지 도 4는 본 발명의 일 실시예에 따른 태양전지의 제조 공정을 설명하기 위한 도면이다. 2 to 4 are views for explaining the manufacturing process of the solar cell according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

210 반도체 기판 220 나노 구조물210 Semiconductor Substrate 220 Nano Structure

230 에미터층 240 반사방지막230 emitter layer 240

250 전면 전극 260 후면 전극250 front electrode 260 rear electrode

Claims (14)

제1도전형의 반도체 기판 표면 상에 텍스쳐링을 포함한 마이크로 구조물을 형성하는 단계; Forming a microstructure including texturing on the surface of the first conductive semiconductor substrate; 상기 반도체 기판 표면에 다수의 나노 구조물을 형성하는 단계;Forming a plurality of nanostructures on a surface of the semiconductor substrate; 상기 제1도전형과 반대 도전형인 제2도전형의 불순물을 상기 반도체 기판 전면에 주입하여 에미터층을 형성하는 단계;Forming an emitter layer by implanting impurities of a second conductivity type opposite to the first conductivity type into the entire surface of the semiconductor substrate; 상기 에미터층 상에 반사방지막을 형성하는 단계;Forming an anti-reflection film on the emitter layer; 상기 반사방지막의 일부 영역을 관통하여 상기 에미터층에 연결되도록 전면전극을 형성하는 단계; 및Forming a front electrode through a portion of the anti-reflection film to be connected to the emitter layer; And 상기 전면전극이 형성된 면과 반대면인 상기 제1도전형 반도체 기판의 후면에 후면전극을 형성하는 단계를 포함하는 태양전지의 제조 방법.And forming a rear electrode on a rear surface of the first conductive semiconductor substrate opposite to a surface on which the front electrode is formed. 제1항에 있어서,The method of claim 1, 상기 나노 구조물 형성 단계는 심도 반응성 이온 식각(Deep Reactive Ion Etching, DRIE) 공정을 이용하여 나노팁(nanotips)을 형성하는 것임을 특징으로 태양전지의 제조 방법. The nanostructure forming step is a method of manufacturing a solar cell, characterized in that to form nanotips (nanotips) using a deep reactive ion etching (Deep Reactive Ion Etching, DRIE) process. 제2항에 있어서, The method of claim 2, 상기 나노 구조물 형성 단계는 심도 반응성 이온 식각 공정을 2회 연속 실시하여 실리콘 나노팁을 형성하는 것임을 특징으로 하는 태양전지의 제조 방법. The forming of the nanostructures is a method of manufacturing a solar cell, characterized in that to form a silicon nanotip by performing two consecutive depth-active ion etching process. 제2항에 있어서,The method of claim 2, 상기 나노 구조물 형성 단계는, The nanostructure forming step, 상기 반도체 기판의 전면에 감광성막을 형성하기 위하여 감광성막을 도포하는 단계;Applying a photosensitive film to form a photosensitive film on the entire surface of the semiconductor substrate; 자외선을 상기 감광성막에 선택적으로 노광시켜서 상기 감광성막을 일정한 형상으로 성형하는 단계; 및Selectively exposing ultraviolet light to the photosensitive film to form the photosensitive film into a predetermined shape; And 증착가스와 식각가스를 사용하여 상기 반도체 기판의 일면에 나노팁을 형성하기 위한 제1차 심도 반응성 이온 식각을 수행하는 제1차 심도 반응성 이온 식각 단계를 포함하는 것을 특징으로 하는 태양전지의 제조 방법. And a first depth reactive ion etching step of performing first depth reactive ion etching for forming nanotips on one surface of the semiconductor substrate using a deposition gas and an etching gas. . 제4항에 있어서,The method of claim 4, wherein 상기 나노 구조물 형성 단계는,The nanostructure forming step, 상기 감광성막을 제거하기 위한 감광성막 제거 단계; 및A photosensitive film removing step for removing the photosensitive film; And 증착가스와 식각가스를 사용하여 상기 반도체 기판의 일면에 나노팁을 형성 하기 위한 제2차 심도 반응성 이온 식각을 수행하는 제2차 심도 반응성 이온 식각 단계를 더 포함하는 것을 특징으로 하는 태양전지의 제조 방법.Fabrication of a solar cell further comprising a second depth reactive ion etching step of performing a second depth reactive ion etching for forming a nano tip on one surface of the semiconductor substrate using a deposition gas and an etching gas Way. 제1항에 있어서,The method of claim 1, 상기 나노 구조물은 실리콘 물질로 형성되는 것을 특징으로 하는 태양전지의 제조 방법. The nanostructure is a method of manufacturing a solar cell, characterized in that formed of a silicon material. 제4항에 있어서,The method of claim 4, wherein 상기 제1차 심도 반응성 이온 식각 공정은 상기 반도체 기판에 물결무늬의 스캘럽을 형성하는 것을 특징으로 하는 태양전지의 제조 방법.The first depth reactive ion etching process is a method of manufacturing a solar cell, characterized in that to form a scallop of the wave pattern on the semiconductor substrate. 제5항에 있어서, The method of claim 5, 상기 제2차 심도 반응성 이온 식각 공정은 상기 반도체 기판에 나노팁을 형성하는 것을 특징으로 하는 태양전지의 제조 방법. The second depth reactive ion etching process is a method of manufacturing a solar cell, characterized in that to form a nano tip on the semiconductor substrate. 제4항에 있어서,The method of claim 4, wherein 상기 증착가스는 C4F8 가스를 포함하는 것임을 특징으로 하는 태양전지의 제조 방법. The deposition gas is a manufacturing method of a solar cell, characterized in that containing a C 4 F 8 gas. 제4항에 있어서,The method of claim 4, wherein 상기 식각가스는 SF6 가스를 포함하는 것임을 특징으로 하는 태양전지의 제조 방법. The etching gas is a manufacturing method of a solar cell, characterized in that containing the SF 6 gas. 제1항에 있어서,The method of claim 1, 상기 반사방지막은 실리콘나이트라이드를 포함하여 이루어지는 것임을 특징으로 하는 태양전지의 제조 방법. The anti-reflection film is a solar cell manufacturing method characterized in that it comprises a silicon nitride. 제1항에 있어서,The method of claim 1, 상기 반사방지막은 플라즈마 화학기상증착법(Plasma Enhanced Chemical Vapor Deposion, PECVD)에 의해 형성되는 것을 특징으로 하는 태양전지의 제조 방법. The anti-reflection film is a method of manufacturing a solar cell, characterized in that formed by Plasma Enhanced Chemical Vapor Deposion (PECVD). 제1항에 있어서,The method of claim 1, 상기 전면전극 및 후면전극은 인쇄법(Printing)에 의해 형성되는 것을 특징으로 하는 태양전지의 제조 방법.The front electrode and the back electrode is a manufacturing method of a solar cell, characterized in that formed by printing (Printing). 제1항 내지 제13항 중 어느 한 항에 따른 제조 방법을 이용하여 제조된 태양전지.The solar cell manufactured using the manufacturing method of any one of Claims 1-13.
KR1020090083876A 2009-09-07 2009-09-07 Solar cell and manufacturing method of the same KR101076355B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090083876A KR101076355B1 (en) 2009-09-07 2009-09-07 Solar cell and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090083876A KR101076355B1 (en) 2009-09-07 2009-09-07 Solar cell and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20110026109A true KR20110026109A (en) 2011-03-15
KR101076355B1 KR101076355B1 (en) 2011-10-25

Family

ID=43933253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083876A KR101076355B1 (en) 2009-09-07 2009-09-07 Solar cell and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101076355B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157853A2 (en) * 2011-05-16 2012-11-22 재단법인대구경북과학기술원 Silicon solar cell and fabrication method thereof
US11355584B2 (en) 2008-04-14 2022-06-07 Advanced Silicon Group Technologies, Llc Process for fabricating silicon nanostructures

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102169011B1 (en) * 2018-12-27 2020-10-22 한국광기술원 Solar cell with Titanium Dioxide Nanotubes and Apparatus for Generating Hydrogen and Electricity Using the Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355584B2 (en) 2008-04-14 2022-06-07 Advanced Silicon Group Technologies, Llc Process for fabricating silicon nanostructures
WO2012157853A2 (en) * 2011-05-16 2012-11-22 재단법인대구경북과학기술원 Silicon solar cell and fabrication method thereof
WO2012157853A3 (en) * 2011-05-16 2013-01-10 재단법인대구경북과학기술원 Silicon solar cell and fabrication method thereof

Also Published As

Publication number Publication date
KR101076355B1 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
US7109517B2 (en) Method of making an enhanced optical absorption and radiation tolerance in thin-film solar cells and photodetectors
CN102110724B (en) Solar cell having double-sided micro/nano composite structure and preparation method thereof
CN107146830B (en) A method of preparing the graphene/silicon MSM-PD with low of flexible and transparent
Cho et al. Wafer-scale nanoconical frustum array crystalline silicon solar cells: promising candidates for ultrathin device applications
US20130192663A1 (en) Single and multi-junction light and carrier collection management cells
TWI603489B (en) Solar cell
KR101076355B1 (en) Solar cell and manufacturing method of the same
US20220344106A1 (en) Perovskite/silicon tandem photovoltaic device
JP6114603B2 (en) Crystalline silicon solar cell, method for manufacturing the same, and solar cell module
KR101190197B1 (en) Solar cells using substrate integrated with antireflection nano structure and method for fabricating the same
US20120090682A1 (en) Solar Cell and Manufacturing Method Thereof
KR101382585B1 (en) black silicon solar cell with Ultra-Shallow Emitter, and manufacturing method thereof
KR20120060185A (en) Solar cells using substrate integrated with antireflection nano structure and method for fabricating the same
Smeets et al. Post passivation light trapping back contacts for silicon heterojunction solar cells
Safdar et al. Interplay between optical and electrical properties of nanostructured surfaces in crystalline silicon solar cells
TWI603488B (en) A method for making solar cell
KR101506116B1 (en) Method of manufacturing patterned glass substrate of solar cell and method of solar cell using thereof
KR100937140B1 (en) High Efficiency Solar Cell
KR20120045602A (en) Solarcell and fabricating method thereof
Chen et al. Nanostructured dielectric layer for ultrathin crystalline silicon solar cells
Liu et al. Superior antireflection coating for a silicon cell with a micronanohybrid structure
Liu et al. Photonic nanostructures for advanced light trapping in thin crystalline-silicon solar cells
Li Nanostructured back reflectors for improved light absorption in silicon thin film solar cells
Green Silicon Nanowires for Optical Light Trapping in Solar Cells
KR101124490B1 (en) Solar cell and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151013

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180906

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 9