KR20110024472A - 이미지 센서 및 그 제조방법 - Google Patents

이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20110024472A
KR20110024472A KR1020090082480A KR20090082480A KR20110024472A KR 20110024472 A KR20110024472 A KR 20110024472A KR 1020090082480 A KR1020090082480 A KR 1020090082480A KR 20090082480 A KR20090082480 A KR 20090082480A KR 20110024472 A KR20110024472 A KR 20110024472A
Authority
KR
South Korea
Prior art keywords
light sensing
sensing unit
layer
wiring
silicon
Prior art date
Application number
KR1020090082480A
Other languages
English (en)
Inventor
정성훈
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020090082480A priority Critical patent/KR20110024472A/ko
Publication of KR20110024472A publication Critical patent/KR20110024472A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서는, 반도체 기판 상에 형성되고 제1 배선 및 제2 배선을 포함하는 층간 절연층; 상기 제1 배선 및 제2 배선과 각각 연결되도록 상기 층간 절연층 상에 형성된 제1 실리콘 패턴 및 제2 실리콘 패턴; 상기 제1 실리콘 패턴의 제1 깊이에 해당하는 영역에 형성된 제1 광감지부 및 상기 제1 실리콘 패턴의 제1 깊이보다 얕은 제2 깊이에 해당하는 영역에 형성된 제2 광감지부; 상기 제2 실리콘 패턴의 제3 깊이에 해당하는 영역에 형성된 제3 광감지부 및 상기 제2 실리콘 패턴의 제3 깊이보다 얕은 제4 깊이에 해당하는 영역에 형성된 제4 광감지부; 및 상기 제2 광감지부 및 상기 제4 광감지부와 각각 연결된 제3 배선 및 제4 배선을 포함한다.
이미지센서, 포토다이오드

Description

이미지 센서 및 그 제조방법{Image Sensor and Method for Manufacturing the same}
실시예는 이미지 센서에 관한 것이다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 전하결합소자(Charge Coupled Device: CCD) 이미지 센서와 씨모스(CMOS) 이미지 센서(Image sensor)(CIS)로 구분된다.
일반적으로 이미지 센서는 실리콘 기판에 포토다이오드(Photodiode)를 이온주입 방식으로 형성시킨다. 칩 사이즈(Chip size) 증가 없이 픽셀(Pixel) 수 증가를 위한 목적으로 포토다이오드의 사이즈가 점점 감소함에 따라 수광부 면적 축소로 이미지 특성이 감소하는 경항을 보이고 있다.
또한, 수광부 면적 축소만큼의 적층높이(Stack height)의 감소가 이루어지지 못하여 에어리 디스크(Airy disk)라 불리는 빛의 회절 현상으로 수광부에 입사되는 포톤(photon)의 수 역시 감소하는 경향을 보이고 있다.
이러한 수광부의 광감지율을 향상시키기 위해서는 수광부인 포토다이오드를 상부에 위치시키는 후면 수광 이미지 센서(back side illumination Image sensor) 또는 적층 높이를 줄이는 방법을 이용할 수 있다.
후면 수광 이미지 센서는 웨이퍼 백사이드(wafer back side)를 통해 빛을 받아들여 수광부의 단차를 최소화하고 메탈 라우팅(Metal routing)에 의한 빛의 간섭을 현상을 방지할 수 있는 방법이다.
적층 구조를 줄이는 방법은 메탈 배선 및 IMD(inter metal dielectric)를 줄여야한다. 이것은 RC delay에 영향을 줄 수 있으므로, 상기 후면 수광 이미지 센서에 대한 연구가 진행되고 있다.
실시예는 리드아웃 서킷 및 배선을 포함하는 하부 구조물의 상측에 수광부가 형성된 이미지 센서 및 그 제조방법을 제공한다.
상기 하부 구조물과 상기 수광부는 메탈본딩에 의한 면간 접합을 통해 형성되는 이미지 센서 및 그 제조방법을 제공한다.
상기 수광부가 버티컬 포토다이오드로 형성되어 소형화를 달성할 수 있는 이미지 센서 및 그 제조방법을 제공한다.
또한, 적어도 두개 이상의 단위픽셀에 해당하는 상기 수광부에 의하여 RGB 컬러를 추출할 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는, 반도체 기판 상에 형성되고 제1 배선 및 제2 배선을 포함하는 층간 절연층; 상기 제1 배선 및 제2 배선과 각각 연결되도록 상기 층간 절연층 상에 형성된 제1 실리콘 패턴 및 제2 실리콘 패턴; 상기 제1 실리콘 패턴의 제1 깊이에 해당하는 영역에 형성된 제1 광감지부 및 상기 제1 실리콘 패턴의 제1 깊이보다 얕은 제2 깊이에 해당하는 영역에 형성된 제2 광감지부; 상기 제2 실리콘 패턴의 제3 깊이에 해당하는 영역에 형성된 제3 광감지부 및 상기 제2 실리콘 패턴의 제3 깊이보다 얕은 제4 깊이에 해당하는 영역에 형성된 제4 광감지부; 및 상기 제2 광감지부 및 상기 제4 광감지부와 각각 연결된 제3 배선 및 제4 배선을 포함한다.
실시예에 따른 이미지 센서의 제조방법은, 반도체 기판 상에 제1 배선 및 제2 배선을 포함하는 층간 절연층을 형성하는 단계; 상기 층간 절연층 상에 실리콘층을 본딩하는 단계; 상기 제1 배선과 연결되도록 상기 실리콘층 일측의 제1 깊이에 해당하는 영역에 제1 광감지부를 형성하고, 상기 실리콘층 일측의 제1 깊이보다 얕은 제2 깊이에 해당하는 영역에 제2 광감지부를 형성하는 단계; 상기 제2 배선과 연결되도록 상기 실리콘층 타측의 제3 깊이에 해당하는 영역에 제3 광감지부를 형성하고, 상기 실리콘층 타측의 제3 깊이보다 얕은 제4 깊이에 해당하는 영역에 제4 광감지부를 형성하는 단계; 상기 실리콘층을 관통하는 소자분리 트랜치를 형성하고, 상기 제1, 제2 광감지부를 포함하는 제1 실리콘 패턴 및 상기 제3 및 제4 광감지부를 포함하는 제2 실리콘 패턴을 형성하는 단계; 및 상기 제2 광감지부 및 상기 제4 광감지부와 각각 연결되도록 제3 배선 및 제4 배선을 형성하는 단계를 포함한다.
실시예에 따른 이미지 센서 및 그 제조방법에 의하면, 리드아웃 서킷의 상부에 버티컬 타입의 광감지부가 형성될 수 있다.
따라서, 고화질의 이미지를 구현할 수 있다. 또한, 별도의 컬러필터가 생략되므로, 소형화 및 고집적화를 달성할 수 있다.
상기 광감지부는 실리콘층에 각각 형성되고 상기 실리콘층은 리드아웃 서킷이 형성된 반도체 기판과 금속층을 매개로 하는 본딩공정에 의하여 형성될 수 있다.
따라서, 상기 실리콘층과 상기 반도체 기판의 접합력이 향상되고, 디본딩 및 필링현상을 방지할 수 있다.
상기 광감지부는 두개의 층이 적층된 구조로 이루어지고, 그 사이에는 분리도핑층이 형성되어, 상측 및 하측의 광감지부를 분리할 수 있다.
또한, 상기 상측 및 하측의 광감지부에는 신호전달 배선이 각각 형성되어, 상기 광감지부에서 발생된 신호를 리드아웃 서킷으로 전달할 수 있다.
상기 리드아웃 서킷은 주변회로 영역의 논리회로와 연결되어 상기 리드아웃 서킷에서 발생된 광전하를 RGB 컬러로 분리하여, 크로스 토크 및 노이즈를 방지할 수 있다. 이에 따라, 선명한 컬러 이미지를 구현할 수 있다.
이하, 실시예에 따른 이미지센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
본 발명은 씨모스 이미지센서에 한정되는 것이 아니며, CCD 이미지센서 등 모든 이미지센서에 적용이 가능하다.
도 13은 실시예에 따른 이미지 센서를 도시한 단면도이다.
실시예에 따른 이미지 센서는, 반도체 기판(100) 상에 형성되고 제1 배선(121) 및 제2 배선(122)을 포함하는 층간 절연층(110)과, 상기 제1 배선(121) 및 제2 배선(122)과 각각 연결되도록 상기 층간 절연층(110) 상에 형성된 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240)과, 상기 제1 실리콘 패턴(230)의 제1 깊이(T1)에 해당하는 영역에 형성된 제1 광감지부(231) 및 상기 제1 실리콘 패턴(230)의 제1 깊이(T1)보다 얕은 제2 깊이(T2)에 해당하는 영역에 형성된 제2 광감지부(233)와, 상기 제2 실리콘 패턴(240)의 제3 깊이(T3)에 해당하는 영역에 형성된 제3 광감지부(241) 및 상기 제2 실리콘 패턴(240)의 제3 깊이(T3)보다 얕은 제4 깊이(T4)에 해당하는 영역에 형성된 제4 광감지부(243)와, 상기 제2 광감지부(233) 및 상기 제4 광감지부(243)와 각각 연결된 제3 배선(123) 및 제4 배선(124)을 포함할 수 있다.
상기 제1, 제2 , 제3 및 제4 배선(121,122,123,124)은 상기 반도체 기판(100)의 리드아웃 서킷(미도시)과 각각 연결될 수 있다. 따라서, 상기 제1, 제2, 제3 및 제4 광감지부(231,233,241,243)에서 발생된 광전하를 각각 신호처리 할 수 있다.
상기 제1 및 제2 광감지부(231,233) 사이에 해당하는 상기 제1 실리콘 패턴(230)에는 제1 분리도핑층(232)이 형성되어 있고, 상기 제3 및 제4 광감지부(241,243) 사이에 해당하는 상기 제2 실리콘 패턴(240)에 제2 분리도핑층(242)이 형성되어 있다. 따라서, 상기 제1 및 제2 광감지부(233)는 제1 분리도핑층(232)에 의해 전기적으로 분리되고, 상기 제3 및 제4 광감지부(241,243)는 상기 제2 분리도핑층(242)에 의해 전기적으로 분리될 수 있다.
예를 들어, 상기 제1, 제2, 제3 및 제4 광감지부(231,233,241,243)는 n형 불 순물로 형성되고 상기 제1 및 제2 분리도핑층(232,242)은 p형 불순물로 형성될 수 있다.
상기 제1, 제2, 제3 및 제4 광감지부(231,233,241,243)는 각각 서로 다른 깊이를 가질 수 있다. 예를 들어, 상기 제1 광감지부(231)는 레드 파장이 흡수되도록 제1 깊이(T1)로 형성되고, 상기 제2 광감지부(233)는 블루 및 그린 파장이 흡수되도록 제2 깊이(T2)로 형성되고, 상기 제3 광감지부(241)는 레드 및 그린 파장이 흡수되도록 제3 깊이(T3)로 형성되고, 상기 제4 광감지부(243)는 블루 파장이 흡수되도록 제4 깊이(T4)로 형성될 수 있다.
상기 제1 실리콘 패턴(230)과 상기 제2 실리콘 패턴(240)은 소자분리 트랜치(260)에 의하여 분리되고, 상기 소자분리 트랜치(260)에는 픽셀분리층(270)이 형성되어 있다. 따라서, 상기 제1, 제2, 제3 및 제4 광감지부(231,233,241,243)를 각각 분리할 수 있다.
상기 제1 광감지부(231) 및 제3 광감지부(241) 하부에 금속으로 이루어진 본딩 패턴(141,142)이 각각 형성되어 제3 메탈(M3)과의 오믹컨택을 향상시킬 수 있다.
상기 제2 광감지부(233) 및 제4 광감지부(243) 상에 실리사이드 패턴(251,252)이 형성되어, 제4 메탈(M4)과의 오믹컨택을 향상시킬 수 있다.
도 13에서의 미설명 도면부호는 이하 제조방법에서 설명하기로 한다.
도 1 내지 도 14를 참조하여, 실시예에 따른 이미지 센서의 제조방법을 설명한다.
도 1을 참조하여, 반도체 기판(100) 상에 제1 배선(121) 및 제2 배선(122)을 포함하는 층간 절연층(110)이 형성된다.
상기 반도체 기판(100)은 단결정 또는 다결정의 기판이며, p형 불순물 또는 n형 불순물이 도핑된 기판일 수 있다.
상기 반도체 기판(100)의 액티브 영역은 단위픽셀이 형성되도록 제1 영역(A) 및 제2 영역(B)으로 구분될 수 있다.
도시되지는 않았지만, 상기 제1 배선(121) 및 제2 배선(122)은 상기 반도체 기판(100)의 제1 영역(A) 및 제2 영역(B)에 각각 형성된 리드아웃 서킷과 연결될 수 있다.
예를 들어, 각각의 상기 리드아웃 서킷은 트랜스퍼 트랜지스터(Tx), 리셋 트랜지스터(Rx), 드라이브 트랜지스터(Dx), 셀렉 트랜지스터(Sx)를 포함하여 형성할 수 있다. 그리고, 플로팅디퓨젼영역(FD), 상기 각 트랜지스터에 대한 소스/드레인영역을 포함하는 이온주입영역을 형성할 수 있다. 한편 상기 리드아웃 서킷은 3Tr, 4Tr 또는 5Tr 중 어느 하나일 수 있다.
상기 제1 배선(121) 및 제2 배선(122)은 상기 리드아웃 서킷과 각각 연결되어, 수광부의 광전하를 전달할 수 있다. 상기 제1 배선(121) 및 제2 배선(122)은 각각 제1 메탈(M1), 제2 메탈(M2) 및 제3 메탈(M3)을 포함하고, 상기 제1 내지 제3 메탈(M1,M2,M3)은 비아컨택을 통해 상호 연결될 수 있다. 또한, 상부 배선인 제3 메탈(M3)의 비아컨택이 상기 층간 절연층(110)의 표면으로 노출될 수 있다.
또한, 도시되지는 않았지만 상기 층간 절연층(110)에는 제3 배선 및 제4 배 선이 더 형성될 수 있다. 상기 제3 배선 및 제4 배선은 각각의 리드아웃 서킷과 연결되어 수광부의 광전하를 전달할 수 있다. 예를 들어, 상기 제1 영역(A)에 상기 제1 배선(121) 및 제3 배선과 연결되는 제1 및 제3 리드아웃 서킷이 형성되고, 상기 제2 영역(B)에 상기 제2 배선(122) 및 제4 배선과 각각 연결되는 제2 및 제4 리드아웃 서킷이 형성될 수 있다.
한편, 실시예에서는 상기 반도체 기판(100)의 픽셀영역만을 선택적으로 도시하였지만, 상기 반도체 기판(100)에는 상기 픽셀 영역과 전기적,물리적으로 연결되는 주변회로 영역이 더 형성될 수 있다.
이러한 주변회로 영역은 각 단위화소의 전기적 신호를 순차적으로 검출하여 영상을 구현하기 위한 씨모스 회로를 포함한다.
특히, 상기 주변회로 영역의 씨모스 회로는 논리곱(AND), 논리합(OR), 부정(NOT)의 논리소자들을 연결하여 수치를 검출하는 신호를 처리하는 논리회로와 연결될 수 있다.
이러한 논리회로는 이후 형성되는 수광부의 광전하를 논리연산처리 하여 각각의 컬러별로 광전하를 분리할 수 있다.
상기 층간 절연층(110) 상에 제1 본딩층(131)이 형성된다. 상기 제1 본딩층(131)은 금속, 합금 또는 실리사이드를 포함하는 다양한 전도성 물질로 형성될 수 있다. 예를 들어, 상기 제1 본딩층(131)은 Ti/TiN/Al으로 형성될 수 있고, 각각 100Å/150Å/1500ű50의 두께로 형성될 수 있다.
상기 제1 본딩층(131)이 상기 층간 절연층(110) 상에 형성되어 상기 제1 배 선(121) 및 제2 배선(122)과 전기적으로 연결될 수 있다.
도 2를 참조하여, 광감지부 형성을 위한 캐리어 기판(200)이 준비된다. 상기 캐리어 기판(200)은 단결정 또는 다결정의 실리콘 기판이며, p형 또는 n형 불순물이 도핑된 기판일 수 있다. 실시예의 설명에서 상기 캐리어 기판(200)은 p형 기판일 수 있다.
상기 캐리어 기판(200)의 내부에 수소층(210)이 형성된다. 상기 수소층(210)은 상기 캐리어 기판(200)의 전면에 대하여 동일한 프로젝트 레인지(Project range)에 의하여 일정 영역에 수소이온(H+)을 이온주입하여 형성될 수 있다.
따라서, 상기 수소층(210)을 기준으로 상기 캐리어 기판(200)은 상부 영역 및 하부 영역으로 구분될 수 있다. 이하에서는 상기 캐리어 기판(200)의 상부 영역을 실리콘층(220)이라고 정의하도록 한다.
상기 실리콘층(220)의 상면에 제2 본딩층(132)이 형성된다. 상기 제2 본딩층(132)은 상기 제1 본딩층(131)과 동일한 물질로 형성될 수 있다
도 3을 참조하여, 상기 반도체 기판(100)과 상기 캐리어 기판(200)을 마주하도록 위치시킨 후 본딩공정을 진행한다. 즉, 상기 반도체 기판(100)의 제1 본딩층(131)과 상기 캐리어 기판(200)의 제2 본딩층(132)을 마주하도록 위치시킨 후 본딩공정을 진행할 수 있다.
따라서, 상기 반도체 기판(100)의 층간 절연층(110) 상에 상기 실리콘층(220)이 형성된 상태가 된다. 특히, 상기 반도체 기판(100)과 상기 캐리어 기판(200)은 동일한 물질로 형성된 제1 및 제2 본딩층(132)에 의하여 본딩되므로, 상 기 층간 절연층(110)과 상기 실리콘층(220) 사이에는 금속층이 개재된 상태가 된다. 상기 제1 본딩층(131)과 상기 제2 본딩층(132)은 본딩되어 하나의 금속층을 이루므로, 이하에서는 상기 본딩층을 도면부호 130으로 지칭한다.
실시예에서는 상기 제1 본딩층(131)과 상기 제2 본딩층(132)이 금속물질로 형성되어, 상기 반도체 기판(100)과 상기 캐리어 기판(200)의 접합력이 향상될 수 있다.
일반적으로 웨이퍼 대 웨이퍼 본딩은 산화막과 같은 절연막으로 형성되는데, 이러한 산화막은 본딩 시 산화막 버블(oxide bubble)을 만들고, 이에 따라 마이크로 캐비티(micro cabity)가 형성되어 디-본딩(De-bonding) 현상이 발생될 수 있었다.
실시예에서는 상기 반도체 기판(100)과 상기 캐리어 기판(200)이 상기 제1 및 제2 본딩층(131, 132)을 접착층으로 사용하여 본딩되므로, 본딩면의 전기적, 물리적 결합력이 향상되어 본딩 불량 및 본딩 이후 필링(peeling) 현상을 방지할 수 있다.
도 4를 참조하여, 상기 캐리어 기판(200)이 제거되고, 상기 층간 절연층(110) 상에 실리콘층(220)이 남아있게 된다.
상기 캐리어 기판(200)은 상기 수소층(210)을 기준으로 열처리 공정 또는 블레이드를 이용한 기계적 공정에 의하여 상기 실리콘층(220)에서 분리될 수 있다.
따라서, 상기 층간 절연층(110) 및 본딩층(130) 상에 상기 실리콘층(220)만 남아있게 된다. 상기 실리콘층(220)은 포토다이오드와 같은 광감지부가 형성되는 영역으로, 약 0.2~0.3㎛의 두께로 형성될 수 있다.
도 5 내지 도 9를 참조하여, 상기 실리콘층(220)에 제1 광감지부(231), 제2 광감지부(233), 제3 광감지부(241) 및 제4 광감지부(243)가 형성된다. 상기 제1 내지 제4 광감지부(231,233,241,243)는 버티컬 타입의 포토다이오드로 형성될 수 있다.
상기 제1 광감지부(231) 및 제2 광감지부(233)는 상기 제1 영역(A)에 대응하는 상기 실리콘층(220)에 스택구조로 형성될 수 있다. 상기 제3 광감지부(241) 및 제4 광감지부(243)는 상기 제2 영역(B)에 대응하는 상기 실리콘층(220)에 스택구조로 형성될 수 있다.
상기 제1 광감지부(231)는 장파장인 레드(red) 파장을 흡수하고, 상기 제2 광감지부(233)는 단파장인 블루(blue) 및 중파장 그린(green)을 흡수하는 포토다이오드 일 수 있다. 또한, 상기 제3 광감지부(241)는 장파장인 레드 및 중파장인 그린을 흡수하는 포토다이오드이고, 상기 제4 광감지부(243)는 단파장인 블루를 흡수하는 포토다이오드 일 수 있다.
이러한 버티컬 타입의 포토다이오드는 하나의 픽셀에 레드, 그린 및 블루의 3가지 색이 수직으로 배열되어 수평구조의 이미지 센서보다 고화질을 구현할 수 있다. 또한, 버티컬 타입의 포토다이오드는 별도의 컬러필터 공정이 생략되므로 생산성을 높이고 생산비용을 절감할 수 있는 효과가 있다.
다시 도 5 내지 도 9를 참조하여, 상기 실리콘층(220)에 제1 내지 제4 광감지부(231,232,233,234)를 형성하는 방법을 설명한다.
도 5를 참조하여, 상기 제1 영역(A)에 대응하는 상기 실리콘층(220)의 깊은 영역에 제1 광감지부(231)가 형성된다.
상기 제1 광감지부(231)는 상기 실리콘층(220)의 제1 깊이(T1)에 해당하는 영역에 형성될 수 있다. 예를 들어, 상기 제1 광감지부(231)의 제1 깊이(T1)는 상기 실리콘층(220)의 상부 표면으로부터 1.5~3.0㎛에 해당하는 영역일 수 있다.
즉, 상기 제1 광감지부(231)는 570 ~ 800nm의 장파장이 흡수되도록 깊은 영역에 형성되어, 레드 포토다이오드의 역할을 할 수 있다.
상기 제1 광감지부(231)는 상기 제1 영역(A)에 해당하는 상기 실리콘층(220)이 선택적으로 노출되도록 제1 포토레지스트 패턴(10)을 형성한 후, 상기 제1 포토레지스트 패턴(10)을 이온주입 마스크하는 이온주입 공정을 통해 형성될 수 있다. 예를 들어, 상기 제1 광감지부(231)는 아세닉(As)과 같은 n형 불순물로 형성될 수 있다.
상기 제1 광감지부(231)는 상기 본딩층(130)에 의하여 상기 제1 배선(121)과 전기적, 물리적으로 연결될 수 있다.
즉, 상기 제1 광감지부(231)에서 발생된 광전하는 상기 제1 배선(121)을 통해 리드아웃 서킷로 전달될 수 있다.
도 6을 참조하여, 상기 제1 광감지부(231) 상에 제1 분리도핑층(232)이 형성된다. 상기 제1 분리도핑층(232)은 상기 제1 광감지부(231)와 상기 제2 광감지부(233)를 분리하기 위한 것이다.
즉, 상기 제1 분리도핑층(232)에 의하여 상기 제1 광감지부(231) 및 제2 광 감지부(233)가 전기적, 물리적으로 분리되어 상기 제1 광감지부(231)와 제2 광감지부(233)에서 발생된 광전하의 시그널 믹싱(Signal mixing)을 방지할 수 있다.
상기 제1 분리도핑층(232)은 상기 제1 포토레지스트 패턴(10)을 이온주입 마스크로 사용하여 상기 실리콘층(220)의 내부에 형성될 수 있다. 예를 들어, 상기 제1 분리도핑층(232)은 보론(B)과 같은 p형 불순물일 수 있다.
도 7을 참조하여, 상기 제1 영역(A)에 대응하는 상기 실리콘층(220)의 얕은 영역에 제2 광감지부(233)가 형성된다.
상기 제2 광감지부(233)는 상기 실리콘층(220)의 제2 깊이(T2)에 해당하는 영역에 형성될 수 있다. 예를 들어, 상기 제2 광감지부(233)의 제2 깊이(T2)는 상기 실리콘층(220)의 상부 표면으로부터 0.01~1.0㎛에 해당하는 영역일 수 있다.
즉, 상기 제2 광감지부(233)는 400 내지 570nm의 파장이 흡수되도록 얕은 영역에 형성되어, 그린 및 블루 포토다이오드의 역할을 할 수 있다.
상기 제2 광감지부(233)는 상기 제1 포토레지스트 패턴(10)을 이온주입 마스크로 사용하여 상기 제1 분리도핑층(232)의 상부에 해당하는 상기 실리콘층(220)에 이온주입하여 형성될 수 있다. 예를 들어, 상기 제2 광감지부(233)는 아세닉(As)과 같은 n형 불순물로 형성될 수 있다.
상기 제1 광감지부(231), 제1 분리도핑층(232) 및 제2 광감지부(233)가 제1 포토레지스트 패턴(10)에 의하여 상기 실리콘층(220) 내부에 적층된 구조로 형성될 수 있다.
특히, 상기 제1 광감지부(231)는 상기 제1 배선(121)과 연결되어 해당하는 리드아웃 서킷로 광전하를 전달할 수 있다.
또한, 상기 제2 광감지부(233)는 제3 배선(123)(도 12 참조)의 제4 메탈(M4)과 연결되어 해당하는 리드아웃 서킷로 광전하를 전달할 수 있다.
상기 제1 광감지부(231)와 상기 제2 광감지부(233) 사이에는 상기 제1 분리 도핑층(232)이 형성되어 광전하의 시그널 믹싱이 발생되는 것을 차단할 수 있다.
도 8을 참조하여, 상기 제2 영역(B)에 대응하는 상기 실리콘층(220)에 상기 제3 광감지부(241), 제2 분리도핑층(242) 및 제4 광감지부(243)가 형성된다. 즉, 상기 제3 광감지부(241), 제2 분리도핑층(242) 및 제4 광감지부(243)는 스택구조로 형성될 수 있다.
상기 제3 광감지부(241)는 상기 실리콘층(220)의 제3 깊이(T3)에 해당하는 영역에 형성될 수 있다. 예를 들어, 상기 제3 광감지부(241)의 제3 깊이(T3)는 상기 실리콘층(220)의 상부 표면으로부터 0.5~3.0㎛에 해당하는 영역일 수 있다. 즉, 상기 제3 광감지부(241)는 500 내지 800nm의 파장이 흡수되도록 상기 실리콘층(220) 깊은 영역에 형성되어, 레드 및 그린 포토다이오드의 역할을 할 수 있다.
상기 제2 분리도핑층(242)은 상기 제3 광감지부(241)와 상기 제4 광감지부(243)를 분리하기 위한 것이다.
즉, 상기 제2 분리도핑층(242)에 의하여 상기 제3 광감지부(241) 및 제4 광감지부(243)가 전기적, 물리적으로 분리되고, 광전하의 시그널 믹싱(Signal mixing)을 방지할 수 있다.
상기 제4 광감지부(243)는 상기 실리콘층(220)의 제4 깊이(T4)에 해당하는 영역에 형성도리 수 있다. 예를 들어, 상기 제4 광감지부(243)의 제4 깊이(T4)는 상기 실리콘층(220)의 상부 표면으로부터 0.01~0.1㎛에 해당하는 영역일 수 있다. 즉, 상기 제4 광감지부(243)는 400 내지 500nm의 단파장이 흡수되도록 얕은 영역에 형성되어, 블루 포토다이오드의 역할을 할 수 있다.
상기 제3 광감지부(241), 제2 분리도핑층(242) 및 제4 광감지부(243)는 제2 포토레지스트 패턴(20)에 의한 이온주입 공정에 의하여 형성될 수 있다.
즉, 상기 제2 영역(B)에 대응하는 상기 실리콘층(220)을 노출시키는 제2 포토레지스트 패턴(20)을 형성한 후 이온주입 공정을 통해 상기 제3 광감지부(241), 제2 분리도핑층(242) 및 제4 광감지부(243)를 형성할 수 있다. 예를 들어, 상기 제3 및 제4 광감지부(241,243)는 아세닉(As)과 같은 n형 불순물로 형성되고 상기 제2 분리도핑층(242)은 보론(B)과 같은 p형 불순물로 형성될 수 있다.
상기 제3 광감지부(241)는 상기 본딩층(130)에 의하여 상기 제2 배선(122)과 전기적, 물리적으로 연결될 수 있다.
즉, 상기 제3 광감지부(241)에서 발생된 광전하는 상기 제2 배선(122)을 통해 리드아웃 서킷로 전달될 수 있다.
또한, 상기 제4 광감지부(243)는 제4 배선(124)(도 12 참조)의 제4 메탈(M4)과 연결되어 해당하는 리드아웃 서킷로 광전하를 전달할 수 있다.
상기 제3 광감지부(241)와 상기 제4 광감지부(243) 사이에는 상기 제2 분리 도핑층(242)이 형성되어 광전하의 시그널 믹싱이 발생되는 것을 차단할 수 있다.
또한, 상기 제1 분리도핑층(232) 및 제2 분리도핑층(242)은 서로 다른 깊 이(T1,T2,T3,T4)에 형성될 수 있다. 이에 따라, 상기 제1, 제2, 제3 내지 제4 광감지부(231, 233,241,243)의 깊이는 각각 다르게 형성되어, 각각 다른 컬러의 광전하를 발생시킬 수 있다.
도 9를 참조하여, 상기 실리콘층(220)의 상부 표면에 실리사이드층(250)이 형성된다.
즉, 상기 실리사이드층(250)은 상기 제2 광감지부(233) 및 제4 광감지부(243)의 상부 표면에 형성될 수 있다.
따라서, 상기 실리사이드층(250)에 의하여 상기 제2 광감지부(233) 및 제4 광감지부(243)와 연결되는 배선들의 오믹컨택을 향상시킬 수 있다.
상기 실리사이드층(250)을 형성하기 위해서는 상기 실리콘층(220) 상에 금속층을 증착한다. 예를 들어, 상기 금속층은 Co, Ti 및 Ni 중 어느 하나로 형성될 수 있다. 이후 열처리 공정을 진행하고 상기 금속층과 상기 실리콘층(220)의 실리사이데이션(silicidation) 반응에 의하여 상기 실리콘층(220) 표면에 실리사이드층(250)을 형성할 수 있다.
도 10을 참조하여, 상기 실리콘층(220)에 상기 층간 절연층(110)을 선택적으로 노출시키는 소자분리 트랜치(260)가 형성된다. 상기 소자분리 트랜치(260)에 의하여 상기 실리콘층(220)은 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240)이 형성된다.
상기 제1 실리콘 패턴(230)은 상기 제1 광감지부(231), 제1 분리도핑층(232), 제2 광감지부(233) 및 제1 실리사이드 패턴(251)이 적층된 구조이다.
상기 제2 실리콘 패턴(240)은 상기 제3 광감지부(241), 제2 분리도핑층(242), 제4 광감지부(243) 및 제2 실리사이드 패턴(252)이 적층된 구조이다.
상기 소자분리 트랜치(260)에 의하여 상기 제1, 제2, 제3 및 제4 광감지부(231, 233, 241, 243)가 각각 분리됨으로써 광전하의 믹싱을 방지할 수 있다.
또한, 상기 소자분리 트랜치(260)는 상기 본딩층(130)을 제거하여 상기 제1 실리콘 패턴(230)의 하부에는 제1 본딩패턴(141)이 형성되고 상기 제2 실리콘 패턴(240)의 하부에 제2 본딩패턴(142)이 형성될 수 있다.
따라서, 상기 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240)은 제1 내지 제4 배선(121,122,123,124)에 따라 각각 분리될 수 있다.
도 11을 참조하여, 상기 소자분리 트랜치(260)가 갭필되도록 상기 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240) 상에 픽셀분리층(270)이 형성된다.
예를 들어, 상기 픽셀분리층(270)은 산화막 또는 질화막과 같은 절연막으로 형성될 수 있다.
상기 픽셀분리층(270)은 상기 제1 및 제2 실리콘 패턴(230,240) 상부 전체에 증착한 후, 평탄화 공정을 진행하여 형성될 수 있다.
상기 픽셀분리층(270)에 의하여 상기 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240)은 전기적, 물리적으로 분리될 수 있다. 또한, 상기 픽셀분리층(270)에 의하여 상기 제1 및 제2 실리콘 패턴(230,240)의 표면이 보호될 수 있다.
도 12를 참조하여, 상기 픽셀분리층(270) 상에 상기 제2 광감지부(233) 및 상기 제4 광감지부(243)와 각각 연결되는 제4 메탈(M4)이 형성된다.
상기 제2 광감지부(233)와 연결된 제4 메탈(M4)은 제3 배선(123)과 연결될 수 있다. 도시되지는 않았지만, 상기 제3 배선(123)은 제1 메탈(M1), 제2 메탈(M2), 제3 메탈(M3) 및 제4 메탈(M4)을 포함할 수 있다.
상기 제4 광감지부(243)와 연결된 제4 메탈(M4)은 제4 배선(124)과 연결될 수 있다. 도시되지는 않았지만, 상기 제4 배선(124)은 제1 메탈(M1), 제2 메탈(M2), 제3 메탈(M3) 및 제4 메탈(M4)을 포함할 수 있다.
따라서, 상기 제2 및 제4 광감지부(233,243)에서 발생된 광전하는 각각의 리드아웃 서킷로 전달될 수 있다.
예를 들어, 상기 제1 및 제3 배선(121,123)과 각각 연결되는 리드아웃 서킷는 상기 제1 영역(A)에 해당하는 반도체 기판(100)에 형성될 수 있다. 또한, 상기 제2 및 제4 배선(122,124)과 연결되는 리드아웃 서킷는 상기 제2 영역(B)에 해당하는 반도체 기판(100)에 형성될 수 있다.
상기 제4 메탈(M4)은 상기 픽셀분리층(270)을 관통하여 상기 제2 광감지부(233) 및 제4 광감지부(243)와 각각 연결되는 비아콘택에 의하여 각각 연결될 수 있다.
각각의 상기 제4 메탈(M4)은 상기 제1 내지 제4 광감지부(231,232,233,234)의 수광영역이 가려지지 않도록 가장자리 영역에 선택적으로 형성될 수 있다.
도 13을 참조하여, 상기 제4 메탈(M4)을 포함하는 상기 픽셀분리층(270) 상에 평탄화층(280)이 형성된다. 상기 평탄화층(280)은 포토레지스트 물질로 형성될 수 있다.
상기 평탄화층(280) 상에 반구형태의 마이크로 렌즈(290)가 형성된다. 상기 마이크로 렌즈(290)는 상기 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240)에 대응하는 상기 평탄화층(280) 상에 각각 형성될 수 있다.
상기 마이크로 렌즈(290)는 광투과도가 높은 유기물 또는 무기물등의 렌즈용 물질로 형성될 수 있다. 예를 들어, 상기 마이크로 렌즈(290)는 포토레지스트 또는 저온 산화막과 같은 물질로 형성될 수 있다.
도 14는 실시예에 따른 이미지 센서의 동작을 나타내는 블럭도이다.
도 13 및 도 14를 참조하여, 상기 마이크로 렌즈(290)를 통과한 광은 상기 제1 실리콘 패턴(230) 및 제2 실리콘 패턴(240)으로 입사되고, 각각의 파장에 해당하는 광전하를 발생시켜 RGB 컬러를 구현할 수 있다.
즉, 상기 마이크로 렌즈(290)를 통과한 광은 각각의 파장을 가지고, 상기 제1, 제2, 제3 및 제4 광감지부(231,233,241,243)는 서로 다른 깊이로 형성되므로 해당하는 컬러의 전하를 발생시킬 수 있다.
구체적으로, 상기 제1 광감지부(231)는 레드컬러에 해당하는 광전하를 발생시키고, 제2 광감지부(233)는 그린 및 블루컬러에 해당하는 광전하를 발생시킬 수 있다. 또한, 상기 제3 광감지부(241)는 레드 및 그린에 해당하는 광전하를 발생시키고, 상기 제4 광감지부(243)는 블루컬러에 해당하는 광전하를 발생시킬 수 있다.
이때, 상기 제2 및 제3 광감지부(233,241)는 두개 이상의 컬러에 해당하는 광전하를 발생시키는 깊이를 가지고 있으므로, 이러한 수광부에서 발생된 광전하를 컬러별로 추출하는 것이 요구된다.
도 14를 참조하여, 상기 제1, 제2, 제3 및 제4 광감지부(231,233,241,243)에서 발생된 광은 각각의 제1, 제2, 제3 및 제4 리드아웃 서킷으로 전달되어 전기신호로 변환되고, 상기 제1, 제2, 제3 및 제 4 리드아웃 서킷은 상기 주변회로 영역의 논리회로와 연결되어 상기 전기신호를 RGB 컬러 별로 필터링 할 수 있다.
상기 논리회로는 논리곱(AND), 논리합(OR), 부정(NOT)의 논리소자들을 연결하여 수치를 검출하여 신호를 처리할 수 있다.
이에 따라 논리회로를 이용하여 상기 제2 광감지부(233)의 그린 및 블루 신호, 제3 광감지부(241)의 레드 및 그린 신호를 구별할 수 있으므로, 이미지 특성을 향상시킬 수 있다.
예를 들어, 상기 논리회로를 이용하여 상기 제2 광감지부(233)와 제1 광감지부(231)의 신호를 처리하면 그린 신호만을 선택적으로 추출할 수 있다. (G+R-R=G)
또는, 상기 논리회로에 의하여 상기 제3 광감지부(241)와 제4 광감지부(243)의 신호를 처리하면 그린 신호만을 선택적으로 추출할 수 있다. (G+B-B=G)
특히, 상기 제1 내지 제4 광감지부(231,233,241,243)의 논리조합의 경우의 수는 16가지 이상일 수 있고, 이에 따라 RGB 컬러를 구현할 수 있다.
또는 적어도 3개 이상의 광감지부의 조합으로 논리회로를 구성하여 RGB 컬러를 구현할 수도 있다.
상기 제1 내지 제4 광감지부(231,233,241,243)를 하나의 픽셀로 구성하고, 발생된 광 신호를 논리회로에 의하여 처리함으로써 단위픽셀에서의 컬러를 분리할 수 있다.
따라서, 단위픽셀에서의 크로스 토크를 방지하고, 이미지 특성을 향상시킬 수 있다.
이상과 같이 본 발명에 따른 이미지 센서 및 제조방법을 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사항 범위 내에서 당업자에 의해 다양한 변형이 이루어질 수 있음은 물론이다.
도 1 내지 도 13은 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.
도 14는 실시예에 따른 이미지 센서의 동작을 나타내는 블럭도이다.

Claims (16)

  1. 반도체 기판 상에 형성되고 제1 배선 및 제2 배선을 포함하는 층간 절연층;
    상기 제1 배선 및 제2 배선과 각각 연결되도록 상기 층간 절연층 상에 형성된 제1 실리콘 패턴 및 제2 실리콘 패턴;
    상기 제1 실리콘 패턴의 제1 깊이에 해당하는 영역에 형성된 제1 광감지부 및 상기 제1 실리콘 패턴의 제1 깊이보다 얕은 제2 깊이에 해당하는 영역에 형성된 제2 광감지부;
    상기 제2 실리콘 패턴의 제3 깊이에 해당하는 영역에 형성된 제3 광감지부 및 상기 제2 실리콘 패턴의 제3 깊이보다 얕은 제4 깊이에 해당하는 영역에 형성된 제4 광감지부; 및
    상기 제2 광감지부 및 상기 제4 광감지부와 각각 연결된 제3 배선 및 제4 배선을 포함하는 이미지 센서.
  2. 제1항에 있어서,
    상기 제1 배선, 제2 배선, 제3 배선 및 제4 배선은 상기 반도체 기판의 리드아웃 서킷와 각각 연결된 이미지 센서.
  3. 제1항에 있어서,
    상기 제1 광감지부 및 제2 광감지부 사이에 해당하는 상기 제1 실리콘 패턴 에 형성된 제1 분리도핑층; 및
    상기 제3 및 제4 광감지부 사이에 해당하는 상기 제2 실리콘 패턴에 형성된 제2 분리도핑층을 포함하는 이미지 센서.
  4. 제3항에 있어서,
    상기 제1, 제2, 제3 및 제4 광감지부는 제1 도전형 불순물로 형성되고 상기 제1 및 제2 분리도핑층은 제2 도전형 불순물로 형성된 이미지 센서.
  5. 제1항에 있어서,
    상기 제1 실리콘 패턴과 상기 제2 실리콘 패턴 사이에 소자분리 트랜치가 형성되고,
    상기 소자분리 트랜치에는 픽셀분리막이 형성된 것을 특징으로 하는 이미지 센서.
  6. 제5항에 있어서,
    상기 제2 광감지부 및 제4 광감지부 상에 실리사이드 패턴이 형성된 것을 포함하는 이미지 센서.
  7. 제1항에 있어서,
    상기 제1, 제2, 제3 및 제4 광감지부에서 발생된 광전하는 상기 반도체 기판 에 형성된 주변회로 영역의 논리회로와 연결되어 RGB 컬러를 구별하는 것을 특징으로 하는 이미지 센서.
  8. 반도체 기판 상에 제1 배선 및 제2 배선을 포함하는 층간 절연층을 형성하는 단계;
    상기 층간 절연층 상에 실리콘층을 본딩하는 단계;
    상기 제1 배선과 연결되도록 상기 실리콘층 일측의 제1 깊이에 해당하는 영역에 제1 광감지부를 형성하고, 상기 실리콘층 일측의 제1 깊이보다 얕은 제2 깊이에 해당하는 영역에 제2 광감지부를 형성하는 단계;
    상기 제2 배선과 연결되도록 상기 실리콘층 타측의 제3 깊이에 해당하는 영역에 제3 광감지부를 형성하고, 상기 실리콘층 타측의 제3 깊이보다 얕은 제4 깊이에 해당하는 영역에 제4 광감지부를 형성하는 단계;
    상기 실리콘층을 관통하는 소자분리 트랜치를 형성하고, 상기 제1, 제2 광감지부를 포함하는 제1 실리콘 패턴 및 상기 제3 및 제4 광감지부를 포함하는 제2 실리콘 패턴을 형성하는 단계; 및
    상기 제2 광감지부 및 상기 제4 광감지부와 각각 연결되도록 제3 배선 및 제4 배선을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  9. 제8항에 있어서,
    상기 실리콘층을 본딩하는 단계는,
    상기 층간 절연층 상면에 제1 금속층을 형성하는 단계;
    상기 실리콘층의 일면에 제2 금속층을 형성하는 단계; 및
    상기 제1 및 제2 금속층을 마주하도록 위치시킨 후 본딩하는 단계를 포함하는 이미지 센서의 제조방법.
  10. 제8항에 있어서,
    상기 제1 광감지부를 형성한 다음 상기 제1 광감지부 상에 제1 분리도핑층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  11. 제8항에 있어서,
    상기 제3 광감지부를 형성한 다음 상기 제3 광감지부 상에 제2 분리도핑층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  12. 제8항에 있어서,
    상기 제4 광감지부를 형성한 다음 상기 실리콘층에 대한 실리사이드 공정을 진행하여 상기 실리콘층의 표면에 실리사이드층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  13. 제8항에 있어서,
    상기 제1 및 제2 실리콘 패턴을 형성한 다음, 상기 소자분리 트랜치가 갭필 되도록 픽셀분리층을 형성하는 단계를 포함하는 이미지 센서의 제조방법.
  14. 제8항에 있어서,
    상기 제1, 제2 , 제3 및 제4 광감지부는 제1 도전형 불순물을 이온주입하여 형성되고, 상기 제1 및 제2 분리도핑층은 제2 도전형 불순물을 이온주입하여 형성하는 이미지 센서의 제조방법.
  15. 제8항에 있어서,
    상기 제1, 제2, 제3 및 제4 배선은 상기 반도체 기판의 리드아웃 서킷과 각각 연결되고, 상기 리드아웃 서킷은 상기 반도체 기판의 주변회로 및 논리회로와 연결되는 것을 포함하는 이미지 센서의 제조방법.
  16. 제15항에 있어서,
    상기 제1 광감지부에 의하여 레드 광전하가 발생되고, 상기 제2 광감지부에 의하여 그린 및 블루 광전하가 발생되고, 상기 제3 광감지부에 의하여 레드 및 그린 광전하가 발생되고, 상기 제4 광감지부에 의하여 블루 광전하가 발생되는 단계;
    각각의 상기 광전하는 해당하는 리드아웃 서킷에 의하여 전기신호로 변환되는 단계; 및
    상기 전기신호로 변환된 레드, 그린 및 블루의 광전하는 상기 주변회로로 전송되고, 상기 논리회로에 의하여 레드, 그린 및 블루신호를 각각 추출하는 단계를 포함하는 이미지 센서의 제조방법.
KR1020090082480A 2009-09-02 2009-09-02 이미지 센서 및 그 제조방법 KR20110024472A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090082480A KR20110024472A (ko) 2009-09-02 2009-09-02 이미지 센서 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090082480A KR20110024472A (ko) 2009-09-02 2009-09-02 이미지 센서 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110024472A true KR20110024472A (ko) 2011-03-09

Family

ID=43932303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090082480A KR20110024472A (ko) 2009-09-02 2009-09-02 이미지 센서 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20110024472A (ko)

Similar Documents

Publication Publication Date Title
US11901396B2 (en) Back side illuminated image sensor with reduced sidewall-induced leakage
JP6259418B2 (ja) 縦方向に集積化される背面照射型イメージセンサ装置
US9406711B2 (en) Apparatus and method for backside illuminated image sensors
US10090349B2 (en) CMOS image sensor chips with stacked scheme and methods for forming the same
US8772895B2 (en) Dark current reduction for back side illuminated image sensor
US20180358393A1 (en) Solid-state imaging element and manufacturing method thereof
TWI425632B (zh) 高光學效能互補金氧半影像感測器
KR101443438B1 (ko) 후방 조명식 ｃｍｏｓ 이미지 센서
US9147703B2 (en) CMOS image sensor structure
US20110062540A1 (en) Solid-state image sensor and method of manufacturing the same
TWI523211B (zh) 影像感測元件及其製作方法
KR100954927B1 (ko) 이미지 센서 및 그 제조방법
KR20200045327A (ko) 이미지 센서 및 이의 제조 방법
KR20110079323A (ko) 이미지 센서 및 그 제조방법
KR100877293B1 (ko) 이미지 센서 및 그 제조방법
KR100855408B1 (ko) 이미지 센서 및 그 제조방법
KR100850383B1 (ko) 이미지 센서 및 그 제조방법
KR100856950B1 (ko) 이미지 센서 및 그 제조방법
US8119433B2 (en) Image sensor and fabricating method thereof
KR20110024472A (ko) 이미지 센서 및 그 제조방법
KR100936102B1 (ko) 이미지 센서 및 그 제조방법
KR20110079329A (ko) 이미지 센서 및 그 제조방법
KR20100025873A (ko) 혼색 방지 불순물 격리 구조를 갖는 이미지 센서 및 그 제조 방법
KR100880287B1 (ko) 이미지 센서 및 그 제조방법
TW202322376A (zh) 影像感測器及其製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination