KR20110024151A

KR20110024151A - Esd protection circuit

Info

Publication number: KR20110024151A
Application number: KR1020090082035A
Authority: KR
Inventors: 박재영; 송종규
Original assignee: 주식회사 동부하이텍
Priority date: 2009-09-01
Filing date: 2009-09-01
Publication date: 2011-03-09

Abstract

PURPOSE: An ESD protection circuit is provided to stably remove ESD by using a feedback circuit and a reset circuit. CONSTITUTION: A band pass filter(120) detects the frequency of an inputted signal and identifies ESD. An ESD discharge unit(180) discharges inputted ESD to a ground voltage. A feedback circuit unit is connected to the output node of the band pass filter and maintains the operation of the ESD discharge unit when the ESD is inputted. A reset circuit unit(160) is connected between the feedback circuit unit and the ESD discharge unit and turns off the operation of the ESD discharge unit when the ESD finishes.

Description

ESD protection circuit

본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 대역통과필터와 피드백 리셋회로를 이용한 주파수 감지 ESD 보호회로에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a frequency sensing ESD protection circuit using a band pass filter and a feedback reset circuit.

일반적인 주파수 감지(Frequency-detected) ESD 보호회로는 고역통과필터 방식을 사용한다. 이는 ESD 현상이 60MHz 이상의 높은 주파수를 가지는 특성을 이용한 것으로 ESD 보호회로가 낮은 주파수 영역, 즉 내부 회로의 정상 동작 영역에서는 동작하지 않다가 높은 주파수 영역에서는 동작하여 ESD 전류를 접지시키는 역할을 할 수 있게 만드는 방식이다. A typical frequency-detected ESD protection circuit uses a high pass filter. This is because the ESD phenomenon has a high frequency of 60MHz or more, so that the ESD protection circuit does not operate in the low frequency region, that is, the normal operating region of the internal circuit, but operates in the high frequency region, thereby serving to ground the ESD current. How to make

이런 방식의 ESD 보호회로는 전압 감지 ESD 보호회로보다 빠른 동작을 하므로 내부 회로가 파괴되기 전에 ESD 전류를 접지시키기 때문에 안정적인 것이 장점이다. 하지만 주파수 감지 ESD 보호회로는 노이즈 등에의해 내부 회로의 정상 동작 영역에서 오동작을 하거나 래치업과 유사한 불량을 일으킬 수 있다. This type of ESD protection circuit operates faster than the voltage-sensing ESD protection circuit, which is advantageous because it grounds the ESD current before the internal circuit is destroyed. However, frequency-sensitive ESD protection circuits can malfunction or cause latch-up-like failures in the normal operating area of internal circuits, such as by noise.

이것은 보호해야할 내부 회로의 정상 동작 영역에서는 동작하지 않고 오프되어 있어야 하는 ESD 보호회로가 켜져 전체 회로의 동작을 방해할 뿐만 아니라 결국에는 칩의 파괴를 일으키는 중대한 문제로 특히 차동차용 반도체 부품에서 심각한 문제를 일으킨다.This is a serious problem that does not work in the normal operating area of the internal circuit to be protected and must be turned off, which prevents the entire circuit from operating and eventually destroys the chip, especially in differential semiconductor components. Cause

또한 이러한 ESD 보호회로를 RF 칩에서는 더욱 사용하기 어려운데, 이는 ESD 현상을 정의하는 주파수 대역과 RF 칩에서 사용하는 주파수 대역이 비슷하기 때문에 생기는 문제이다. In addition, these ESD protection circuits are more difficult to use in the RF chip, which is caused by the similar frequency band used in the RF chip and the frequency band defining the ESD phenomenon.

도 1은 종래의 고역통과필터 방식을 이용한 주파수 감지 ESD 보호회로로 60MHz 이상의 높은 주파수가 ESD 패드에 유입될 경우 NMOS 트랜지스터(NM1)가 동작하여 유입된 ESD를 접지시킴으로써 ESD를 방전시킨다. 1 is a frequency sensing ESD protection circuit using a conventional high pass filter method, when a high frequency of 60 MHz or more flows into an ESD pad, the NMOS transistor NM1 operates to ground the introduced ESD to discharge the ESD.

이러한 고역통과필터 방식을 이용한 주파수 감지 ESD 보호회로는 R과 C값을 조절하여 ESD 보호회로가 동작하는 주파수 대역을 결정하는데, 고역통과필터이므로 어느 주파수 보다 큰 영역에서 모두 동작하게 된다. The frequency sensing ESD protection circuit using the high pass filter method determines the frequency band in which the ESD protection circuit operates by adjusting the R and C values. As the high pass filter, the frequency sensing ESD protection circuit operates in an area larger than any frequency.

만약, 이 범위가 내부 회로의 동작 주파수 대역과 유사하게 되면, ESD 보호회로가 동작하는데 혼동을 주어 오동작 등의 불량을 일으키게 된다. If this range is similar to the operating frequency band of the internal circuit, the ESD protection circuit is confusing to operate, causing malfunctions or the like.

본 발명이 이루고자 하는 기술적 과제는 고역통과필터 방식의 단점인 칩의 사용 주파수 대역이 비슷할 때 ESD 보호회로가 내부 회로의 동작 영여과 ESD 영역을 혼동하여 오동작하는 단점을 대역통과필터를 사용해 해결하도록 하는 ESD 보호회로를 제공하는데 있다. The technical problem to be achieved by the present invention is to use the band pass filter to solve the disadvantage that the ESD protection circuit confuses the operation region and the ESD region of the internal circuit when the chip frequency, which is a disadvantage of the high pass filter method, is similar. To provide an ESD protection circuit.

본 발명의 실시예에 따른 ESD 보호회로는 유입된 신호의 주파수를 감지하여 ESD를 감별하는 대역통과필터부와, 유입된 ESD를 접지전압으로 방전시키는 ESD 방전부와, 대역통과필터부의 출력 노드에 연결되고, ESD가 유입되는 동안 ESD 방전부의 동작을 유지시키는 피드백 회로부 및 피드백 회로부와 ESD 방전부 사이에 연결되고, ESD 현상이 끝나는 순간 ESD 방전부의 동작을 오프시키는 리셋 회로부를 포함함을 특징으로 한다.An ESD protection circuit according to an embodiment of the present invention detects the frequency of the incoming signal to the band pass filter unit for discriminating the ESD, the ESD discharge unit for discharging the incoming ESD to the ground voltage, and the output node of the band pass filter unit And a reset circuit portion connected between the feedback circuit portion and the ESD discharge portion to maintain the operation of the ESD discharge portion while the ESD is introduced, and a reset circuit portion to turn off the operation of the ESD discharge portion at the end of the ESD phenomenon. It is done.

본 발명의 실시예에 의한 ESD 보호회로는 대역통과필터를 이용하여 ESD현상을 정의하는 주파수 대역에서만 ESD 보호회로를 동작하게 하고, 피드백 회로 및 리셋회로를 이용하여 안정적으로 ESD를 제거할 수 있다. The ESD protection circuit according to the embodiment of the present invention operates the ESD protection circuit only in a frequency band defining an ESD phenomenon using a band pass filter, and can stably remove the ESD using a feedback circuit and a reset circuit.

이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음 과 같다.Hereinafter, the technical objects and features of the present invention will be apparent from the description of the accompanying drawings and the embodiments. Looking at the present invention in detail.

도 2는 본 발명의 실시예에 따른 ESD 보호회로를 도시한 도면이다.2 is a diagram illustrating an ESD protection circuit according to an embodiment of the present invention.

본 발명의 실시예에 따른 대역통과필터 방식을 이용한 주파수 감지 ESD 보호회로의 회로는 패드와 접지 사이의 상호간에 정전기가 흐르는 경로를 만들어 주는 역할을 한다. The circuit of the frequency sensing ESD protection circuit using the band pass filter method according to an embodiment of the present invention serves to create a path for static electricity flow between the pad and the ground.

도 2를 참조하여 살펴보면, 본 발명의 ESD 보호회로(100)는 대역통과필터부(120), 피드백 회로부(140), 리셋 회로부(160) 및 ESD 방전부(180)를 포함한다. Referring to FIG. 2, the ESD protection circuit 100 of the present invention includes a band pass filter unit 120, a feedback circuit unit 140, a reset circuit unit 160, and an ESD discharge unit 180.

대역통과필터부(120)는 ESD 패드(110) 및 피드백 회로부(140) 사이에 연결된다.The band pass filter unit 120 is connected between the ESD pad 110 and the feedback circuit unit 140.

대역통과필터부(120)는 본 발명에서 제안된 구조는 RLC 수동회로로 구성하였지만, 모스 트랜지스터와 같은 능동 소자로 구성한 대역 통과 필터도 모두 포함할 수 있다. Although the band pass filter 120 has a structure proposed by the present invention as an RLC passive circuit, the band pass filter 120 may include all band pass filters including active elements such as MOS transistors.

대역통과필터부(120)는 저항(122), 인덕터(124) 및 캐패시터(126)를 직렬연결하여 밴드패스필터(Band Pass Filter)로 구성하며, 이러한 밴드패스필터는 유입되는 ESD 현상을 정의하는 60MHz ~ 1GHz 주파수 대역 필터로 형성된다. The band pass filter 120 is configured as a band pass filter by connecting the resistor 122, the inductor 124, and the capacitor 126 in series, and the band pass filter defines an incoming ESD phenomenon. It is formed with a 60MHz to 1GHz frequency band filter.

피드백 회로부(140)는 대역통과필터부(120)와 리셋 회로부(160) 사이에 연결되고, 제1 인버터 및 제2 인버터(IV1, IV2)로 구성되며, Vg 노드의 신호를 유지시키는 역할을 한다. 제1 인버터(IV1)는 대역통과필터부(120)로부터 인가된 출력 신호를 수신하고, 제2 인버터(IV2)는 Vg 노드의 신호를 수신하여 피드백 회로부(140)가 Vg 노드의 신호를 유지시키게 한다.The feedback circuit unit 140 is connected between the band pass filter unit 120 and the reset circuit unit 160, and is composed of first and second inverters IV1 and IV2, and serves to maintain a signal of the Vg node. . The first inverter IV1 receives the output signal applied from the bandpass filter unit 120, and the second inverter IV2 receives the signal of the Vg node so that the feedback circuit unit 140 maintains the signal of the Vg node. do.

제1 인버터는 PMOS 트랜지스터(PM2)와 NMOS 트랜지스터(NM2)로 구성되고, 제2 인버터는 PMOS 트랜지스터(PM3)와 NMOS 트랜지스터(NM3)로 구성된다. The first inverter is composed of a PMOS transistor PM2 and an NMOS transistor NM2, and the second inverter is composed of a PMOS transistor PM3 and an NMOS transistor NM3.

리셋 회로부(160)는 피드백 회로부(140)와 ESD 방전부(180) 사이에 연결되고, NMOS 트랜지스터(NM4)로 구성된다.The reset circuit unit 160 is connected between the feedback circuit unit 140 and the ESD discharge unit 180 and is composed of an NMOS transistor NM4.

리셋 회로부(160)는 ESD 현상이 끝나는 순간 Vg 노드의 전위를 바로 낮추어 모스 소자(NM5)를 오프시킴으로써, 내부 회로의 정상 동작에 영향을 최대한 주지 않게 하여 오동작을 일으키지 않도록 한다. The reset circuit unit 160 immediately lowers the potential of the Vg node at the end of the ESD phenomenon to turn off the MOS device NM5, thereby preventing the malfunction of the internal circuit as much as possible.

ESD 방전부(180)는 리셋 회로부(160)의 출력 노드 Vg에 연결되고, NMOS 트랜지스터(NM5)로 구성된다. Vg 노드의 논리 신호가 "High"가 되면 유입된 ESD 전류를 접지패드 GND로 접지시킴으로써 ESD를 방전시킨다.The ESD discharge unit 180 is connected to the output node Vg of the reset circuit unit 160 and is constituted by the NMOS transistor NM5. When the logic signal at the Vg node becomes "High", the ESD current is discharged by grounding the incoming ESD current to ground pad GND.

이하에서는 도 2를 참조하여 본 발명의 실시예에 따른 밴드패스필터를 이용한 주파수 감지 ESD 보호회로의 동작을 설명하기로 한다. Hereinafter, an operation of a frequency sensing ESD protection circuit using a band pass filter according to an embodiment of the present invention will be described with reference to FIG. 2.

ESD 패드(110)에 ESD가 유입되면, 대역통과필터부(120)에서 ESD인지 아닌지 주파수 검출을 하고, ESD 판명되면 논리적 로우 "LOW" 신호가 인버터(IV1)에 인가되고 Vg 노드에 논리적 하이 "High" 신호가 ESD 방전부(180)의 NMOS 트랜지스터(NM5)의 게이트에 인가되어 NMOS 트랜지스터(NM5)가 턴온됨으로써 유입된 ESD 전류가 접지 GND로 방전된다. When ESD flows into the ESD pad 110, the bandpass filter unit 120 detects whether or not ESD is detected, and when the ESD is determined, a logic low "LOW" signal is applied to the inverter IV1 and a logic high " A high "signal is applied to the gate of the NMOS transistor NM5 of the ESD discharge unit 180 so that the NMOS transistor NM5 is turned on to discharge the introduced ESD current to the ground GND.

본 발명의 실시예에 따른 대역통과필터 방식을 사용한 주파수 감지 ESD 보호회로는 피드백 회로부(140)가 Vg 노드를 ESD가 유입되는 동안 높은 전압으로 유지시킴으로써 ESD 현상을 정의하는 주파수 대역에서는 NMOS 트랜지스터(NM5)를 턴온 되게 하여 정전기를 접지시키기 때문에 충분히 ESD를 제거할 수 있다. In the frequency sensing ESD protection circuit using the band pass filter method according to the embodiment of the present invention, the NMOS transistor NM5 is used in the frequency band defining the ESD phenomenon by the feedback circuit 140 maintaining the Vg node at a high voltage while the ESD is introduced. Is turned on to ground the static electricity, thus eliminating ESD sufficiently.

또한, 리셋 회로부(160)가 ESD 현상이 끝나는 순간에 Vg 노드를 바로 낮은 전위(0V)로 만들어 모스 트랜지스터(NM5)를 턴오프시킴으로써 내부 회로의 정상 동작에는 영향을 끼치지 않도록 하여 오동작을 줄일 수 있다. In addition, the reset circuit 160 may turn off the MOS transistor NM5 by immediately turning the Vg node to a low potential (0V) at the end of the ESD phenomenon, thereby reducing the malfunction of the internal circuit. have.

한편, 본 발명에서는 ESD 보호회로(100)를 대역통과필터부(120), 피드백 회로부(140) 및 리셋 회로부(160) 및 ESD 방전부(180)로 구성했지만, 경우에 따라서 대역통과필터부(120) 및 ESD 방전부(180)만으로 구성할 수 있고, 피드백 회로(140) 및 리셋 회로부(160)를 선택적으로 구성할 수 있다. Meanwhile, in the present invention, the ESD protection circuit 100 includes the band pass filter unit 120, the feedback circuit unit 140, the reset circuit unit 160, and the ESD discharge unit 180, but in some cases, the band pass filter unit ( 120 and the ESD discharge unit 180 may be configured, and the feedback circuit 140 and the reset circuit unit 160 may be selectively configured.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

도 1은 일반적인 ESD 보호 회로를 도시한 도면. 1 illustrates a typical ESD protection circuit.

도 2는 본 발명의 실시예에 따른 ESD 보호 회로를 도시한 도면.2 illustrates an ESD protection circuit in accordance with an embodiment of the present invention.

Claims

A band pass filter unit for detecting the frequency of the incoming signal to discriminate the ESD;

An ESD discharge unit for discharging the introduced ESD to a ground voltage;

A feedback circuit unit connected to an output node of the band pass filter unit and maintaining the operation of the ESD discharge unit while the ESD is introduced; And

And a reset circuit unit connected between the feedback circuit unit and the ESD discharge unit to turn off the operation of the ESD discharge unit at the end of the ESD event.

The method of claim 1,

The band pass filter unit

ESD protection circuit comprising a band pass filter consisting of a series connection of a resistor, a capacitor and an inductor.

The method of claim 2,

The band pass filter is

ESD protection circuit operates only in the 60MHz ~ 1GHz frequency band defining the ESD phenomenon.

The method of claim 1,

The feedback circuit unit

And a first inverter for receiving an output signal applied from the band pass filter unit and a signal of an input node of the ESD discharge unit to maintain a state of an input node of the ESD discharge unit.

The method of claim 1,

The RC trigger unit

And a resistor and a capacitor connected in series between the power supply node and the ground voltage node.