KR20110023498A - 2단계 자동튜닝 광대역 전압제어발진기 - Google Patents

2단계 자동튜닝 광대역 전압제어발진기 Download PDF

Info

Publication number
KR20110023498A
KR20110023498A KR1020090081424A KR20090081424A KR20110023498A KR 20110023498 A KR20110023498 A KR 20110023498A KR 1020090081424 A KR1020090081424 A KR 1020090081424A KR 20090081424 A KR20090081424 A KR 20090081424A KR 20110023498 A KR20110023498 A KR 20110023498A
Authority
KR
South Korea
Prior art keywords
transistor
terminal
drain terminal
unit
controlled oscillator
Prior art date
Application number
KR1020090081424A
Other languages
English (en)
Other versions
KR101070366B1 (ko
Inventor
이강윤
김상우
Original Assignee
건국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 건국대학교 산학협력단 filed Critical 건국대학교 산학협력단
Priority to KR1020090081424A priority Critical patent/KR101070366B1/ko
Publication of KR20110023498A publication Critical patent/KR20110023498A/ko
Application granted granted Critical
Publication of KR101070366B1 publication Critical patent/KR101070366B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
    • H03B5/24—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 PLL(위상동기루프)의 하위 블록 중의 하나인 전압제어발진기의 설계에 관한 것으로서, 더욱 상세하게는 넓은 대역에서 주파수를 공급하기 위한 2단계 자동튜닝 광대역 전압제어발진기에 관한 것이다.
본 발명은 2단계 자동튜닝 광대역 전압제어발진기에 있어서, 전압제어발진기의 출력으로부터 감지하는 출력 피크값이 제1 기준전압(Gm_REF)에 도달하기 전까지 전압제어발진기의 트랜스컨덕턴스를 제어하여 이전 상태보다 더 큰 진폭으로 발진하도록 하는 제1 튜닝부와, 전압제어발진기의 출력으로부터 감지하는 출력 피크값이 제2 기준전압(V_REF)이 될 때까지 전압제어발진기의 전류를 제어하여 일정한 진폭의 주파수를 공급하도록 하는 제2 튜닝부와, 전압제어발진기로 바이어스전압을 입력하고, 제1 튜닝부로 제1 기준전압(Gm_REF)을 입력하며, 제2 튜닝부로 제2 기준전압(V_REF)을 입력하는 바이어스부를 포함하는 것을 특징으로 한다.
광대역, 전압제어발진기, 튜닝

Description

2단계 자동튜닝 광대역 전압제어발진기{Two step auto tuning circuit of Voltage Control Oscillator for wide-band}
본 발명은 PLL(위상동기루프)의 하위 블록 중의 하나인 전압제어발진기의 설계에 관한 것으로서, 더욱 상세하게는 넓은 대역에서 주파수를 공급하기 위한 2단계 자동튜닝 광대역 전압제어발진기에 관한 것이다.
무선 통신용 송수신기에서, 광대역 특성을 가지는 전압제어발진기가 많이 요구되고 있으며, 일반적인 전압제어발진기는 고정된 LC 탱크를 사용하게 되면 협대역(Narrow bandwidth)특성을 가지므로, 광대역을 얻기 위해 LC 탱크를 구성하는 바랙터 다이오드를 크게 하면 되지만 그에 따른 이득(Kvco)이 커져서 발진기의 위상잡음 특성이 나빠지기 때문에 실제 적용하는데 문제점이 따르게 된다.
이러한, 무선 통신용 수신기에서 주파수를 공급하는 위상동기루프의 하위블록 중의 하나인 전압제어 발진기는 위상동기루프 블록의 성능을 좌우한다. 광대역에서 발진해야 하는 다양한 응용분야(Digital TV, Ultra Wide Band, Clock and Data Recovery)에서 전압제어발진기의 발진주파수 영역이 넓어져야 한다.
따라서 광대역을 위해 이전에는 2개 이상의 전압제어발진기를 사용하기도 하 였다. 이러한 광대역 전압제어발진기는 낮은 주파수대역과 높은 주파수대역에서 파라미터 값이 달라지는 점, 공정 변화를 극복하지 못하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로, 본 발명의 목적은 광대역에서 주파수를 공급하기 위한 2단계 자동튜닝 광대역 전압제어발진기를 제공함에 있다.
또한, 본 발명의 다른 목적은 디지털 튜닝, 아날로그 튜닝을 결합한 2단계 튜닝을 통해 2개 이상의 전압제어발진기를 사용하지 않고도 광대역에서 발진할 수 있도록 함에도 있다.
그리고 본 발명의 다른 목적은 저주파수에서 발진하지 않는 경우의 수를 없애고, 위상 잡음을 최소화하여 일정한 진폭의 주파수를 공급하도록 함에 있다.
본 발명은 2단계 자동튜닝 광대역 전압제어발진기에 있어서, 상기 전압제어발진기의 출력으로부터 감지하는 출력 피크값이 제1 기준전압(Gm_REF)에 도달하기 전까지 상기 전압제어발진기의 트랜스컨덕턴스를 제어하여 이전 상태보다 더 큰 진폭으로 발진하도록 하는 제1 튜닝부; 상기 전압제어발진기의 출력으로부터 감지하는 출력 피크값이 제2 기준전압(V_REF)이 될 때까지 상기 전압제어발진기의 전류를 제어하여 일정한 진폭의 주파수를 공급하도록 하는 제2 튜닝부; 및 상기 전압제어발진기로 바이어스전압을 입력하고, 상기 제1 튜닝부로 제1 기준전압(Gm_REF)을 입력하며, 상기 제2 튜닝부로 제2 기준전압(V_REF)을 입력하는 바이어스부; 를 포함하는 것을 특징으로 한다.
상기와 같은 본 발명에 따르면, 디지털 튜닝, 아날로그 튜닝을 결합한 2단계 튜닝을 통해 2개 이상의 전압제어발진기를 사용하지 않고도 광대역에서 발진할 수 있도록 하는 효과가 있다.
또한, 저주파수에서 발진하지 않거나 공정, 전압, 온도 변화에 의해 발진하지 않을 가능성을 없애는 효과가 있다.
그리고 광대역에서 진폭이 달라질 수 있는 가능성을 없애는 효과가 있다.
본 발명의 구체적 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다. 이에 앞서 본 발명에 관련된 공지 기능 및 그 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.
도 1은 본 발명의 일실시예에 따른 2단계 자동튜닝 광대역 전압제어발진기의 대략적인 블록도이다.
도 1에 도시된 바와 같이, 본 발명의 일실시예에 따른 2단계 자동튜닝 광대역 전압제어발진기는 전압제어발진기(100), 제1 튜닝부(200), 제2 튜닝부(300), 바이어스부(400)를 포함하여 구성된다.
본 발명의 일실시예에 따른 2단계 자동튜닝 광대역 전압제어발진기는 2번의 튜닝 루프를 거치게 되는데 첫 번째 튜닝은 디지털 자동튜닝 루프(Digital Automatic Gm Tuning Loop)이고, 두 번째 튜닝은 아날로그 자동 진폭조절 튜닝루 프(Analog Automatic Amplitude Control(AAC) Tuning Loop)이다.
-전압제어발진기(100)-
본 발명의 일실시예에 따른 전압제어발진기(100)의 VCO 코어(120)는 도 2에 도시된 바와 같이, 2개의 인버터가 상호 결합(Cross coupled)되어 Negative Gm을 제공하므로 전압제어발진기(VCO)가 발진할 수 있도록 하며, 발진 주파수는 인덕터와 유효 커패시턴스 값에 의해 결정된다. VCO 코어의 소비전류는 코어 바이어스(CORE_BIAS)로 조절되는 정전류원에 의해 결정된다. 종래(A)에는 4비트의 Cap Bank로 구성되어 24(=16)가지의 KVCO 커브(발진이득)를 만들 수 있다. 본 실시예에 따른 VCO 코어(120)는 보다 많은 KVCO 커브로 더 넓은 튜닝범위를 구현하기 위해 도 2에 도시된 바와 같이 Cap Bank는 8비트로 구현된다.
또한 저전력을 구현하기 위해 Adaptive Body Biasing(ABB)회로가 추가되어 있다. 이러한 ABB회로는 VTH(Threshold voltage)를 작게 하여 VCO가 더 적은 전류로 발진할 수 있도록 돕는다.
도 3은 본 발명의 전압제어발진기(VCO)의 입출력 특성 그래프이다. 도 3에 도시된 바와 같이 제어전압(V_CTRL)이 증가할수록 발진주파수는 커지게 되는데, 이는 Varactor(Variable Capacitor)가 제어전압(V_CTRL)이 커질수록 유효 커패시턴스가 작아지기 때문이다. C_CONT<n:0>에 의해 조절되는 Cap_bank에 의해 전압제어발진기(VCO)는 2n개의 KVCO 커브(발진이득)를 가지게 된다. 도 3에 도시된 바와 같이 Cap_bank의 개수를 많이 쓸수록 더 넓은 튜닝범위(tuning range)를 갖게 된다.
도 4는 본 발명의 일실시예에 따른 네거티브 Gm뱅크(110)의 회로도이다. 여기서, 네거티브 Gm뱅크는 4개의 네거티브 Gm 셀(Negative Gm Cell)로 구성된다. 도 4의 A는 간략화된 전압제어발진기(VCO)의 네거티브 Gm뱅크 회로도이고, B는 전압제어발진기(VCO)의 네거티브 Gm뱅크 중 하나의 Gm셀을 나타낸 회로도이다. 도 4의 A의 LC-Tank와 네거티브 Gm만 있으면 전압제어발진기(VCO)는 발진할 수 있는데, 여기에 추가적으로 연결된 네거티브 Gm뱅크(110)가 존재한다. 도 4의 B를 자세히 살펴보면, 도 4의 B와 비슷하지만 LC-Tank가 빠져있는 대신, 네거티브 Gm을 On/Off할 수 있는 스위치가 추가되어 있다. 따라서 도 1의 Gm_enable = '1'일 때 네거티브 Gm이 형성된다. 네거티브 Gm뱅크는 기존 네거티브 Gm에 병렬로 연결되어 네거티브 Gm셀 유닛을 하나씩 켤 때마다 전압제어발진기(VCO)의 전체 네거티브 Gm이 커져서 더 큰 진폭으로 발진할 수 있도록 한다. 이때, Gm_enable 신호는 Gm 튜닝 디지털모듈(Gm Tuning Digital Block:230)에 의해 제어된다.
참고로, 본 실시예에 따른 전압제어발진기는 VCO코어와 네거티브 Gm뱅크를 포함하여 구성된다.
VCO코어는 게이트단자로 바이어스 전압을 입력받고, 소스단자가 전원(VDD)에 연결되는 제1 트랜지스터(1)로 이루어진 전원공급부와, 공진주파수를 발생하는 LC탱크부와, 상기 전원공급부와 상기 LC탱크부와 연결되어 상기 LC탱크부에 의해 결정된 공진 주파수를 가진 출력이 생성되도록 하는 제1 능동부를 포함한다.
여기서, 제1 능동부는 제1 능동모듈과 제2 능동모듈을 포함하는데, 제1 능동 모듈은 소스단자가 상기 제1 트랜지스터의 드레인단자에 연결되고 게이트단자가 제3 트랜지스터의 드레인단자에 연결되며 바디단자가 제3 트랜지스터의 바디단자와 연결되는 제2 트랜지스터(2)와, 소스단자가 상기 제1 트랜지스터의 드레인단자에 연결되고 게이트단자가 상기 제2 트랜지스터의 드레인단자에 연결되는 제3 트랜지스터(3)로 구성된다.
제2 능동모듈은 드레인단자가 상기 제2 트랜지스터의 드레인단자와 연결되고 바디단자가 제5 트랜지스터의 바디단자와 연결되며 게이트단자가 제5 트랜지스터의 드레인단자에 연결되고 소스단자가 접지연결되는 제4 트랜지스터(4)와, 드레인단자가 상기 제3 트랜지스터의 드레인단자와 연결되고 게이트단자가 제4 트랜지스터의 드레인단자에 연결되며 소스단자가 접지연결되는 제5 트랜지스터(5)로 이루어진다.
또한 LC탱크부는, 2개의 인버터가 상호 결합되어 네거티브 Gm을 형성하여 인덕터와 유효 커패시턴스값에 의해 결정되는 공진주파수를 발생하고, 8비트의 Cap_Bank로 구성된 것을 특징으로 한다.
또한 VCO코어는 문턱전압(VTH)을 작게 하여 저전력으로 발진하도록 하는 ABB회로를 포함하는 것을 특징으로 하는데, 이러한 ABB회로는 제1 ABB모듈과 제2 ABB모듈로 구성된다.
제1 ABB모듈은 제6 트랜지스터(6) 및 제7 트랜지스터(7)의 소스단자와 바디단자가 상기 제1 능동모듈의 공통 바디단자에 연결되고, 드레인단자가 상기 제2 트랜지스터의 드레인단자와 제7 트랜지스터의 게이트단자 사이에 연결되며, 게이트단 자가 제7 트랜지스터의 드레인단자를 통해 상기 제3 트랜지스터의 드레인단자에 연결되는 제6 트랜지스터(6)와, 드레인단자가 상기 제3 트랜지스터의 드레인단자와 상기 제6 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제6 트랜지스터의 드레인단자를 통해 상기 제2 트랜지스터의 드레인단자에 연결되는 제7 트랜지스터(7)로 구성된다.
제2 ABB모듈은, 제8 트랜지스터(8) 및 제9 트랜지스터(9)의 소스단자와 바디단자가 상기 제2 능동모듈의 공통 바디단자에 연결되고, 드레인단자가 상기 제4 트랜지스터의 드레인단자와 제9 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제9 트랜지스터의 드레인단자를 통해 상기 제5 트랜지스터의 드레인단자에 연결되는 제8 트랜지스터(8)와, 드레인단자가 상기 제5 트랜지스터의 드레인단자와 상기 제8 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제8 트랜지스터의 드레인단자를 통해 상기 제4 트랜지스터의 드레인단자에 연결되는 제9 트랜지스터(9)로 구성된다.
한편, 네거티브 Gm뱅크는 VCO코어와 병렬로 연결되어 상기 제1 튜닝부의 제어신호에 따라 더 큰 진폭으로 발진하도록 한다.
이러한 네거티브 Gm뱅크는 게이트단자로 바이어스 전압(Gm_BIAS)을 입력받고, 소스단자가 전원(VDD)에 연결되는 제11 트랜지스터(11)로 이루어진 제2 전원공급부와, 상기 제1 튜닝부의 제어신호(Gm_enable)를 입력받아 On/Off하는 스위치부와, 상기 전원공급부와 상기 스위치부에 연결되어 상기 스위치부에 의해 결정되는 진폭으로 발진하도록 하는 제2 능동부를 포함하는 네거티브 Gm셀이 하나 이상 포함 하여 각각 병렬로 연결되는 것을 특징으로 한다.
여기서, 제2 능동부는 제11 능동모듈과, 제12 능동모듈을 포함하여 구성되는데, 제11 능동모듈은 제12 트랜지스터(12) 및 제13 트랜지스터(13)의 소스단자가 상기 제11 트랜지스터의 공통 드레인단자에 연결되고, 게이트단자가 상기 스위치부의 제2 스위치단자(17)를 통해 제14 트랜지스터(14)의 게이트단자에 연결되고, 드레인단자가 상기 스위치부의 제1 스위치단자(16)의 VCO_OUT출력단자를 통해 제14 트랜지스터의 드레인단자에 연결되며, 바디단자가 제13 트랜지스터(13)의 바디단자에 연결되는 제12 트랜지스터(12)와, 게이트단자가 상기 스위치부의 제1 스위치단자(16)를 통해 제15 트랜지스터(15)의 게이트단자에 연결되고, 드레인단자가 상기 스위치부의 VCO_OUTB 출력단자를 통해 제15 트랜지스터의 드레인단자에 연결되는 제13 트랜지스터(13)로 구성된다.
제12 능동모듈은 제14 트랜지스터(14) 및 제15 트랜지스터(15)의 소스단자가 접지연결되고, 게이트단자가 상기 스위치부의 제2 스위치단자(17)를 통해 제12 트랜지스터의 게이트단자에 연결되고, 드레인단자가 상기 제1 스위치단자(16)의 VCO_OUT 출력단자를 통해 제12 트랜지스터의 드레인단자에 연결되며, 바디단자가 제15 트랜지스터(15)의 바디단자에 연결되는 제14 트랜지스터(14)와, 게이트단자가 상기 스위치부의 제1 스위치단자(16)를 통해 제13 트랜지스터의 게이트단자에 연결되고, 드레인단자가 상기 제2 스위치단자(17)의 VCO_OUTB 출력단자를 통해 제13 트랜지스터의 드레인단자에 연결되는 제15 트랜지스터(15)로 구성된다.
또한, 본 실시예에 따른 네거티브 Gm셀은, 문턱전압(VTH)을 작게 하여 저전력으로 발진하도록 하는 ABB회로를 포함하여 구성된다. 이러한 ABB회로는, 제3 ABB모듈과 제4 ABB모듈을 포함하여 구성되는데, 제3 ABB모듈은 제21 트랜지스터(21) 및 제22 트랜지스터(22)의 소스단자와 바디단자가 상기 제11 능동모듈의 공통 바디단자에 연결되고, 드레인단자가 상기 제12 트랜지스터의 드레인단자와 제22 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제22 트랜지스터의 드레인단자를 통해 상기 제13 트랜지스터의 드레인단자에 연결되는 제21 트랜지스터(21)와, 드레인단자가 상기 제13 트랜지스터의 드레인단자와 상기 제21 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제21 트랜지스터의 드레인단자를 통해 상기 제12 트랜지스터의 드레인단자에 연결되는 제22 트랜지스터(22)로 구성된다.
제4 ABB모듈은 제23 트랜지스터(23) 및 제24 트랜지스터(24)의 소스단자와 바디단자가 상기 제12 능동모듈의 공통 바디단자에 연결되고, 드레인단자가 상기 제14 트랜지스터의 드레인단자와 제24 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제24 트랜지스터의 드레인단자를 통해 상기 제15 트랜지스터의 드레인단자에 연결되는 제23 트랜지스터(23)와, 드레인단자가 상기 제15 트랜지스터의 드레인단자와 상기 제23 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제23 트랜지스터의 드레인단자를 통해 상기 제14 트랜지스터의 드레인단자에 연결되는 제24 트랜지스터(24)로 구성된다.
-제1 튜닝부(200)-
제1 튜닝부(200)는 디지털적으로 튜닝하는 구성으로, 전압제어발진기의 피크값을 감지하여 이를 기준 전압과 비교한 후 발진한 전압의 피크값이 작을 경우, 전압제어발진기의 트랜스컨덕턴스를 크게 하여 더 큰 진폭으로 발진하도록 처리한다.
이러한 기능을 수행하는 제1 튜닝부(200)는 제1 피크 감지기(210), 래치(latch)비교기(220), Gm 튜닝 디지털 모듈(230)을 포함하여 구성된다.
제1 피크 감지기(210)는 전압제어발진기(VCO)출력의 Positive Peak의 DC값을 감지하는 구성요소이다. 여기서, 감지된 DC값은 PEAK_A이다.
참고적으로, 피크 감지기는 전압제어발진기(VCO) 출력스윙의 Positive Peak의 DC값(VMAX)을 출력에 전달하는데 정확한 식은 다음과 같다.
[수학식1]
V(PEAK_A or PEAK_B) = VMAX - VTH
도 5는 본 발명의 일실시예에 따른 피크 감지기를 나타낸 회로도이다. 여기서, 커패시터 C1은 AC성분을 줄여주는 로우 패스 필터의 역할을 한다.
래치 비교기(220)는 제1 피크 감지기로부터 입력받는 출력(PEAK_A)과 바이어스부로부터 입력받는 기준값(Gm_REF)를 비교하는 구성요소이다. 이러한, 래치 비교기는 제1 피크 감지기의 출력(PEAK_A)과 바이어스부의 기준값(Gm_REF)를 입력받고, 제1 피크 감지기의 출력인 PEAK_A와 바이어스부의 기준값인 Gm_REF을 비교하는데 기준값인 Gm_REF보다 PEAK_A가 작으면 Gm_updown = "0"을 출력한다.
도 6은 본 발명의 일실시예에 따른 래치 비교기를 나타낸 회로도이다. 이러 한 래치 비교기는 기준값인 Gm_REF와 비교하여 PEAK_A가 크면 Gm_updown은 '1'이 되고, PEAK_A가 작으면 Gm_updown은 '0'이 된다.
Gm 튜닝 디지털 모듈(230)은 래치 비교기의 출력을 입력받아 전압제어발진기의 4개 Negative Gm Cell을 제어하는 구성요소이다. 이때, 래치 비교기에서 Gm_updown = '0'이 출력되면 Gm 튜닝 디지털 모듈(230)의 출력이 Gm_enable<3:0> = "0000"->"1000"으로 변하여 전압제어발진기(100)의 4개 Negative Gm Cell(110) 중 하나를 켜게 된다. Negative Gm Cell이 켜진 전압제어발진기는 이전 상태보다 더 큰 진폭으로 발진한다.
여기서, 제1 피크 감지기(210)가 더 큰 DC값을 감지하여 PEAK_A는 더 커지게 되는데 PEAK_A가 Gm_REF보다 커질 때까지 Gm 튜닝 디지털 모듈이 Gm_enable<3:0>에서 1의 개수를 증가시킨다.
이때, 첫 번째 튜닝루프(Digital Automatic Gm Tuning Loop)는 래치 비교기의 출력(Gm_updown)이 '1'이 되거나 Gm_enable<3:0> = "1111"이 되어 모든 Negative Gm cell이 켜지면 끝나게 된다. 이러한 첫 번째 튜닝 루프가 끝나면 Gm 튜닝 디지털 모듈(230)이 Gm_lock = '1'을 출력한다.
본 발명의 일실시예에 따른 Gm 튜닝 디지털 모듈은 도 14에 도시된 바와 같이, READY 상태에서 Gm_lock = '0', Gm_enable = "0000"이다. Gm_lock을 '0'으로 설정해야 하는 이유는 Gm_lock이 '0'이어야 AAC Tuning loop가 형성되지 않기 때문이다. 전체 파워 On/Off 신호인 Chip_enable이 '1'이 되면 COMPARE상태로 들어간다.
전압제어발진기(VCO)출력 진폭이 커서 Gm_updown이 1이면 바로 FINAL 상태로 들어가서 디지털 튜닝루프가 마무리되어 Gm_lock은 '1'이 되고, Gm_enable은 이전 상태를 계속 유지한다. 만약 전압제어발진기가 발진하지 않거나 작은 진폭으로 발진하여 Gm_updown이 '0'이 되면, UP 상태로 들어가서 Gm_enable<3:0>를 "0000"에서 "1000"으로 바꾼다.
Gm cell이 한 개 켜지고 다시 VCO의 출력 진폭을 감지하여 Gm_updown이 전달되는데 Gm_updown이 '1'이 되거나 모든 Gm_cell이 켜진 상태인 Gm_enable이 "1111"일 때까지 계속 Gm Cell을 하나씩 더 동작시키게 된다.
최종 FINAL 상태에 도달하면 Gm_lock은 '1'이 되고 두 번째 아날로그 AAC 튜닝루프(Analog AAC Tuning loop)가 시작된다.
도 7은 본 발명의 일실시예에 따른 2단계 자동튜닝 광대역 전압제어발진기의 튜닝회로 중에서 제1 튜닝부(200)만을 간략히 한 회로도이다. LC-탱크(LC-Tank)와 네거티브 Gm(Negative Gm)에 의해 발진한 전압제어발진기의 출력 DC값이 제1 피크 감지기와 래치 비교기를 통해 Gm 디지털 튜닝모듈에 전달된다.
여기서, 전압제어발진기(VCO)가 발진하지 않거나 발진한 진폭이 작으면 Gm_updown은 '0'이고, VCO가 충분히 큰 진폭으로 발진하거나 Gm_enable<3:0>이 "1111"이면 Gm_updown은 '1'이다.
일반적으로 낮은 주파수(C_CONT<n:0>의 1의 개수가 많을 때)로 설정한 경우일 때, VCO는 작은 진폭으로 발진할 수 있으며, PVT(공정(Process), 파워서플라이 전압(Voltage), 온도(Temperature)) 변화가 발생하여 VCO가 발진하지 않을 수 있 다. 이러한 경우에 대해서 Gm 튜닝루프는 네거티브 Gm셀을 켜주어 VCO가 충분히 큰 진폭으로 발진할 수 있도록 한다.
도 8은 본 발명의 제1 튜닝부(200)로 인한 효과를 설명하기 위한 그래프이다.
도 8의 A는 Gm 튜닝 이전의 VCO 특성곡선(주파수 변화에 대한 VCO출력스윙의 진폭)을 나타낸 것이고, 도 8의 B는 Gm 튜닝 이후의 VCO 특성곡선을 나타낸 것이다. 도 8의 A에 도시된 바와 같이, 낮은 주파수 영역에서 VCO의 동작 조건이 가장 안 좋은 상태(SS, 1.0V, 100℃)일 경우, 영역2(Region 2)와 같이 발진하지 못할 수 있는데, 첫 번째 디지털 Gm 튜닝루프(Digital Automatic Gm Tuning Loop)에 의해 네거티브 Gm(Negative Gm)이 커지게 되면 VCO는 도 8의 B와 같이, 더 큰 진폭으로 발진하게 된다. 따라서 Gm 튜닝루프에 의해서 VCO는 공정, 전압, 온도변화에 대해 덜 민감하게 동작하며 VCO가 항상 발진할 수 있도록 하는 작용효과가 있다.
-제2 튜닝부(300)-
제2 튜닝부(300)는 아날로그적으로 튜닝하는 구성으로, 전압제어발진기의 피크값을 감지하여 이를 기준 전압과 비교한 후 원하는 피크값이 될 때까지 전압제어발진기의 전류를 바꾸어 주는 부궤환 회로를 적용하여 일정한 진폭의 주파수를 공급하도록 한다. 즉, 제2 튜닝부는 전압제어발진기의 출력스윙을 미세하게 조절하는 기능을 수행한다.
이러한 기능을 수행하는 제2 튜닝부(300)는 아날로그 먹스(Analog MUX)(310), 제2 피크 감지기(320), 비교기(Opamp)(330)를 포함하여 구성된다.
아날로그 먹스(Analog MUX)(310)는 초기엔 바이어스부로부터 Gm_BIAS를 입력받아 전압제어발진기로 입력하고, 첫 번째 튜닝 루프가 끝나면 Gm 튜닝 디지털 모듈(230)의 출력인 Gm_lock = '1'을 입력받아 AAC_OUT 노드와 연결된다.
여기서, 아날로그 먹스는 바이어스부로부터 Gm_BIAS 전압을 입력받는데, 이 전압은 전압제어발진기(100)의 VCO 코어(120) 정전류원의 전류량을 결정하고, VCO 코어의 전류와 Negative Gm Cell이 켜진 개수만큼의 전류가 더해짐에 따라 전압제어발진기가 발진을 한다. 이때, VCO 코어 정전류원의 전류량은 Negative Gm에 비례한다.
제2 피크 감지기(320)는 전압제어발진기(VCO)의 출력 Positive Peak를 감지하여 비교기(330)의 입력으로 연결되는 구성요소이다. 여기서, 감지된 피크값은 PEAK_B이다.
비교기(330)는 도 9에 도시된 바와 같이 Opamp를 사용하여 제2 피크 감지기로부터 입력받는 출력(PEAK_B)과 바이어스부로부터 입력받는 기준값(V_REF)를 비교하는 구성요소이다. 이러한, 비교기(320)는 제2 피크 감지기의 출력(PEAK_B)과 바이어스부의 기준값(V_REF)를 입력받고, 제2 피크 감지기의 출력인 PEAK_B와 바이어스부의 기준값인 V_REF을 비교하는데, 만약 PEAK_B가 기준값인 V_REF보다 작으면 출력AAC_OUT(초기값은 0V)은 커지게 된다.
여기서, 비교기(330)의 출력(AAC_OUT)이 커질수록 전압제어발진기(VCO_CORE)의 네거티브 Gm값이 커져 전압제어발진기(VCO)는 더 큰 진폭으로 발진하게 된다. 따라서, PEAK_B를 계속 커지게 되어 AAC_OUT노드의 DC값이 커지게 된다. PEAK_B가 V_REF와 같아질 때까지 두 번째 튜닝루프(2nd Analog AAC Tuning Loop)는 계속 동작하여 최종적으로 AAC_OUT이 일정해지면 두 번째 튜닝루프가 끝나게 된다.
이때, 바이어스부의 출력인 V_REF값은 V_REF_CONT<2:0>의 3비트 입력값으로 컨트롤하여 전압제어발진기(VCO)의 출력 스윙을 조절할 수 있다.
본 발명의 일실시예에 따른 비교기(330)는 기준값인 V_REF와 비교하여 PEAK_B가 크면 AAC_OUT의 전압값은 더 커지고, PEAK_B가 작으면 AAC_OUT의 전압값은 더 작아진다. 피드백 루프의 안정성은 Opamp의 Gain과 두 번째 튜닝루프(2nd Analog AAC Tuning Loop)의 Cc값(도 1)을 조절하여 피드백 루프의 안정성을 조절한다. 일반적으로 Cc값이 클수록 피드백 루프의 안정성이 향상되는 방향으로 변한다.
도 10은 본 발명의 일실시예에 따른 2단계 자동튜닝 광대역 전압제어발진기의 튜닝회로 중에서 제2 튜닝부(300)만을 간략히 한 회로도이다. 첫 번째 디지털 Gm 튜닝이 끝나면 Gm_lock은 '1'이 되므로 두 번째 아날로그 AAC 튜닝루프가 구성된다.
아날로그 먹스(Analog MUX)에 의해 Gm_BIAS전압이 연결되었으므로, 아날로그 먹스의 초기 출력은 Gm_BIAS전압이다. 이 전압은 VCO코어의 정전류원의 전류량을 결정하는데(전류량은 Negative Gm에 비례한다.) VCO코어의 전류와 네거티브 Gm셀이 켜진 개수만큼의 전류가 더해져서 VCO는 발진을 한다. VCO의 출력인 VCO_OUT, VCO_OUTB가 제2 피크 감지기에 연결되어 있어, 제2 피크 감지기는 VCO출력 DC를 감지하여 PEAK_B값을 비교기에 전달한다.
이때, 비교기는 전달된 PEAK_B값을 바이어스부로부터 입력받는 V_REF와 비교 하여 AAC_OUT으로 돌려주는데, 비교기의 동작은 다음과 같다. 만약 비교값인 V_REF보다 PEAK_B가 작으면 AAC_OUT의 전압은 낮아지고, 비교값인 V_REF보다 PEAK_B가 크면 AAC_OUT의 전압은 커진다. PEAK_B가 V_REF보다 작아서 AAC_OUT의 전압이 낮아지면 정전류원은 더 큰 전류를 흐르게 한다. 따라서 VCO는 더 큰 진폭으로 발진하게 된다.
두 번째 아날로그 AAC 튜닝루프는 부궤환 회로이므로 다시 VCO의 출력 DC값이 제2 피크 감지기에 전달되고 AAC_OUT의 전압을 높이거나 낮추어 최종적으로 PEAK_B값이 V_REF값과 동일해 질 때까지 아날로그 AAC 튜닝루프가 동작한다.
AAC_OUT값이 일정해지면 VCO의 진폭은 일정해지고, 주파수 설정은 AAC 튜닝루프에 관계가 없으므로 광대역에서 일정한 진폭을 공급할 수 있다. 그리고 V_REF값은 바이어스부에서 V_REF_CONT<2:0>에 의해 8가지 경우(=23)를 조절할 수 있어 VCO출력 진폭을 설계자가 원하는 설정을 할 수 있는 효과가 있다.
도 11은 본 발명의 제2 튜닝부(300)로 인한 효과를 설명하기 위한 그래프이다. 도 11의 A는 AAC 튜닝 이전의 VCO 특성곡선(주파수 변화에 대한 VCO출력스윙의 진폭)을 그린 것이고, 도 11의 B는 AAC 튜닝 이후의 VCO 특성곡선을 나타낸 것이다. 도 12의 A에서와 같이 높은 주파수 영역에서 VCO의 동작조건이 가장 안 좋은 상태(FF, 1.4V, -40℃)일 경우, 영역1(Region 1)과 같이 풀 스윙(Full Swing)으로 인해 위상잡음(Phase Noise)이 커지고 Harmonic 성분이 증가한다.
또한 일정 진폭 이상으로 VCO를 발진시키는 것은 전류를 과도하게 많이 사용 하는 경우이므로 아날로그 AAC 튜닝루프가 필요하다. 도 11의 B에 도시된 바와 같이, 아날로그 AAC 튜닝루프를 거치게 된 후 넓은 주파수 범위에 대해서 VCO는 항상 일정한 진폭을 공급하게 되며 큰 공정, 전압, 온도변화를 극복하는 작용효과가 있다.
-바이어스부(400)-
바이어스부(400)는 V_REF_CONT<2:0>에 의해 8가지 경우(23)의 입력데이터를 입력받고, Gm_BIAS전압을 출력하여 전압제어발진기로 입력하고, Gm_REF기준전압을 출력하여 제1 튜닝부(200)의 래치 비교기로 입력하며, V_REF기준전압을 출력하여 제2 튜닝부(300)의 비교기로 입력하는 구성요소이다.
도 12는 본 발명의 일실시예에 따른 바이어스부의 회로도를 나타낸 것이다. 본 실시예에 따른 Gm_REF의 전압값은 다음 식과 같다.
[수학식2]
Gm_REF = VDD × R2/(R1+R2)
V_REF의 전압은 VCO의 출력 진폭크기를 결정하므로, 여러 가지로 선택할 수 있도록 설계해야 한다. 따라서 3비트로 제어할 수 있으므로 총 8가지 경우의 전압값을 만들 수 있는데 0V부터 공급전압(VDD)까지 선형적으로 전압을 생성할 수 있도록 저항분배 회로를 사용하고 출력전압을 버퍼를 통해 전달된다.
도 13은 본 발명의 일실시예에 따른 바이어스부에 입력되는 V_REF_CONT<2:0>의 설정에 따른 출력 전압의 그래프이다. 도 13에 도시된 바와 같이, 전압 설정이 한 비트씩 증가할 때마다 출력전압은 선형적으로 증가한다.
상기와 같은 본 발명에 따르면, 디지털 튜닝, 아날로그 튜닝을 결합한 2단계 튜닝을 통해 2개 이상의 전압제어발진기를 사용하지 않고도 광대역에서 발진할 수 있도록 하는 효과가 있다.
또한, 저주파수에서 발진하지 않거나 공정, 전압, 온도 변화에 의해 발진하지 않을 가능성을 없애는 효과가 있다.
그리고, 광대역에서 진폭이 달라질 수 있는 가능성을 없애는 효과가 있다.
이상으로 본 발명의 기술적 사상을 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 이와 같이 도시되고 설명된 그대로의 구성 및 작용에만 국한되는 것이 아니며, 기술적 사상의 범주를 일탈함이 없이 본 발명에 대해 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
도 1은 본 발명의 일실시예에 따른 2단계 자동튜닝 광대역 전압제어발진기의 대략적인 블록도.
도 2는 본 발명의 일실시예에 따른 전압제어발진기의 VCO코어를 나타내는 회로도.
도 3은 본 발명의 일실시예에 따른 전압제어발진기(VCO)의 입출력 특성 그래프.
도 4는 본 발명의 일실시예에 따른 네거티브 Gm뱅크의 회로도.
도 5는 본 발명의 일실시예에 따른 피크 감지기를 나타낸 회로도.
도 6은 본 발명의 일실시예에 따른 래치 비교기를 나타낸 회로도.
도 7은 본 발명의 일실시예에 따른 제1 튜닝부를 간략히 한 회로도.
도 8은 본 발명의 제1 튜닝부로 인한 효과를 설명하기 위한 그래프.
도 9는 본 발명의 일실시예에 따른 비교기를 나타낸 회로도.
도 10은 본 발명의 일실시예에 따른 제2 튜닝부를 간략히 한 회로도.
도 11은 본 발명의 제2 튜닝부로 인한 효과를 설명하기 위한 그래프.
도 12는 본 발명의 일실시예에 따른 바이어스부의 회로도.
도 13은 본 발명의 일실시예에 따른 바이어스부에 입력되는 V_REF_CONT<2:0>의 설정에 따른 출력 전압의 그래프.
도 14는 본 발명의 일실시예에 따른 제1튜닝부의 상태 다이어그램.
**도면 부호에 대한 설명**
100 : 전압제어발진기 110 : 네거티브 Gm뱅크
120 : VCO코어 200 : 제1 튜닝부
210 : 제1 피크 감지기 220 : 래치 비교기
230 : Gm튜닝 디지털 모듈 300 : 제2 튜닝부
310 : 아날로그 먹스 320 : 제2 피크 감지기
330 : 비교기(opamp) 400 : 바이어스부

Claims (14)

  1. 2단계 자동튜닝 광대역 전압제어발진기에 있어서,
    상기 전압제어발진기의 출력으로부터 감지하는 출력 피크값이 제1 기준전압(Gm_REF)에 도달하기 전까지 상기 전압제어발진기의 트랜스컨덕턴스를 제어하여 이전 상태보다 더 큰 진폭으로 발진하도록 하는 제1 튜닝부;
    상기 전압제어발진기의 출력으로부터 감지하는 출력 피크값이 제2 기준전압(V_REF)이 될 때까지 상기 전압제어발진기의 전류를 제어하여 일정한 진폭의 주파수를 공급하도록 하는 제2 튜닝부; 및
    상기 전압제어발진기로 바이어스전압을 입력하고, 상기 제1 튜닝부로 제1 기준전압(Gm_REF)을 입력하며, 상기 제2 튜닝부로 제2 기준전압(V_REF)을 입력하는 바이어스부; 를 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  2. 제 1 항에 있어서,
    상기 제1 튜닝부는,
    상기 전압제어발진기의 출력 피크값(PEAK_A)을 감지하는 제1 피크 감지기;
    상기 제1 피크 감지기로부터 출력 피크값을 입력받고, 상기 바이어스부로부터 입력받는 기준값(Gm_REF)을 비교하는 래치 비교기; 및
    상기 래치 비교기의 출력을 입력받아 상기 전압제어발진기를 제어하는 Gm튜 닝 디지털 모듈; 을 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  3. 제 1 항에 있어서,
    상기 제1 튜닝부는,
    상기 전압제어발진기로부터 감지하는 출력 피크값이 상기 바이어스부로부터 입력받는 제1 기준전압(Gm_REF)에 도달한 경우, 1차 튜닝루프를 종료하는 Gm_lock='1'신호를 출력하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  4. 제 1 항에 있어서,
    상기 제2 튜닝부는,
    상기 전압제어발진기의 출력 피크값(PEAK_B)을 감지하는 제2 피크 감지기;
    상기 제2 피크 감지기로부터 출력 피크값을 입력받고, 상기 바이어스부로부터 입력받는 기준값(V_REF)을 비교하는 비교기; 및
    상기 바이어스부로부터 바이어스전압을 입력받아 상기 전압제어발진기로 입력하고, 상기 제1 튜닝부의 출력 피크값이 상기 바이어스부로부터 입력받는 제1 기준전압(Gm_REF)에 도달한 경우, 상기 비교기와 연결하여 비교기의 출력을 상기 전압제어발진기로 입력하는 아날로그 먹스; 를 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  5. 제 1 항에 있어서,
    상기 바이어스부는,
    외부로부터 입력받는 3비트 입력값에 따라 상기 제2 튜닝부로 입력하는 기준전압(V_REF)을 가변시키는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  6. 제 1 항에 있어서,
    상기 전압제어발진기는,
    게이트단자로 바이어스 전압을 입력받고, 소스단자가 전원(VDD)에 연결되는 제1 트랜지스터(1)로 이루어진 전원공급부와, 공진주파수를 발생하는 LC탱크부와, 상기 전원공급부와 상기 LC탱크부와 연결되어 상기 LC탱크부에 의해 결정된 공진 주파수를 가진 출력이 생성되도록 하는 제1 능동부를 포함하는 VCO코어; 및
    상기 VCO코어와 병렬로 연결되어, 상기 제1 튜닝부의 제어신호에 따라 더 큰 진폭으로 발진하도록 하는 네거티브 Gm뱅크; 를 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  7. 제 6 항에 있어서,
    상기 VCO코어의 제1 능동부는,
    소스단자가 상기 제1 트랜지스터의 드레인단자에 연결되고 게이트단자가 제3 트랜지스터의 드레인단자에 연결되며 바디단자가 제3 트랜지스터의 바디단자와 연결되는 제2 트랜지스터(2)와, 소스단자가 상기 제1 트랜지스터의 드레인단자에 연결되고 게이트단자가 상기 제2 트랜지스터의 드레인단자에 연결되는 제3 트랜지스터(3)로 구성된 제1 능동모듈; 및
    드레인단자가 상기 제2 트랜지스터의 드레인단자와 연결되고 바디단자가 제5 트랜지스터의 바디단자와 연결되며 게이트단자가 제5 트랜지스터의 드레인단자에 연결되고 소스단자가 접지연결되는 제4 트랜지스터(4)와, 드레인단자가 상기 제3 트랜지스터의 드레인단자와 연결되고 게이트단자가 제4 트랜지스터의 드레인단자에 연결되며 소스단자가 접지연결되는 제5 트랜지스터(5)로 이루어진 제2 능동모듈;을 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  8. 제 6 항에 있어서,
    상기 LC탱크부는,
    2개의 인버터가 상호 결합되어 네거티브 Gm을 형성하여 인덕터와 유효 커패시턴스값에 의해 결정되는 공진주파수를 발생하고, 8비트의 Cap_Bank로 구성된 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  9. 제 7 항에 있어서,
    상기 VCO코어는,
    문턱전압(VTH)을 작게 하여 저전력으로 발진하도록 하는 ABB회로;를 더 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  10. 제 7 항 또는 제 9 항에 있어서,
    상기 ABB회로는,
    제6 트랜지스터(6) 및 제7 트랜지스터(7)의 소스단자와 바디단자가 상기 제1 능동모듈의 공통 바디단자에 연결되고,
    드레인단자가 상기 제2 트랜지스터의 드레인단자와 제7 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제7 트랜지스터의 드레인단자를 통해 상기 제3 트랜지스터의 드레인단자에 연결되는 제6 트랜지스터(6)와,
    드레인단자가 상기 제3 트랜지스터의 드레인단자와 상기 제6 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제6 트랜지스터의 드레인단자를 통해 상기 제2 트랜지스터의 드레인단자에 연결되는 제7 트랜지스터(7)로 구성된 제1 ABB모듈; 및
    제8 트랜지스터(8) 및 제9 트랜지스터(9)의 소스단자와 바디단자가 상기 제2 능동모듈의 공통 바디단자에 연결되고,
    드레인단자가 상기 제4 트랜지스터의 드레인단자와 제9 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제9 트랜지스터의 드레인단자를 통해 상기 제5 트랜지스터의 드레인단자에 연결되는 제8 트랜지스터(8)와,
    드레인단자가 상기 제5 트랜지스터의 드레인단자와 상기 제8 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제8 트랜지스터의 드레인단자를 통해 상기 제4 트랜지스터의 드레인단자에 연결되는 제9 트랜지스터(9)로 구성된 제2 ABB모듈; 을 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  11. 제 6 항에 있어서,
    상기 네거티브 Gm뱅크는,
    게이트단자로 바이어스 전압(Gm_BIAS)을 입력받고, 소스단자가 전원(VDD)에 연결되는 제11 트랜지스터(11)로 이루어진 제2 전원공급부와,
    상기 제1 튜닝부의 제어신호(Gm_enable)를 입력받아 On/Off하는 스위치부와,
    상기 전원공급부와 상기 스위치부에 연결되어 상기 스위치부에 의해 결정되는 진폭으로 발진하도록 하는 제2 능동부를 포함하는 네거티브 Gm셀;이 하나 이상 포함하여 각각 병렬로 연결되는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  12. 제 11 항에 있어서,
    상기 제2 능동부는,
    제12 트랜지스터(12) 및 제13 트랜지스터(13)의 소스단자가 상기 제11 트랜지스터의 공통 드레인단자에 연결되고,
    게이트단자가 상기 스위치부의 제2 스위치단자(17)를 통해 제14 트랜지스 터(14)의 게이트단자에 연결되고, 드레인단자가 상기 스위치부의 제1 스위치단자(16)의 VCO_OUT출력단자를 통해 제14 트랜지스터의 드레인단자에 연결되며, 바디단자가 제13 트랜지스터(13)의 바디단자에 연결되는 제12 트랜지스터(12)와,
    게이트단자가 상기 스위치부의 제1 스위치단자(16)를 통해 제15 트랜지스터(15)의 게이트단자에 연결되고, 드레인단자가 상기 스위치부의 VCO_OUTB 출력단자를 통해 제15 트랜지스터의 드레인단자에 연결되는 제13 트랜지스터(13)로 구성된 제11 능동모듈; 및
    제14 트랜지스터(14) 및 제15 트랜지스터(15)의 소스단자가 접지연결되고,
    게이트단자가 상기 스위치부의 제2 스위치단자(17)를 통해 제12 트랜지스터의 게이트단자에 연결되고, 드레인단자가 상기 제1 스위치단자(16)의 VCO_OUT 출력단자를 통해 제12 트랜지스터의 드레인단자에 연결되며, 바디단자가 제15 트랜지스터(15)의 바디단자에 연결되는 제14 트랜지스터(14)와,
    게이트단자가 상기 스위치부의 제1 스위치단자(16)를 통해 제13 트랜지스터의 게이트단자에 연결되고, 드레인단자가 상기 제2 스위치단자(17)의 VCO_OUTB 출력단자를 통해 제13 트랜지스터의 드레인단자에 연결되는 제15 트랜지스터(15)로 구성된 제12 능동모듈;을 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  13. 제 11 항에 있어서,
    상기 네거티브 Gm셀은,
    문턱전압(VTH)을 작게 하여 저전력으로 발진하도록 하는 ABB회로;를 더 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 ABB회로는,
    제21 트랜지스터(21) 및 제22 트랜지스터(22)의 소스단자와 바디단자가 상기 제11 능동모듈의 공통 바디단자에 연결되고,
    드레인단자가 상기 제12 트랜지스터의 드레인단자와 제22 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제22 트랜지스터의 드레인단자를 통해 상기 제13 트랜지스터의 드레인단자에 연결되는 제21 트랜지스터(21)와,
    드레인단자가 상기 제13 트랜지스터의 드레인단자와 상기 제21 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제21 트랜지스터의 드레인단자를 통해 상기 제12 트랜지스터의 드레인단자에 연결되는 제22 트랜지스터(22)로 구성된 제3 ABB모듈; 및
    제23 트랜지스터(23) 및 제24 트랜지스터(24)의 소스단자와 바디단자가 상기 제12 능동모듈의 공통 바디단자에 연결되고,
    드레인단자가 상기 제14 트랜지스터의 드레인단자와 제24 트랜지스터의 게이트단자 사이에 연결되며, 게이트단자가 제24 트랜지스터의 드레인단자를 통해 상기 제15 트랜지스터의 드레인단자에 연결되는 제23 트랜지스터(23)와,
    드레인단자가 상기 제15 트랜지스터의 드레인단자와 상기 제23 트랜지스터의 게이트단자 사이에 연결되며, 게이트 단자가 제23 트랜지스터의 드레인단자를 통해 상기 제14 트랜지스터의 드레인단자에 연결되는 제24 트랜지스터(24)로 구성된 제4 ABB모듈; 을 포함하는 것을 특징으로 하는 2단계 자동튜닝 광대역 전압제어발진기.
KR1020090081424A 2009-08-31 2009-08-31 2단계 자동튜닝 광대역 전압제어발진기 KR101070366B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090081424A KR101070366B1 (ko) 2009-08-31 2009-08-31 2단계 자동튜닝 광대역 전압제어발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090081424A KR101070366B1 (ko) 2009-08-31 2009-08-31 2단계 자동튜닝 광대역 전압제어발진기

Publications (2)

Publication Number Publication Date
KR20110023498A true KR20110023498A (ko) 2011-03-08
KR101070366B1 KR101070366B1 (ko) 2011-10-05

Family

ID=43931607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081424A KR101070366B1 (ko) 2009-08-31 2009-08-31 2단계 자동튜닝 광대역 전압제어발진기

Country Status (1)

Country Link
KR (1) KR101070366B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117938153A (zh) * 2024-02-01 2024-04-26 华南理工大学 一种锁相环温度检测以及改善振幅和相噪的方法、电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220072514A (ko) 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 주파수 발생 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117938153A (zh) * 2024-02-01 2024-04-26 华南理工大学 一种锁相环温度检测以及改善振幅和相噪的方法、电路

Also Published As

Publication number Publication date
KR101070366B1 (ko) 2011-10-05

Similar Documents

Publication Publication Date Title
US8095813B2 (en) Integrated circuit systems having processor-controlled clock signal generators therein that support efficient power management
US8253506B2 (en) Wideband temperature compensated resonator and wideband VCO
EP2399339B1 (en) Symmetric load delay cell oscillator
US9413366B2 (en) Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
US7348818B2 (en) Tunable high-speed frequency divider
US7940129B1 (en) Low KVCO phase-locked loop with large frequency drift handling capability
US20030025566A1 (en) Automatic gain control for a voltage controlled oscillator
US9236872B2 (en) Voltage-controlled oscillator, signal generation apparatus, and electronic device
US7808288B2 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
US8299862B1 (en) Tuning circuit for inductor capacitor (LC) tank digitally controlled oscillator
JP4471849B2 (ja) Ｐｌｌ周波数シンセサイザ回路及びその周波数チューニング方法
US20080238495A1 (en) Frequency synthesizer and wireless communication device utilizing the same
US9660578B2 (en) Electronic device with capacitor bank linearization and a linearization method
CN104242924A (zh) 具有自动频率校准功能的多频带电感-电容压控振荡器
US9484935B2 (en) Apparatus and methods for frequency lock enhancement of phase-locked loops
US7893782B2 (en) Voltage-controlled oscillator
US7907026B2 (en) Broadband voltage controlled oscillator and method for generating broadband oscillation frequency
US20070146082A1 (en) Frequency synthesizer, wireless communications device, and control method
KR20080112813A (ko) 능동 인덕터를 이용한 전압제어 발진기
US7301411B2 (en) Voltage-controlled oscillator circuit with analogue and digital actuation
CN111756371A (zh) 温度补偿方法和辅助电路、压控振荡装置
KR101070366B1 (ko) 2단계 자동튜닝 광대역 전압제어발진기
US8098111B2 (en) Reduced phase noise multi-band VCO
US9391626B2 (en) Capacitive load PLL with calibration loop
US7394329B2 (en) Analog varactor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee