KR20110018432A

KR20110018432A - 디지털 제어 발진기를 위한 동적 교정 기술

Info

Publication number: KR20110018432A
Application number: KR1020117000751A
Authority: KR
Inventors: 보 선; 게리 존 발렌타인; 라자고팔란 랑가라잔
Original assignee: 퀄컴 인코포레이티드
Priority date: 2008-06-12
Filing date: 2009-06-08
Publication date: 2011-02-23
Also published as: CN102057577A; US20090309666A1; EP2289170A2; WO2009152105A2; TW201006120A; US7675370B2; WO2009152105A3; JP2011524687A

Abstract

디지털 제어 발진기 (DCO; Digitally Controlled Oscillator) 를 교정하는 기술들이 개시된다. 본 개시물의 일 양태에 있어서, DCO 를 동작시키기 위한 제어 코드들의 초기 셋트가 결정된다. 초기 셋트로부터 생성된 출력 주파수들의 범위가 식별된다. 주파수 범위 내에서 간극들 또는 중첩의 인스턴스들이 식별된다. 중첩의 경우, 중첩의 인스턴스에 대응하는 제어 코드들이 초기 셋트로부터 제거되어 수정된 셋트를 설정한다. 간극의 경우, 간극을 채우는 주파수 값들을 생성하기 위한 제어 코드들이 초기 셋트에 추가된다. 이를 수행하기 위한 장치가 또한 개시되어 있다.

Description

디지털 제어 발진기를 위한 동적 교정 기술{DYNAMIC CALIBRATION TECHNIQUES FOR DIGITALLY CONTROLLED OSCILLATOR}

본 개시물은 일반적으로 전자공학 분야에 관한 것으로서, 더 구체적으로 이에 한하지는 않지만, 디지털 제어 발진기에 관한 것이다.

수치 제어 발진기라고도 하는 디지털 제어 발진기 (DCO; Digitally Controlled Oscillator) 는 고정된 기준 클록으로부터 주파수들의 범위를 합성하기 위한 전자 회로이다. 특정 시간에서 DCO에 의해 발생되는 출력 주파수는 디지털 입력 또는 제어 코드의 값의 함수이다. DCO들은 다양한 전자 회로 기반의 애플리케이션들에 있어서 파형 발생을 위한 주파수 합성기로서 사용될 수도 있다. DCO들의 채용은, 예를 들어, 무선 통신, 고해상도 촬상, 고속 네트워킹, 디스플레이 기술, 디지털 신호 처리, 및 다른 회로-강화 영역들의 호스트의 영역에서 점점 증가하고 있다.

모바일 전화기 및 휴대용 컴퓨터를 포함하여 종래의 무선 통신 디바이스들을 수반하는 애플리케이션들에 있어서, DCO 생성 파형들은 클록 및 데이터 복구, 반송파 합성, 신호 인코딩/디코딩 및 변조/복조, 프로그래머블 파형 발생 등의 기능을 구현하도록 사용될 수도 있다. 무선 통신을 수반하는 많은 최근의 애플리케이션들에서는, DPLL (Digital Phase Locked Loops; 디지털 위상 고정 루프) 내에서 구현되는 DCO들의 폭넓은 사용을 보였다. 그 디지털적 특성으로 인하여, DCO 는 출력 주파수들간의 빠른 스위칭, 고해상도, 및 넓은 주파수 스펙트럼에 걸친 동작을 제공할 수 있다. DCO들은 또한 아날로그 회로 컴포넌트들의 수를 줄이고, 발진기 제어 전압 등의 잡음 민감 파라미터들을 감소 또는 제거함으로써 종래의 회로 기술들에 대하여 우수한 잡음 제거를 제공할 수도 있다.

더 미세한 출력 주파수들 사이에서 고속 스위칭을 위한 더 작은 DCO들에 대한 수요가 계속 증가함에 따라서, 기생 회로값들 및 DCO들을 이루고 있는 각종 회로 엘리먼트들에 대한 임피던스 부정합에 관련한 문제들이 더 커진다. 실제적인 구현에 있어서, 선형 입력 코드들은 DCO들로부터 비선형의 출력 주파수를 생성하는 경향이 있다 - 즉, 출력 주파수 대 입력 제어 코드의 그래프에서 간극들 (gaps) 또는 중첩의 인스턴스들 (instances of overlap) 이 있다.

이러한 DCO에 있어서의 비선형의 인스턴스들을 효과적으로 식별 및 정정하기 위한 요구가 업계에 존재하고 있다고 하겠다.

디지털 제어 발진기 (DCO) 를 교정하기 위한 기술들이 개시된다. DCO 를 동작시키기 위한 제어 코드들의 초기 셋트가 결정될 수 있다. 초기 셋트로부터 생성되는 출력 주파수 범위가 식별될 수도 있다. 주파수 범위 내의 간극 또는 중첩의 인스턴스가 식별될 수도 있다. 중첩의 경우에 있어서, 수정된 셋트를 설정하기 위하여 중첩 인스턴스에 대응하는 제어 코드들이 초기 셋트로부터 제거된다. 간극의 경우에 있어서, 간극을 채우는 주파수 값들을 생성하기 위한 제어 코드들이 초기 셋트에 추가될 수 있다.

본 개시물의 일 양태에 따르면, 디지털 제어 발진기 (DCO) 를 교정하는 방법은, DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하는 단계, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하는 단계, 주파수 범위에서 적어도 하나의 중첩의 인스턴스를 식별하는 단계, 및 적어도 하나의 중첩 인스턴스에 대응하는 제어 코드들을 초기 셋트로부터 제거하여 수정된 셋트를 설정하는 단계를 포함한다.

본 개시물의 또 다른 양태에 따르면, 디지털 제어 발진기 (DCO) 를 교정하는 방법은, DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하는 단계, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하는 단계, 주파수 범위에서 적어도 하나의 간극을 식별하는 단계, 및 초기 셋트에 제어 코드들을 추가하는 단계를 포함하며, 추가된 제어 코드들은 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응한다.

본 개시물의 또 다른 양태에 따르면, 무선 통신 디바이스는, 디지털 제어 발진기 (DCO); 및 DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하고, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하고, 주파수 범위에서 적어도 하나의 중첩의 인스턴스를 식별하고, 적어도 하나의 중첩 인스턴스에 대응하는 제어 코드들을 초기 셋트로부터 제거하여 수정된 셋트를 설정하도록 구성되는 처리 시스템을 포함한다.

본 개시물의 또 다른 양태에 따르면, 무선 통신 디바이스는, 디지털 제어 발진기 (DCO); 및 DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하고, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하여, 주파수 범위 내의 적어도 하나의 간극을 식별하고, 초기 셋트에 제어 코드들을 추가하도록 구성되는 처리 시스템을 포함하며, 추가된 제어 코드들은 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응한다.

본 개시물의 또 다른 양태에 따르면, 장치는, 디지털 제어 발진기 (DCO), 및 DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하는 수단, 대응 출력 주파수들의 범위를 식별하는 수단, 주파수 범위에서 적어도 하나의 중첩의 인스턴스를 식별하는 수단, 및 적어도 하나의 중첩 인스턴스에 대응하는 제어 코드들을 초기 셋트로부터 제거하여 수정된 셋트를 설정하는 수단을 포함한다.

본 개시물의 또 다른 양태에 따르면, 장치는, 디지털 제어 발진기 (DCO), 및 DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하는 수단, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하는 수단, 주파수 범위 내에서 적어도 하나의 간극을 식별하는 수단, 및 초기 셋트에 제어 코드들을 추가하는 수단을 포함하며, 추가된 제어 코드들은 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응한다.

본 개시물의 또 다른 양태에 따르면, DCO 를 교정하는 방법을 수행하기 위한 머신에 의해 실행가능한 명령들을 포함하는 머신 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서, DCO 를 교정하는 방법은 DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하는 단계, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하는 단계, 주파수 범위에서 적어도 하나의 중첩의 인스턴스를 식별하는 단계, 및 적어도 하나의 중첩 인스턴스에 대응하는 제어 코드들을 초기 셋트로부터 제거하여 수정된 셋트를 설정하는 단계를 포함한다.

본 개시물의 또 다른 양태에 따르면, DCO 를 교정하는 방법을 수행하기 위한 머신에 의해 실행가능한 명령들을 포함하는 머신 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서, DCO 를 교정하는 방법은 DCO 를 동작시키기 위한 제어 코드들의 초기 셋트를 결정하는 단계, 초기 셋트로부터 생성되는 출력 주파수들의 범위를 식별하는 단계, 주파수 범위 내에서 적어도 하나의 간극을 식별하는 단계, 및 초기 셋트에 제어 코드들을 추가하는 단계를 포함하며, 추가된 제어 코드들은 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응한다

다양한 본 발명의 양태들이 예시를 통해 도시 및 기술되어 있는, 이하의 상세한 설명으로부터 본 발명의 다른 양태들이 당업자에 대하여 용이하게 파악될 것으로 생각된다. 실현가능한 바와 같이, 본 발명은 본 개시물의 범주를 일탈하지 않고서 다른 상이한 구성예 및 구현예들이 가능할 수가 있으며, 그 몇 가지 세부사항들은 다양한 다른 양태들에서 변형이 가능하다. 따라서, 도면 및 상세한 설명은 특성상 예시적인 것으로 간주되어야 하며, 한정적인 것으로 간주되어서는 아니된다.

도 1a는 무선 수신기를 포함하는 무선 통신 디바이스의 블록도이다.
도 1b는 무선 송신기를 포함하는 무선 통신 디바이스의 블록도이다.
도 2a는 디지털 제어 발진기 (DCO) 의 블록도이다.
도 2b는 예시적인 DCO의 회로도이다.
도 2c는 예시적인 튜닝 유닛의 회로도이다.
도 2d는 예시적인 튜닝 엘리먼트들의 회로도이다.
도 3은 이상적인 경우 DCO 출력 주파수 대 DCO 제어 코드를 나타낸 그래프이다.
도 4는 DCO 출력 주파수 대 DCO 제어 코드로서 간극들을 나타낸 그래프이다.
도 5는 DCO 출력 주파수 대 DCO 제어 코드로서 중첩의 인스턴스들을 나타낸 그래프이다.
도 6은 DCO 출력 주파수 대 DCO 제어 코드로서 간극과 중첩의 인스턴스들을 나타낸 그래프이다.
도 7은 DCO 출력 주파수 대 DCO 제어 코드로서 중첩 정정을 나타낸 그래프이다.
도 8은 DCO 출력 주파수 대 DCO 제어 코드로서 간극 정정을 나타낸 그래프이다.
도 9a는 폐루프 PLL을 이용하여 DCO 불연속성을 측정하는 회로의 도면이다.
도 9b는 도 9a의 회로에 대한 파형을 나타낸 일련의 그래프이다.
도 10a는 개루프 DCO 주파수를 사용하여 DCO 불연속성을 측정하는 회로의 도면이다.
도 10b는 도 10a의 회로에 대한 파형을 나타낸다.
도 11은 DCO 를 튜닝하기 위한 컴포넌트들의 블록도이다.
도 12는 DCO 를 튜닝하기 위한 방법의 흐름도이다.

첨부 도면과 연계하여 이하에 명기된 상세한 설명은 본 발명의 다양한 구성들의 설명을 위한 것으로서, 본 발명이 실시될 수도 있는 구성만을 나타내고자 한 것은 아니다. 상세한 설명은 본 발명의 완전한 이해를 제공하기 위한 구체적인 세부사항들을 포함한다. 그러나, 당업자라면, 이러한 구체적인 세부사항 없이도 본 발명이 실시될 수도 있다는 것을 이해할 수 있을 것이다. 일부의 경우, 본 발명의 개념을 모호하게 하지 않도록 공지의 구조 및 컴포넌트들이 블록도의 형태로 나타내어져 있다.

DCO들이 무선 신호를 송수신하는 무선 통신 디바이스들 내에서 구현되는 것이 증가되고 있다. 반송파형을 생성하기 위하여 DCO가 사용되는 경우, 반송파형 상에서 기저대역 신호들이 변조된 후, 변조된 반송파형이 다른 디바이스들에 무선 신호로서 송신된다. 이에 대하여, 수신 디바이스들은 반송파를 합성하고, 복조를 위해 기저대역 신호들을 제거하기 위하여 DCO 를 사용할 수 있다.

도 1a 및 도 1b는 각각 무선 신호 수신 및 송신과 연관된 무선 통신 디바이스(100A 및 100B)들의 블록도이다. 무선 통신 디바이스(100A 및 100B) 각각은 각각의 주파수 합성기(160A 및 160B) 를 포함하고 있다. 각각의 주파수 합성기(160A 및 160B) 는 각각의 DCO(도시 생략)에 입력되는 디지털 제어 코드의 함수인 특정 주파수의 출력 파형을 생성하기 위한 DCO(145A 및 145B) 를 포함한다. 일 양태의 DCO 는 구체적인 설계에 따라서 복수의 튜닝 엘리먼트들 및 인덕터 용량 "탱크(tank)" 구성을 포함할 수도 있다. 본 발명에 따른 DCO들의 예시적인 아키텍쳐들을 이하에서 설명한다.

도 1a의 무선 통신 디바이스(100A) 는, 이러한 양태에 한하지 않지만, 소위 "제로-이프(Zero-IF)" 아키텍쳐를 구현할 수도 있다. 제로-이프 아키텍쳐에 있어서, WCD(100A)가 인입 신호들을 기저대역 신호들로 직접 변환하며, 즉, 수신 신호들을 중간 주파수(IF) 신호들로는 변환하지 않는다.

무선 통신 디바이스(100A) 는 인입 무선 신호들을 수신하는 안테나(120A) 를 포함한다. 일례로서, 인입 무선 신호들은 코드 분할 다중 액세스 (CDMA; Code Division Multiple Access) 기지국으로부터 발신된 CDMA 변조된 신호들을 포함할 수도 있다. 그러나, GSM 신호들 또는 기타 유형의 무선 신호들이 또한 지원될 수도 있다. 예시된 예에 있어서, 안테나(120A)에 의해 수신되는 무선 신호는, 저잡음 증폭기 (LNA; Low-Noise Amplifier) 및 하나 이상의 필터를 통하여 신호를 전달하는 등에 의해 RF 수신기(140A)에 의해 처리될 수 있다. 그 후, 무선 신호는 믹서(150A)("다운-믹서(down-mixer)" 또는 "디-믹서(de-mixer)"라고도 함)에 의해 기저대역에 다운 믹싱된다. 믹서(150A) 는 발진 주파수를 발생시키도록 DCO 를 구현할 수도 있는 주파수 합성기(160A)에 의해 생성되는 기준 파형들을 수신할 수도 있다. 전압 제어 발진기 (DCO의 아날로그 기반 대응물)와 비교하여, DCO 는 주파수 합성 프로세스를 개선할 수 있으며, 시스템 내 잡음을 줄이고, 주파수 합성기(160A) 및 디바이스(100A)의 각종 컴포넌트들의 간략화를 가능하게 한다.

믹서(150A) 는 기저대역 신호들을 생성하며, A/D 변환기(170A)에 의해 필터링 및 샘플링되어 신호들의 대응 디지털 샘플들을 생성할 수 있다. 디지털 전압 이득 증폭기(VGA; Voltage Gain Amplifier) 등의 하나 이상의 증폭기(180A) 또는 다른 적합한 증폭기 형태가, 자동 이득 제어부(도시 생략)로부터 수신되는 이득값들에 따라서 디지털 값들을 증폭 또는 감쇠시킴으로써 디지털 기저대역 신호를 적절히 스케일링하도록 사용될 수도 있다.

증폭기(180A)에 의한 스케일링 이후에는, 스케일링된 디지털 기저대역 신호가 복조기를 포함할 수도 있는 모뎀부(190A)에 제공된다. CDMA 기반의 애플리케이션에 있어서, 모뎀(190A)은 소위 "레이크(RAKE)" 수신기를 포함할 수 있으며, 레이크 수신기는 상이한 소스들, 예컨대, 상이한 기지국들로부터 수신되는 신호들, 또는 다수의 전파 경로를 통해 동일한 소스로부터 수신되는 신호들, 즉, 다경로 신호들을 분리하여 트랙킹한다.

예를 들어, 모뎀부(190A) 는 역확산(dispreading), 왈쉬 디커버링(Walsh decovering)과 누산, 파일럿 시간 트랙킹 및 주파수 트랙킹을 수행하는 다수의 "핑거(fingers)"들을 포함할 수도 있다. 모뎀부(190A)의 각각의 핑거는 해당 경로에 대하여 파일럿 심볼 및 데이터 심볼을 출력한다. 심볼 변조 및/또는 기타의 신호 처리가 그 후 파일럿 심볼 및 데이터 심볼 상에서 수행될 수 있다.

원한다면, 무선 통신 디바이스(100A) 는 필터들 및 각종 디지털 또는 아날로그 신호 처리 컴포넌트들과 같은 추가의 컴포넌트들(도시 생략)을 또한 포함할 수도 있다. 무선 통신 디바이스는 이에 대체하여 또는 이에 추가하여 시간 분할 다중 액세스 (TDMA; Time Division Multiple Access) 또는 주파수 분할 다중 액세스 (FDMA; Frequency Division Multiple Access), 또는 CDMA, 또는 이 프로토콜들의 일부 조합을 이용하여 신호들을 처리하도록 채택될 수 있다.

물론, 본 명세서에 기재된 DCO가 이러한 표준 또는 기술들에 대하여 동일하게 유용할 수 있지만, 다른 표준 또는 기술들에 대하여 레이크 핑거들이 사용되지 않을 수도 있다.

도 1b는 무선 송신기를 포함하는 무선 통신 디바이스의 블록도이다. 도 1a 및 도 1b의 디바이스들은 동일한 무선 통신 디바이스의 일부일 수도 있다(예를 들어, 무선 트랜시버의 일부일 수도 있음); 다르게는, 별도의 디바이스들, 또는 동일한 디바이스 상의 이산 모듈들일 수 있다. 도 1b의 무선 통신 디바이스(100B) 는 송신 기능이 수행되는 것을 제외하면 도 1a의 무선 통신 디바이스와 유사한 방법으로 기능할 수도 있다.

모뎀부(190B)로부터 무선 신호가 출력될 수도 있으며, 모뎀부(190B) 는 안테나(120B) 를 통해 송신하기 위한 신호를 변조하는 변조기를 포함할 수 있다. 예를 들어, CDMA 시스템에 있어서, 디지털 기저대역 신호를 생성하기 위하여 신호가 모뎀부(190B)에서 PN 코드로 변조되거나, 및/또는 왈쉬 코드로 확산될 수 있으며, 또는 그 양쪽 모두일 수 있다. 모뎀부(190B)로부터 출력되는 디지털 신호는 그에 대한 디지털-아날로그 변환기(DAC)(170)에 의해 아날로그 파형으로 변환되어 아날로그 기저대역 신호를 생성할 수도 있다.

주파수 합성기(160B) 는 믹서(150B)("업-믹서(up-mixer)"라 하기도 함)에 대하여 반송파형을 제공한다. 주파수 합성기(160B) 는 DCO(145B) 를 포함한다. 믹서(150B) 는 아날로그 기저대역 신호를 반송 신호에 결합하여, 변조된 반송 신호를 스케일링을 위해 증폭기(180B)에 전달한다. 증폭기(180B) 는 회로 종류 및 애플리케이션에 따라서 하나 이상의 전압 이득 증폭기(VGA)들, 드라이버 증폭기(DA)들, 및 전력 증폭기(PA)들을 포함할 수도 있다. 상이한 증폭기들이 동일한 집적회로 칩 상에 또는 다수의 상이한 칩들 또는 모듈들에 배치될 수 있다. 일단 변조된 신호가 적절하게 증폭 또는 감쇠되었다면, RF 송신기(140B)가 변조된 RF 신호를 무선 통신 디바이스(100B)로부터 안테나(120B) 를 통해 송신할 수도 있다.

도 1a 및 도 1b의 무선 통신 디바이스(100A 및 100B)들은 단지 본 명세서에 기재된 DCO 교정 기술들을 활용할 수 있는 예시적인 장치라는 것을 이해할 수 있을 것이다. 본 개시물의 교시로부터, DCO 를 사용하는 다른 종류의 무선 통신 디바이스들, 또는 더 일반적으로는, 임의의 무선 또는 유선 디바이스들을 포함하여, 많은 다른 종류의 디바이스들이 또한 동일하게 이익을 향유할 수 있다.

상기한 바와 같이, 일부 무선 표준들은 TDMA 및 FDMA 변조의 조합을 이용하는 GSM 시스템과 같은 2개 이상의 통신 기술들을 이용하고 있다. GSM 이란, Global System for Mobile Communications를 나타낸다. 몇몇 IEEE 802.11 표준, Bluetooth 표준, 최근의 UWB(Ultra-wideband) 기술들 및 표준들을 포함하여, 다수의 무선 네트워킹 표준들, 그리고 기타의 무선 통신 표준들 및 기술들 또한 개발되었다. 이러한 표준 및 기술들을 채용하는 회로들은, 일반적으로 발진기를 사용할 수 있으며, 특히 무선 신호들의 생성과 복조에서는 DCO들을 사용할 수 있다.

예시적인 무선 통신 디바이스들로서는, 셀룰러 또는 위성 무선전화기, 무선전화기 기지국, 하나 이상의 무선 네트워킹 표준을 지원하는 컴퓨터, 무선 네트워킹을 위한 무선 액세스 포인트, 휴대용 컴퓨터에 포함되어 있는 PCMCIA 카드, 다이렉트 2 방향 통신 디바이스, 무선 통신 능력을 구비한 PDA(Personal Digital Assistant) 등을 포함한다.

본 개시물에 기재된 DCO 교정 기술들을 동등하게 유용할 수 있는 무선 네트워크에서 사용되는 컴퓨팅 장치들의 예로서는, 랩톱 또는 데스크톱 컴퓨터, 셀룰러 무선 전화기 및 위성 무선전화기 등의 모바일 전화기, 데이터 단말기, 데이터 수집 디바이스, PDA, 및 기타의 휴대용 및 비휴대용 컴퓨팅 장치들을 포함할 수 있다.

도 2a는 예시적인 디지털 제어 발진기 (DCO)(200)의 블록도이다. 본 예에 있어서, DCO(200) 는 LC 회로의 함수인 주파수를 갖는 발진 출력을 생성하는 인덕터-커패시터 회로이다. 출력 주파수는, 예를 들어, DCO(200)의 컴포넌트들의 커패시턴스를 변화시킴으로써 변화될 수 있다. DCO(200) 는 2개의 입력을 포함한다. 제 1 입력(202)으로서, DCO(200) 는 n-비트의 와이드 디지털 워드 또는 튜닝 코드를 수신한다. 기준 클록 신호가 클록 입력(206)에 스트리밍된다. 출력(204)에서, 주파수(F_OUT)의 신호가 생성된다. F_OUT는 입력(202)에서의 튜닝 코드의 값을 변화시킴으로써 조절된다. 본 예에 있어서, F_OUT는 입력 튜닝 코드에 대하여 선형적으로 반비례한다. 따라서, n=4 이며, 입력 튜닝 코드가 0100 이라면, 주파수(F1)이 생성될 수 있다; 그 후, 튜닝코드가 0101로 변화되면, 이상적인 경우, F1보다 다소 낮은 주파수(F2)가 그에 대하여 생성될 수도 있다.

출력 신호는 DCO의 특정 회로 구성에 따라서 구형파(도시됨), 정현파, 또는 임의의 다른 형태일 수 있다.

실제에 있어서, DCO 는 디지털 입력의 셋트에 응답하여 주파수를 증분하여 조절하기 위하여 다수의 튜닝 유닛 및 튜닝 엘리먼트들을 포함한다.

도 2b는 본 개시물의 일 양태에 따른 DCO(203)의 회로도이다. DCO 는 애플리케이션에 따라서 다양한 방식으로 구성될 수 있다는 것을 이해할 수 있을 것이다. DCO(230)에 대한 입력은 튜닝 코드이며, 본 예시에 있어서는, 12 비트 이진수이다. DCO 출력은 이하에 설명하는 바와 같이 튜닝 코드에 의해 부분적으로 결정되는 주파수에서의 전압 파형(예를 들어, 노드(271 및 277))이다.

도 2b의 예는 복수의 디코더를 사용한다. 그러나, 당업자라면, 구성에 따라서 또 다른 수의 디코더들, 또는 일부의 경우 하나의 디코더가 사용될 수 있다는 것을 이해할 수 있을 것이다. 다른 방법으로, 디코딩 기능은 하나 이상의 디지털 신호 프로세서를 통해 소프트웨어로 또는 기타의 하드웨어를 통해 수행될 수 있다. 본 예에 있어서, 12 비트 튜닝 코드 중 4개의 최상위 비트가 디코더(211)에 입력되고, 이어서, 디코더(211) 는 ROW(AUX) 뿐만 아니라 ROW0 내지 ROW15에 대하여 디코딩된 신호들을 제공하도록 사용된다. DCO(203) 는 16개 행(ROW0 내지 ROW15) 및 16개의 열(COL0 내지 COL15)의 행렬을 포함한다. 각각의 열(COL0 내지 COL15)은 16개의 X 튜닝 유닛들 중 하나와 상관된다(사선(281)은 명시적으로 나타내지는 않았지만 중간 열들을 통해서 X 및 X_A 튜닝 유닛들이 반복된다는 것을 나타냄). 16개의 행(ROW0 내지 ROW15) 중 하나에서 16개의 X 튜닝 유닛 각각이 또한 발견된다. 따라서, 이 구성에 있어서, 16x16 = 256 개의 X 튜닝 유닛들 각각이 특정의 행과 열에 의해 어드레싱될 수 있다. 16개의 X 튜닝 유닛에 더하여, 각각의 행(ROW0-ROW15)은 A0 튜닝 유닛 및 B0 튜닝 유닛을 포함한다. 디코더(211)로부터 출력되는 행(ROW0-ROW15) 각각의 출력은, 대응하는 A 유닛, 16개의 X 유닛, 및 하나의 B 유닛을 각각에 공급한다. 또한, 다중비트 신호를 포함할 수 있는, 디코더(211)로부터의 신호 ROW(AUX)에 의해 16개의 X_A 보조 튜닝 유닛들이 제어된다.

본 예의 전체 12 비트 튜닝 코드가 또한 디코더(209)에 입력되고, 디코더 (209) 는 튜닝 유닛(A0 및 B0) 를 제어하기 위한 16 비트의 디코딩된 데이터를 생성한다. 12 비트 튜닝 코드 중 4개의 중간 비트들은 디코더(207)에 입력되어 열(COL0 내지 COL15)들을 제어하기 위한 디코딩된 비트들을 생성할 수 있다.

도 2b의 구성에 있어서, DCO(203) 는 트랜스컨덕턴스 279(-Gm) 를 발생시키는 인덕터-커패시터 회로를 포함한다. 엘리먼트(201) 는 인덕터-커패시터 회로의 인덕터 코일을 나타낸다. DCO(203)의 출력은 정의 전압 VP(노드 271)와 부의 전압 VN(노드 277) 사이에서 토글된다. 이러한 토글링의 주파수는 거친 (coarse) 디지털 튜닝 유닛(205) 및 복수의 셋트의 미세 (fine) 디지털 튜닝 엘리먼트(예컨대, A0-A15, X, X_A, 및 B0-B15)에 의해 디지털적으로 제어된다. 이와 함께, 셋트들(A0-A15, X, X_A, 및 B0-B15)은 이하에 후술하는 바와 같이 DCO의 개별 세그먼트들에 대한 출력 파형들을 구동하도록 또한 구성될 수 있는 미세 튜닝 엘리먼트의 행렬을 이룬다.

거친 디지털 튜닝 유닛(205)은 일 양태에 있어서 더 큰 출력 주파수 조절을, 예컨대, 스텝당 5 MHz 순으로(또는, LSB; 8 비트 이진 제어에 있어서, 전체 거친 튜닝 범위는 약 256 x 5 MHz = 1.28 GHz) 제공하도록 사용될 수 있는 반면, 미세 튜닝 엘리먼트들은 미세 튜닝, 예컨대, 스텝당 4 KHz 이하의 정도로(또는 LSB; 12 비트 이진 제어에 있어서, 전체 미세 튜닝 범위는 약 4096 x 4 KHz = 16.384 MHz) 미세 튜닝을 제공하도록 사용될 수 있다.

상기 예에 있어서, 입력 제어 코드 중 하나 이상의 비트(또는 각각의 비트)와 하나 이상의 미세 튜닝 엘리먼트들 사이에 맵핑을 제공하도록 디코더들이 사용될 수 있다. 디코더에 대한 맵핑은 후술하는 바와 같이 간극 및 중첩의 측정에 대하여 얻어지는 값들에 의해 제공될 수 있다. 당업자라면, 본 설명의 기재를 통독함으로써, 본 개시물의 개념과 범주를 일탈하지 않고서 다양한 공지의 기술들을 통해서 이러한 맵핑이 성취될 수 있다는 것을 이해할 수 있을 것이다.

다른 실시예에 있어서, (X_A 등의) 미세 튜닝 유닛들의 보조 "미러" 어레이가 도 12의 미세 튜닝 유닛들의 어레이에 인접하여 배치되어, 간극의 경우에 대한 또한 중첩의 경우(이하 후술함)에 대한 보조 컴포넌트들을 제공할 수 있다. 다른 경우에는, 이러한 엘리먼트들은 DCO의 회로 레이아웃 외부에, 반도체 다이 외부에, 또는 DCO 회로가 배치되는 모듈 외부에 배치될 수 있다.

도 2c는 각각 튜닝 유닛 A0, X, 및 B0 및 X_A에 대응하는 개별 유닛(212, 214, 216, 및 218)을 나타낸다. 각각의 튜닝 유닛은 출력(VP 및 VN)에 결합된다. 입력(INP)은 입력 제어 코드들 중 하나 이상의 비트에 대응하며, 이는 DCO 출력 주파수의 단위 레벨(granular level) 조절을 위하여 튜닝 유닛 내의 하나 이상의 스위치들(예컨대, CMOS 트랜지스터의 게이트)을 제어한다. 입력 INP는 튜닝 유닛(212, 214, 216, 및 218)의 튜닝 엘리먼트들(도 2d 참조) 내의 커패시터들 중 어느 것이 온 오프되는지를 제어하며, 이에 의하여, 소망하는 출력 주파수를 얻기 위하여 회로에 커패시턴스의 증분량을 추가 또는 감소시킬 수 있다. 도시된 회로에서, 스위치를 기동시키는 것은, 튜닝 유닛에 대하여 추가의 커패시턴스를 더하여, 출력 파형의 주파수를 점차적으로 감소시키게 된다. 일례에 있어서, 논리 1("하이" 전압 레벨)이 NMOS 트랜지스터를 턴온시켜 스위치를 기동시키는 것으로 이 목적을 달성하게 된다. 이 때문에, 더 많은 논리 1(따라서, 더 높은 튜닝 코드)들은 일 양태에 있어서 더 낮은 주파수를 가져온다.

도 2c의 예에 있어서, 튜닝 유닛(212, 214, 216, 및 218) 각각은, 항상 그럴 필요는 없지만, 구조적으로 동일하다. 각각은 16개의 개별 튜닝 엘리먼트들을 포함하며, 그 각각은 일례로서 각각 조절을 위하여 사용되는 2개의 메인 커패시터(도 2d 참조) 를 포함할 수 있다. 도시된 간략화된 예시에 있어서, 별도의 비트가 16개의 개별 튜닝 엘리먼트들 중 하나의 제어를 위하여 사용될 수 있도록 16개의 비트들이 튜닝 유닛(A0)에 입력된다. 튜닝 유닛(X)에 있어서, 튜닝 유닛(X) 내의 모든 스위치들이 동시에 온 또는 오프되도록 16개 엘리먼트 모두를 제어하기 위하여 단일 비트가 사용될 수도 있다. 다른 실시예로서, 튜닝 유닛(X)에 있어서 튜닝 엘리먼트들을 제어하기 위하여 2 이상의 비트들이 사용될 수도 있다. 다른 종류 및 수의 튜닝 유닛 및 튜닝 엘리먼트들이 마찬가지로 적합할 수 있다는 것을 이해할 수 있을 것이다.

튜닝 유닛(X_A)은 본 개시물에서 설명하는 바와 같이, 출력 주파수 대 입력 튜닝 코드의 그래프에 있어서 비선형성(간극 또는 중첩)의 경우를 포괄하기 위하여 사용될 수 있는 보조 튜닝 유닛들이다. 일 양태에 있어서, 보조 튜닝 유닛(X_A)은 16개의 보조 튜닝 엘리먼트들을 포함하여, 각각의 튜닝 엘리먼트는 16개의 작은 커패시터를 포함한다. 따라서, 본 예에 있어서, 16개의 유닛(X_A)은 제어 대상인 16² = 256 개의 단위 커패시터들을 포함하게 되어, 도 2c에 도시된 바와 같이, 디코더로부터 8비트 이진 제어를 필요로 한다. 이러한 경우, 16개 X_A 유닛 제어에 대한 튜닝 코드의 예시적인 디코더 맵핑은 다음과 같이 된다.

AuxMSB(비트 7)은 8개의 X_A 유닛들을 제어함

비트 6은 4개의 X_A 유닛들을 제어함

비트 5는 2개의 X_A 유닛들을 제어함

비트 4는 1개의 X_A 유닛들을 제어함

비트 3은 나머지 X_A 유닛 내의 커패시터들 중 절반(8)을 제어함

비트 2는 나머지 X_A 유닛 내의 4개의 커패시터들을 제어함

비트 1은 나머지 X_A 유닛 내의 2개의 커패시터들을 제어함

비트 0는 나머지 X_A 유닛 내의 하나의 커패시터를 제어함

도 2d는 도 2c 내의 튜닝 유닛들(예컨대, X) 중 하나 내에서 발견되는 등의, DCO에 대한 예시적인 디지털 튜닝 엘리먼트(213)의 개략 회로도이다. 이러한 튜닝 엘리먼트들 중 많은 것들이 도 2b 및 도 2c를 참조하여 설명하는 바와 같이 DCO 에 있어서 튜닝 엘리먼트들의 어레이 내에 포함될 수 있다. 일부의 경우, 4096개 이상의 디지털 튜닝 엘리먼트(213)들이 이러한 어레이 내에 포함될 수 있다. 디지털 튜닝 엘리먼트(213)들이 미세 튜닝 엘리먼트들을 포함하는 경우, 각각의 추가된 미세 튜닝 엘리먼트(213) 는 일 구성예에 있어서 VP와 VN 사이의 토글링의 주파수에 대한 제어로서 대략 4 KHz를 제공할 수 있다. 이러한 디지털 튜닝 엘리먼트들은 4 KHz 보다 낮은 증분에서 DCO의 주파수의 제어를 위하여 충분한 해상도를 제공하는 한 이때까지는 매우 유용하다. 물론, 임의의 주어진 DCO의 해상도의 레벨은, 애플리케이션의 특성에 따라서 변하게 되는 설계 세부사항을 남겨둔다.

일 양태에 있어서의 각각의 디지털 튜닝 엘리먼트(213) 는 판형 커패시터(215A 및 215B) 및 판형 커패시터(215A 및 215B) 사이의 3개의 트랜지스터(217A, 217B, 및 217C) 를 포함할 수 있다. 3개의 트랜지스터(217A, 217B, 및 217C) 는 NMOS(n-channel metal-oxide semiconductor) 트랜지스터를 포함할 수 있다. 더 구체적으로, 디지털 튜닝 엘리먼트(213) 는 제 1 판형 커패시터(215A), 제2 판형 커패시터(215B), 제 1 판형 커패시터(215A) 를 제2 판형 커패시터(215B)에 커플링시키는 제 1 트랜지스터(217A), 제2 판형 커패시터(215B) 를 접지에 커플링시키는 제2 트랜지스터(217B), 및 제 1 판형 커패시터(215A) 를 접지에 커플링시키는 제3 트랜지스터(217C) 를 포함한다.

본 예에 있어서, 3개의 트랜지스터(217A, 217B, 및 217C) 는 공통 게이트 전압(Vg)에 의해 제어된다. 제 1 트랜지스터(217A)의 드레인은 판형 커패시터(215A)들 중 첫번째 것에 커플링되며, 제 1 트랜지스터(217A)의 소스는 판형 커패시터(215B)들 중 두번째 것에 커플링된다. 제2 트랜지스터(217B)의 드레인은 판형 커패시터(215B)들 중 두번째 것에 커플링되며, 제2 트랜지스터(217B)의 소스는 접지 전압에 커플링된다. 제3 트랜지스터(217C)의 드레인은 제 1 판형 커패시터(215A)에 커플링되며, 제3 트랜지스터(217C)의 소스는 접지 전압에 커플링된다.

제어 비트(즉, 트랜지스터들에 대한 게이트 전압)가 하이(디지털 비트 = 1)인 경우, 3개의 트랜지스터(217A, 217B, 및 217C) 모두는 온(ON) 상태에 있게 된다. 이러한 경우, 2개의 커패시터(215A 및 215B)들은 접지에 효과적으로 분로되어, 커패시터들 상의 전압을 방전시킨다. 제어 전압(Vg)이 로우(디지털 비트 = 0)인 경우, 3개의 트랜지스터(217A, 217B, 및 217C) 모두는 턴오프되게 된다. 이러한 경우, 2개의 커패시터(215A 및 215B) 는 트랜지스터(217A, 217B, 및 217C)들의 측에 플로팅되게 되어, 회로에 대하여 무부하를 효과적으로 제공하게 된다. 2개의 상태간의 차이는 디지털 튜닝 어레이 내의 커패시턴스를 효과적으로 변화시켜, 매우 미세한 증분에 있어서 VP와 VN 사이의 토글링의 출력 주파수를 조절한다. 본 예에 있어서의 2개의 트랜지스터(217B 및 217C) 는, 제어 전압이 로우에서 하이로 스위칭하여 커패시터(215B 및 215A) 사이의 2개의 노드를 대략 접지 레벨에 유지시키는 경우, 2개의 노드에 대하여 빠른 복구를 제공한다.

도 3은 이상적인 경우 DCO 출력 주파수 대 DCO 제어 코드를 나타내는 그래프이다. 그래프는 수평축 상에 DCO 제어 코드를, 수직축 상에 MHz의 DCO 출력 주파수를 나타낸다. 좌에서 우로의 수평축은 일련의 상향으로 진행하는 디지털 제어 코드들을 나타낸다. 이러한 예를 위하여, 제어 코드는 4개의 최상위 비트(MSB) 및 8개의 최하위 비트(LSB) 를 포함하는 12 비트 디지털 워드이다. 복수의 라인 또는 세그먼트들이, 0000, 0001, 0010, 0011, 및 0100을 포함하는 것으로 도시되어 있다. 각각의 세그먼트를 간단하게 최상위 4개 MSB 라고만 칭한다. 본 예에 있어서 하나의 세그먼트는 단일의 4 비트 MSB 값 내에서 입력 제어 코드들의 전체 범위에 해당한다. 예를 들어, 세그먼트 0000는 (0000, 0000, 0000)으로부터 (0000, 1111, 1111)까지의 12 비트 제어 코드들의 범위를 포함한다. 다음 세그먼트 0001은 (0001, 0000, 0000) 내지 (0001, 1111, 1111)의 범위를 포함하는 등, 이하 마찬가지이다.

일 실시예에 있어서, 각각의 세그먼트는 입력 코드에 기초하여 출력 주파수를 조절하기 위한 튜닝 엘리먼트들의 별도의 그룹에 대응한다. 예를 들어, 도 3에 나타낸 예시적인 DCO에 있어서, 4개의 MSB는 2⁴ = 16 세그먼트에 대응한다. 16 세그먼트들 각각은 (8개의 LSB에 대한) 256개의 온도 인코딩된 엘리먼트들의 어레이를 포함할 수 있다. 하나의 세그먼트에 대하여 하나의 어레이가 사용될 수 있으며, 또 다른 세그먼트에 대하여 또 다른 어레이가 사용되는 등, 이하 마찬가지이다. 입력 제어 코드가 n 비트의 길이를 갖는 경우, 2ⁿ 튜닝 엘리먼트들이 사용될 수 있다. 본 예에 있어서, 12 비트 DCO가 사용되는 경우, 구조는 적어도 2¹² = 4096 개의 튜닝 엘리먼트을 포함할 수 있다. 도 3에 도시된 예에서는, 도 2의 회로와 같이, 부(-)의 KV의 경우를 나타낸다. 즉, 회로의 전체 커패시턴스는 디지털 입력이 증가됨에 따라 증가하므로, 출력 주파수는 증가하는 튜닝 코드의 함수로서 감소한다. 다른 앙태에 있어서, 반대의 경우가 될 수 있다.

일반적으로, 본 실시예를 위하여, 4개의 MSB에서의 변화는 출력 주파수들에서 더 높은 레벨의 조절에 대응하는 반면, 8개의 MSB에서의 변화는 출력 주파수들에서 더 낮은 레벨의 조절에 대응한다. 세그먼트들은 다양한 수단에 의해서 DCO에서 구현될 수 있다. 이하에서 설명하는 일 양태에 있어서, DCO 는 나머지 DCO 회로 컴포넌트들(예를 들어, 상기 도 2와 연계하여 설명한 하나 이상의 회로 컴포넌트들 등)과 함께, 디지털 입력에 기초한 출력 주파수 파형에 있어서의 조절을 집합적으로 제공하는 튜닝 엘리먼트들의 어레이로 구성된다.

포인트 106는 세그먼트 (0000, 1111, 1111) 내지 (0001, 0000, 0000)로부터의 코드 스위칭 포인트에 대응한다. 이러한 이상적인 경우에, 코드는 이러한 제 1 스위칭 포인트에서 이러한 다음의 스위칭 포인트까지 연속적으로 증가함에 따라서, 주파수 그래프는 세그먼트들 간에 튜닝 스텝 불연속이 없이 선형적으로 유지된다. 마찬가지로, 주파수는 포인트 108의 연속 스위칭 포인트 (0011, 1111, 1111) 및 (0100, 0000, 0000) 사이에서 원활하게 천이한다. 실제적인 구현예의 DCO 는 이러한 선형적인 관계를 개략화할 수 있는 경우, 실질적으로 증가된 회로 성능이 실현될 수 있다.

도 3은 입력 제어 코드의 함수로서 선형 튜닝 주파수를 나타내는 직선을 나타내는 반면, 실제에 있어서, DCO들은 연속적이지 않다. 아날로그 VCO와는 달리, DCO 수단의 디지털적 특성은, 주파수 출력이 이산적인 스텝들에서만 발생할 수 있다는 것을 의미한다. 그러나, 대다수의 애플리케이션의 경우, 연속 제어 코드들 간에 수 KHz 이하의 주파수 차이 정도와 같이 스텝들은 매우 작게 이루어질 수 있다.

도 3에 나타낸 DCO의 이상적인 경우, 주파수 튜닝은 제어 코드 상에서 단조 함수(monotonic)이다. 출력 파형(F_OUT)은 디지털 입력 코드의 함수로서 선형적으로 감소한다. 그러나, (1) DCO 회로 레이아웃에서의 불일치, (2) 상이한 코드 세그먼트들에 대응하는 제어 라인 임피던스 및 기생값 차이, 및 (3) 프로세스 변동 등의 문제들 중 임의의 것 또는 그 조합으로 인하여, 주파수 대 제어 코드의 선형적 관계를 붕괴시키는 튜닝 불연속이 발생한다.

도 3의 예에 있어서, 레이아웃 불일치, 임피던스 및 기생 변동이 상이한 세그먼트들에 대응하는 그룹들 사이에서 더 현저하게 발생할 수 있다. 도 4는 DCO 출력 주파수 대 DCO 제어 코드로서 간극을 나타내는 그래프이다. 도 3에서와 같이, 좌에서 우로의 수평축은, 일련의 상향으로 진행하는 디지털 제어 코드들을 나타낸다. 수직축은 DCO의 출력 주파수를 MHz로 나타낸다. 4개의 세그먼트(0001, 0010, 0011, 및 0100)들 간에서 4개의 간극(G₁, G₂, G₃, 및 G₄)들이 발생한다. 도시를 위하여, 포인트(419) 는 세그먼트 0001 상의 최우측 포인트, 즉, 제어 코드(0001, 1111, 1111) 를 나타내며, 포인트(423) 는 세그먼트(0010) 상의 최좌측 포인트, 즉, 제어 코드(0010, 0000, 0000) 를 나타낸다. 이상적인 경우, 포인트(419)의 주파수 f0는, 세그먼트 내의 다른 곳에서 연속 제어 코드들 사이에서 주파수가 변화하도록, 다음의 연속 제어 코드에 대응하는 포인트 423에서 동일한 량(예컨대, 4 KHz)만큼 f1으로 감소되게 된다. 그러나, 전술한 바와 같이 실제적인 설계 제한으로 인하여, 연속 제어 코드들에 대하여 DCO 출력 주파수가 더 큰 양(예컨대, 4 kHz 대신 20 KHz 만큼)으로 변화하는 주파수 간극(G₂)가 존재한다. 간극의 존재는 일반적으로 소실된 주파수 포인트들이 존재한다는 것을 의미하며, DCO가 정상적인 운용 조건에서 출력할 수 없다는 것을 의미한다. 이러한 간극들은 회로 성능을 감소시키며, 때로는 예상치 않은 회로 성능을 가져온다.

도 5는 DCO 출력 주파수 대 DCO 제어 코드로서 중첩의 발생을 나타낸 그래프이다. 세그먼트 0000 및 0001은 중첩 인스턴스 O1을 포함하며, 세그먼트 0001 및 0010은 중첩 인스턴스 O2을 포함하며, 세그먼트 0010 및 0011은 중첩 인스턴스 O3을 포함하며, 세그먼트 0011 및 0100은 중첩 인스턴스 O4를 포함한다. 중첩의 경우, 2개 이상의 제어 코드는 동일한 주파수에 대응할 수 있다. 예를 들어, 포인트 506은 (0010, 1111, 1110)의 제어 코드에 대응할 수 있는 반면, 포인트 508은 (0011, 0000, 0011)에 대응한다. 중첩의 경우의 양측의 제어 코드들 모두는, 파선 f0에 나타낸 바와 같이, 동일한 주파수에 대응할 수 있다. 이러한 중첩 주파수들은, 주파수 합성기에 있어서 신뢰성없는 성능을 생성하고, 위상 에러를 PLLL에 주입하는 경향이 있다.

도 6은 DCO 출력 주파수 대 DCO 제어 코드로서 간극(G₁)과 중첩의 인스턴스들(O1, O2, 및 O3) 양측 모두의 형태로 불연속성을 나타낸 그래프이다. 예를 들어, 실리콘 CMOS 프로세스의 집적 회로로 구현된 도 1a의 무선 통신 디바이스(100A)와 같은 실제의 회로에 있어서, 불연속성은 간극 또는 중첩의 형태로 또는 양측 모두의 형태로 존재할 수 있다. 일방 또는 타방(또는 양방)의 존재는 레이아웃의 특성 및 연속 제어 코드들을 갖는 세그먼트들을 구동하는 튜닝 엘리먼트들의 어레이들 사이의 회로 불일치에 의해 부분적으로 결정될 수 있다.

도 7은 DCO 출력 주파수 대 DCO 제어 코드로서 중첩 정정을 나타낸 그래프이다. 본 예시의 명확화를 위하여, 12 비트의 제어 코드 각각이 3개의 세그먼트(702, 704, 및 706)에 대하여 도시되어 있다. 도 7의 그래프에 의해 특성화된 DCO에 있어서, 2개의 중첩의 인스턴스들이 도시되어 있으며, 각각 값 (△x₁, △중첩1) 및 (△x₂, △중첩2)에 의해 특성화되어 있다.

일 양태에 있어서, 중첩의 경우의 DCO 는 그 출력을 동적으로 재정의함으로써 교정될 수 있다. DCO의 스위칭 포인트는 세그먼트들 사이에서 변화될 수 있으며, 새로운 스위칭 포인트에 기초하여 새로운 맵핑 테이블이 생성될 수 있다. 예를 들어, 도 7에 있어서, 세그먼트 702 내지 704 사이의 및 세그먼트 704 내지 706 사이의 기존의 스위칭 포인트들은 이하와 같다.

(1.1) (0000,1111,1111) - (0001,0000,0000)

(1.2) (0001,1111,1111) - (0100,0000,0000)

3개의 세그먼트들에 대한 새로운 코드 스위칭 포인트들은 다음과 같다.

(1.3) (0000,1111,1111) - (0001,0000,0000 + △x₁) (708 내지 710)

(1.4) (0001,1111,1111 - △x₁) - (0001,0000,0000 - △x₁ + △x₂) (712 내지 714)

여기서, △x 는 △중첩에 대한 제어 코드의 값에 있어서의 대응하는 변화의 양을 나타낸다. △중첩은 세그먼트들 사이의 주파수 중첩의 양이다(예컨대, MHz 단위).

이하의 도 9 내지 도 14와 연계하여 설명한 일 실시예에 있어서, 처리 시스템은 PLL이 임베드되는 집적 회로의 초기화 또는 시동 시에 불연속을 식별하기 위하여 DCO에 커플링된다. 중첩의 인스턴스들을 식별한 후에, 처리 시스템은 새로운 코드 스위칭 포인트들을 생성하고, 새로운 스위칭 포인트들을 맵핑 테이블에 동적으로 저장한다.

도 8은 DCO 출력 주파수 대 DCO 제어 코드로서 간극 정정을 나타낸 그래프이다. 3개의 세그먼트(802, 804, 및 806)들이 도시되어 있다. 제어 코드는 12 비트이다. 여기서, 다시, 제어 코드의 특정한 길이는 예시만을 위한 것으로서, 애플리케이션에 따라서 또 다른 길이가 상정될 수 있다.

일 양태에 따른 교정 절차는 이전과 같이 DCO 입력을 재정의함으로써 시작한다. 그러나, 간극의 경우, DCO 는 정상적인 동작 중에 특정의 출력 주파수를 생성할 수 없기 때문에, DCO 출력 파형에 대하여 필요한 주파수 조절을 제공함으로써 DCO 내의 기존 튜닝 엘리먼트들을 보상하기 위하여 보조 튜닝 엘리먼트들(도 12 내지 도 13)이 사용될 수 있다. 이하에 설명하는 일 실시예에 있어서, DCO 회로 모듈의 일부로서 또는 이에 근접하는 정합된 트랜지스터 엘리먼트들의 어레이로서 보조 튜닝 엘리먼트들이 제공될 수 있다.

3개의 세그먼트에 대한 새로운 코드 스위칭 포인트들은 다음과 같다:

원래의 튜닝 코드의 행 스위칭 포인트에 있어서:(0000,1111,1111) - (0001,0000,0000), 주파수 스텝 간극(△간극1)은 이러한 주파수 간극을 보상하기 위하여 AUX(△간극1) 엘리먼트들을 턴오프시킴으로써 보조 튜닝 엘리먼트에 의해서 보상될 필요가 있으며, 이러한 스위칭 전반에 있어서, 튜닝 스텝이 선형적으로 되게 된다(803a 내지 803b). 원래의 튜닝 코드의 행 스위칭 포인트에 있어서: (0001,1111,1111) - (0010,0000,0000), 주파수 스텝 간극(△간극2)은 이러한 주파수 간극을 보상하기 위하여 AUX(△간극2) 엘리먼트들을 턴오프시킴으로써 보조 튜닝 엘리먼트에 의해 보상될 필요가 있으며, 이러한 스위칭 전반에 있어서, 튜닝 스텝은 선형적으로 되게 된다(805a 내지 805b).

튜닝 비선형성의 16개의 행들로부터의 15개의 스위칭 포인트들의 본 예에 있어서, 간극의 경우를 보상하기 위하여 총 15개의 보조 튜닝 엘리먼트들이 존재한다. 15개의 보조 튜닝 엘리먼트들은, 반드시 그럴 필요는 없지만, 이산적일 수 있으며, 예를 들어, 상이한 스위칭 포인트들에 대하여 상이한 제어를 갖는 큰 보조 튜닝 엘리먼트로부터 얻어질 수 있다. 이를 이하에서 설명한다.

본 예시에 있어서, 채용되어야 하는 보조 엘리먼트들의 수는 간극의 폭, DCO의 주파수 해상도, 및 기타의 인자들 등의 다수의 인자들에 의존할 수 있다. 일반적으로, DCO의 주파수 해상도가 작아지는 것은, 소실되는 출력 주파수들을 보상하기 위하여 더 많은 보조 튜닝 엘리먼트들이 필요로 되게 됨을 의미한다.

도 7 및 도 8에 기재된 상기 코드 스위칭 기술들은 새로운 맵핑을 포함하는 인코더로서 구현될 수 있으며, 여기서, (1) 식(1.3) 및 (1.4) 는 모든 DCO 세그먼트들에 대하여 y회의 중첩의 발생에 대하여 일반화될 수 있으며, (2) 식 (1.7) 및 (1.8)은 모든 DCO 세그먼트들에 대한 z회의 간극의 발생에 대하여 일반화될 수 있다. 간극의 경우에 대한 새로운 출력 주파수 파형들은 보조 입력 코드 어레이의 선택된 튜닝 엘리먼트들을 이용하여 실현될 수 있다.

이하의 식은, 일 양태에 있어서, DCO 행 튜닝 비선형성을 정정하기 위하여, 도 2b를 참조하여 예시된 바와 같이, 하나 이상의 디코더를 이용하여 간극 및 중첩에 대하여 일반화된 경우을 나타낸다. 본 예에 있어서, 총 16개의 행이 고려되며, 수치적으로 지정된 행 0000, 0001,0010, ... ... 0111, 1000, 1001, 1010, .... 1111 들이 있다. 또한, 본 예를 위하여, 각각의 인접하는 행 사이의 불연속성이 식별되어 측정되는 것으로 가정한다(도 9 및 도 10 참조).

일 양태에 있어서, 중첩의 경우, 인접하는 행들 사이의 중첩 주파수는 튜닝 스텝의 OVR의 4개의 최하위 비트(lsb)들에 대응하는 것을 지칭하며, 즉, OVR(0000, 0001)은 행 0000과 0001과의 중첩 코드가 스위칭하는 것을 지칭한다. GAP의 경우, 인접하는 행들 간의 간극 주파수는 튜닝 스텝의 GAP lsb에 대응하는 것으로, 즉, GAP(0000, 0001)은 행 0000과 0001 사이의 간극 코드가 스위칭하는 것을 지칭한다. 각각의 스위칭 포인트에 있어서, 하나의 경우만이 존재하며, GAP 또는 OVR가 존재한다.

이러한 예시적인 디코더 기능에 대하여, 중간 코드 1000으로부터 시작한다. 제어 코드가 행 1000인 때에, 어떠한 정정을 수행하지 않고 디폴트가 사용될 수 있다. 이하의 식은 디코더가 동작하는 방식을 나타낸다.

Input<ll:0> [12 bits]

보조 튜닝 엘리먼트에 대한 제어인, Output_aux<7:0> [8 bits]; 이에 해당하는 lsb는 간략화를 위하여 주요 DCO 튜닝 코드 lsb의 lsb와 일치하는 것으로 가정한다.

Case(row):

1000: output_aux = 1000,0000 (행 1000에 있어서, 보조 튜닝 엘리먼트들의 블록 코드는 튜닝 엘리먼트들 절반은 온(on)으로 절반은 오프로 하여, 중심 1000,0000에 있으며; 이러한 구성은 모든 조건에서 최적의 커버리지를 제공한다)

1001: output_aux = 1000,0000 + OVR(1000,1001) - GAP(1OOO,1001)

1010: output_aux = 1000,0000 + OVR(1000,1001) - GAP(1OOO,1001) + OVR(1OOl,1010) - GAP(1OOl,1010)

1011: output_aux = 1000,0000 + OVR(1000,1001) - GAP(1OOO,1001) + OVR(1OOl,1010) - GAP(1OOl,1010) + OVR(1O1O,1O11) - GAP(1O1O,1O11).... (동일한 원리로 행 1100, 1101, 1110, 1111 에 대하여 동일한 식)

0111: output_aux = 1000,0000 - OVR(0111,1000) + GAP(0111,1000)

0110: output_aux = 1000,0000 - OVR(Ol11,1000) + GAP(Ol11,1000) - OVR(Ol 10,0111) + GAP(Ol10,0111)

0101: output_aux = 1000,0000 - OVR(Ol11,1000) + GAP(Ol11,1000) - OVR(Ol 10,0111) + GAP(Ol10,0111) - OVR(0101,0110) + GAP(0101,0110) (동일한 원리로 행 0100, 0011, 0010, 0001,0000에 대하여 동일한 식)

도 9a는 폐루프 PLL을 이용하여 DCO 불연속성을 측정하기 위한 교정 회로의 도면이다. 본 명세서에 나타낸 기술은 DLL을 사용하는 집적 회로를 포함하는 애플리케이션들에 대하여 매우 적합하지만, 본 기술은 PLL이 포함되며, 적어도 하나의 DCO가 PLL을 위한 발진기 기능을 제공하는 임의의 애플리케이션에 대하여 사용될 수 있다. 본 기술은 "공장" 절차로서(또는 칩 공급자 등에 의해) 채용될 수 있으며, 또는 다른 방법으로서, 디바이스 시동 또는 칩 초기화 시에 자동화된 공정일 수 있다. 교정 회로는 교정 기능을 구현하기 위하여 "온 보드(on board)" 처리 회로와 연계하여 동작할 수 있다(도 13 참조), 다른 방법으로, 장치 교정을 위하여 오프 칩 모듈 또는 외부 컴퓨터가 사용될 수 있다.

도 9a의 튜닝 메카니즘은 PLL을 동작시키는 것과 전압 또는 전류 측정을 루프 필터를 오프로 하여 행하는 것에 의존한다. 그러나, 당업자라면, 폐루프 PLL 시스템 내의 다른 포인트들이 본 명세서에 기재된 측정을 행하기 위하여 마찬가지로 적합할 수 있다는 것을 이해할 수 있을 것이다. 도 9a의 교정 회로를 이용하여, 폐루프 동작에 이어서 루프 필터에서의 대응하는 DCO RMS 제어 값들을 측정함으로써 DCO 세그먼트들에 걸친 주파수 응답은 정량화될 수 있다. 일반적으로, DCO 제어 코드는 중첩 또는 간극이 존재하는 경우에 PLL 폐루프 동작에 있어서 상당한 RMS 에러를 가지는 경향이 있다. 이러한 에러의 크기의 측정은, 필요한 정정량의 정량화를 제공한다.

저역 통과 필터(LPF)(902)의 입력에 결합되는 제어 라인(912)은 또한 교정 대상의 DCO와 관련되는 PLL로부터의 루프 필터(도시 생략)의 출력에 커플링된다. 따라서, 라인(912)은 폐루프 DCO 제어 코드를 나타낸다. (LPF(902) 를 통한) 제어 코드의 필터링된 버전(913)은 비교기(904)에서 자신과 비교되어, 출력 파형(915)을 생성한다. RMS 검출기(906) 는 값(919)으로서 파형(915)의 DCO 제어 RMS 값을 측정한다. 값은 필터링(917)된 후, 비교기(910)에서 프로그램 임계치(914)와 비교되어, 출력(916)으로서 간극 또는 중첩의 존재를 결정한다.

도 9b는 도 9a의 회로에 대한 파형을 나타낸 일련의 그래프이다. 파선 파형(918)은 DCO 불연속성의 존재에 있어서 DCO 제어 코드(912) 를 나타내는 반면, 파형(920)은 실질적으로 불연속성이 없는 제어 코드(912) 를 나타낸다. 파형(918)은 훨씬 더 큰 양의 발진을 가지며, 불연속성을 설명하기 위하여 자체의 위상 정정을 시도하므로, 폐루프의 불안정성을 반영한다. LPF(902) 는 파형(912)으로부터 고주파 잡음을 제거하기 위하여 사용되며, 그 결과의 비교는 파형(915)을 생성한다. 파형(915)은, 비교의 관점에서 있어서, 0 전압에 중심을 둔, 912와 유사한 파형을 생성한다.

RMS 검출기(906) 는 불연속성에 대한 대응하는 RMS 값을 측정한다. RMS 측정은 폐루프 시스템의 전압 출력이 일반적으로 피드백 루프에서 고유한 잡음으로 인하여 발진하게 된다는 의미에서 더 유용할 수 있다. 튜닝 범위에 있어서 불연속성이 존재하며, 이 범위에 가깝게 DCO가 잠겨진다면, DCO 는 이 불연속성 주위에서 이동하게 되며, 루프는 불연속성에 응한 보상을 위하여 이리저리 점핑되므로 더 잡음이 많게 된다. RMS 디코더는 따라서 불연속성의 크기를 정량화하기 위하여 사용될 수 있다. RMS 검출기는 다양한 수단을 이용하여 구현될 수 있다. 일반적으로, RMS 검출기(906) 는 PLL 루프 필터의 출력에서의 전압의 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 값 또는 절대값을 측정할 수 있는 임의의 회로를 포함할 수 있으며, 이는 불휘발성 메모리에 저장될 수 있다. 일 양태에 있어서, RMS 검출기(906) 는 전류 비교기(904)의 출력 값을 기록하여, 이를 제곱하여, 이전 제곱치에 더한 후, 소정 수의 샘플들의 제곱근을 취하는 디지털 신호 프로세서로서 구현된다. 파형(917)은 절대값으로서 RMS 검출기(906)의 출력을 나타낸다. 간극이 존재하는 경우, 파형(917)은 일반적으로 더 높거나 더 낮은 대역폭으로 점핑하게 된다.

그 후, 불연속성의 측정된 값(919)은 비교기(910)의 프로그램된 임계치(914)와 비교되어, 실제로 불연속성이 존재하는지 여부를 판정한다. 일반적으로, 프로그램된 임계치(914) 는 어느 정도의 허용가능한 임계치를 규정하도록 정의되게 되며, 이 위로는 매우 작은 불연속성이 애플리케이션에 있어서 중요하게 여겨지는 기준이 허용가능하다고 여겨지는 관점에서 부당하게 성능에 충격을 주지 않을 것으로 생각된다. 프로그램된 임계치(914) 는 애플리케이션의 필요성 및 소망하는 디바이스의 정밀도에 기초하여 변할 수 있다.

각각의 트라이얼 코드에 있어서, 간극과 중첩 양측 모두에 대한 대응하는 튜닝 RMS 값을 측정하기 위하여 DCO 세그먼트들 사이에서 스위핑(sweep)하도록 DPLL 제어 코드가 프로그램될 수 있다. DCO 는 최소화된 트라이얼 코드 범위를 얻도록 특성화될 수 있다. RMS 값 측정은 DPLL에서 빌트-인 기능이다; 즉, 측정은 DPLL 의 내부 구성의 기능이다. 상이한 주파수 대역들은 상이한 정정 코드들을 가질 수 있다. 일반적으로, 도 9a의 회로로부터 얻어진 RMS 값을 이용하여, 간극 및/또는 중첩 측정의 크기에 대한 추정치가 얻어질 수 있다. 일 구성예에 있어서, DCO 는 추정된 값들과 재측정된 출력값들을 이용하여 스윕될 수 있다. 이러한 시행착오의 접근법을 이용하여, 간극 및 중첩의 정밀한 정정값들이 얻어질 수 있다.

또 다른 양태에 있어서, 중첩 및 간극 발생을 판정하고, 이러한 값들을 교정을 위해 정량화하도록 DCO의 개루프 주파수가 측정될 수 있다. PLL은 필요치 않으며, 이는 임의의 회로 애플리케이션에 있어서 DCO가 이러한 접근법을 이용하여 교정될 수 있다는 것을 의미한다. 각각 정수 및 분수의 사이클 카운트를 제공하는 누산기 및 시간-디지털 변환기를 이용하여 DCO 주파수가 측정될 수 있다. 도 10a는 개루프 DCO 주파수를 이용하여 DCO 불연속성을 측정하기 위한 교정 회로의 도면이다. DCO 제어 코드들의 범위가 1002에서, 양측 모두 타입 1010의 기준 주파수(1004)에 의해 구동되는 RF 누산기(1003) 및 시간-디지털 변환기(TDC)(1009)에 입력된다(도 10b). 주파수 카운터 구성은 사이클 카운트에 기초하여 주파수의 판정을 가능하게 한다. RF 누산기(1003) 는 정수 카운트를 측정하는 반면, TDC(1004) 는 분수 카운트를 측정한다. 일부 구성에 있어서, 누산기 오버플로우의 발생시 가산기가 사용될 수 있다. 도시된 예에 있어서, RF 누산기(1003) 는 20 비트 누산기이다.

RF 누산기(1003) 및 TDC(1009)의 출력이 디글리칭(deglitching)을 갖는 누산기 블록(1007)에 제공된다. 디글리칭을 갖는 누산기 블록(1007)에는 또한 기준 주파수(1004)와 인에이블/디스에이블 입력(1006)이 공급된다(도 10b). 인에이블/디스에이블 입력(1006)은 사이클 카운트의 시작을 트리거시키는 상승 엣지(S_TR) 및 사이클 카운트를 종결시키는 하강 엣지(S_TP) 를 포함한다. 출력 파형(1008)이 생성된다.

일 양태에 있어서, RF 누산기(1003)의 출력은 모듈로 누산기 출력이며, 네거티브 피드백 엘리먼트(1005)의 출력은 누산기 계단 출력이다. 디글리칭을 갖는 누산기 블록(1007)은 정수 파형과 분수 파형 사이에 임의의 타이밍 오프셋을 분해할 수 있다. 이러한 방식으로, 블록(1007)은 시간적으로 사이클 카운트들을 라인업 시키는 검출 회로를 포함할 수 있다. 출력(1008)은 소정의 측정 기간 동안 DCO 사이클의 측정치이다. 상이한 튜닝 코드들에 대한 상이한 사이클 카운트들을 식별하는 것에 기초하여 불연속성이 판정되어 정량화될 수 있다. 사이클 카운트의 역을 취함으로써, DCO의 출력 주파수가 얻어진다. 출력 코드들의 범위가 입력될 수 있으며, 불연속성을 정정하도록 DCO에 걸쳐서 대응하는 측정치들이 취해질 수 있다.

도 11은 DCO 를 튜닝하기 위한 컴포넌트들의 블록도이다. 컴포넌트 셋트(1124) 는 위상 누산기(1104), 위상 레지스터(1104), DAC(1106), 튜닝 엘리먼트(1108), 보조 튜닝 엘리먼트(1110), 및 루프 필터(1111) 를 포함한다. 컴포넌트 셋트(1126) 는 기준 클록(1114), 처리 시스템(1116), 메모리(1118), 및 교정 회로(1120) 를 포함한다. 기준 클록(1114)은 DCO에 사용되는 크리스탈 발진기를 구비할 수 있다. 일 양태에 있어서, 컴포넌트 셋트(1124 및 1126)들은 도 1의 무선 통신 디바이스(100A 또는 100B) 등의 집적 회로 상에 구현된다. 예를 들어, 컴포넌트 셋트(1124 및 1126)들은 기지국과의 무선 신호의 송수신을 위하여 이동국 내에서 사용하도록 CDMA 트랜시버 칩에 배치될 수 있다. 트랜시버 칩은 애플리케이션 프로세서뿐만 아니라 각종 디지털 신호 처리 기능들을 포함하는 디지털 블록을 포함할 수 있다. 이러한 블록들 중 하나 이상은 처리 시스템(1116)으로서 작용한다. 메모리(1118) 는 하나 이상의 온-칩 버퍼 또는 레지스터로서 포함될 수 있다. 교정 회로(1120) 는 간극 및 중첩에 대한 값들을 판정하기 위하여 도 9a 및 도 10a에 도시된 회로 컴포넌트들 중 하나 이상을 포함할 수 있다.

다른 양태에 있어서, 컴포넌트 셋트(1126)의 기능들이 또 다른 칩 또는 모듈 상에서 실현될 수 있다. 예를 들어, 처리 시스템(1116)은 칩셋 내의 또 다른 칩으로서 포함될 수 있다. 다른 방법으로서, 벤치 스테이션에서의 로컬 컴퓨터에 의해 소프트웨어에서 처리가 수행될 수 있다. 메모리(1118) 는, RAM, ROM, PROM, 하드 드라이브, 리무버블 스토리지, 또는 또 다른 적합한 매체 등의 DCO가 배치되는 칩과는 별도의 메모리일 수 있다. 교정 회로(120) 는 디지털 신호 처리 회로 또는 소프트웨어 알고리즘에 집적될 수 있다. 다른 방법으로서, 또 다른 모듈 상에 제공될 수도 있다. 일 양태에 있어서, 온-칩 애플리케이션 프로세서, 메모리 버퍼, 비교기 셋트, 누산기, 시간-디지털 변환기, 및 디글리쳐에 대한 누산기가 모두 DCO 를 갖는 DPLL을 포함하는 하나의 CDMA 트랜시버 칩 상에 제공된다. 그러나, DCO 를 사용하는 임의의 종류의 회로 장치가 사용될 수 있으며, DPLL은 필요치 않다는 것을 이해할 수 있을 것이다.

셋트(1124) 내의 컴포넌트들은, 이러한 컴포넌트들이 반드시 물리적으로 근접하다는 것을 나타내거나, 셋트(1126)가 기능적으로 구별된다는 것을 나타내는 것이 아니라, 이러한 컴포넌트들 간의 상호작용을 나타내도록 DPLL 의 기능적으로 일부로서 그룹화된다. 라인(1119)들은, 2개의 연결된 컴포넌트들 간의 어떠한 구체적인 관계가 아니라, 셋트(1126) 내의 컴포넌트들 간의 일반적인 기능적 관계를 나타내도록 기능한다. 라인(1122)은, 일 양태에 있어서, 2개의 컴포넌트 셋트들(또는 몇몇 그 변형예)이 상이한 셋트들 또는 모듈들로 분리될 수 있다는 것을 나타낸다. 라인(1121, 1125, 1127, 및 1123)들은 또한 셋트(1124)의 컴포넌트들과 셋트(1126)의 컴포넌트들 간의 상호작용을 설명하고 있다.

보조 튜닝 엘리먼트(1110)들이 셋트(1124)에 도시되어 있다. 간극의 경우에 있어서, 하나 이상의 이러한 튜닝 엘리먼트들이 전술한 바와 같이 선택된다.

도 12는 본 개시물의 일 양태에 따른 DCO 를 교정하는 방법의 흐름도이다. 1202에서, DCO와의 사용을 위하여 DCO 코드들의 초기 셋트가 결정된다. 이러한 초기 셋트의 결정은 간단히 제조사 또는 칩 공급자에 의해 지정되는 특정 코드들의 셋트(1202A)의 식별일 수 있다. 다른 방법으로서, 결정은 테스트 시설에서 또는 공급자에 의해 행해지는 절차 등에서 새로운 코드들의 셋트(1202B) 를 판정하는 것을 포함할 수 있다. 판정은 커스텀 판정을 행하는 것과 함께 공지의 코드들을 이용하는 것의 조합 등의 다른 방식(1202C)으로 행해질 수 있다. 일 양태에 있어서, 초기 셋트는 온-칩 메모리(1118)에 저장된다.

출력 주파수들의 범위는 이에 의해 식별된다(1204). 일 양태에 있어서, 이 단계는 온-칩 메모리(1118)에 기입 및 저장된 코드를 통해서 처리 시스템(1116)에 의해 자동화되며, 도 9 및 도 10을 참조하여 기재된 기술들 중 하나 이상을 사용하여 교정 회로(1120)와 함께 처리 시스템(1316)에 의해 수행된다. 예를 들어, 사이클들의 수를 카운트하기 위하여 도 9의 누산기(1007)의 출력에서 주파수 카운터가 사용될 수 있으며, 이어서, 각 입력 코드에 대한 출력 주파수를 판정하기 위하여 사용될 수 있다.

주파수 범위 내의 간극과 중첩의 존재가 판정된다(1206). 일부 양태에 있어서, 단계 1204 및 단계 1206은 연속적이지 않지만, 초기 셋트 내의 복수의 입력 코드들 각각에 대하여 순차적으로 반복된다. 다른 양태에 있어서, 단계 1204가 제일 먼저 발생할 수 있다. 본 개시물의 개념과 범주를 일탈하지 않고서, 각종 구성들이 이루어질 수 있다. 중첩이 존재한다면, 중첩하는 주파수들에 대응하는 제어 코드들이 제거될 수 있으며(1208), 수정된 제어 코드들의 셋트가 기록된다(1211). 간극이 존재한다면, 제어 코드들이 추가되어, 간극을 채우도록 주파수들을 생성하며 (1210), 수정된 셋트가 기록된다. 제어코드들 중 하나, 그 부분집합, 또는 세그먼트가 일시에 분석되는 구성에 있어서는, 제어가 1206에 복귀될 수 있다.

더 이상 불연속성이 식별되지 않는 후에는, 새로운 셋트가 불휘발성 메모리를 구비할 수 있는 DCO 맵핑 테이블에 저장될 수 있다. 그 점에 있어서, 교정이 완료되고, 프로세스가 종료한다(1212).

하나 이상의 예시적인 실시예에 있어서, 기재된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 임의의 그 조합에서 구현될 수 있다. 소프트웨어에서 구현된다면, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 또는 전송될 수 있다. 컴퓨터 판독가능 매체로서는, 한 곳에서 다른 곳으로 컴퓨터 프로그램의 전송을 가능하게 하는 임의의 매체를 포함하는 통신 매체 및 컴퓨터 저장 매체 양측 모두를 포함한다. 저장 매체는 컴퓨터에 의해 액세스 가능한 임의의 활용가능한 매체일 수 있다. 일례로서, 이에 한하지는 않지만, 이러한 컴퓨터 판독가능 매체는 RAM, ROM, EEPROM, CD-ROM, 또는 기타의 광학 디스크 저장장치, 자기 디스크 저장장치, 또는 기타의 자기 저장 장치, 또는 소망하는 프로그램 코드를 명령 또는 데이터 구조의 형태로 전달 또는 저장하기 위해 사용가능하며 컴퓨터에 의해 액세스 가능한 임의의 다른 매체를 구비할 수 있다. 또한, 임의의 연결이 컴퓨터 판독가능 매체로서 적절히 정의된다. 예를 들어, 소프트웨어가 웹사이트, 서버, 또는 기타의 원격 리소스로부터 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL(Digital Subscriber Line), 또는 적외선, 라디오파, 및 마이크로파 등의 무선 기술들을 사용하여 전송된다면, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL, 또는 적외선, 라디오파, 및 마이크로파 등의 무선 기술들이 매체의 정의에 포함되는 것이다. 디스크(disk) 및 디스크(disc)로서는, 본 명세서에서 사용되는 바와 같이, CD(Compact Disc), 레이저 디스크, 광학 디스크, DVD(Digital Versatile Disc), 플로피 디스크, 및 블루-레이 디스크를 포함하며, 여기서는, 주로 디스크(disk)가 데이터를 자기적으로 재생하는 반면, 디스크(disc) 는 레이저로서 광학적으로 데이터를 재생한다. 상기의 조합들 또한 컴퓨터 판독가능 매체의 범주 내에 포함되어야 한다.

도 13의 처리 시스템(1316)을 포함하는, 본 명세서에 개시된 양태들과 연계하여 설명한 각종의 예시적인 논리 블록들, 모듈들, 및 회로들은, 집적 회로(IC), 액세스 터미널, 또는 액세스 포인트 내에서 구현되거나 이에 의해 수행될 수 있다. IC는 범용 프로세서, DSP(Digital Signal Processor), 및 ASIC(Application Specific Integrated Circuit), FPGA(Field Programmable Gate Array), 또는 기타의 프로그래머블 논리 디바이스, 이산 게이트, 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 전기 컴포넌트들, 광학 컴포넌트들, 기계 컴포넌트들, 또는 본 명세서에 기재된 기능들을 수행하도록 설계된 임의의 그 조합을 구비할 수 있으며, IC 내부, IC 외부, 또는 그 양측 모두에 배치되는 코드들 또는 명령들을 실행할 수 있다. 범용 프로세서는 마이크로프로세서일 수 있으나, 이를 대체하여, 프로세서는 임의의 종래의 프로세서, 컨트롤러, 마이크로컨트롤러, 또는 상태 머신일 수 있다. 프로세서는 컴퓨팅 장치들이 조합, 예컨대, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서, DSP 코어와 연계한 하나 이상의 마이크로프로세서, 또는 임의의 기타의 이러한 구성으로서 구현될 수 있다.

본 명세서의 교시는 각종의 장치들(예컨대, 디바이스)에 포함될 수 있다(예컨대, 그 내부에 구현되거나, 이에 의해 수행된다). 예를 들어, 본 명세서에 교시되어 있는 하나 이상의 양태들은, 전화기(예컨대, 셀룰러 전화기), PDA(Personal Data Assistant), 엔터테인먼트 디바이스(예컨대, 음악 또는 비디오 장치), 헤드셋(예컨대, 헤드폰, 이어피스 등), 마이크로폰, 의료 기기(예컨대, 생체 센서, 심박수 모니터, 만보계, EKG 장치 등), 사용자 I/O 장치(예컨대, 시계, 원격 제어기, 조명 스위치, 키보드, 마우스 등), 타이어 압력 모니터, 컴퓨터, 포인트-오브-세일(point-of-sale) 장치, 엔터테인먼트 장치, 보청기, 셋톱 박스, 또는 임의의 기타의 적합한 장치에 포함되어 있을 수 있다.

본 명세서의 교시는 무선 장치들에 한하지 않으며, DCO 이거나 DCO가 구현될 수 있는 임의의 전자 장치, 모듈, 또는 회로에 연장될 수 있다. 이러한 장치는 "스탠드 얼론" 컴포넌트 또는 모듈, 또는 또 다른 모듈 또는 전자 장치의 집적된 일부인지에 따라 그 자체 내부에 IC 또는 프로세서, 또는 또 다른 전기 회로 컴포넌트을 포함할 수 있다.

상기 기재는 당업자가 본 명세서에 기재된 다양한 양태들을 실시하는 것이 가능하도록 제공되고 있다. 이러한 양태들에 대한 다양한 변형예들은 당업자에게 용이하게 파악될 수 있을 것이며, 본 명세서에 기재된 관용적 원리는 다른 양태들에도 적용될 수 있다. 따라서, 청구항들은 본 명세서에 나타낸 양태들에 한하고자 한 것이 아니라, 언어적인 청구항들로 일관된 전체 범주에 일치시키고자 한 것으로서, 여기서, 단수형태의 구성요소에 대한 참조는, 구체적으로 기재하지 않는 한, "하나 또는 하나만"을 의미하고자 한 것이 아니라, "하나 이상"을 의미하고자 한 것이다. 달리 기재하지 않는 한, "몇몇(some)"이라는 용어는 하나 이상을 지칭한다. 당업자에 대하여 공지되어 있거나 향후 공지되게 되는 본 개시물 전체에 기재된 다양한 양태들의 구성요소들에 대한 모든 구조적 기능적 균등물들은 본 명세서에 참조로서 확실히 포함되는 것으로서, 청구항들에 의해 완수되고자 의도한 것이다. 또한, 본 개시물이 명시적으로 청구항들에 인용되어 있는지 여부에 상관없이, 본 명세서에 개시된 그 어떤 것도 공공용으로 제공하고자 한 것이 아니다. 청구항 구성요소 어떠한 것도, "위한 수단(means for)"의 어구를 사용하여 구성요소가 명시적으로 인용되지 않는 한, 또는 방법 청구항의 경우, "위한 단계(step for)"의 어구를 이용하여 인용되지 않는 한, 미국 특허법 35 U.S.C. §112, 제6 단락의 조항하에서 해석되어서는 아니된다.

Claims

디지털 제어 발진기 (DCO; Digitally Controlled Oscillator) 를 교정하는 방법으로서,
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하는 단계;
상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하는 단계;
상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하는 단계; 및
상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하여 수정된 셋트를 설정하는 단계를 포함하는, DCO 교정 방법.
제 2 항에 있어서,
상기 주파수 범위 내의 적어도 하나의 간극을 식별하는 단계; 및
상기 초기 셋트에 튜닝 코드들을 추가하는 단계를 더 포함하며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, DCO 교정 방법.
제 1 항에 있어서,
상기 초기 셋트 및 상기 수정된 셋트는 맵핑 테이블에서 인코딩되는, DCO 교정 방법.
제 1 항에 있어서,
상기 DCO 는 위상 고정 루프 (PLL; Phase-Locked Loop) 의 일부인, DCO 교정 방법.
제 4 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 단계는, 상기 PLL 의 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 제어 값을 측정하는 단계를 포함하는, DCO 교정 방법.
제 1 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 단계는, 상기 초기 셋트의 복수의 연속 튜닝 코드들에 대한 대응 출력 주파수를 측정하는 단계를 포함하는, DCO 교정 방법.
제 6 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 단계는, 칩 초기화 시에 수행되는, DCO 교정 방법.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator); 및
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하고, 상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하고, 상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하고, 상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하여 수정된 셋트를 설정하도록 구성된 처리 시스템을 포함하는, 무선 통신 디바이스.
제 8 항에 있어서,
상기 처리 시스템은, 상기 주파수 범위 내의 적어도 하나의 간극을 식별하고, 상기 초기 셋트에 튜닝 코드들을 추가하도록 또한 구성되며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, 무선 통신 디바이스.
제 8 항에 있어서,
상기 초기 셋트 및 상기 수정된 셋트는 맵핑 테이블에 저장되는, 무선 통신 디바이스.
제 8 항에 있어서,
상기 DCO 는 위상 고정 루프 (PLL; Phase-Locked Loop) 의 일부인, 무선 통신 디바이스.
제 11 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 것은, 상기 PLL 의 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 제어 값을 측정하는 것을 포함하는, 무선 통신 디바이스.
제 8 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 것은, 상기 초기 셋트의 복수의 연속 튜닝 코드들에 대한 대응 출력 주파수를 측정하는 것을 포함하는, 무선 통신 디바이스.
제 13 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 것은, 칩 초기화 시에 수행되는, 무선 통신 디바이스.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator);
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하는 수단;
대응 출력 주파수들의 범위를 식별하는 수단;
상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하는 수단; 및
상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하여 수정된 셋트를 설정하는 수단을 포함하는, 장치.
제 15 항에 있어서,
상기 주파수 범위 내의 적어도 하나의 간극을 식별하는 수단; 및
상기 초기 셋트에 튜닝 코드들을 위한 수단을 더 포함하며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, 장치.
제 15 항에 있어서,
상기 초기 셋트 및 상기 수정된 셋트는 맵핑 테이블에 저장되는, 장치.
제 15 항에 있어서,
상기 DCO 는 위상 고정 루프 (PLL; Phase-Locked Loop) 의 일부인, 장치.
제 18 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 수단은, 상기 PLL 의 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 제어 값을 측정하는 수단을 포함하는, 장치.
제 15 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 수단은, 상기 초기 셋트의 복수의 연속 튜닝 코드들에 대한 대응 출력 주파수를 측정하는 수단을 포함하는, 장치.
제 20 항에 있어서,
상기 적어도 하나의 중첩의 인스턴스를 식별하는 것은, 칩 초기화 시에 수행되는, 장치.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator) 의 튜닝 방법을 수행하기 위한 머신에 의해 실행가능한 명령들을 포함하는 머신 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서,
상기 DCO 튜닝 방법은
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하는 단계;
상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하는 단계;
상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하는 단계; 및
상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하여 수정된 셋트를 설정하는 단계를 포함하는, 머신 판독가능 매체를 포함하는 컴퓨터 프로그램 제품.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator) 를 교정하는 방법으로서,
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하는 단계;
상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하는 단계;
상기 주파수 범위 내의 적어도 하나의 간극을 식별하는 단계; 및
상기 초기 셋트에 튜닝 코드들을 추가하는 단계를 포함하며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, DCO 교정 방법.
제 23 항에 있어서,
상기 초기 셋트로부터 생성된 출력 주파수들을 발생시키기 위하여 하나 이상의 튜닝 엘리먼트들이 사용되는, DCO 교정 방법.
제 24 항에 있어서,
상기 추가된 튜닝 코드들로부터 생성된 주파수 값들을 발생시키기 위하여 하나 이상의 보조 튜닝 엘리먼트들이 사용되는, DCO 교정 방법.
제 23 항에 있어서,
상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하는 단계; 및
상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하는 단계를 더 포함하는, DCO 교정 방법.
제 23 항에 있어서,
상기 튜닝 코드들의 초기 셋트 및 상기 추가된 튜닝 코드들에 기초하여 튜닝 코드들의 수정된 셋트를 설정하는 단계를 더 포함하며,
상기 초기 셋트 및 상기 수정된 셋트는 맵핑 테이블에서 인코딩되는, DCO 교정 방법.
제 23 항에 있어서,
상기 DCO 는 위상 고정 루프 (PLL; Phase-Locked Loop) 의 일부인, DCO 교정 방법.
제 28 항에 있어서,
상기 적어도 하나의 간극을 식별하는 단계는, 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 제어 값을 측정하는 단계를 포함하는, DCO 교정 방법.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator); 및
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하고, 상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하고, 상기 주파수 범위 내의 적어도 하나의 간극을 식별하고, 상기 초기 셋트에 튜닝 코드들을 추가하도록 구성된 처리 시스템을 포함하며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, 무선 통신 디바이스.
제 30 항에 있어서,
상기 초기 셋트로부터 생성된 출력 주파수들을 발생시키도록 구성된 하나 이상의 튜닝 엘리먼트들을 더 포함하는, 무선 통신 디바이스.
제 31 항에 있어서,
상기 추가된 튜닝 코드들로부터 생성된 주파수 값들을 발생시키도록 구성된 하나 이상의 보조 튜닝 엘리먼트들을 더 포함하는, 무선 통신 디바이스.
제 30 항에 있어서,
상기 처리 시스템은, 상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하고, 상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하도록 또한 구성되는, 무선 통신 디바이스.
제 33 항에 있어서,
상기 처리 시스템은, 상기 튜닝 코드들의 초기 셋트 및 상기 추가된 튜닝 코드들에 기초하여 튜닝 코드들의 수정된 셋트를 설정하도록 또한 구성되며,
상기 초기 셋트 및 상기 수정된 셋트는 맵핑 테이블에서 인코딩되는, 무선 통신 디바이스.
제 30 항에 있어서,
상기 DCO 는 위상 고정 루프 (PLL; Phase-Locked Loop) 의 일부인, 무선 통신 디바이스.
제 30 항에 있어서,
상기 적어도 하나의 간극을 식별하는 것은, 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 제어 값을 측정하는 것을 포함하는, 무선 통신 디바이스.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator);
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하는 수단;
상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하는 수단;
상기 주파수 범위 내의 적어도 하나의 간극을 식별하는 수단; 및
상기 초기 셋트에 튜닝 코드들을 추가하는 수단을 포함하며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, 장치.
제 37 항에 있어서,
상기 초기 셋트로부터 생성된 출력 주파수들을 발생시키기 위하여 사용되는 하나 이상의 튜닝 엘리먼트들을 더 포함하는, 장치.
제 38 항에 있어서,
상기 추가된 튜닝 코드들로부터 생성된 주파수 값들을 발생시키기 위하여 사용되는 하나 이상의 보조 튜닝 엘리먼트들을 더 포함하는, 장치.
제 37 항에 있어서,
상기 주파수 범위 내의 적어도 하나의 중첩의 인스턴스를 식별하는 수단; 및
상기 적어도 하나의 중첩의 인스턴스에 대응하는 튜닝 코드들을 상기 초기 셋트로부터 제거하는 수단을 더 포함하는, 장치.
제 37 항에 있어서,
상기 튜닝 코드들의 초기 셋트 및 상기 추가된 튜닝 코드들에 기초하여 튜닝 코드들의 수정된 셋트를 설정하는 수단을 더 포함하며,
상기 초기 셋트 및 상기 수정된 셋트는 맵핑 테이블에서 인코딩되는, 장치.
제 37 항에 있어서,
상기 DCO 는 위상 고정 루프 (PLL; Phase-Locked Loop) 의 일부인, 장치.
제 42 항에 있어서,
상기 적어도 하나의 간극을 식별하는 수단은, 교류 전류 (AC; Alternating Current) 제곱 평균 (RMS; Root-Mean Square) 제어 값을 측정하는 수단을 포함하는, 장치.
디지털 제어 발진기 (DCO; Digitally Controlled Oscillator) 의 튜닝 방법을 수행하기 위한 머신에 의해 실행가능한 명령들을 포함하는 머신 판독가능 매체를 포함하는 컴퓨터 프로그램 제품으로서,
상기 DCO 튜닝 방법은
상기 DCO 를 동작시키기 위한 튜닝 코드들의 초기 셋트를 결정하는 단계;
상기 초기 셋트로부터 생성된 출력 주파수들의 범위를 식별하는 단계;
상기 주파수 범위 내의 적어도 하나의 간극을 식별하는 단계; 및
상기 초기 셋트에 튜닝 코드들을 추가하는 단계를 포함하며,
상기 추가된 튜닝 코드들은 상기 적어도 하나의 간극을 실질적으로 채우는 출력 주파수 값들에 대응하는, 머신 판독가능 매체를 포함하는 컴퓨터 프로그램 제품.