KR20110016300A - 서브 블록체를 포함하는 웨이퍼조립체 - Google Patents

서브 블록체를 포함하는 웨이퍼조립체 Download PDF

Info

Publication number
KR20110016300A
KR20110016300A KR1020090073933A KR20090073933A KR20110016300A KR 20110016300 A KR20110016300 A KR 20110016300A KR 1020090073933 A KR1020090073933 A KR 1020090073933A KR 20090073933 A KR20090073933 A KR 20090073933A KR 20110016300 A KR20110016300 A KR 20110016300A
Authority
KR
South Korea
Prior art keywords
block body
sub
wafer
layer
sub block
Prior art date
Application number
KR1020090073933A
Other languages
English (en)
Other versions
KR101054475B1 (ko
Inventor
채종현
Original Assignee
(주)엠투엔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)엠투엔 filed Critical (주)엠투엔
Priority to KR1020090073933A priority Critical patent/KR101054475B1/ko
Publication of KR20110016300A publication Critical patent/KR20110016300A/ko
Application granted granted Critical
Publication of KR101054475B1 publication Critical patent/KR101054475B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

웨이퍼조립체가 제공되며, 보다 상세하게는, 프로브 카드 기판 조립체를 구성하기 위하여 프로브를 구비하는 서브 블록체를 형성하는 웨이퍼조립체가 제공된다.
적층된 복수의 레이어를 포함하며 프로브가 삽입 정렬되는 하나 이상의 홀이 형성된 복수의 서브 블록체를 포함하는 웨이퍼 조립체는 상기 복수의 레이어에 대응하는 복수의 웨이퍼가 적층되며, 상기 복수의 웨이퍼 각각에 있어서 상기 복수의 서브 블록체 패턴에 대응하는 영역이 포토리소그래피 공정에 의해 제거되어 형성된 서브 블록체 경계부를 따라 각각 구획되며, 상기 구획된 영역이 적층되어 상기 서브 블록체를 형성할 수 있다.
프로브 카드, 프로브 기판 조립체, 웨이퍼조립체

Description

서브 블록체를 포함하는 웨이퍼조립체{WAFER ASSEMBLY INCLUDING SILICON UNIT BOARD BLOCK}
본 발명은 웨이퍼조립체에 관한 것으로서, 보다 상세하게는, 프로브 카드 기판 조립체를 구성하기 위하여 프로브를 구비하는 서브 블록체를 형성하는 웨이퍼조립체에 관한 것이다.
일반적으로, 반도체 메모리, 평면 디스플레이(FPD) 등의 반도체 소자를 제조하기 위한 일련의 공정들을 실시하게 되면, 반도체 웨이퍼 등과 같은 기판 상에 각각의 영역으로 나뉘어지는 다수의 칩(chip)이 형성된다.
이 때, 반도체 소자의 제조 공정 시 발생되는 결함으로 인해 칩의 불량을 초래하게 되며, 이러한 칩의 불량 여부는 패키징 공정을 위한 절삭 공정 이전에 판별되는 것이 효과적이다.
칩의 불량 여부를 판단하기 위해 전기적 특성검사인 EDS(Electrical Die Sorting) 공정을 실시하는데, EDS 공정은 기판 상의 칩에 마련된 접촉 패드에 전기 적으로 접촉하여 전류를 인가함으로써, 접촉 패드로부터 전달되는 전기적 특성을 이용하여 칩의 불량 여부를 판단한다.
접촉 패드에 전기적으로 접촉하기 위한 구성으로 프로브 카드 기판 조립체가 사용되는데, 도 1은 종래의 프로브 카드 기판 조립체를 개략적으로 도시한 도면이다.
도 1에 도시된 바와 같이, 종래의 프로브 카드 기판 조립체(10)는 인쇄 회로 기판(11), 인쇄 회로 기판(11)의 상면에 설치된 상측 보강판(12), 인쇄 회로 기판(11)의 하면에 설치되어 상측 보강판(12)과 결합되는 하측 보강판(13), 하측 보강판(13)의 하면에 장착된 공간 변환기(14), 공간 변환기(14)의 하면에 배치된 복수개의 프로브(15), 인쇄 회로 기판(11)의 외주부에 설치되는 커넥터(16) 및 커넥터(16)로부터의 전기적 신호를 제어하는 제어 소자(17)를 포함한다.
인쇄 회로 기판(11)은 테스터로부터 인가된 전기적 신호를 공간 변환기(14)에 창작된 프로브(15)로 전달하거나, 프로브(15)로부터의 전기적 신호를 테스터로 전달한다.
상측 보강판(12)과 하측 보강판(13)은 인쇄 회로 기판의 상, 하측에 각각 위치하고 결합 수단(도시 생략)에 의해 서로 결합됨으로써, 인쇄 회로 기판(11)이 열 또는 압력에 의해 기하학적으로 변형되는 것을 방지한다.
공간 변환기(space transformer)(14)는 통상 세라믹 기판을 다층으로 형성한 MLC(Multi Layer Ceramic) 형태로 제작된다. 공간 변환기(14)의 상부면 및 하부면에는 내부 배선에 의해 전기적으로 연결되고 그 간격(피치)이 상이한 패드가 형성 되며, 이를 통해 피치 변환의 기능을 수행한다.
프로브(15)는 공간 변환기(14)의 하부면에 직접 부착되거나 프로브가 장착된 프로브 기판 조립체를 통해 부착되어, 칩에 직접 접촉됨으로써 칩에 전기적 신호를 인가하거나 칩으로부터 전기적 신호를 전달 받는다.
커넥터(16)는 인쇄 회로 기판(10)의 상면 외주부에 장착되어 테스터와 전기적으로 결합됨으로써, 테스터로부터의 전원 및 전기적 신호를 전달받거나 또는 프로브(15)로부터 전달된 칩의 전기적 신호를 테스터로 전달하며, 제어 소자(17)는 커넥터(16)로부터 인가 받은 전기적 신호를 제어한다.
본 발명의 일 실시예는 프로브를 장착한 프로브 기판 조립체를 제공함에 있어, 프로브를 포함하는 다수의 서브 블록체 및 서브 블록체를 삽입할 수 있는 캐리어 기판을 이용하여 조립 가능한 신규한 프로브 기판 조립체를 제공한다.
또한, 본 발명의 일 실시예는 프로브를 장착하고, 캐리어 기판에 삽입되어 프로브 기판 조립체를 형성하는 신규한 서브 블록체를 제공한다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제 1 측면은 상기 복수의 레이어에 대응하는 복수의 웨이퍼가 적층되며, 상기 복수의 웨이퍼 각각에 있어서 상기 복수의 서브 블록체 패턴에 대응하는 영역이 포토리소그래피 공정에 의해 제거되어 형성된 서브 블록체 경계부를 따라 각각 구획되며, 상기 구획된 영역이 적층되어 상기 서브 블록체를 형성하는 것인 적층된 복수의 레이어를 포함하며 프로브가 삽입 정렬되는 하나 이상의 홀이 형성된 복수의 서브 블록체를 포함하는 웨이퍼 조립체를 제공할 수 있다.
또한, 본 발명의 제 2 측면은 (a) 상기 복수의 레이어에 대응하는 복수의 웨이퍼를 준비하는 단계, (b) 상기 복수의 웨이퍼 각각에 있어서, 상기 복수의 서브 블록체 패턴에 대응하는 영역을 포토리소그래피 공정에 의해 제거하여 상기 하나 이상의 홀 및 서브 블록체 경계부를 형성하는 단계, (c) 상기 복수의 웨이퍼 각각 을 열융접합용 코팅하는 단계, (d) 상기 열융접합용 코팅이 적용된 복수의 웨이퍼를 정렬하여 적층하는 단계 및 (e) 상기 정렬된 복수의 웨이퍼 웨이퍼를 접합하는 단계를 포함하는 적층된 복수의 레이어를 포함하며 프로브가 삽입 정렬되는 하나 이상의 홀이 형성된 복수의 서브 블록체를 포함하는 웨이퍼 조립체의 제조 방법을 제공할 수 있다.
전술한 본 발명의 과제 해결 수단에 의하면, 캐리어 기판에 삽입되어 프로브 카드 기판 조립체를 형성하는 서브 블록체를 제조하기 위하여, 웨이퍼에 대한 에칭 공정을 통하여 하나의 웨이퍼 조립체에서 다수의 서브 블록체를 제조할 수 있어 프로브 카드 기판 조립체의 생산성을 높일 수 있다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 2 내지 4는 본 발명의 일 실시예에 따른 프로브 카드 기판 조립체를 도시한 도면이다.
본 발명의 일 실시예에 따른 프로브 카드 기판 조립체는 캐리어 기판(100), 서브(SUB, silicon unit board) 블록체(200) 및 프로브(300)를 포함한다.
캐리어 기판(100)에는 다수의 서브 블록체 홀(hole)(110)이 형성되며, 서브 블록체 홀(hole)(110)에는 서브 블록체(200)가 삽입 고정된다. 서브 블록체 홀(110)은 테스트 대상이 되는 웨이퍼의 패드 배열에 따라 캐리어 기판(100)에 배치된다.
캐리어 기판(100)은 인바(invar), 코바(kovar) 또는 노비나이트(novinite)로 형성될 수 있다.
도 3에 도시된 바와 같이, 서브 블록체(200)는 캐리어 기판(100)에 포함된 서브 블록체 홀(110)에 삽입되어 캐리어 기판(100)에 고정되며, 서브 블록체(200)에는 다수의 홀이 형성되어 프로브(probe)(300)가 삽입 고정된다.
프로브(300)는 검사 대상이 되는 웨이퍼의 패드 배열에 대응하여야 하므로, 웨이퍼의 패드 배열을 기초로 서브 블록체(200)의 배열 및 서브 블록체(200) 내에서의 프로브(300)의 배열이 결정되며, 이들을 기초로 캐리어 기판(100) 및 서브 블록체(200)에 각각 서브 블록체 홀(110)과 프로브(300) 삽입용 홀이 형성된다.
이처럼 캐리어 기판(100)의 서브 블록체 홀(110)에 다수의 프로브(300)를 구비한 서브 블록체(200)가 삽입되고 고정되어 프로브 기판 조립체가 형성될 수 있다.
서브 블록체에 대해 보다 상세히 설명하기 위해, 도 5 내지 7에서는 본 발명의 일 실시예에 따른 프로브 및 서브 블록체의 단면도를 도시하였다.
도 5 내지 도 7에 도시된 바와 같이, 본 발명의 일 실시예에 따른 서브 블록체(200)는 프로브(300)가 삽입될 수 있는 정렬 홀(210) 및 연결 홀(220)을 포함한다.
정렬 홀(210)은 프로브(300)를 고정하고 정렬하기 위한 것으로, 프로브(300)에 구비된 정렬부(330)가 삽입된다. 연결 홀(220)은 프로브(300)에 구비된 연결부(340)가 삽입된다.
정렬 홀(210)은 프로브(300)의 고정 및 정렬을 위한 것이므로, 서브 블록체(200)를 관통하여 형성되지 않으며, 프로브(300)의 정렬부(330)가 삽입되기에 충분한 깊이까지 형성된다.
연결 홀(220)은, 서브 블록체(200)의 일 측면에 삽입된 프로브(300)의 연결부(340)가 서브 블록체(200)의 타 측면에 노출될 수 있도록, 서브 블록체(200)를 관통하여 형성된다.
서브 블록체(200)는 다수의 레이어를 포함할 수 있으며, 특히 정렬 홀(210), 연결 홀(220) 및 서브 블록체의 정렬을 위한 요철부(도시 생략)을 포함하는 제 1 차 레이어(230)와, 정렬 홀(210) 및 연결 홀(220)을 포함하는 제 2 차 레이어(240) 및 연결 홀(220)을 포함하는 제 3 차 레이어(250)를 포함할 수 있다.
제 1 차 레이어(230)는 제 2 차 레이어(240) 및 제 3 차 레이어(250)에 비해 큰 면적을 가질 수 있다. 특히, 제 1 차 레이어(230)는 캐리어 기판의 서브 블록체 홀보다 크게 형성되고, 제 2 차 레이어(240) 및 제 3 차 레이어(250)는 캐리어 기판의 서브 블록체 홀보다 작도록 형성되어, 서브 블록체(200)를 캐리어 기판에 삽입한 경우, 제 1 차 레이어(230)는 캐리어 기판에 형성된 서브 블록체 홀(110)의 외측면 둘레에 접촉하여 돌출부를 형성하고, 제 2 차 레이어(240) 및 제 3 차 레이어(250)는 서브 블록체 홀(110)의 내측으로 장착되어 삽입부를 형성한다. 이 경우, 돌출부의 외측에 프로브의 팁부(310)가 노출되고, 삽입부의 외측에 프로브(300)의 연결부(340)의 말단이 노출될 수 있다.
본 발명의 일 실시예에 따라 서브 블록체(200)는 제 1 레이어(230) 내지 제 11 레이어(250c)를 포함할 수 있다. 이 경우, 제 1 레이어(230)가 제 1 차 레이어를 구성하고, 제 2 레이어(231) 내지 제 8 레이어(240g)가 제 2 차 레이어(240)를 구성하며, 제 9 레이어(250a) 내지 제 11 레이어(250c)가 제 3 차 레이어(250)를 구성할 수 있다.
다만, 제 1 차 내지 제 3 차 레이어(230, 240, 250)을 형성하는 각각의 레이어의 개수는 전술한 실시예에 한정되지 않으며, 요구되는 서브 블록체(200)의 사양에 따라 변경될 수 있음은 물론이다.제 1 레이어(230) 내지 제 8 레이어(240g)는 정렬 홀(210) 및 연결 홀(220)을 포함할 수 있으며, 제 9 레이어(250a) 내지 제 11 레이어(250c)는 연결 홀(220)을 포함할 수 있다. 다만, 상기 정렬 홀(210)은 프로브의 정렬부(330)가 삽입될 수 있는 깊이로 형성되는 것으로서 충분하므로, 제 9 레이어(250a) 내지 제 11 레이어(250c)에 있어서 정렬 홀(210)이 형성되는 것도 무방하다.
한편, 본 발명의 일 실시예에 따른 프로브(300)는 도 6에 도시된 바와 같이 팁부(310), 기저부(320), 정렬부(330), 연결부(340) 및 후크형 고정부(350)를 포함한다.
팁부(310)는 피검사체, 예를 들어 웨이퍼 칩의 검사 패드에 직접 접촉되며, 기저부(320)와 굴곡된 형태의 외팔보 형식으로 연결되어 웨이퍼 칩에 접촉되었을 때 하중 압력을 완충시킬 수 있다.
기저부(320)는 프로브(300)가 삽입되는 서브 블록체(200)의 상면과 접촉하여, 서브 블록체(200)에 대한 프로브의 Z축 정렬을 유지하며, 기저부(320)의 하단에는 연결부(340) 및 정렬부(340)가 형성된다.
프로브(300)가 서브 블록체(200)에 삽입되는 경우, 팁부(310)는 서브 블록체(200)의 외측에 위치하고, 기저부(320)는 팁부(310)의 반대측면에서 서브 블록체(200)의 제 1 레이어(230)에 접한다.
정렬부(330)는 기저부(320)의 연결부(340) 방향으로 돌출된 모양으로 형성되며, 서브 블록체(200)의 정렬 홀(210)의 형태에 따라 다양한 모양 및 길이로 형성될 수 있다.
따라서, 도 7에 도시된 바와 같이, 프로브(300)가 서브 블록체(200)에 삽입 될 때, 정렬부(320)는 서브 블록체(200)의 정렬 홀(210)에 삽입되며, 연결 홀(220)에 삽입되는 연결부(340) 및 정렬 홀(210)에 삽입되는 정렬부(330)에 의해 프로브(300)의 팁부(330)가 X-Y 평면에서 정렬될 수 있다.
후크형 고정부(350)는 연결부(340)에 형성되며, 후크형 고정부(350)의 일단이 연결부(340)에 연결되어 연결부(340)를 중심으로 V자 형태로 형성된다. 상기 후크형 고정부(350)는 제 1 레이어(230)에서 단차 지도록 형성된 연결 홀(220)에 걸림으로써 일단 삽입된 프로브(300)가 서브 블록체(200)로부터 이탈되지 않도록 하며, 나아가, 상기 V자 형태의 후크형 고정부(350)는 연결 홀(220)의 대향하는 내벽에 탄성 지지되어 프로브(300)가 서브 블록체(200)에 견고하게 결합될 수 있도록 한다.
즉, 후크형 고정부(350)는 연결부(340)와 서브 블록체(200)에 탄성력을 인가하여 프로브(300)를 서브 블록체(200)에 고정시킨다.
연결부(340)는 그 일단이 기저부(320)와 연결되며, 후크형 고정부(350)를 포함한다. 연결부(340)는 서브 블록체(200)의 연결 홀(220)에 삽입되어 제 1 레이어(230) 내지 제 11 레이어(250c)에 형성된 연결 홀(220)을 지나 서브 블록체(200)를 관통하며, 연결부(340)의 말단은 기저부(320)가 서브 블록체(200)에 접촉한 면의 반대 면에서 돌출되어 공간 변환기 또는 인쇄회로기판(PCB) 등 프로브(300)와의 전기적 연결이 필요한 구성과 연결될 수 있다.
도 8a는 본 발명의 일 실시예에 따라 프로브가 삽입된 서브 블록체를 도시한 사시도이고, 도 8b는 본 발명의 일 실시예에 따른 서브 블록체의 단면도이다.
서브 블록체(200)는 다수의 프로브(300)가 삽입될 수 있으며, 제 1 레이어(230)의 상면에 프로브(300)의 기저부(320)가 접하며, 기저부(320)로부터 프로브(300)의 팁부(310)가 외팔보 형태로 연장되어 있다.
서브 블록체(200)의 제 1 레이어(230)는 제 2 레이어(240a) 내지 제 11 레이어(250c)보다 면적이 넓으므로, 제 1 레이어(230)의 측면이 제 2 레이어(240a) 내지 제 11 레이어(250c)에 대하여 외측으로 돌출된다.
도 9은 본 발명의 일 실시예에 따른 서브 블록체의 제 1 레이어에 대한 도 8b의 A-A'의 단면도이다.
제 1 레이어(230)는 다수의 정렬 홀(210), 연결 홀(220), 제 1 요철부(2311) 및 제 2 요철부(2312)를 포함한다.
정렬 홀(210) 및 연결 홀(220)은 제 1 레이어(230)의 내측에 위치하며, 각각 하나의 프로브의 정렬부(도시 생략) 및 연결부(도시 생략)을 통과시킨다. 대응하는 정렬 홀(210) 및 연결 홀(220)은 동일한 직선 상에 정렬되도록 위치한다.
정렬 홀(210) 및 연결 홀(220)은 프로브의 정렬 배치에 따라 다양한 형태로 정렬될 수 있다.
제 1 요철부(2311) 및 제 2 요철부(2312)은 제 1 레이어(230)의 외측에 위치한다. 제 1 요철부(2311) 및 제 2 요철부(2312)는 제 1 레이어(230)의 외측면에서 내측으로 함입되어 형성된다. 예컨대, 제 1 요철부(2311)는 하나의 홈으로 형성되며, 제 2 요철부(2312)는 2개 이상의 홈으로 형성될 수 있으며, 이처럼 서로 다른 수의 홈을 갖는 제 1 요철부(2311)와 제 2 요철부(2312)를 이용하여 캐리어 기판에 삽입되는 서브 블록체의 정렬 방향이 결정될 수 있다.
예를 들어, 제 1 요철부(2311) 및 제 2 요철부(2312)는, 서브 블록체를 캐리어 기판에 정렬하기 위하여 사용되는 정렬 프레임에 포함된 요철 결합부에 대응될 수 있다. 따라서, 제 1 요철부(2311) 및 제 2 요철부(2312)은 각각 대응하는 요철 결합부에 결합되어 서브 블록체를 정렬 프레임에 정렬되고, 이에 의해 다수의 서브 블록체가 캐리어 기판에 정렬되어 삽입될 수 있다.
도 10은 본 발명의 일 실시예에 따른 서브 블록체의 제 2 레이어에 대한 도 8b의 B-B'의 단면도이다.
본 발명의 일 실시예에 따른 제 2 레이어(240a)는 다수의 정렬 홀(210) 및 연결 홀(220)을 포함한다.
정렬 홀(210) 및 연결 홀(220)은 제 2 레이어(240a)의 내측에 위치하며, 각각 하나의 프로브의 정렬부 및 연결부(도시 생략)을 통과시킨다. 정렬 홀(210) 및 연결 홀(220)은 동일한 직선 상에 정렬되도록 위치한다.
제 2 레이어(240a)에 포함된 정렬 홀(210) 및 연결 홀(220)은 제 1 레이어(도시 생략)에 포함된 정렬 홀 및 연결 홀로부터 연장되어 형성된다. 따라서, 제 1 레이어의 정렬 홀 및 연결 홀과 마찬가지로, 정렬 홀(210) 및 연결 홀(220)은 프로브의 정렬 배치에 따라 다양한 형태로 정렬될 수 있다.
제 2 레이어(240a)의 제 1 레이어에 접하는 면의 단면적은 제 3 레이어에 접하는 면의 면적보다 작게 형성될 수 있다. 따라서, 도 8b에 도시된 바와 같이, 제 1 레이어와 제 2 레이어의 테두리부에 단차(260)를 형성할 수 있다..
도 11은 본 발명의 일 실시예에 따른 서브 블록체의 제 2 레이어에 대한 도 8b의 C-C'의 단면도이다.
제 2 레이어(240a)의 제 3 레이어(도면 생략) 측의 단면은, 도 10의 제 2 레이어(240a)의 제 1 레이어(도면 생략) 측의 단면과 마찬가지로, 내측에 제 1 레이어로부터 연장되어 형성된 다수의 정렬 홀(210) 및 연결 홀(220)을 포함한다.
또한, 전술한 바와 같이, 제 2 레이어(240a)의 제 3 레이어(도면 생략) 측의 단면은, 도 10의 제 2 레이어(240a)의 제 1 레이어(도면 생략) 측의 단면보다 큰 면적을 갖는다.
본 발명의 일 실시예에 따른 서브 블록체의 제 3 레이어 내지 제 8 레이어에 대해서 C-C'와 동일한 방향에 대한 단면은 상술한 제 2 레이어에 대한 C-C'의 단면과 동일하므로 이하에서 설명을 생략하도록 한다.
도 12는 본 발명의 일 실시예에 따른 서브 블록체의 제 9 레이어에 대한 도 8b의 D-D'의 단면도이다.
본 발명의 일 실시예에 따른 제 9 레이어(250a)는 제 1 레이어 내지 제 8 레이어로부터 연장된 다수의 연결 홀(220)을 포함한다. 프로브의 정렬부(도시 생략)는 제 9 레이어에 삽입되지 않으므로, 제 9 레이어(250a)는 제 1 레이어 내지 제 8 레이어에 포함된 정렬 홀을 포함하지 않는다.
다만, 전술한 바와 같이, 서브 블록체의 정렬 홀은 프로브의 정렬부가 삽입될 수 있는 깊이로 형성되는 것이므로, 경우에 따라 제 9 레이어(250a) 내지 제 11 레이어(250c)는 정렬 홀을 포함할 수도 있다.
제 9 레이어(250a)의 단면의 모양 및 단면적은 도 8b의 제 2 레이어에 대한 C-C'의 단면과 동일하다.
본 발명의 일 실시예에 따른 서브 블록체의 제 10 레이어 및 제 11 레이어에 대해서 D-D'와 동일한 방향에 대한 단면은 상술한 제 9 레이어에 대한 D-D'의 단면과 동일하므로 이하에서 설명을 생략하도록 한다.
이처럼 캐리어 기판에 삽입되는 서브 블록체는 다수 개의 레이어로 구성될 수 있다. 서브 블록체 상면에는 웨이퍼의 패드에 직접 접촉하는 프로브의 팁이 위치하므로 프로브의 Z축 정렬이 유지되어야 하며, 이를 위하여 서브 블록체의 높이가 정밀하게 제어되어야 한다.
또한, 프로브의 배열이 웨이퍼의 패드 배열에 정밀하게 대응하여야 하므로 프로브의 X-Y축 정렬이 유지되어야 하며, 이를 위하여 프로브가 정착되는 서브 블록체의 정렬 홀 및 연결 홀이 정밀하게 형성되어야 한다.
이처럼 높이가 정밀하게 제어되고 정렬 홀 및 연결 홀이 정밀하게 형성된 서브 블록체를 제작하기 위한 방법의 일례로, 포토리소그래피 공정을 이용하여 웨이퍼를 패터닝하고, 패터닝된 웨이퍼를 적층하여 서브 블록체를 제작하는 방법이 있다.
이하에서, 상술한 서브 블록체의 제작 방법에 대하여 설명한다.
도 13은 본 발명의 일 실시예에 따라 서브 블록체를 제조하는 방법의 흐름을 도시한 순서도이다.
단계(S10)에서, 제 1 웨이퍼에 대해 제 1 마스크(mask)를 이용하여 에칭을 수행한다. 제 1 웨이퍼는 실리콘으로 구성될 수 있으며, 제 1 마스크를 이용한 딥 에칭(deep etching)을 통해 제 1 웨이퍼 내에 도 9에 도시된 정렬 홀(210), 연결 홀(220), 제 1 요철부(2311), 제 2 요철부(2312) 및 제 1 레이어(230)의 경계가 형성될 수 있다.
이처럼 제 1 웨이퍼의 에칭에 사용되는 제 1 마스크의 상세한 구성은 도 14에 도시되어 있다. 이하에서 도 14를 이용하여 제 1 마스크에 대하여 설명한다.
도 14는 본 발명의 일 실시예에 따라 제 1 레이어가 형성되는 제 1 웨이퍼를 에칭하기 위한 제 1 마스크에서 하나의 제 1 레이어를 형성하는 부분을 도시한 도면이다.
본 발명의 일 실시예에 따른 제 1 마스크에서 하나의 제 1 레이어를 형성하는 부분(400)은 정렬 홀 형성부(410), 연결 홀 형성부(420), 제 1 요철부 형성부(430), 제 2 요철부 형성부(440), 파손 방지부(450) 및 경계 형성부(460)를 포함한다.
정렬 홀 형성부(410) 및 연결 홀 형성부(420)는 제 1 웨이퍼를 에칭하여 도 9에 도시된 제 1 레이어(230)의 정렬 홀(210) 및 연결 홀(220)을 형성하기 위한 것이다. 제 1 마스크가 덮어진 제 1 웨이퍼에서 정렬 홀 형성부(410) 및 연결 홀 형성부(420)에 대응되는 부분이 노광 및 에칭되어 각각 도 9의 정렬 홀(210) 및 연결 홀(220)이 형성된다.
제 1 요철부 형성부(430) 및 제 2 요철부 형성부(440)는 제 1 웨이퍼에 도 9에 도시된 제 1 레이어(230)의 제 1 요철부(2311) 및 제 2 요철부(2312)를 형성하 기 위한 것이다. 제 1 마스크가 덮어진 제 1 웨이퍼에서 제 1 요철부 형성부(430) 및 제 2 요철부 형성부(440)에 대응되는 부분이 노광 에칭되어 각각 도 9의 제 1 요철부(2311) 및 제 2 요철부(2312)가 형성된다.
파손 방지홈 형성부(450)는 제 1 웨이퍼에 파손 방지를 위한 홈을 형성하기 위한 부분이다. 파손 방지홈은 제 1 레이어와 제 1 웨이퍼의 경계에 인접하여 제 1 레이어 내측에 형성되며, 제 1 레이어가 제 1 웨이퍼로부터 제거될 때, 제 1 웨이퍼와 제 1 레이어를 분리하기 위한 힘(10)이 제 1 레이어의 내측으로 전달되는 것을 방지한다.
파손 방지홈 형성부(450)에 의해, 제 1 마스크가 덮어진 제 1 웨이퍼에서 파손 방지홈 형성부(450)에 대응되는 부분이 노광 에칭되어, 제 1 레이어에 파손 방지홈이 형성된다.
경계 형성부(460)는 에칭에 의해 제 1 웨이퍼에 제 1 레이어의 경계, 즉 서브 블록체의 경계부가 형성되도록 한다.
이와 같은 제 1 마스크를 이용한 에칭을 통하여 단계(S10)에서 제 1 웨이퍼에 도 9의 제 1 레이어(230)가 형성된다.
다시 도 13의 서브 블록체의 제조 방법을 살펴보면, 단계(S20)에서, 제 2 웨이퍼에 대해 제 2 마스크를 이용하여 1차 에칭을 수행한다. 제 2 웨이퍼는 마찬가지로 실리콘으로 구성되며, 제 2 마스크를 이용한 에칭을 통해 제 2 웨이퍼 내에 도 10에 도시된 제 2 레이어(240a)의 제 1 레이어에 접하는 면에 해당하는 부분이 형성될 수 있으며, 특히 제 2 레이어(240a)의 테두리부 및 테두리부에 접한 부분에 단차가 형성될 수 있다.
따라서, 제 2 마스크를 이용한 1차 에칭을 통해 제 2 레이어의 제 1 레이어에 접하는 면의 단면적이 제 2 레이어의 제 3 레이어에 접하는 면의 단면적보다 작게 형성될 수 있다.
1차 에칭에 사용되는 제 2 마스크의 상세한 구성은 도 15에 상세히 도시되어 있으며, 이하에서 도 15에 도시된 제 2 마스크에 대하여 설명한다.
도 15는 본 발명의 일 실시예에 따라 제 2 레이어가 형성되는 제 2 웨이퍼를 에칭하기 위한 제 2 마스크에서 하나의 제 2 레이어를 형성하는 부분을 도시한 도면으로, 특히 제 2 레이어의 제 1 레이어에 접하는 면을 형성하기 위한 제 2 마스크의 일부분을 도시한 도면이다.
본 발명의 일 실시예에 따른 제 2 마스크에서 하나의 제 2 레이어를 형성하는 부분(500)은 제 2 웨이퍼에 도 19a 내지 도 19c에 도시된 이격부(1020)를 형성하기 위한 이격부 형성부(510)를 포함한다.
도 19a에 도시된 바와 같이, 이격부(1020)는 제 1 웨이퍼(1110)와 제 2 웨이퍼(1120a) 사이에 형성되는 비어있는 공간이며, 웨이퍼로부터 서브 블록체를 분리하는 경우, 제 1 레이어(230)가 제 2 웨이퍼(1120a)로부터 용이하게 분리되기 위하여 형성되는 부분이다.
이격부 형성부(510)는 제 2 레이어가 형성되는 부분의 경계에 인접하여 위치하거나 그 경계를 포함할 수 있다.
이격부 형성부(510)에 의해, 도 19a에 도시된 바와 같이, 제 2 웨이 퍼(1120a) 중에서 제 2 레이어(240a)와 제 1 레이어(230)가 접하는 면의 테두리 부분 및 제 2 레이어(240a)의 외측에 대응되는 부분이 노광되고 에칭되어 제 1 웨이퍼(1110)에 접하는 제 2 웨이퍼(1120)의 면에 단차를 형성하며, 제 1 웨이퍼(1110)와 제 2 웨이퍼(1120) 사이에 이격되는 부분(1020)이 형성될 수 있다.
다시 도 13의 서브 블록체의 제조 방법을 살펴보면, 단계(S30)에서, 제 2 웨이퍼에 대해 제 3 마스크를 이용하여 2차 에칭을 수행한다. 제 3 마스크를 이용한 2차 에칭은 딥 에칭이며, 2차 에칭을 통해 제 2 웨이퍼 내에 도 11에 도시된 정렬 홀(210), 연결 홀(220)이 형성되고, 또한 제 2 레이어(240a)의 경계에 인접하는 버퍼부(도시 생략), 제 1 파손 방지부(도시 생략), 제 2 파손 방지부 및 제 2 레이어(240a)의 경계가 형성될 수 있다.
제 3 마스크의 상세한 구성은 도 16에 상세히 도시되어 있으며, 이하에서 도 16에 도시된 제 3 마스크에 대하여 설명한다.
도 16은 본 발명의 일 실시예에 따른 제 2 레이어 내지 제 8 레이어가 형성되는 제 2 웨이퍼 내지 제 8 웨이퍼를 에칭하기 위한 제 3 마스크에서 하나의 제 2 레이어 내지 제 8 레이어를 형성하는 부분을 도시한 도면으로서, 특히 제 2 레이어의 제 3 레이어에 접하는 면과, 제 3 레이어 내지 제 8 레이어의 형성을 위한 제 3 마스크의 일부분을 도시한 도면이다.
이처럼 제 3 마스크는 제 2 레이어 내지 제 8 레이어를 형성하기 위하여 사용되며, 이하에서는 도 11에 도시된 제 2 레이어(240a)를 기준으로 설명한다.
본 발명의 일 실시예에 따른 제 3 마스크에서 하나의 제 2 레이어를 형성하 는 부분(600)은 정렬 홀 형성부(610), 연결 홀 형성부(620), 버퍼 형성부(630), 제 1 파손 방지홈 형성부(640) 및 제 2 파손 방지홈 형성부(650) 및 경계 형성부(660)를 포함한다.
정렬 홀 형성부(610) 및 연결 홀 형성부(620)는 제 2 웨이퍼에서 정렬 홀(210) 및 연결 홀(220)을 형성하기 위한 것이다.
즉, 제 2 웨이퍼에서 정렬 홀 형성부(610) 및 연결 홀 형성부(620)에 대응되는 부분이 노광 에칭되어 각각 도 11의 정렬 홀(210) 및 연결 홀(220)이 형성된다.
버퍼 형성부(630)는 도 11의 제 2 레이어(240a)의 외측에 버퍼부(도시 생략)를 형성하기 위한 것이다. 버퍼 형성부(630)에 의해, 버퍼부(도시 생략)에 대응하는 영역이 제 2 웨이퍼에서 제거되어, 제 2 웨이퍼에 버퍼부의 경계부가 형성된다.
버퍼부는 제 2 레이어의 외측에서 제 2 레이어에 접하도록 형성되어, 제 2 레이어가 각각 제 2 웨이퍼로부터 분리될 때, 분리하는 힘이 제 2 레이어로 전달되지 않도록 한다.
버퍼부는 각 웨이퍼가 적층되어 접합될 때 서브 블록체의 측면에 형성되며, 서브 블록체가 제 1 레이어 내지 제 11 레이어가 조립되어 접합된 웨이퍼 조립체로부터 분리되는 경우, 서브 블록체의 내측으로 전달되는 힘을 완충하는 역할을 한다.
제 1 파손 방지홈 형성부(640) 및 제 2 파손 방지홈 형성부(650)는 제 2 웨이퍼에 파손 방지 홈을 형성하기 위한 것이다.
제 2 레이어가 각각 제 2 웨이퍼로부터 분리될 때, 제 1 파손 방지홈은 분리 하는 힘이 버퍼부로만 전달되고, 버퍼부의 외측으로 더 이상 전달되지 않아 웨이퍼로부터 버퍼부만이 분리되도록 하며, 제 2 파손 방지홈은 분리하는 힘이 제 2 레이어의 내측으로 전달되지 않도록 하여 제 2 레이어가 파손되는 것을 방지한다.
경계 형성부(660)는 에칭에 의해 제 2 웨이퍼에 각각 제 2 레이어의 경계, 즉 서브 블록체의 경계부가 형성되도록 한다.
이처럼 제 2 마스크 및 제 3 마스크를 이용한 제 2 웨이퍼에 대한 1차 에칭 및 2차 에칭을 통해, 양 면의 단면적이 다른 제 2 레이어가 제 2 웨이퍼에 형성될 수 있다.
다시 도 13의 서브 블록체의 제조 방법을 살펴보면, 단계(S40)에서, 제 3 웨이퍼 내지 제 8 웨이퍼에 대해 제 3 마스크를 이용하여 에칭을 수행하며, 단계(S30)에서와 마찬가지로, 제 3 웨이퍼 내지 제 8 웨이퍼 내에 정렬 홀, 연결 홀, 버퍼부, 제 1 파손 방지부, 제 2 파손 방지부 및 제 3 레이어 내지 제 8 레이어의 경계가 형성될 수 있다.
단계(S40)에서의 에칭에 사용되는 제 3 마스크에 대하여 위에서 상세히 설명하였으므로, 이하에서 생략하도록 한다.
단계(S50)에서, 제 8 웨이퍼 내지 제 11 웨이퍼에 대해 제 4 마스크를 이용하여 에칭을 수행한다. 제 4 마스크를 이용한 딥 에칭을 통해, 제 9 웨이퍼 내지 제 11 웨이퍼 내에 도 12에 도시된 연결 홀(220)이 형성되고, 또한, 제 9 레이어 내지 제 11 레이어에 인접하는 버퍼부(도시 생략), 제 1 파손 방지부(도시 생략), 제 2 파손 방지부(도시 생략) 및 제 9 레이어 내지 제 11 레이어의 경계가 형성될 수 있다.
제 4 마스크의 상세한 구성은 도 17에 상세히 도시되어 있으며, 이하에서 도 17에 도시된 제 4 마스크에 대하여 설명한다.
도 17은 본 발명의 일 실시예에 따라 제 9 레이어 내지 제 11 레이어가 형성되는 제 9 웨이퍼 내지 제 11 웨이퍼를 에칭하기 위한 제 4 마스크에서 하나의 제 9 레이어 내지 제 11 레이어를 형성하는 부분을 도시한 도면이다.
이처럼 제 4 마스크는 제 9 레이어 내지 제 11 레이어를 형성하기 위하여 사용되며, 이하에서는 도 12에 도시된 제 9 레이어(250a)를 기준으로 설명한다.
본 발명의 일 실시예에 따른 제 4 마스크에서 하나의 제 9 레이어를 형성하는 부분(700)은 연결 홀 형성부(710), 버퍼 형성부(720), 제 1 파손 방지홈 형성부(730), 제 2 파손 방지홈 형성부(740) 및 경계 형성부(750)를 포함한다.
연결 홀 형성부(710), 버퍼 형성부(720), 제 1 파손 방지홈 형성부(730), 제 2 파손 방지홈 형성부(740) 및 경계 형성부(750)은, 도 15의 제 3 마스크에 대한 설명에서와 같이, 각각 도 12의 연결 홀(220), 버퍼부, 제 1 파손 방지홈, 제 2 파손 방지홈 및 제 9 레이어(250a) 의 경계를 형성하기 위한 것이다.
또한, 도 16에는 도시되지 않았으나, 제 9 레이어에 정렬 홀이 포함되는 경우, 제 4 마스크는 정렬 홀 형성부를 포함할 수 있으며, 이 경우 제 4 마스크는 제 3 마스크와 동일한 형태를 가질 수 있다.
이상의 제 1 마스크 내지 제 4 마스크는 각각 하나의 웨이퍼에 적용되어, 하나의 웨이퍼에 다수의 캐리어가 형성될 수 있다. 예를 들어, 제 1 웨이퍼에 상술 한 제 1 마스크가 적용되어 하나의 제 1 웨이퍼에 다수의 제 1 레이어가 형성될 수 있다.
또한, 웨이퍼의 크기 또는 제 1 마스크 내지 제 4 마스크의 크기에 따라, 하나의 웨이퍼에 제 1 마스크 내지 제 4 마스크가 여러 번 적용될 수도 있다.
또한, 본 발명의 일 실시예에 따른 제 1 마스크 및 제 2 마스크는 제 3 마스크 및 제 4 마스크보다 큰 면적을 갖는다. 특히 제 2 마스크와 제 3 마스크의 면적 차이로 인하여, 도 19a에 도시된 바와 같이 제 1 웨이퍼(1110)와 제 2 웨이퍼(1120a) 사이에 이격부(1020)가 발생하게 된다.
제 3 마스크 및 제 4 마스크는 동일한 외형을 갖지만, 제 3 마스크는 정렬 홀 형성부를 포함하는 반면에, 제 4 마스크는 정렬 홀 형성부를 포함하지 않을 수 있으며, 이 경우 제 9 내지 제 11 레이어는 정렬 홀을 포함하지 않는다.
다시 도 13의 서브 블록체의 제조 방법을 살펴보면, 단계(S60)에서, 단계(S10) 내지 단계(S50)에서 에칭된 제 1 웨이퍼 내지 제 11 웨이퍼를 산화시키고, 산화된 제 1 웨이퍼 내지 제 11 웨이퍼에 대해 각각 열융접합을 위한 코팅을 수행한다.
단계(S70)에서는, 단계(S60)에서 열융접합용 코팅이 된 제 1 웨이퍼 내지 제 11 웨이퍼를 조립하고 정렬한다.
제 1 웨이퍼 내지 제 11 웨이퍼는 다수의 조립용 홀을 포함할 수 있으며, 특히 웨이퍼의 테두리부에 다수의 조립용 홀을 포함할 수 있다. 조립용 홀은 제 1 웨이퍼 내지 제 11 웨이퍼에 각각 형성된 제 1 레이어 내지 제 11 레이어에 대하여 일정한 위치에 형성된다.
따라서, 동일한 위치에 형성된 조립용 홀이 겹치도록, 즉 서로 대응하는 조립용 홀이 겹치도록 각각의 웨이퍼를 정렬하면, 제 1 레이어 내지 제 11 레이어가 서로 정렬되어 각 레이어에 포함된 정렬 홀 및 연결 홀이 정렬된다.
따라서, 각각의 웨이퍼에 형성된 조립용 홀이 대응되는 조립용 홀에 위치하도록 조절한 후, 제 1 웨이퍼 내지 제 11 웨이퍼의 연결된 조립용 홀을 하나의 조립용 핀을 삽입하여 제 1 웨이퍼 내지 제 11 웨이퍼를 연결하고 조립한다.
또한, 제 1 웨이퍼 내지 제 11 웨이퍼는 각각의 웨이퍼에 형성된 캐리어들 사이에 다수의 정렬용 홀을 포함할 수 있다. 조립용 홀과 마찬가지로, 각각의 웨이퍼에 포함된 정렬용 홀은 다른 웨이퍼의 대응하는 정렬용 홀에 대해 동일한 위치에 있도록 형성된다.
따라서, 각각의 웨이퍼가 조립용 홀 및 조립용 핀에 의해 조립된 후, 정렬용 홀에 정렬용 핀을 삽입하여, 각각의 웨이퍼에 형성된 캐리어의 정렬 홀 및 연결홀을 보다 정밀하게 정렬할 수 있다.
단계(S80)에서, 단계(S70)에서 조립되고 정렬된 제 1 웨이퍼 내지 제 11 웨이퍼에 대하여 열 및 압력 등을 가하여 각각의 웨이퍼를 서로 접착시켜 웨이퍼 조립체를 형성한다.
즉, 제 1 웨이퍼 내지 제 11 웨이퍼가 서로 접하도록 조립된 조립체에 대하여 열 및 압력을 가하여 각각의 웨이퍼에 구비된 열융접합용 코팅을 서로 접착시키고, 이로 인해 각각의 웨이퍼를 서로 접착시킨다. 이를 통해 제 1 웨이퍼 내지 제 11 웨이퍼가 접착된 웨이퍼 조립체가 형성된다.
단계(S90)에서는, 단계(S80)에서 웨이퍼가 접착된 조립체에 대하여 절연 유기물 코팅을 수행한다. 웨이퍼 조립체에 적용되는 유기물 코팅은, 예를 들어 파릴렌(parylene)이 사용될 수 있다.
단계(S100)에서, 웨이퍼 조립체로부터 서브 블록체를 분리시킨다. 즉, 단계(S10) 내지 단계(S50)의 제 1 웨이퍼 내지 제 11 웨이퍼에 대한 에칭과, 단계(S80)의 접착에 의해 서브 블록체가 형성되며, 이러한 서브 블록체의 일부는 웨이퍼 조립체와 연결되어 있다.
따라서, 제 11 웨이퍼로부터 제 1 웨이퍼로의 방향으로 서브 블록체에 압력을 가하여 웨이퍼 조립체와 서브 블록체를 분리시켜 웨이퍼 조립체로부터 서브 블록체를 제거한다.
웨이퍼 조립체로부터 제거된 서브 블록체에서, 버퍼부 등 서브 블록체의 파손을 방지하기 위하여 형성된 부분이 존재하는 경우, 이를 별도로 제거한다.
이처럼 서브 블록체는 복수의 레이어를 포함하며, 복수의 웨이퍼 각각에서 복수의 레이어에 대응하는 영역은 포토리소그래피 공정에 의해 제거되어 형성된 경계부를 따라 구획된다. 이처럼 구획된 영역을 포함하는 웨이퍼가 적층됨에 따라, 구획된 영역도 적층되고 웨이퍼 조립체로부터 분리되어 서브 블록체를 형성하게 된다.
도 18은 본 발명의 일 실시예에 따른 웨이퍼 조립체에 대한 제 1 웨이퍼 측에서의 평면도이다.
본 발명의 일 실시예에 따른 웨이퍼 조립체(1000)는 조립용 홀(1030) 및 정렬용 홀(1040)을 포함한다.
제 1 웨이퍼(1110) 내지 제 11 웨이퍼(도시 생략)는 다수의 조립용 홀(1030)을 포함할 수 있다. 조립용 홀(1030)은 각각의 웨이퍼의 테두리부에 위치할 수 있다.
조립용 홀(1030)은 각각의 웨이퍼에 대해 동일한 위치에 형성된다. 따라서, 제 1 웨이퍼 내지 제 11 웨이퍼를 정렬하는 경우, 각각의 웨이퍼에 형성된 조립용 홀은 제 1 웨이퍼로부터 제 11 웨이퍼까지 연결되는 하나의 홀을 형성한다.
따라서, 조립용 홀(1030)에 조립용 핀(도시 생략)을 삽입하여 제 1 웨이퍼 내지 제 11 웨이퍼를 결합하여 웨이퍼 조립체를 형성할 수 있다.
또한, 제 1 웨이퍼(1110) 내지 제 11 웨이퍼(도시 생략)을 다수의 정렬용 홀(1040)을 포함할 수 있다. 정렬용 홀(1040)은 각각의 웨이퍼의 내측에 형성될 수 있다.
조립용 홀(1030)과 마찬가지로, 정렬용 홀(1040)은 각각의 웨이퍼에 대해 동일한 위치에 형성된다. 따라서, 제 1 웨이퍼 내지 제 11 웨이퍼를 정렬하는 경우, 각각의 웨이퍼에 형성된 정렬용 홀은 제 1 웨이퍼로부터 제 11 웨이퍼까지 연결되는 하나의 홀을 형성한다.
따라서, 조립용 홀 및 조립용 핀을 이용하여 웨이퍼 조립체를 형성한 후, 정렬용 홀(1040)에 정렬용 핀(도시 생략)을 삽입하여 제 1 웨이퍼 내지 제 11 웨이퍼를 보다 정밀하게 정렬할 수 있다.
도 19a 내지 도 19c는 본 발명의 일 실시예에 따라 형성된 웨이퍼 조립체의 단면도이다.
전술한 바와 같이 본 발명의 일 실시예에 따른 웨이퍼 조립체(1000)는 제 1 웨이퍼(1110) 내지 제 11 웨이퍼(1130c)가 서로 접착되어 형성된다.
제 1 웨이퍼(1110) 내지 제 11 웨이퍼(1130c)는 각각 다수의 제 1 레이어(230) 내지 제 11 레이어(250c)를 포함할 수 있다. 따라서, 웨이퍼 조립체(1000)는 다수의 서브 블록체(200)를 포함할 수 있다.
서브 블록체(200)는 제 11 레이어(250c)로부터 제 1 레이어(230)로의 방향(1010)으로 가해지는 압력에 의해 웨이퍼 조립체(1000)로부터 분리될 수 있다.
제 1 웨이퍼(1110)는 다수의 제 1 레이어(230)을 포함할 수 있으며, 웨이퍼 조립체(1000)는 제 1 레이어(230)와 제 2 웨이퍼(1120a) 사이에 이격부(1020)를 포함한다. 이격부(1020)는, 서브 블록체(200)가 웨이퍼 조립체(1000)로부터 분리되는 경우, 제 1 레이어(230)가 제 2 웨이퍼(1120a)로부터 용이하게 분리되도록 한다.
즉, 이격부(1020)가 없다면, 웨이퍼 간의 접착으로 인하여 제 1 레이어(230)의 테두리 부분이 제 2 웨이퍼(1120a)와 접착하게 된다. 따라서, 웨이퍼 조립체(1000)와 서브 블록체(200)가 분리될 때, 제 1 레이어(230)가 제 2 웨이퍼(1120a)로부터 용이하게 분리될 수 없고, 경우에 따라 제 1 레이어(230)의 내측에 압력이 가해져 제 1 레이어(230)가 파손될 수도 있다.
또한, 본 발명의 일 실시예에 따른 웨이퍼 조립체(1000)는 버퍼부(1050)를 포함한다. 버퍼부(1050)는 제 2 레이어(240a) 내지 제 11 레이어(250c)의 외측에 형성된다.
버퍼부(1050)는 제 2 레이어(240a) 내지 제 11 레이어(250c)가 각각 제 2 웨이퍼(1120a) 내지 제 11 웨이퍼(1130c)로부터 분리될 때, 제 2 레이어(240a) 내지 제 11 레이어(250c)를 분리시키는 힘이 제 2 레이어(240a) 내지 제 11 레이어(250c)의 내측으로 전달되지 않도록 완충하는 역할을 수행한다.
버퍼부(1050)는 서브 블록체(200)가 웨이퍼 조립체(1000)로부터 분리될 때, 서브 블록체(200)와 함께 웨이퍼 조립체(1000)로부터 분리될 수 있다. 이러한 경우, 버퍼부(1050)는 서브 블록체(200)로부터 별도로 제거된다.
도 20a 내지 도 20b는 본 발명의 일 실시예에 따른 웨이퍼 조립체 및 서브 블록체를 도시한 도면이다.
웨이퍼 조립체(1000)는 다수의 서브 블록체(200)를 포함하며, 일정한 방향으로 압력에 의해 웨이퍼 조립체(1000)로부터 서브 블록체(200)가 분리될 수 있다.
또한 웨이퍼 조립체(1000)는 정렬용 홀(1040)을 포함한다. 웨이퍼를 접착하는 경우, 정렬용 홀(1040)을 이용하여 각각의 웨이퍼에 에칭된 캐리어가 서로 정확하게 정렬되도록 조절될 수 있다.
서브 블록체(200)는 정렬 홀(210), 연결 홀(220), 제 1 요철부(2311) 및 제 2 요철부(2312)를 포함할 수 있다.
정렬 홀(210) 및 연결 홀(220)를 이용하여 프로브(도시 생략)가 삽입되고 정렬된다. 또한, 제 1 요철부(2311) 및 제 2 요철부(2312)를 이용하여 서브 블록체 가 캐리어 기판(도시 생략)에 정렬되어 삽입된다.
도 21은 본 발명의 일 실시예에 따른 서브 블록체과 캐리어 기판을 결합하는 흐름을 도시한 순서도이다.
단계(S110)에서, 정렬용 프레임과 캐리어 기판을 정렬시킨다. 정렬용 프레임은 캐리어 기판에 구비된 홀에 대응하는 정렬용 홀을 포함한다. 따라서, 캐리어 기판의 홀 및 정렬용 프레임의 홀이 대응하도록 정렬용 프레임과 캐리어 기판을 정렬시킨다.
단계(S120)에서, 서브 블록체를 정렬용 프레임이 정렬된 캐리어 기판의 홀에 삽입시키고, 정렬용 프레임과 서브 블록체를 정렬시킨다.
정렬용 프레임에 구비된 정렬용 홀은 서브 블록체에 구비된 요철부에 대응하는 요철 결합부를 포함한다. 따라서, 서브 블록체의 요철부가 정렬용 프레임의 요철 결합부의 모양에 일치하도록 서브 블록체를 캐리어 기판에 구비된 서브 블록체 홀에 삽입한다.
이처럼 정렬용 프레임의 요철 결합부를 이용하여 서브 블록체를 캐리어 기판에 삽입함으로써, 캐리어 기판에 삽입된 다수의 서브 블록체가 정렬용 프레임에 의해 서로 정렬될 수 있다.
단계(S130)에서, 캐리어 기판과 캐리어 기판에 삽입된 서브 블록체와 캐리어 기판을 접합시킨다.
캐리어 기판에 구비된 서브 블록체 홀의 면적은 서브 블록체의 제 1 레이어의 면적보다 작다. 이로 인해, 서브 블록체는 캐리어 기판의 홀에 완전히 삽입되 지 않고, 서브 블록체의 제 2 레이어 내지 제 11 레이어만이 캐리어 기판의 서브 블록체 홀에 삽입되고, 제 1 레이어는 서브 블록체 홀의 외측면 둘레에 접촉하여 캐리어 기판의 외측에 돌출된다.
따라서, 캐리어 기판과 캐리어 기판의 외측에 돌출된 제 1 레이어 부분을 에폭시 등을 도포하고 경화시켜 캐리어 기판에 서브 블록체를 접합시킨다.
정렬용 프레임의 정렬용 홀은 도포부를 포함하며, 도포부에 캐리어 기판이 노출되므로, 도포부에 에폭시 등의 물질을 도포하여 캐리어 기판에 서브 블록체를 접합시킬 수 있다.
단계(S140)에서, 캐리어 기판에 대해 서브 블록체의 접합이 완료된 후, 캐리어 기판에 정렬된 정렬용 프레임을 제거한다.
캐리어 기판의 크기가 정렬용 프레임에 비해 크지 않은 경우, 하나의 캐리어 기판에 정렬용 프레임을 한번 사용하여 서브 블록체를 캐리어 기판에 삽입할 수 있다. 또한, 캐리어 기판 및 정렬용 프레임의 크기에 따라, 하나의 캐리어 기판에 서브 블록체를 삽입하기 위하여, 다수의 정렬용 프레임을 사용하거나 하나의 정렬용 프레임을 여러 번 사용하여 서브 블록체를 캐리어 기판에 삽입할 수 있다.
예를 들어, 하나의 정렬용 프레임을 여러 번 사용하는 경우, 캐리어 기판의 일부분에 대하여 상술한 단계(S110) 내지 단계(S130)를 수행한 후, 동일한 정렬용 프레임을 이용하여 다시 캐리어 기판의 다른 부분에 상술한 단계(S110) 내지 단계(S130)를 수행할 수 있다.
또한, 캐리어 기판에서의 서브 블록체의 배치에 따라 정렬용 홀이 다양한 모 양으로 배치되거나, 다양한 모양의 정렬용 홀을 구비한 정렬용 프레임이 사용될 수 있다.
도 22a는 본 발명의 일 실시예에 따른 정렬 프레임을 도시한 도면이다.
본 발명의 일 실시예에 따른 정렬 프레임(800)은 다수의 정렬용 홀(810)을 포함하며, 정렬용 홀(810)은 필요에 따라 다양한 배치로 정렬 프레임(800)에 형성될 수 있다.
도 22b는 본 발명의 일 실시예에 따른 정렬 프레임의 정렬용 홀을 도시한 도면이다.
본 발명의 일 실시예에 따른 정렬용 홀(810)은 삽입 영역(811) 및 도포 영역(813)을 포함한다.
삽입 영역(811)은 하나의 서브 블록체가 캐리어 기판에 삽입되는 영역이며, 서브 블록체를 정렬할 수 있는 요철 결합부(812)를 포함한다
요철 결합부(812)는 서브 블록체에 구비된 요철부에 대응하는 형상을 하며, 이로 인해 요철 결합부(812)와 서브 블록체의 요철부는 서로 결합될 수 있다. 따라서, 요철 결합부(812)와 서브 블록체의 요철부를 대응시켜 서브 블록체를 삽입 영역(811)에 정렬시킬 수 있다.
도포 영역(813)은 서브 블록체를 캐리어 기판에 접합시키기 위하여 에폭시 등의 접합 물질이 도포되는 부분이다. 도포 영역(813)에 의해 캐리어 기판의 일부가 외부에 노출되고, 외부에 노출되는 캐리어 기판의 영역에 에폭시 등이 도포된다. 도포된 에폭시는 서브 블록체와 캐리어 기판을 서로 접합시킨다.
도 22c는 본 발명의 다른 실시예에 따른 정렬 프레임의 정렬용 홀을 도시한 도면이다.
본 발명의 다른 실시예에 따른 정렬용 홀(820)은 두 개의 서브 블록체가 인접하여 캐리어 기판에 삽입되는 경우 사용되며, 삽입 영역(821) 및 도포 영역(823)을 포함한다.
삽입 영역은 서브 블록체를 정렬할 수 있는 요철 결합부(822)를 포함한다. 요철 결합부(822)는 서브 블록체가 정렬하여 캐리어 기판에 삽입되도록 한다.
특히 캐리어 기판의 하나의 홀에 두 개의 서브 블록체가 인접하여 삽입되는 경우, 두 개의 선택 영역(821) 사이에 구비된 요철 결합부(822)에 의해 서브 블록체가 일정 거리로 이격되도록 정렬될 수 있다.
도 22d는 본 발명의 또 다른 실시예에 따른 정렬 프레임의 정렬용 홀 및 서브 블록체를 도시한 도면이다.
본 발명의 또 다른 일 실시예에 따른 정렬용 홀(830)은 두 개의 서브 블록체를 정렬하여 캐리어 기판에 삽입할 수 있다.
이처럼 서브 블록체가 정렬되는 경우, 서로 다른 형태의 제 1 서브 블록체(831a) 제 2 서브 블록체(831b)가 사용될 수 있다. 이 경우, 제 2 서브 블록체는 제 1 서브 블록체(200a)의 요철부(2311a)에 대응하는 결합부(2311b)를 포함한다.
따라서, 제 1 서브 블록체(831a) 및 제 2 서브 블록체(831b)가 정렬용 홀(830)에 삽입된 경우, 요철부(2311a) 및 결합부(2311b)는 결합하여 제 1 서브 블록체(200a)와 제 2 서브 블록체(200b)를 정렬시킬 수 있다.
도 23은 본 발명의 일 실시예에 따른 서브 블록체, 정렬용 프레임 및 캐리어 기판을 도시한 도면이다.
서브 블록체(200)의 제 1 레이어(230)는 정렬용 홀(810)의 삽입 영역과 면적이 동일하다. 따라서, 제 1 레이어(230)는 정렬용 홀(810)의 삽입 영역에 각 모서리가 일치하여 삽입된다.
또한, 서브 블록체(200)가 캐리어 기판(100)의 서브 블록체 홀(110)에 삽입되는 부분(270)의 단면적은 서브 블록체 홀(110)의 면적과 동일하거나 작을 수 있다. 따라서, 서브 블록체(200)의 삽입 부분(270)은 서브 블록체 홀(110)에 닿도록 삽입되거나 또는 서브 블록체 홀(110)에 간격을 두고 삽입될 수 있다.
도 24는 본 발명의 일 실시예에 따른 정렬용 프레임을 도시한 도면이다.
본 발명의 일 실시예에 따른 정렬용 프레임은 캐리어 기판의 크기 및 삽입시키고자 하는 서브 블록체의 배치에 따라 하나 이상의 프레임으로 구성될 수 있다.
본 발명의 일 실시예에 따른 정렬용 프레임(1200)은 제 1 프레임(1210), 제 2 프레임(1220) 및 제 3 프레임(1230)을 포함한다.
캐리어 기판의 크기에 따라 하나의 캐리어 기판에 제 1 프레임 내지 제 3 프레임(1210 내지 1230)가 반복하여 사용될 수 있다.
즉, 하나의 캐리어 기판의 일부분에 제 1 프레임 내지 제 3 프레임(1210 내지 1230)을 적용하여 하나 이상의 서브 블록체를 삽입한 후, 다시 캐리어 기판의 다른 부분에 제 1 프레임 내지 제 3 프레임(1210 내지 1230)을 적용하여 하나 이상의 서브 블록체를 삽입하는 반복 과정을 통해 하나의 캐리어 기판에 서브 블록체를 삽입할 수 있다.
캐리어 기판에 삽입하고자 하는 서브 블록체의 배치에 따라, 제 1 내지 제 3 프레임(1210 내지 1230)은 다양한 모양의 정렬용 홈(1211, 1212, 1221 및 1231)을 포함할 수 있으며, 이러한 정렬용 홈은 다양하게 배치될 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 프로브 카드 기판 조립체를 개략적으로 도시한 도면,
도 2는 본 발명의 일 실시예에 따른 캐리어 기판을 도시한 도면,
도 3은 본 발명의 일 실시예에 따른 프로브 카드 기판 조립체를 도시한 도면,
도 4는 본 발명의 일 실시예에 따른 프로브 카드 기판 조립체를 도시한 도면,
도 5는 본 발명의 일 실시예에 따른 서브 블록체를 도시한 단면도,
도 6은 본 발명의 일 실시예에 따른 프로브(probe)를 도시한 단면도,
도 7은 본 발명의 일 실시예에 따라 프로브가 삽입된 서브 블록체를 도시한 단면도,
도 8a는 본 발명의 일 실시예에 따라 프로브가 삽입된 서브 블록체를 도시한 사시도,
도 8b는 본 발명의 일 실시예에 따른 서브 블록체의 단면도,
도 9는 본 발명의 일 실시예에 따른 서브 블록체의 제 1 레이어에 대한 도 8b의 A-A'의 단면도,
도 10은 본 발명의 일 실시예에 따른 서브 블록체의 제 2 레이어에 대한 도 8b의 B-B'의 단면도,
도 11은 본 발명의 일 실시예에 따른 서브 블록체의 제 2 레이어에 대한 도 8b의 C-C'의 단면도,
도 12는 본 발명의 일 실시예에 따른 서브 블록체의 제 9 레이어에 대한 도 8b의 D-D'의 단면도,
도 13은 본 발명의 일 실시예에 따라 서브 블록체를 제조하는 방법의 흐름을 도시한 순서도,
도 14는 본 발명의 일 실시예에 따라 제 1 레이어가 형성되는 제 1 웨이퍼를 에칭하기 위한 제 1 마스크(mask)에서 하나의 제 1 레이어를 형성하는 부분을 도시한 도면,
도 15는 본 발명의 일 실시예에 따라 제 2 레이어가 형성되는 제 2 웨이퍼를 에칭하기 위한 제 2 마스크에서 하나의 제 2 레이어를 형성하는 부분을 도시한 도면,
도 16은 본 발명의 일 실시예에 따른 제 2 레이어 내지 제 8 레이어가 형성되는 제 2 웨이퍼 내지 제 8 웨이퍼를 에칭하기 위한 제 3 마스크에서 하나의 제 2 레이어 내지 제 8 레이어를 형성하는 부분을 도시한 도면,
도 17은 본 발명의 일 실시예에 따라 제 9 레이어 내지 제 11 레이어가 형성되는 제 9 웨이퍼 내지 제 11 웨이퍼를 에칭하기 위한 제 4 마스크에서 하나의 제 9 레이어 내지 제 11 레이어를 형성하는 부분을 도시한 도면,
도 18은 본 발명의 일 실시예에 따른 웨이퍼 조립체에 대한 제 1 웨이퍼 측에서의 평면도,
도 19a는 본 발명의 일 실시예에 따라 형성된 웨이퍼 조립체의 단면도,
도 19b는 본 발명의 일 실시예에 따라 형성된 웨이퍼 조립체의 단면도,
도 19c는 본 발명의 일 실시예에 따라 형성된 웨이퍼 조립체의 단면도,
도 20a는 본 발명의 일 실시예에 따른 웨이퍼 조립체 및 서브 블록체를 도시한 도면,
도 20b는 본 발명의 일 실시예에 따른 웨이퍼 조립체 및 서브 블록체를 도시한 도면,
도 21은 본 발명의 일 실시예에 따른 서브 블록체과 캐리어 기판을 결합하는 흐름을 도시한 순서도,
도 22a는 본 발명의 일 실시예에 따른 정렬 프레임을 도시한 도면,
도 22b는 본 발명의 일 실시예에 따른 정렬 프레임의 정렬용 홀을 도시한 도면,
도 22c는 본 발명의 다른 실시예에 따른 정렬 프레임의 정렬용 홀을 도시한 도면,
도 22d는 본 발명의 또 다른 실시예에 따른 정렬 프레임의 정렬용 홀 및 서브 블록체를 도시한 도면,
도 23은 본 발명의 일 실시예에 따른 서브 블록체, 정렬용 프레임 및 캐리어 기판을 도시한 도면,
도 24는 본 발명의 일 실시예에 따른 정렬용 프레임을 도시한 도면.

Claims (19)

  1. 적층된 복수의 레이어를 포함하며 프로브가 삽입 정렬되는 하나 이상의 홀이 형성된 복수의 서브 블록체를 포함하는 웨이퍼 조립체에 있어서,
    상기 복수의 레이어에 대응하는 복수의 웨이퍼가 적층되며, 상기 복수의 웨이퍼 각각에 있어서 상기 복수의 서브 블록체 패턴에 대응하는 영역이 포토리소그래피 공정에 의해 제거되어 형성된 서브 블록체 경계부를 따라 각각 구획되며, 상기 구획된 영역이 적층되어 상기 서브 블록체를 형성하는 것인 웨이퍼 조립체.
  2. 제 1 항에 있어서,
    상기 각각의 서브 블록체의 하나 이상의 측면에 형성되어 상기 서브 블록체가 상기 웨이퍼 조립체로부터 분리되는 경우, 상기 서브 블록체의 내측으로 전달되는 힘을 완충하는 버퍼부
    를 더 포함하는 웨이퍼 조립체.
  3. 제 2 항에 있어서,
    상기 복수의 웨이퍼 각각에 있어서 상기 버퍼부 패턴에 대응하는 영역이 포토리소그래피 공정에 의해 제거되어 형성된 버퍼부 경계부를 따라 각각 구획되며, 상기 구획된 영역이 적층되어 상기 버퍼부를 형성하는 것인 웨이퍼 조립체.
  4. 제 1 항에 있어서,
    상기 각각의 서브 블록체를 형성하도록 상기 서브 블록체 경계부를 따라 구획되고 적층된 상기 영역 중, 최상위 영역은 나머지 적층된 영역 보다 크게 형성되는 것인 웨이퍼 조립체.
  5. 제 4 항에 있어서,
    상기 최상위 영역 중 상기 나머지 적층된 영역을 초과하는 영역에 대응하여, 상기 최상위 영역과 접하는 하부 영역이 제거되어 형성된 이격부를 더 포함하는 것인 웨이퍼 조립체.
  6. 제 5 항에 있어서,
    상기 이격부는 포토리소그래피 공정에 의해 제거되어 형성되는 것인 웨이퍼 조립체.
  7. 제 1 항에 있어서,
    상기 각각의 서브 블록체의 하나 이상의 측면에 형성되어 상기 서브 블록체가 상기 웨이퍼 조립체로부터 분리되는 경우, 상기 서브 블록체의 내측으로 전달되는 힘을 차단하는 파손 방지홈
    을 더 포함하는 웨이퍼 조립체.
  8. 제 2 항에 있어서,
    상기 각각의 버퍼부의 하나 이상의 외측면에 형성되어 상기 서브 블록체가 상기 웨이퍼 조립체로부터 분리되는 경우, 상기 버퍼부의 외측으로 전달되는 힘을 차단하는 파손 방지홈
    을 더 포함하는 웨이퍼 조립체.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 파손 방지홈은 포토리소그래피 공정에 의해 제거되어 형성되는 것인 웨이퍼 조립체.
  10. 적층된 복수의 레이어를 포함하며 프로브가 삽입 정렬되는 하나 이상의 홀이 형성된 복수의 서브 블록체를 포함하는 웨이퍼 조립체의 제조 방법에 있어서,
    (a) 상기 복수의 레이어에 대응하는 복수의 웨이퍼를 준비하는 단계,
    (b) 상기 복수의 웨이퍼 각각에 있어서, 상기 복수의 서브 블록체 패턴에 대응하는 영역을 포토리소그래피 공정에 의해 제거하여 상기 하나 이상의 홀 및 서브 블록체 경계부를 형성하는 단계,
    (c) 상기 복수의 웨이퍼 각각을 열융접합용 코팅하는 단계,
    (d) 상기 열융접합용 코팅이 적용된 복수의 웨이퍼를 정렬하여 적층하는 단계 및
    (e) 상기 정렬된 복수의 웨이퍼 웨이퍼를 접합하는 단계
    를 포함하는 웨이퍼 조립체의 제조 방법.
  11. 제 10 항에 있어서,
    상기 각각의 서브 블록체를 형성하도록 상기 서브 블록체 경계부를 따라 구획되고 적층된 상기 영역 중, 최상위 영역은 나머지 적층된 영역 보다 크게 형성되는 것인 웨이퍼 조립체의 제조 방법.
  12. 제 11 항에 있어서,
    (b-1) 상기 최상위 영역 중 상기 나머지 적층된 영역을 초과하는 영역에 대 응하여, 상기 최상위 영역과 접하는 하부 영역을 포토리소그래피 공정에 의해 제거하여 이격부를 형성하는 단계
    를 더 포함하는 것인 웨이퍼 조립체의 제조 방법.
  13. 제 10 항에 있어서,
    (b-2) 상기 서브 블록체가 상기 웨이퍼 조립체로부터 분리되는 경우, 상기 서브 블록체의 내측으로 전달되는 힘을 완충하는 버퍼부를 상기 각각의 서브 블록체의 하나 이상의 측면에 형성하는 단계
    를 더 포함하는 웨이퍼 조립체의 제조 방법.
  14. 제 13 항에 있어서,
    상기 (b-2) 단계는,
    상기 복수의 웨이퍼 각각에 있어서 상기 버퍼부 패턴에 대응하는 영역이 포토리소그래피 공정에 의해 제거되어 형성된 버퍼부 경계부를 따라 각각 구획되며, 상기 구획된 영역이 적층되어 상기 버퍼부가 형성되는 것인 웨이퍼 조립체의 제조 방법.
  15. 제 10 항에 있어서,
    상기 각각의 서브 블록체의 하나 이상의 측면에 형성되어 상기 서브 블록체가 상기 웨이퍼 조립체로부터 분리되는 경우, 상기 서브 블록체의 내측으로 전달되는 힘을 차단하는 파손 방지홈이 형성되는 것을 특징으로 하는 웨이퍼 조립체의 제조 방법.
  16. 제 15 항에 있어서,
    상기 파손 방지홈의 형성은,
    (b-2) 상기 복수의 웨이퍼 각각에 있어서, 상기 파손 방지홈에 대응하는 영역을 포토리소그래피 공정에 의해 제거하여 상기 파손 방지홈을 형성하는 단계
    에 의해 수행되는 것인 웨이퍼 조립체의 제조 방법.
  17. 제 10 항에 있어서,
    상기 각각의 버퍼부의 하나 이상의 측면에 형성되어 상기 서브 블록체가 상기 웨이퍼 조립체로부터 분리되는 경우, 상기 버퍼부의 내측으로 전달되는 힘을 차단하는 파손 방지홈이 형성되는 것을 특징으로 하는 웨이퍼 조립체의 제조 방법.
  18. 제 17 항에 있어서,
    상기 파손 방지홈의 형성은,
    (b-3) 상기 복수의 웨이퍼 각각에 있어서, 상기 파손 방지홈에 대응하는 영역을 포토리소그래피 공정에 의해 제거하여 상기 파손 방지홈을 형성하는 단계
    에 의해 수행되는 것인 웨이퍼 조립체의 제조 방법.
  19. 제 10 항 내지 제 18 항 중 어느 한 항에 있어서,
    (e) 상기 접합된 웨이퍼에 절연 유기물 코팅을 적용하는 단계
    를 더 포함하는 것인 웨이퍼 조립체의 제조 방법.
KR1020090073933A 2009-08-11 2009-08-11 서브 블록체를 포함하는 웨이퍼조립체 KR101054475B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090073933A KR101054475B1 (ko) 2009-08-11 2009-08-11 서브 블록체를 포함하는 웨이퍼조립체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090073933A KR101054475B1 (ko) 2009-08-11 2009-08-11 서브 블록체를 포함하는 웨이퍼조립체

Publications (2)

Publication Number Publication Date
KR20110016300A true KR20110016300A (ko) 2011-02-17
KR101054475B1 KR101054475B1 (ko) 2011-08-04

Family

ID=43774745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090073933A KR101054475B1 (ko) 2009-08-11 2009-08-11 서브 블록체를 포함하는 웨이퍼조립체

Country Status (1)

Country Link
KR (1) KR101054475B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121449A1 (ko) * 2011-03-08 2012-09-13 (주)엠투엔 프로브 카드 및 제조방법
KR20200018221A (ko) * 2018-08-09 2020-02-19 오므론 가부시키가이샤 검사구, 검사 유닛 및 검사 장치
KR102560324B1 (ko) * 2023-06-21 2023-07-27 세향산업 주식회사 대전류 접속용 접촉기 및 그 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275752A (ja) * 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
KR20080041927A (ko) * 2006-11-08 2008-05-14 주식회사 세미어스테크놀러지 소자 검사용 니들 모듈 및 이를 포함하는 프로브 카드
KR100906495B1 (ko) * 2007-06-18 2009-07-08 (주)엠투엔 프로브 기판 조립체

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012121449A1 (ko) * 2011-03-08 2012-09-13 (주)엠투엔 프로브 카드 및 제조방법
KR101278713B1 (ko) * 2011-03-08 2013-06-25 (주)엠투엔 프로브 카드 및 제조방법
US9671431B2 (en) 2011-03-08 2017-06-06 M2N Inc. Probe card and manufacturing method
KR20200018221A (ko) * 2018-08-09 2020-02-19 오므론 가부시키가이샤 검사구, 검사 유닛 및 검사 장치
KR102560324B1 (ko) * 2023-06-21 2023-07-27 세향산업 주식회사 대전류 접속용 접촉기 및 그 제조방법

Also Published As

Publication number Publication date
KR101054475B1 (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
US8232818B2 (en) Probe head for a microelectronic contactor assembly, the probe head having SMT electronic components thereon
US6229100B1 (en) Low profile socket for microelectronic components and method for making the same
US11860192B2 (en) Probe head and probe card having same
KR102650163B1 (ko) 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드
KR101054475B1 (ko) 서브 블록체를 포함하는 웨이퍼조립체
KR20200090564A (ko) 프로브 핀 기판 및 이를 이용한 프로브 카드 제조 방법
KR101054474B1 (ko) 서브 블록체를 이용한 프로브 카드 기판 조립체
KR20020090908A (ko) 자기 부착 칩
KR20090096582A (ko) 어드밴스 프로브카드와 그의 프로브헤드 조립체 구성방법
KR101054476B1 (ko) 프로브 카드 기판 조립체를 위한 서브 블록체
KR100906497B1 (ko) 프로브 카드용 프로브 기판, 프로브 카드 및 그 제조 방법
KR100906495B1 (ko) 프로브 기판 조립체
KR100932990B1 (ko) 프로브 카드 조립체
US20230160926A1 (en) Probe card
TW202139313A (zh) 探針頭及包括其的探針卡
KR20090096583A (ko) 어드밴스 프로브카드의 정열판 제조방법
KR102342805B1 (ko) 프로브 카드
KR100872066B1 (ko) 프로브 기판 조립체
KR100926938B1 (ko) 프로브 카드 조립체 및 그 제조 방법
KR200394134Y1 (ko) 반도체 검사용 프로브 카드
KR100954361B1 (ko) 프로브 카드
KR200380247Y1 (ko) 반도체 검사용 프로브 카드
WO2022208708A1 (ja) プローブカード
US20230143340A1 (en) Probe head and probe card having same
KR20090117218A (ko) 프로브 카드의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140613

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150727

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160523

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170517

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180726

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190524

Year of fee payment: 9