KR20110002334A - 다중 칩 구조의 ｒｆｉｄ 장치 - Google Patents

다중 칩 구조의 ｒｆｉｄ 장치 Download PDF

Info

Publication number
KR20110002334A
KR20110002334A KR1020090059871A KR20090059871A KR20110002334A KR 20110002334 A KR20110002334 A KR 20110002334A KR 1020090059871 A KR1020090059871 A KR 1020090059871A KR 20090059871 A KR20090059871 A KR 20090059871A KR 20110002334 A KR20110002334 A KR 20110002334A
Authority
KR
South Korea
Prior art keywords
antenna node
node
rfid chip
signal input
substrate
Prior art date
Application number
KR1020090059871A
Other languages
English (en)
Other versions
KR101029617B1 (ko
Inventor
정연우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090059871A priority Critical patent/KR101029617B1/ko
Publication of KR20110002334A publication Critical patent/KR20110002334A/ko
Application granted granted Critical
Publication of KR101029617B1 publication Critical patent/KR101029617B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/07796—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements on the record carrier to allow stacking of a plurality of similar record carriers, e.g. to avoid interference between the non-contact communication of the plurality of record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/072—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising a plurality of integrated circuit chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 일 측면에 따른 RFID 장치는, 제1 기판을 갖는 제1 RFID 칩; 및 제2 기판을 가지며 상기 제1 RFID 칩에 적층된 제2 RFID 칩을 포함하며, 상기 제1 RFID 칩에서의 제1 기판 배면의 반대측이 상기 제2 RFID 칩에서의 제2 기판 배면의 반대측과 마주보도록, 상기 제2 RFID 칩은 상기 제1 RFID 칩에 적층되어 있고, 상기 제1 기판의 배면에 제1 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드가 배치되고, 상기 제2 기판의 배면에 제2 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드가 배치된다.
RFID 칩

Description

다중 칩 구조의 ＲＦＩＤ 장치{RFID DEVICE HAVING MULTICHIP STRUCTURE}
본 발명은 RFID 장치에 관한 것으로서, 보다 상세하게는 적층형 다중 칩 구조를 갖는 RFID 장치에 관한 것이다.
최근에 RFID(Radio Frequency Identification) 장치는 물류 관리 시스템, 사용자 인증 시스템, 전자 화폐 시스템, 교통 시스템 등의 여러가지 분야에 이용되고 있다. 예를 들어, 물류관리 시스템에서는 배달 전표 또는 태그(tag) 대신에 데이터가 기록된 IC(Integrated Circuit) 태그를 이용하여 화물의 분류 또는 재고 관리 등이 행해지고 있다. 사용자 인증 시스템에서도 개인 정보 등을 기록한 IC 카드를 이용하여 입실 관리 등을 행하고 있다.
RFID 장치는 신호의 송수신 및 신호 처리를 위한 아날로그 회로 및 디지털 회로와 함께 데이터를 저장하기 위한 메모리를 구비한다. RFID 기능의 다변화로 기능의 다양화, 메모리 용량의 극대화 및 칩 사이즈의 최소화를 실현하고자 하는 노력이 진행중이다. 기존의 와이어 본딩이나 플립 칩(flip chip) 등을 이용한 안테나 전극 패드와 RFID 칩 간의 연결 방식에서는, RFID 칩의 면적을 줄이는 데에 있어서 RFID 칩의 그라운드 패드와 신호 입력 패드와 같은 전면 패드의 면적에 의한 한계가 발생한다. 이는 웨이퍼 전면(front side)에 다수의 패드를 형성하기 위한 별도의 레이아웃 공간 면적이 필요하기 때문이다.
도 1은 종래의 RFID 장치를 나타낸 단면도이다. 도 1을 참조하면, 반도체 기판(101)에 소자 분리막(102)과 불순물 영역(103)이 형성되어 있고, 기판(101) 상에는 게이트 구조(104)와 메탈층(metal layers)(110, 120, 130, 131, 132)과 제1 내지 제4 컨택(111, 112, 113, 114)과 커패시터(125)가 형성되어 RFID 내부 회로의 일부를 구성한다. 메탈층은 레벨에 따라 제1 메탈층(110), 제2 메탈층(120) 및 제3 메탈층(130, 131, 132)으로 구분될 수 있다. 제3 메탈층(130~132) 상에 형성된 패시베이션층(140)은 제3 메탈층(131, 132)의 일부를 오픈(open)시키고, 오픈된 영역에는 안테나 노드인 그라운드 패드(141)와 신호 입력 패드(142)가 형성되어 있다. 이 그라운드 및 신호입력 패드(141, 142)는 패키징을 위해 안테나 전극들에 각각 연결된다.
이러한 종래 RFID 장치를 개선하여 장치의 사이즈를 더 줄이거나 장치 내의 메모리 용량을 더 크게 할 필요가 있다. 기능의 다양화를 위해서는 같은 면적에서 더 큰 용량의 메모리가 필요하고, RFID 장치의 면적을 줄이는데 있어서 칩 전면에 배치된 다수 패드 면적에 의한 한계를 극복할 필요가 있다.
본 발명의 일 과제는 메모리 용량의 증대와 장치 면적의 축소에 유리하며 RFID 회로 레이아웃 면적을 감소시킬 수 있는 RFID 장치를 제공하는 것이다.
본 발명의 일 측면에 따른 RFID 장치는, 제1 기판을 갖는 제1 RFID 칩; 및 제2 기판을 가지며 상기 제1 RFID 칩에 적층된 제2 RFID 칩을 포함한다. 상기 제1 RFID 칩에서의 제1 기판 배면의 반대측이 상기 제2 RFID 칩에서의 제2 기판 배면의 반대측과 마주보도록, 상기 제2 RFID 칩은 상기 제1 RFID 칩에 적층되어 있다. 상기 제1 기판의 배면에 제1 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드가 배치되고, 상기 제2 기판의 배면에 제2 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드가 배치된다.
본 발명의 실시형태에 따르면, 상기 제1 및 제2 RFID 칩 각각은 안테나 노드와 연결하기 위한 안테나 노드 접속용 메탈층을 포함하되, 상기 제1 RFID 칩의 안테나 노드 접속용 메탈층은 상기 제1 기판을 관통하는 딥 컨택(deep contact)를 통해 안테나 노드에 연결되고, 상기 제2 RFID 칩의 안테나 노드 접속용 메탈층은 상기 제2 기판을 관통하는 딥 컨택을 통해 안테나 노드에 연결될 수 있다.
상기 제1 RFID 칩은, 상기 제1 기판의 배면 반대측에 형성된 제1 그라운드 안테나 노드 접속용 메탈층; 상기 제1 기판의 배면 반대측에 형성된 제1 신호 입력 안테나 노드 접속용 메탈층; 상기 제1 그라운드 안테나 노드 접속용 메탈층에 연결되어 상기 제1 기판의 배면으로 연장된 제1 딥 컨택; 상기 제1 신호 입력 안테나 노드 접속용 메탈층에 연결되어 상기 제1 기판의 배면으로 연장된 제2 딥 컨택; 상기 제1 기판의 배면에 형성되어 상기 제1 딥 컨택에 연결된 제1 그라운드 안테나 노드용 패드; 및 상기 제1 기판의 배면에 형성되어 상기 제2 딥 컨택에 연결된 제1 신호 입력 안테나 노드용 패드를 포함할 수 있다.
또한, 상기 제2 RFID 칩은, 상기 제2 기판의 배면 반대측에 형성된 제2 그라운드 안테나 노드 접속용 메탈층; 상기 제2 기판의 배면 반대측에 형성된 제2 신호 입력 안테나 노드 접속용 메탈층; 상기 제2 그라운드 안테나 노드 접속용 메탈층에 연결되어 상기 제2 기판의 배면으로 연장된 제3 딥 컨택; 상기 제2 신호 입력 안테나 노드 접속용 메탈층에 연결되어 상기 제2 기판의 배면으로 연장된 제4 딥 컨택; 상기 제2 기판의 배면에 형성되어 상기 제3 딥 컨택에 연결된 제2 그라운드 안테나 노드용 패드; 및 상기 제2 기판의 배면에 형성되어 상기 제4 딥 컨택에 연결된 제2 신호 입력 안테나 노드용 패드를 포함할 수 있다.
본 발명의 실시형태에 따르면, 상기 RFID 장치는 4점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드 및 신호 입력 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드 및 신호 입력 안테나 노드와 독립적인 접지단 및 신호 입력단일 수 있다.
본 발명의 다른 실시형태에 따르면, 상기 RFID 장치는 3점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드와 공통 노드로서 연결되고, 상기 제1 RFID 칩의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 안테나 노드와 독립적인 신호 입력단일 수 있다. 이 경우, 상기 제1 RDIF 칩의 제1 그라운드 안테나 노드 접속용 메탈층은 접속용 컨택 메탈을 통해 상기 제2 RFID 칩의 제2 그라운드 안테나 노드 접속용 메탈층에 연결될 수 있다.
본 발명의 또 다른 실시형태에 따르면, 상기 RFID 장치는 2점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드와 공통 노드로서 연결되고, 상기 제1 RFID 칩의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 노드와 공통 노드로서 연결될 수 있다. 이 경우, 상기 제1 RFID 칩의 제1 그라운드 안테나 노드 접속용 메탈층 및 제1 신호 입력 안테나 노드 접속용 메탈층은, 접속용 컨택 메탈을 통해 상기 제2 RFID 칩의 제2 그라운드 안테나 노드 접속용 메탈층 및 제2 신호 입력 안테나 노드 접속용 메탈층에 각각 연결될 수 있다. 상기 접속용 컨택 메탈은 자기정렬된 요철형 컨택 메탈층의 결합 구조를 가질 수 있다.
본 발명에 따르면, 적층형의 다중 RFID 칩 구조를 구비하여 칩 면적의 증가 없이 메모리 용량의 다변화를 실현할 수 있다. 또한 안테나 노드 또는 안테나 노드용 패드를 기판 배면에 형성하여 기판 상의 RFID 회로 레이아웃 면적을 감소시킬 수 있고, 패드가 갖는 기생 커패시턴스 또는 저항을 줄여 동작 속도를 향상시키고 저전력을 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지의 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로만 한정되는 것은 아니다. 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 2는 본 발명의 실시형태에 따른 RFID 장치(200)를 나타낸 단면도이다. 도 2를 참조하면, 실리콘 등의 제1 기판(101a)을 갖는 제1 RFID 칩(100A)과 실리콘 등의 제2 기판(101b)을 갖는 제2 RFID 칩(100B)이 서로 마주 본 형태로 적층 또는 접착되어 다중 칩 구조를 형성한다. 특히, 제1 RFID 칩(100A)의 전면측, 즉 제1 기판(101a)의 배면 반대측이 제2 RFID 칩(100B)의 전면측, 즉 제2 기판(101b)의 배면 반대측과 마주보도록, 제2 RFID 칩(100B)이 제1 RFID 칩(100A) 상에 적층되어 있다. 이에 따라, 각 기판의 배면은 적층된 다중 칩 구조의 외측을 향하게 된다.
각 RFID 칩(100A, 100B)에 있어서, 각 기판(101a, 101b)에는 소자 분리막(102a, 102b)과 불순물 영역(103a, 103b)이 형성되어 있고, 기판(101a, 101b) 상에는 게이트 구조(104a, 104b)와 메탈층(110a, 120a, 130a, 131a, 132a, 110b, 120b, 130b, 131b, 132b)과 컨택(111a, 112a, 113a, 114a, 111b, 112b, 113b, 114b)과 커패시터(125a, 125b)가 형성되어 있다. 메탈층과 컨택은 층간절연막들 사이 또는 층간절연막 내에 형성될 수 있다. 메탈층은 레벨에 따라 제1 메탈층(110a, 110b), 제2 메탈층(120a, 120b) 및 제3 메탈층(130a, 131a, 132a, 130b, 131b, 132b)으로 구분될 수 있다. 제3 메탈층 상에 형성된 패시베이션층(140a, 140b)은 절연체로 되어 있다. 제3 메탈층 중 일부 메탈층(131a, 131b)은 그라운드에 접속되고, 다른 일부 메탈층(132a, 132b)은 신호 입력단에 접속된다.
각 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드는 기판 배면에 배치되어 있다. 구체적으로 설명하면, 제1 RFID 칩(100A)의 그라운드 안테나 노드인 전극 패드(이하, '제1 그라운드 안테나 노드용 패드'라 함)(171a)와 제1 RFID 칩(100A)의 신호 입력 안테나 노드인 전극 패드(이하, '제1 신호 입력 안테나 노드용 패드'라 함)(172a)는 제1 기판(101a)의 배면에 배치된다. 또한, 제2 RFID 칩(100B)의 그라운드 안테나 노드인 전극 패드(이하, '제2 그라운드 안테나 노드용 패드'라 함)(171b)와 제2 RFID 칩(100B)의 신호 입력 안테나 노드인 전극 패드(이하, '제2 신호 입력 안테나 노드용 패드'라 함)(172b)는 제2 기판(101b)의 배면에 배치된다. 그라운드 또는 신호 입력 안테나 노드용 패드 각각은 와이어 본딩 또는 플립 칩 구조를 통해 RFID 칩 외측에 배치되는 안테나 전극(도시 않함)에 연결될 수 있다.
이와 같이 적층형 다중 칩 구조의 양쪽 기판 배면에 안테나 노드인 패드를 형성함으로써, 웨이퍼 기판 상에 구현되는 RFID 회로 레이아웃(아날로그 블록이나 디지털 블록과 같은 RFID 내부 회로) 면적을 효과적으로 감소시킬 수 있어 RFID 장치 면적의 감소에 유리하다. 또한, 각각 메모리를 가진 2개의 RFID 칩을 적층시킨 상태로 RFID 장치를 구현함으로써 동일 장치 면적에서 메모리 용량의 증대를 도모할 수 있다.
상술한 바와 같이 적층형 다중 칩 구조에서 기판 배면에 안테나 노드 또는 안테나 노드용 패드를 형성하기 위해, 도 2에 도시된 바와 같이 제1 RFID 칩에 있어서 제1 기판(101a)을 관통하는 딥 컨택(deep contact)(151a, 152a)을 형성하여 제1 기판(101a) 배면의 안테나 노드용 패드(171a, 172a)와 기판(101a) 배면 반대측의 안테나 노드 접속용 메탈층(131a, 132a)을 서로 연결시켜줄 수 있다. 마찬가지로, 제2 RFID 칩에 있어서, 제2 기판(101b)을 관통하는 딥 컨택(151b, 152b)을 형성하여 제2 기판(101b) 배면의 안테나 노드용 패드(171b, 172b)와 기판(101b) 배면 반대측의 안테나 노드 접속용 메탈층(131b, 142b)을 서로 연결시켜줄 수 있다.
상술한 딥 컨택을 통한 안테나 노드용 패드와 안테나 노드 접속용 메탈층의 연결 관계를 그라운드 노드와 신호 입력 노드 별로 구분하여 설명될 수 있다. 제1 RFID 칩(100A)의 제1 기판(101a) 배면의 반대측에 형성된 제1 그라운드 안테나 노드 접속용 메탈층(131a)은 제1 딥 컨택(151a)을 통해 제1 그라운드 안테나 노드용 패드(171a)에 연결되고, 제1 RFID 칩(100A)의 제1 기판(100A) 배면의 반대측에 형성된 제1 신호 입력 안테나 노드 접속용 메탈층(132a)은 제2 딥 컨택(152b)을 통해 제1 신호 입력 안테나 노드용 패드(172a)에 연결된다. 제2 RFID 칩(100B)에서는, 제2 기판(101b) 배면의 반대측에 형성된 제2 그라운드 안테나 노드 접속용 메탈층(131b)은 제3 딥 컨택(151b)을 통해 제2 그라운드 안테나 노드용 패드(171b)에 연결되고, 제2 RFID 칩(100B)의 제2 기판(101b) 배면의 반대측에 형성된 제2 신호 입력 안테나 노드 접속용 메탈층(132b)은 제4 딥 컨택(152b)을 통해 제2 신호 입력 안테나 노드용 패드(172b)에 연결된다.
제1 및 제2 RFID 칩(100A, 100B)의 그라운드 안테나 노드 또는 신호 입력 안테나 노드를 공통 노드로 연결하여 3점 노드 혹은 2점 노드 구조로 사용할 수 있다.
예를 들어, 도 2에 도시된 바와 같이, 접속용 컨택 메탈(31a, 31b)을 이용하 여 제1 RFID 칩(100A)의 그라운드 안테나 노드와 제2 RFID 칩(100B)의 그라운드 안테나 노드를 공통 노드로 연결할 수 있다. 구체적으로 말해서, 제1 그라운드 안테나 노드 접속용 메탈층(131a)에 연결된 접속용 컨택 메탈층(31a)와 제2 그라운드 안테나 노드 접속용 메탈층(131b)에 연결된 접속용 컨택 메탈층(31b)를 서로 연결시킴으로써(접속 영역 C1 참조) 제1 RFID 칩(100A)의 그라운드 안테나 노드와 제2 RFID 칩(100B)의 그라운드 안테나 노드를 공통 노드로 사용할 수 있다.
또한, 도 2에 도시된 바와 같이, 접속용 컨택 메탈(32a, 32b)을 이용하여 제1 RFID 칩(100A)의 신호 입력 안테나 노드와 제2 RFID 칩(100B)의 신호 입력 안테나 노드를 공통 노드로 연결할 수 있다. 구체적으로 말해서, 제1 신호 입력 안테나 노드 접속용 메탈층(132a)에 연결된 접속용 컨택 메탈층(32a)과 제2 신호 입력 안테나 노드 접속용 메탈층(132b)에 연결된 접속용 컨택 메탈층(32b)을 서로 연결시킴으로써(접속 영역 C2 참조) 제1 RFID 칩(100A)의 신호 입력 안테나 노드와 제2 RFID 칩(100B)의 신호 입력 안테나 노드를 공통 노드로 사용할 수 있다. 상술한 바와 같이, 제1 및 제2 RFID 칩(100A, 100B)의 그라운드 안테나 노드와 신호 입력 안테나 노드를 공통 노드로 연결하여 사용함으로써, 전체적으로 2점 노드의 다중 칩 구조를 이루게 된다.
도 3은 접속용 컨택 메탈(31a, 31b) 또는 접속용 컨택 메탈(32a, 32b)의 결합 구조를 설명하기 위한 단면도이다. 도 3에 도시된 바와 같이, 접속용 컨택 메탈 층(31a 또는 32a)의 오목부를 접속용 컨택 메탈층(31b 또는 32b)의 볼록부에 결합시킴으로써 공통 노드를 형성할 수 있다. 이 경우, 요철형 컨택 메탈층의 결합 구조에서 오목부의 폭(a)은 볼록부의 폭(b)보다 크게 함으로써, 자기 정렬(self-align)을 통해 볼록부와 오목부 간 결합을 용이하게 할 수 있다. 도 3과 달리 오목부를 접속용 컨택 메탈층(31b 또는 32b)에 형성하고 볼록부를 접속용 컨택 메탈층(31a 또는 32a)에 형성할 수 있다. 이러한 요철형 컨택 메탈층의 결합 구조 대신에 접속용 컨택 메탈층을 가열하여 리플로우(reflow) 공정을 통해 상하 접속용 컨택 메탈층(31b, 31a) 또는 (32b, 32a)을 서로 결합시킬 수도 있다.
본 발명의 실시형태들에 따르면, 상술한 2점 노드 구조 이외에도, 그라운드 안테나 노드를 공통 노드로 사용하고 신호 입력은 서로 독립적인 입력단을 통해 이루어지는 3 점 노드 구조를 사용할 수 있다.
도 4는 본 발명의 다른 실시형태에 따른 RFID 장치(210)를 나타낸 단면도이다. 도 4의 실시형태에서는, 제1 RFID 칩(100A)의 제1 그라운드 안테나 노드 접속용 메탈층(131a)은 접속용 컨택 메탈(31a, 31b)을 통해 제2 RFID 칩(100B)의 제2 그라운드 안테나 노드 접속용 메탈층(131b)에 연결되어 있다(접속 영역 C1 참조). 그러나, 제1 신호 입력 안테나 노드 접속용 메탈층(132a)은 제2 신호 입력 안테나 노드 접속용 메탈층(132b)와 연결되어 있지 않다. 따라서, 제1 RFID 칩(100A)의 그라운드 안테나 노드는 제2 RFID 칩(100B)의 그라운드 안테나 노드와 공통 노드로 연결되지만, 제1 RFID 칩(100A)의 신호 입력 안테나 노드는 제2 RFID 칩(100B)의 신호 입력 안테나 노드와는 독립적인 신호 입력단을 형성한다. 이에 따라, RFID 장치(210)는 접지단은 공통으로 사용하되 신호 입력은 서로 독립된 2개의 입력단을 통해 실행되는 3점 노드 구조가 된다.
도 5는 본 발명의 또 다른 실시형태에 따른 RFID 장치(220)를 나타낸 단면도로서, 4점 노드 구조를 나타낸다. 제1 그라운드 안테나 노드 접속용 메탈층(131a)와 제2 그라운드 안테나 노드 접속용 메탈층(131b)은 서로 분리되어 있다. 또한 제1 신호 입력 안테나 노드 접속용 메탈층(132a)와 제2 신호 입력 안테나 노드 접속용 메탈층(132b)도 서로 분리되어 있다. 이에 따라, 제1 RFID 칩(100A)의 그라운드 안테나 노드는 제2 RFID 칩(100B)의 그라운드 안테나 노드와는 독립적인 접지단을 이루고, 제1 RFID 칩(100A)의 신호 입력 안테나 노드도 제2 RFID 칩(100B)의 신호 입력 안테나 노드와는 독립적인 신호 입력단을 이룬다.
상술한 여러 실시형태의 RFID 장치의 제조 방법을 간단히 설명하면 아래와 같다. 각 RFID 칩(100A, 100B)의 제조 공정은 제3 메탈층(130a, 131a, 132a, 130b, 131b, 132b) 형성까지는 종전 RFID 칩(도 1 참조)과 동일하게 제작될 수 있다. 그 후, 그라운드와 신호 입력 안테나 노드 연결을 위한 딥 컨택(151a, 152a, 151b, 152b)을 형성한다. 그리고 나서, 기판(101a, 101b) 배면에 대한 식각 또는 연마 등을 통해 기판(101a, 101b)을 얇게 한다. 그 후, n점 노드(n은 2, 3 또는 4)의 다중 칩 구조를 형성하기 위한 연결부(접속용 컨택 메탈: 31a, 31b, 32a, 32b)을 형성하고, 기판(101a, 101b) 배면에 그라운드 및 신호 입력 안테나 노드용 패드(171a, 172a, 171b, 172b)를 형성하여 각 칩(100A, 100B)을 제조한다. 그 후, 양 칩(100A, 100B) 기판(101a, 101b)의 배면을 외측으로 향하면서 2개의 칩을 마주보도록 한 상태에서 2개의 칩을 적층, 접착시킨다. 이로써, 도 2, 4 또는 5의 RFID 칩을 제작할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 종래의 RFID 장치의 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 RFID 장치의 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 RFID 장치 내에 구비되는 접속용 컨택 메탈의 결합 구조를 설명하기 위한 단면도이다.
도 4는 본 발명의 다른 실시형태에 따른 RFID 장치의 단면도이다.
도 5는 본 발명의 또 다른 실시형태에 따른 RFID 장치의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
101a: 제1 기판 101b: 제2 기판
102a, 102b: 소자 분리막 103a, 103b: 불순물 영역
104a, 104b: 게이트 구조
31a, 31b, 32a, 32b: 접속용 컨택 메탈층
110a, 120a, 130a, 110b, 120b, 130b: 메탈층
111a, 112a, 113a, 114a, 115a, 111b, 112b, 113b, 114b, 115b: 컨택
131a: 제1 그라운드 안테나 노드 접속용 메탈층
131b: 제2 그라운드 안테나 노드 접속용 메탈층
132a: 제1 신호 입력 안테나 노드 접속용 메탈층
132b: 제2 신호 입력 안테나 노드 접속용 메탈층
171a, 171b: 그라운드 안테나 노드용 패드
172a, 172b: 신호 입력 안테나 노드용 패드
200, 210, 220: RFID 장치

Claims (10)

  1. 제1 기판을 갖는 제1 RFID 칩; 및
    제2 기판을 가지며 상기 제1 RFID 칩에 적층된 제2 RFID 칩을 포함하고,
    상기 제1 RFID 칩에서의 제1 기판 배면의 반대측이 상기 제2 RFID 칩에서의 제2 기판 배면의 반대측과 마주보도록, 상기 제2 RFID 칩은 상기 제1 RFID 칩에 적층되어 있고,
    상기 제1 기판의 배면에 제1 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드가 배치되고, 상기 제2 기판의 배면에 제2 RFID 칩의 그라운드 안테나 노드와 신호 입력 안테나 노드가 배치되어 있는 RFID 장치.
  2. 제1항에 있어서,
    상기 RFID 장치는 4점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제 2RFID 칩의 그라운드 노드와는 독립적인 접지단이고, 상기 제1 RFID의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 안테나 노드와 독립적인 신호 입력단인 것을 특징으로 하는 RFID 장치.
  3. 제1항에 있어서,
    상기 RFID 장치는 3점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드와 공통 노드로서 연결되고, 상기 제1 RFID 칩의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 안테나 노드와 독립적인 신호 입력단인 것을 특징으로 하는 특징으로 하는 RFID 장치.
  4. 제1항에 있어서,
    상기 RFID 장치는 2점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드와 공통 노드로서 연결되고, 상기 제1 RFID 칩의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 노드와 공통 노드로서 연결된 것을 특징으로 하는 RFID 장치.
  5. 제1항에 있어서,
    상기 제1 및 제2 RFID 칩 각각은 안테나 노드와 연결하기 위한 안테나 노드 접속용 메탈층을 포함하되, 상기 제1 RFID 칩의 안테나 노드 접속용 메탈층은 상기 제1 기판을 관통하는 딥 컨택을 통해 안테나 노드에 연결되고, 상기 제2 RFID 칩의 안테나 노드 접속용 메탈층은 상기 제2 기판을 관통하는 딥 컨택을 통해 안테나 노드에 연결된 것을 특징으로 하는 RFID 장치.
  6. 제1항에 있어서,
    상기 제1 RFID 칩은,
    상기 제1 기판의 배면 반대측에 형성된 제1 그라운드 안테나 노드 접속용 메탈층;
    상기 제1 기판의 배면 반대측에 형성된 제1 신호 입력 안테나 노드 접속용 메탈층;
    상기 제1 그라운드 안테나 노드 접속용 메탈층에 연결되어 상기 제1 기판의 배면으로 연장된 제1 딥 컨택;
    상기 제1 신호 입력 안테나 노드 접속용 메탈층에 연결되어 상기 제1 기판의 배면으로 연장된 제2 딥 컨택;
    상기 제1 기판의 배면에 형성되어 상기 제1 딥 컨택에 연결된 제1 그라운드 안테나 노드용 패드; 및
    상기 제1 기판의 배면에 형성되어 상기 제2 딥 컨택에 연결된 제1 신호 입력 노드용 패드를 포함하는 것을 특징으로 하는 RFID 장치.
  7. 제6항에 있어서,
    상기 제2 RFID 칩은,
    상기 제2 기판의 배면 반대측에 형성된 제2 그라운드 안테나 노드 접속용 메 탈층;
    상기 제2 기판의 배면 반대측에 형성된 제2 신호 입력 안테나 노드 접속용 메탈층;
    상기 제2 그라운드 안테나 노드 접속용 메탈층에 연결되어 상기 제2 기판의 배면으로 연장된 제3 딥 컨택;
    상기 제2 신호 입력 안테나 노드 접속용 메탈층에 연결되어 상기 제2 기판의 배면으로 연장된 제4 딥 컨택;
    상기 제2 기판의 배면에 형성되어 상기 제3 딥 컨택에 연결된 제2 그라운드 안테나 노드용 패드; 및
    상기 제2 기판의 배면에 형성되어 상기 제4 딥 컨택에 연결된 제2 신호 입력 안테나 노드용 패드를 포함하는 것을 특징으로 하는 RFID 장치.
  8. 제7항에 있어서,
    상기 RFID 장치는 3점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드와 공통 노드로서 연결되고, 상기 제1 RFID 칩의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 안테나 노드와 독립적인 신호 입력단이고,
    상기 제1 그라운드 안테나 노드 접속용 메탈층은 접속용 컨택 메탈을 통해 상기 제2 그라운드 안테나 노드 접속용 메탈층에 연결된 것을 특징으로 하는 RFID 장치.
  9. 제7항에 있어서,
    상기 RFID 장치는 2점 노드 구조를 갖고, 상기 제1 RFID 칩의 그라운드 안테나 노드는 상기 제2 RFID 칩의 그라운드 안테나 노드와 공통 노드로서 연결되고, 상기 제1 RFID 칩의 신호 입력 안테나 노드는 상기 제2 RFID 칩의 신호 입력 안테나 노드와 공통 노드로서 연결되고,
    상기 제1 그라운드 안테나 노드 접속용 메탈층 및 제1 신호 입력 안테나 노드 접속용 메탈층은, 접속용 컨택 메탈을 통해 상기 제2 그라운드 안테나 노드 접속용 메탈층 및 제2 신호 입력 안테나 노드 접속용 메탈층에 각각 연결된 것을 특징으로 하는 RFID 장치.
  10. 제8항 또는 제9항에 있어서,
    상기 접속용 컨택 메탈은 자기정렬된 요철형 컨택 메탈층의 결합 구조를 갖는 것을 특징으로 하는 RFID 장치.
KR1020090059871A 2009-07-01 2009-07-01 다중 칩 구조의 ｒｆｉｄ 장치 KR101029617B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059871A KR101029617B1 (ko) 2009-07-01 2009-07-01 다중 칩 구조의 ｒｆｉｄ 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059871A KR101029617B1 (ko) 2009-07-01 2009-07-01 다중 칩 구조의 ｒｆｉｄ 장치

Publications (2)

Publication Number Publication Date
KR20110002334A true KR20110002334A (ko) 2011-01-07
KR101029617B1 KR101029617B1 (ko) 2011-04-15

Family

ID=43610603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059871A KR101029617B1 (ko) 2009-07-01 2009-07-01 다중 칩 구조의 ｒｆｉｄ 장치

Country Status (1)

Country Link
KR (1) KR101029617B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109754049A (zh) * 2017-11-08 2019-05-14 埃迪米亚法国公司 诸如智能卡的安全设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4551321B2 (ja) * 2005-07-21 2010-09-29 新光電気工業株式会社 電子部品実装構造及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109754049A (zh) * 2017-11-08 2019-05-14 埃迪米亚法国公司 诸如智能卡的安全设备

Also Published As

Publication number Publication date
KR101029617B1 (ko) 2011-04-15

Similar Documents

Publication Publication Date Title
US9837299B2 (en) Methods of forming 3-D circuits with integrated passive devices
US10522515B2 (en) Computer modules with small thicknesses and associated methods of manufacturing
US10685275B2 (en) Method for fabricating a smart card device
US10885421B1 (en) RFID integrated circuits with antenna contacts on multiple surfaces
KR20010060343A (ko) 반도체 장치 및 반도체 장치 제조 방법
TW200812448A (en) Flexible electronic assembly
US10727368B2 (en) Optoelectronic device module having a silicon interposer
US20030173673A1 (en) Method for distributed shielding and/or bypass for electronic device with three dimensional interconnection
RU2213391C2 (ru) Полупроводниковое устройство с интеграцией по вертикали
US20070018298A1 (en) Optimized multi-apparation assembly
US20080217791A1 (en) Semiconductor device
US9142485B2 (en) Contactless object with integrated circuit connected to circuit terminals by capacitive coupling
KR102160786B1 (ko) 반도체 패키지
US20120040498A1 (en) Semiconductor device package and method of fabricating the same
US7750427B2 (en) Semiconductor device and a method of manufacturing the same
KR101029617B1 (ko) 다중 칩 구조의 ｒｆｉｄ 장치
US11205639B2 (en) Integrated circuit device with stacked dies having mirrored circuitry
US8848390B2 (en) Capacitive proximity communication using tuned-inductor
JP4626192B2 (ja) 半導体装置
US20240104414A1 (en) Edge capacitive coupling for quantum chips
US20230021853A1 (en) Method for creating a document structure, and document structure
US8283787B2 (en) Semiconductor device
US7999370B2 (en) Semiconductor chip capable of increased number of pads in limited region and semiconductor package using the same
US20200388604A1 (en) Multi-die interconnect
JP2012063989A (ja) Ｉｃモジュール及びｉｃカード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee