KR20110001644A - 표시장치 및 입력장치 - Google Patents

표시장치 및 입력장치 Download PDF

Info

Publication number
KR20110001644A
KR20110001644A KR1020090059266A KR20090059266A KR20110001644A KR 20110001644 A KR20110001644 A KR 20110001644A KR 1020090059266 A KR1020090059266 A KR 1020090059266A KR 20090059266 A KR20090059266 A KR 20090059266A KR 20110001644 A KR20110001644 A KR 20110001644A
Authority
KR
South Korea
Prior art keywords
thin film
gate
film transistor
driving signal
threshold voltage
Prior art date
Application number
KR1020090059266A
Other languages
English (en)
Other versions
KR101172225B1 (ko
Inventor
이후민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020090059266A priority Critical patent/KR101172225B1/ko
Publication of KR20110001644A publication Critical patent/KR20110001644A/ko
Application granted granted Critical
Publication of KR101172225B1 publication Critical patent/KR101172225B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시장치가 개시된다. 표시장치는 게이트 배선; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 및 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함한다.
터치, 센서, TIP, 문턱, 전압, 트랜지스터

Description

표시장치 및 입력장치{DISPLAY DEVICE AND INPUT DEVICE}
실시예는 표시장치 및 입력장치에 관한 것이다.
그래픽 유저 인터페이스(graphic user interface;GUI) 시스템의 발달 및 대중화에 따라서, 입력이 간단한 터치스크린의 사용이 보편화 되었다.
또한, 정보처리 기술이 발달함에 따라서, LCD, PDP 및 AMOLED 등과 같은 표시장치들이 널리 사용되고 있다. 특히, LCD패널에 광센서가 포함되는 광학식 터치 일체형 LCD가 사용되고 있다.
실시예는 외부에서 입력되는 터치 등의 신호를 효율적으로 센싱할 수 있는 표시장치 및 입력장치를 제공하고자 한다.
일 실시예에 따른 표시장치는 게이트 배선; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 및 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함한다.
일 실시예에 따른 표시장치는 서로 나란히 배치되는 다수 개의 게이트 배선들; 상기 게이트 배선들과 교차하는 다수 개의 데이터 배선들; 상기 각각의 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터들; 상기 제 1 박막 트랜지스터들에 각각 연결되는 다수 개의 화소 전극들; 상기 각각의 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터들; 및 상기 제 2 박막 트랜지스터들에 각각 연결되는 센서부들을 포함한다.
일 실시예에 따른 입력장치는 게이트 배선; 상기 게이트 배선과 교차하며, 상기 게이트 배선과 픽셀 영역을 정의하는 데이터 배선; 상기 픽셀 영역에 배치되는 화소전극; 상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 상기 데이터 배선 및 상기 화소 전극을 선택적으로 연결하고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 상기 픽셀 영역에 배치되며, 외부 광을 센싱하는 센서부; 및 상기 센서부에 연결되며, 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함한다.
실시예에 따른 표시장치 및 입력장치는 문턱 전압이 서로 다른 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터를 포함한다. 이에 따라서, 제 1 박막 트랜지스터 및 제 2 박막 트랜지스터는 따로 구동될 수 있다.
제 2 박막 트랜지스터는 더 낮은 문턱 전압을 가지기 때문에, 제 2 박막 트랜지스터만 별도로 구동될 수 있다. 즉, 제 2 박막 트랜지스터는 제 2 문턱 전압보다 더 높고, 제 1 문턱 전압보다 더 낮은 구동 신호에 의해서, 구동될 수 있다. 이때, 제 1 박막 트랜지스터는 구동되지 않을 수 있다.
이때, 제 1 박막 트랜지스터에는 화소 전극이 연결되고, 제 2 박막 트랜지스터에 외부의 신호를 센싱하기 위한 센서부가 연결된다.
이에 따라서, 센서부가 외부의 신호를 센싱하여 생성하는 센싱 신호는 제 1 박막 트랜지스터의 동작에 영향을 미치지 않고, 제 2 박막 트랜지스터에 의해서 출력될 수 있다.
즉, 제 2 구동 신호는 영상을 표시하는 과정과 상관없이, 원하는 때에 제 2 박막 트랜지스터에 인가될 수 있다. 이에 따라서, 센싱 신호는 영상이 표시되는 과정과 상관없이 원하는 때에 출력될 수 있다.
예를 들어, 디스플레이 기간 동안에 게이트 배선에 제 1 구동 신호만이 인가되고, 포치 동안에 게이트 배선에 제 2 구동 신호만이 인가될 수 있다.
이에 따라서, 실시예에 따른 입력장치 및 표시장치는 화소 데이터가 입력되지 않는 포치 동안에 외부의 신호를 센싱할 수 있고, 디스플레이 기간 동안에 발생할 수 있는 노이즈를 배제시켜 센싱 신호를 처리할 수 있다.
또한, 제 2 박막 트랜지스터는 낮은 문턱전압을 가지기 때문에, 빠르게 동작할 수 있고, 높은 주파수로 제 2 구동 신호가 제 2 박막 트랜지스터에 인가될 수 있다.
이에 따라서, 실시예에 따른 표시장치 및 입력장치는 매우 짧은 시간 동안 터치 등의 외부로부터 입력되는 신호를 센싱할 수 있다.
또한, 실시예에 따른 표시장치 및 입력장치는 제 2 박막 트랜지스터만을 구동할 수 있으므로, 화소 전극을 구동시키지 않는 상태에서도 외부로부터 신호를 입력 받을 수 있다.
이때, 실시예에 따른 표시장치 및 입력장치는 화소 전극을 계속해서 구동시킬 필요가 없으므로, 전력 소모를 줄일 수 있다.
또한, 실시예에 따른 표시장치 및 입력장치는 원하는 때에 센싱 신호를 샘플링할 수 있으므로, 신호 처리부의 과부하를 감소시킬 수 있다. 이에 따라서, 실시 예에 따른 표시장치 및 입력장치는 복잡한 알고리즘을 사용하여, 터치 등의 위치를 계산할 수 있다.
실시 예의 설명에 있어서, 각 기판, 소자, 부재, 패널, 전극, 패턴 또는 층 등이 각 기판, 소자, 부재, 패널, 전극, 패턴 또는 층 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 1은 실시예에 따른 액정표시장치를 도시한 회로도이다. 도 2는 하나의 픽셀을 도시한 회로도이다. 도 3은 제 1 박막 트랜지스터를 도시한 단면도이다. 도 4는 제 2 박막 트랜지스터를 도시한 단면도이다. 도 5는 실시예에 따른 액정표시장치가 동작하는 과정을 도시한 도면이다. 도 6 및 도 7은 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다. 도 8은 다른 방식으로 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다.
도 1 및 도 2를 참조하면, 실시예에 따른 액정표시장치는 액정패널(10), 구동부(20) 및 신호 처리부(30)를 포함한다.
상기 액정패널(10)은 다수 개의 게이트 배선들(100), 다수 개의 데이터 배선 들(200), 다수 개의 제 1 박막 트랜지스터들(300), 다수 개의 제 2 박막 트랜지스터들(400), 다수 개의 화소 전극들(500), 다수 개의 센서부들(600) 및 다수 개의 리드 아웃 배선들(RO)(700)을 포함한다.
또한, 도면에는 도시되지 않았지만, 상기 액정패널(10)은 서로 대향하는 두 개의 기판들 및 상기 두 기판들 사이에 개재되는 액정층으로 구성될 수 있다. 이때, 상기 게이트 배선들(100), 상기 데이터 배선들(200), 상기 제 1 및 제 2 박막 트랜지스터들(300, 400), 상기 화소 전극들(500) 및 상기 센서부들(600)은 상기 두 기판들 중 하나의 기판에 포함될 수 있다.
상기 게이트 배선들(100)은 일 방향으로 서로 나란히 연장된다. 상기 게이트 배선들(100)은 서로 평행하게 배치될 수 있다.
상기 데이터 배선들(200)은 상기 게이트 배선들(100)과 교차하는 방향으로 연장된다. 상기 데이터 배선들(200)은 서로 나란히 연장된다. 상기 데이터 배선들(200)을 상기 게이트 배선들(100)과 실질적으로 수직으로 교차할 수 있다. 상기 데이터 배선들(200)은 서로 평행하게 배치될 수 있다.
상기 게이트 배선들(100) 및 상기 데이터 배선들(200)에 의해서, 픽셀 영역들(P)이 정의된다. 예를 들어, 상기 게이트 배선들(100) 및 상기 데이터 배선들(200)이 서로 수직으로 교차하기 때문에, 상기 픽셀 영역들(P)은 직사각형의 평면 형상을 가질 수 있다.
상기 제 1 박막 트랜지스터들(300)은 상기 게이트 배선들(100) 및 상기 데이터 배선들(200)이 교차하는 영역에 각각 배치된다. 또한, 상기 제 1 박막 트랜지스 터들(300)은 상기 픽셀 영역들(P)에 각각 하나 씩 배치될 수 있다.
도 2에 도시된 바와 같이, 상기 제 1 박막 트랜지스터(300)는 상기 데이터 배선(200) 및 상기 화소 전극(500)에 각각 연결된다. 더 자세하게, 상기 제 1 박막 트랜지스터(300)는 상기 게이트 배선(100)을 통하여 인가되는 제 1 구동 신호(GS11, GS12...)에 의해서 구동된다.
이때, 상기 제 1 박막 트랜지스터(300)는 상기 데이터 배선(200) 및 상기 화소 전극(500)을 선택적으로 연결시킨다. 즉, 상기 게이트 배선(100)을 통하여 상기 제 1 박막 트랜지스터(300)를 턴 온 하기 위한 제 1 구동 신호(GS11, GS12...)가 인가될 때, 상기 제 1 박막 트랜지스터(300)에 의해서, 상기 데이터 배선(200) 및 상기 화소 전극(500)은 서로 연결된다.
도 1 및 도 2에 도시된 바와 같이, 상기 제 2 박막 트랜지스터들(400) 상기 센서부들(600)에 각각 연결된다. 상기 제 2 박막 트랜지스터들(400)은 모든 픽셀 영역들(P)에 배치되지 않고, 일부의 픽셀 영역들(P)에 각각 하나씩 배치된다.
또한, 상기 제 2 박막 트랜지스터들(400)은 상기 게이트 배선들(100) 및 상기 리드 아웃 배선들(700)이 교차하는 영역에 배치될 수 있다.
상기 제 2 박막 트랜지스터들(400)은 상기 게이트 배선(100)을 통하여 인가되는 제 2 구동 신호(GS21, GS22...)에 의해서 구동된다.
이때, 상기 제 2 박막 트랜지스터(400)는 상기 센서부(600) 및 상기 리드 아웃 배선(700)을 선택적으로 연결시킨다. 즉, 상기 게이트 배선(100)을 통하여, 상기 제 2 박막 트랜지스터(400)를 턴 온 하기 위한 제 2 구동 신호(GS21, GS22...) 가 인가될 때, 상기 제 2 박막 트랜지스터(400)에 의해서, 상기 센서부(600) 및 상기 리드 아웃 배선(700)은 서로 연결된다.
상기 제 1 박막 트랜지스터(300)는 제 1 문턱 전압을 가지고, 상기 제 2 박막 트랜지스터(400)는 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가진다.
여기서, 문턱 전압(threshold voltage)이란 전계효과트랜지스터 (field-effect-transistor, FET)에서 소스와 드레인 사이에 전도채널을 형성시켜 소스와 드레인에 전압을 인가하면 이에 비례하는 전류를 흐르게 할 수 있는 게이트에 인가하는 최소 전압을 말한다.
따라서, 상기 제 1 박막 트랜지스터(300)는 높은 전압의 구동 신호에 의해서 동작하고, 상기 제 2 박막 트랜지스터(400)는 낮은 전압의 구동 신호에 의해서도 동작될 수 있다.
이때, 상기 제 1 구동 신호(GS11, GS12...)는 상기 제 1 문턱 전압보다 더 높고 전압을 가진다. 또한, 상기 제 2 구동 신호(GS21, GS22...)는 상기 제 1 문턱 전압보다 낮고, 상기 제 2 문턱 전압보다 높은 전압을 가질 수 있다.
도 3을 참조하면, 상기 제 1 박막 트랜지스터(300)는 제 1 게이트 전극(310), 제 1 채널 영역(330), 제 1 소오스 전극(340) 및 제 1 드레인 전극(350)을 포함한다.
상기 제 1 게이트 전극(310)은 투명기판(11) 상에 배치된다. 상기 제 1 게이트 전극(310)은 상기 게이트 배선(100)과 연결된다. 즉, 상기 제 1 게이트 전극(310)은 상기 게이트 배선(100)으로부터 연장될 될 수 있다.
상기 제 1 게이트 전극(310) 상에 게이트 절연막(12)이 배치된다. 상기 게이트 절연막(12)은 상기 제 1 게이트 전극(310)을 덮는다.
상기 제 1 채널 영역(330)은 상기 제 1 게이트 전극(310)에 대응하여 배치된다. 상기 제 1 채널 영역(330)은 상기 게이트 절연막(12) 상에 배치된다.
상기 제 1 소오스 전극(340)은 상기 게이트 절연막(12) 배치된다. 상기 제 1 소오스 전극(340)은 상기 제 1 채널 영역(330)의 일부 상에 배치된다. 상기 제 1 소오스 전극(340)은 상기 제 1 채널 영역(330)에 접속된다.
또한, 상기 제 1 소오스 전극(340)은 상기 데이터 배선(200)과 연결된다. 예를 들어, 상기 제 1 소오스 전극(340)은 상기 데이터 배선(200)으로부터 연장될 수 있다.
상기 제 1 드레인 전극(350)은 상기 게이트 절연막(12) 상에 배치된다. 상기 제 1 드레인 전극(350)은 상기 제 1 채널 영역(330)의 다른 일부 상에 배치된다. 상기 제 1 드레인 전극(350)은 상기 제 1 소오스 전극(340)과 이격되며, 상기 제 1 채널 영역(330)에 접속된다.
또한, 상기 제 1 드레인 전극(350)은 상기 화소 전극(500)에 연결된다.
상기 제 1 소오스 전극(340) 및 상기 제 1 드레인 전극(350)은 보호막(13)에 의해서 덮힌다.
도 4를 참조하면, 상기 제 2 박막 트랜지스터(400)는 제 2 게이트 전극(410), 제 2 채널 영역(430), 제 2 소오스 전극(440) 및 제 2 드레인 전극(450)을 포함한다.
상기 제 2 게이트 전극(410)은 투명기판(11) 상에 배치된다. 상기 제 2 게이트 전극(410)은 상기 게이트 배선(100)과 연결된다. 즉, 상기 제 2 게이트 전극(410)은 상기 게이트 배선(100)으로부터 연장될 될 수 있다.
마찬가지로, 상기 게이트 절연막(12)은 상기 제 2 게이트 전극(410)을 덮는다.
상기 제 2 채널 영역(430)은 상기 제 2 게이트 전극(410)에 대응하여 배치된다. 상기 제 2 채널 영역(430)은 상기 게이트 절연막(12) 상에 배치된다.
상기 제 2 소오스 전극(440)은 상기 게이트 절연막(12) 상에 배치된다. 상기 제 2 소오스 전극(440)은 상기 제 2 채널 영역(430)의 일부 상에 배치된다. 상기 제 2 소오스 전극(440)은 상기 제 2 채널 영역(430)에 접속된다.
또한, 상기 제 2 소오스 전극(440)은 상기 센서부(600)와 연결된다.
상기 제 2 드레인 전극(450)은 상기 게이트 절연막(12) 상에 배치된다. 상기 제 2 드레인 전극(450)은 상기 제 2 채널 영역(430)의 다른 일부 상에 배치된다. 상기 제 2 드레인 전극(450)은 상기 제 2 소오스 전극(440)과 이격되며, 상기 제 2 채널 영역(430)에 접속된다.
또한, 상기 제 2 드레인 전극(450)은 상기 리드 아웃 배선(700)에 연결된다.
마찬가지로, 상기 보호막(13)은 상기 제 2 소오스 전극(440) 및 상기 제 2 드레인 전극(450)을 덮는다.
상기 제 1 채널 영역(330)은 상기 제 2 채널 영역(430)보다 더 낮은 농도로 도전형 불순물을 포함할 수 있다. 즉, 상기 제 1 채널 영역(330)에는 도전형 불순 물이 도핑되지 않거나, 매우 낮은 농도로 도핑될 수 있다. 이때, 상기 제 2 채널 영역(430)에는 낮은 농도로 도전형 불순물이 도핑된다. 즉, 상기 제 2 채널 영역(430)에는 상기 제 1 채널 영역(330)보다 더 높은 농도로 도전형 불순물이 도핑된다.
이에 따라서, 상기 제 1 게이트 전극(310)에 상대적으로 높은 전압이 인가되어야, 상기 제 1 채널 영역(330)에 반전층이 형성되고, 상기 제 1 채널 영역(330)을 통하여, 전류가 흐를 수 있다.
또한, 상기 제 2 게이트 전극(410)에 상대적으로 낮은 전압이 인가되어도, 상기 제 2 채널 영역(430)에 반전층이 형성되고, 상기 제 2 채널 영역(430)을 통하여 전류가 흐를 수 있다.
따라서, 상기 제 1 채널 영역(330) 및 상기 제 2 채널 영역(430)에 도핑되는 불순물의 농도의 차이에 의해서, 상기 제 1 박막 트랜지스터(300) 및 상기 제 2 박막 트랜지스터(400)의 문턱 전압이 달라진다.
상기 화소 전극들(500)은 상기 픽셀 영역들(P)에 각각 배치된다. 더 자세하게, 상기 화소 전극들(500)은 상기 픽셀 영역들(P)에 각각 하나 씩 배치될 수 있다.
상기 화소 전극들(500)은 상기 데이터 배선들(200)을 통하여 인가되는 데이터 신호를 입력받는다. 상기 화소 전극들(500)은 상기 데이터 신호에 의해서 공통 전극과 전계를 형성한다. 상기 화소 전극들(500) 및 상기 공통 전극에 사이에 형성된 전계에 의해서, 상기 액정의 광학적 특성이 달라진다.
상기 화소 전극(500)은 상기 제 1 박막 트랜지스터(300)에 연결된다. 상기 화소 전극(500)은 투명한 도전체로 이루어질 수 있다.
또한, 상기 액정패널(10)은 상기 화소 전극(500)과 연결되는 제 1 스토리지 커패시터(Cst1)를 포함한다. 상기 제 1 스토리지 커패시터(Cst1)는 상기 화소 전극(500)에 입력된 화소 데이터를 일정 시간동안 유지시킨다.
상기 센서부들(600)은 상기 픽셀 영역들(P)에 배치된다. 더 자세하게, 상기 센서부들(600)은 상기 픽셀 영역들(P) 중 일부에 각각 하나 씩 배치될 수 있다.
상기 센서부들(600)은 외부로부터 입력된 터치 등의 신호를 센싱하여, 센싱 신호를 생성한다. 예를 들어, 상기 센서부들(600)은 외부로부터 입력된 광을 센싱하여, 전기적인 센싱 신호를 생성할 수 있다. 예를 들어, 상기 센서부들(600)은 광을 센싱하는 포토다이오드 또는 포토TFT 등을 포함할 수 있다.
도 2에서 도시된 바와 같이, 상기 센서부(600)는 포토TFT(610), 구동전압 배선(Vdd)(620), 제 2 스토리지 커패시터(Cst2) 및 제 3 스토리지 커패시터(Cst3)를 포함한다.
상기 포토TFT(610)는 외부로부터 입력되는 광을 센싱한다. 즉, 상기 포토TFT(610)는 외부로부터 입력되는 광의 세기에 따라서, 상기 포토TFT(610)를 통과하는 전류의 세기를 조절한다. 즉, 외부로 입력되는 광의 세기에 따라서, 상기 포토TFT(610)의 소오스 및 드레인 사이에 흐르는 전류의 세기가 달라진다.
즉, 상기 포토TFT(610)에 조사되는 광의 세기에 따라서, 상기 포토TFT(610)에 의해서 생성되는 광 누설 전류의 차이가 발생한다.
상기 구동전압 배선(620)은 상기 포토TFT(610)에 구동전압을 공급한다. 상기 구동전압 배선(620)은 상기 포토TFT(610)의 소오스에 연결된다.
상기 제 2 스토리지 커패시터(Cst2)는 상기 포토TFT(610)에 의해서 생성된 전하를 임시적으로 저장한다.
상기 제 3 스토리지 커패시터(Cst3)는 상기 화소 전극(500)과 연결되며, 상기 포토TFT(610)를 구동하기 위한 전하를 저장한다. 상기 제 3 스토리지 커패시터(Cst3)는 상기 포토TFT(610)의 게이트와 연결되어, 상기 포토TFT(610)의 게이트에 상기 전하를 구동전압으로 공급한다.
상기 리드 아웃 배선들(700)은 상기 제 2 박막 트랜지스터들(400)에 연결된다. 상기 리드 아웃 배선들(700)은 상기 데이터 배선들(200)과 나란히 배치될 수 있다.
또한, 상기 리드 아웃 배선들(700)은 상기 신호처리부와 연결되며, 상기 제 2 박막 트랜지스터(400)의 동작에 따라서, 상기 제 2 스토리지 커패시터(Cst2)에 저장된 전하, 즉, 상기 센서부(600)에 의해서 생성된 센싱 신호를 상기 신호 처리부(30)에 전달한다.
상기 구동부(20)는 상기 게이트 배선들(100) 및 상기 데이터 배선들(200)을 통하여, 상기 액정패널(10)을 구동하기 위한 신호를 인가한다. 즉, 상기 구동부(20)는 상기 액정패널(10)을 구동한다.
상기 구동부(20)는 게이트 드라이버(21) 및 데이터 드라이버(22)를 포함한다.
상기 게이트 드라이버(21)는 상기 게이트 배선들(100)과 연결된다. 상기 게이트 드라이버(21)는 상기 제 1 구동 신호(GS11, GS12...) 및 상기 제 2 구동 신호(GS21, GS22...)를 생성한다.
상기 게이트 드라이버(21)는 상기 제 1 구동 신호(GS11, GS12...) 및 상기 제 2 구동 신호(GS21, GS22...)을 상기 게이트 배선들(100)을 통하여, 상기 제 1 박막 트랜지스터들(300) 및 상기 제 2 박막 트랜지스터들(400)에 인가한다.
상기 데이터 드라이버(22)는 상기 데이터 배선들(200)과 연결된다. 상기 데이터 드라이버(22)는 영상을 표시하기 위한 화소 데이터를 생성한다. 상기 데이터 드라이버(22)는 상기 화소 데이터를 상기 데이터 배선들(200)을 통하여, 상기 화소 전극들(500)에 인가한다.
상기 신호 처리부(30)는 상기 리드 아웃 배선(700)을 통하여, 입력되는 센싱 신호를 처리한다. 더 자세하게, 상기 신호 처리부(30)는 아날로그 신호인 상기 센싱 신호를 디지털 신호로 변환시킬 수 있다.
또한, 상기 신호 처리부(30)는 상기 제 2 박막 트랜지스터(400)가 상기 제 2 구동 신호(GS21, GS22...)에 의해서 턴 온되었을 때, 입력되는 센싱 신호 만을 샘플링할 수 있다.
실시예에 따른 액정표시장치는 상기 구동부(20)를 제어하고, 상기 신호 처리부(30)로 부터 입력된 디지털 신호를 해석하는 시스템을 포함한다. 즉, 상기 시스템에 포함된 중앙 처리 장치는 상기 구동부(20)를 제어하기 위한 제어 신호를 생성하고, 상기 디지털 신호를 해석하여, 터치 등이 입력된 위치를 계산할 수 있다.
도 5에서 도시된 바와 같이, 상기 액정패널(10)은 디스플레이 기간(DP)과 포치(PO)로 구동될 수 있다.
예를 들어, 실시예에 따른 액정표시장치가 구동되는 기간은 상기 디스플레이 기간(DP) 및 상기 포치(PO)로 구분될 수 있다. 여기서, 상기 디스플레이 기간(DP)은 실시예에 따른 액정표시장치의 구성 요소들이 영상을 표시하기 위해서 동작하는 기간이다. 또한, 상기 포치(PO)는 구성 요소들이 영상 표시 목적이 아닌 다른 목적으로 동작하는 기간이다.
즉, 상기 디스플레이 기간(DP) 동안에는 구성 요소들이 영상을 표시하기 위해서, 동작하고, 상기 포치(PO) 동안에는 구성 요소들이 영상을 표시하기 위한 동작을 하지 않는다.
즉, 상기 디스플레이 기간(DP) 동안에는 상기 데이터 드라이버(22)에서 생성되는 화소 데이터가 상기 화소 전극들(500)에 인가된다. 또한, 상기 포치(PO) 동안에는 상기 화소 데이터가 상기 화소 전극들(500)에 인가되지 않는다.
상기 디스플레이 기간(DP) 및 상기 포치(PO)는 서로 번갈아 가면서 시간적으로 연속된다.
또한, 상기 액정패널(10)은 상기 디스플레이 기간(DP) 동안에 영상을 표시하고, 상기 포치(PO) 동안에는 영상을 표시하지 않을 수 있다. 따라서, 시각에 영상이 단절되어 인식되는 것을 방지하기 위해서, 상기 포치(PO)는 상기 디스플레이 기간(DP)에 비하여, 매우 짧을 수 있다.
도 6 및 도 7을 참조하면, 상기 디스플레이 기간(DP) 동안에는 상기 제 1 구 동 신호(GS11, GS12...)가 상기 게이트 배선들(100)에 인가되고, 상기 포치(PO) 동안에 상기 제 2 구동 신호(GS21, GS22...)가 상기 게이트 배선들(100)에 인가될 수 있다.
즉, 상기 포치(PO) 동안에, 상기 제 2 박막 트랜지스터들(400)만 턴 온되고, 상기 제 1 박막 트랜지스터들(300)은 턴 온되지 않는다.
이에 따라서, 상기 제 2 스토리지 커패시터(Cst2)에 저장된 센싱 신호는 상기 리드 아웃 배선(700)을 통하여, 상기 신호 처리부(30)에 입력된다. 상기 신호 처리부(30)는 상기 센싱 신호를 샘플링하고, 디지털 신호로 변환하여, 상기 시스템에 전송한다.
이때, 상기 시스템은 상기 신호 처리부(30)로부터 입력된 디지털 신호를 분석한다. 즉, 상기 시스템은 상기 디지털 신호가 몇 번째 게이트 배선(100)에 제 2 구동 신호(GS21, GS22...)가 입력될 때, 출력된 신호인지 여부와, 몇 번째 리드 아웃 배선(700)으로부터 출력되었는지 여부를 분석한다. 이에 따라서, 상기 시스템은 손가락 등에 의한 터치에 의해서, 입력 광의 세기가 변화된 위치의 X 및 Y좌표를 계산할 수 있다.
이와 같이, 실시예에 따른 액정표시장치는 상기 포치(PO) 동안에 외부로부터 입력된 터치 등의 신호를 센싱하고, 상기 디스플레이 기간(DP) 동안에 영상을 표시한다.
도 8을 참조하면, 실시예에 따른 액정표시장치는 상기 포치(PO) 동안 뿐만 아니라, 상기 디스플레이 기간(DP) 동안에도 외부로부터 입력된 터치 등의 신호를 센싱할 수 있다.
즉, 상기 디스플레이 기간(DP) 동안에 상기 게이트 배선들(100)에 상기 제 1 구동 신호(GS11, GS12...) 및 상기 제 2 구동 신호(GS21, GS22...)를 순차적으로 인가한다.
이때, 상기 제 2 구동 신호(GS21, GS22...)는 상기 제 1 박막 트랜지스터(300)를 동작시키지 않고, 상기 제 2 박막 트랜지스터(400)만을 동작시킨다. 즉, 상기 제 2 구동 신호(GS21, GS22...)는 상기 액정패널(10)이 영상을 표시하는데 영향을 미치지 않는다.
실시예에 따른 액정표시장치는 도 6 및 도 7 그리고, 도 8과 다른 방식으로 구동될 수 있다. 예를 들어, 실시예에 따른 액정표시장치는 특정 영상이 유지된 상태에서도 외부로부터 입력되는 신호를 센싱할 수 있다.
즉, 상기 제 1 스토리지 커패시터(Cst1)에 화소 데이터가 저장된 상태에서, 상기 게이트 배선들(100)에 상기 제 2 구동 신호(GS21, GS22...)가 인가될 수 있다.
이때, 상기 제 2 구동 신호(GS21, GS22...)에 의해서, 상기 제 1 박막 트랜지스터(300)는 구동되지 않고, 상기 제 2 박막 트랜지스터(400)만 구동된다. 이에 따라서, 상기 제 1 스토리지 커패시터(Cst1)에 저장된 화소 데이터는 유지된 상태에서, 상기 신호 처리부(30)는 상기 센서부(600)로부터 생성된 센싱 신호를 입력받을 수 있다.
즉, 상기 제 1 박막 트랜지스터(300)는 턴 온되지 않기 때문에, 상기 제 1 스토리지 커패시터(Cst1)에 저장된 화소 데이터는 방출되지 않고 유지될 수 있다.
실시예에 따른 액정표시장치는 문턱 전압이 서로 다른 상기 제 1 박막 트랜지스터(300) 및 상기 제 2 박막 트랜지스터(400)를 포함한다. 이에 따라서, 상기 제 1 박막 트랜지스터(300) 및 상기 제 2 박막 트랜지스터(400)는 따로 구동될 수 있다.
상기 제 2 박막 트랜지스터(400)는 더 낮은 문턱 전압을 가지기 때문에, 상기 제 2 박막 트랜지스터(400)만 별도로 구동될 수 있다. 즉, 상기 제 2 박막 트랜지스터(400)는 상기 제 2 문턱 전압보다 더 높고, 상기 제 1 문턱 전압보다 더 낮은 제 2 구동 신호(GS21, GS22...)에 의해서, 구동될 수 있다. 이때, 상기 제 1 박막 트랜지스터(300)는 상기 제 2 구동 신호(GS21, GS22...)에 의해서 구동되지 않는다.
이에 따라서, 상기 센싱 신호는 상기 제 1 박막 트랜지스터(300)의 동작에 영향을 미치지 않고, 상기 제 2 박막 트랜지스터(400)에 의해서 출력될 수 있다.
즉, 상기 제 2 구동 신호(GS21, GS22...)는 영상을 표시하는 과정과 상관없이 원하는 때에 상기 제 2 박막 트랜지스터(400)에 인가되어도 무방하다. 이에 따라서, 상기 센싱 신호는 영상이 표시되는 과정과 상관없이 원하는 때에 출력될 수 있다.
상기 화소 데이터가 입력되지 않는 상기 포치(PO) 동안에 외부의 신호를 센싱할 수 있기 때문에, 상기 디스플레이 기간(DP) 동안에 발생할 수 있는 노이즈를 배제시킬 수 있다.
또한, 상기 제 2 박막 트랜지스터(400)는 낮은 문턱전압을 가지기 때문에, 빠르게 동작할 수 있고, 높은 주파수로 상기 제 2 구동 신호(GS21, GS22...)가 상기 제 2 박막 트랜지스터(400)에 인가될 수 있다.
이에 따라서, 실시예에 따른 액정표시장치는 매우 짧은 시간 동안 터치 등의 외부로부터 입력되는 신호를 센싱할 수 있다.
또한, 실시예에 따른 액정표시장치는 상기 제 2 박막 트랜지스터(400)만을 구동할 수 있으므로, 상기 화소 전극들(500)을 구동시키지 않는 상태에서도 외부로부터 신호를 입력 받을 수 있다.
이때, 실시예에 따른 액정표시장치는 상기 화소 전극들(500)을 계속해서 구동시킬 필요가 없으므로, 전력 소모를 줄일 수 있다.
또한, 실시예에 따른 액정표시장치는 원하는 때에 상기 센싱 신호를 샘플링할 수 있으므로, 상기 신호 처리부(30) 및/또는 상기 시스템의 과부하를 감소시킬 수 있다. 이에 따라서, 실시예에 따른 액정표시장치는 복잡한 알고리즘을 사용하여, 터치 등의 위치를 계산할 수 있다.
따라서, 실시예에 따른 액정표시장치는 보다 정확하게 손가락 등이 터치된 위치를 계산할 수 있다.
본 실시예에서는 액정표시장치에 대해서 설명하였지만, 본 실시예에 따른 액정표시장치는 영상을 표시하면서 동시에 외부로부터 터치 등의 신호를 입력받는다.
따라서, 본 실시예에 따른 액정표시장치는 표시장치이면서, 동시에 입력장치이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 액정표시장치를 도시한 회로도이다.
도 2는 하나의 픽셀을 도시한 회로도이다.
도 3은 제 1 박막 트랜지스터를 도시한 단면도이다.
도 4는 제 2 박막 트랜지스터를 도시한 단면도이다.
도 5는 실시예에 따른 액정표시장치가 동작하는 과정을 도시한 도면이다.
도 6 및 도 7은 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다.
도 8은 다른 방식으로 게이트 배선들에 제 1 구동 신호 및 제 2 구동 신호가 인가되는 과정을 도시한 도면이다.

Claims (10)

  1. 게이트 배선;
    상기 게이트 배선과 교차하며, 상기 게이트 배선과 함께 픽셀 영역을 정의하는 데이터 배선;
    상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터; 및
    상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되며, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 픽셀 영역에 배치되는 화소 전극 및 센서부;
    상기 센서부에 의해서 센싱되는 센싱 신호를 처리하는 신호 처리부; 및
    상기 신호 처리부와 연결되며, 상기 센싱 신호를 신호 처리부에 전달하는 리드 아웃 배선을 포함하며,
    상기 제 1 박막 트랜지스터는 상기 데이터 배선과 상기 화소 전극을 선택적으로 연결하고,
    상기 제 2 박막 트랜지스터는 상기 센서부 및 상기 리드 아웃 배선을 선택적으로 연결하는 표시장치.
  3. 제 1 항에 있어서, 상기 제 1 구동 신호는 상기 제 2 구동 신호보다 더 높은 전압을 가지는 표시장치.
  4. 제 1 항에 있어서, 상기 제 1 박막 트랜지스터는
    상기 게이트 배선과 연결되는 제 1 게이트 전극; 및
    상기 제 1 게이트 전극에 대응하는 제 1 채널 영역을 포함하고,
    상기 제 2 박막 트랜지스터는
    상기 게이트 배선과 연결되는 제 2 게이트 전극; 및
    상기 제 2 게이트 전극에 대응하는 제 2 채널 영역을 포함하고,
    상기 제 1 채널 영역에 상기 제 2 채널 영역보다 더 낮은 농도의 도전형 불순물이 도핑되는 표시장치.
  5. 제 1 항에 있어서, 상기 제 1 구동 신호는 상기 제 1 문턱 전압보다 더 높은 전압을 가지고,
    상기 제 2 구동 신호는 상기 제 1 문턱 전압보다 낮고, 상기 제 2 문턱 전압보다 높은 전압을 가지는 표시장치.
  6. 서로 나란히 배치되는 다수 개의 게이트 배선들;
    상기 게이트 배선들과 교차하는 다수 개의 데이터 배선들;
    상기 각각의 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터들;
    상기 제 1 박막 트랜지스터들에 각각 연결되는 다수 개의 화소 전극들;
    상기 각각의 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터들; 및
    상기 제 2 박막 트랜지스터들에 각각 연결되는 센서부들을 포함하는 표시장치.
  7. 제 6 항에 있어서, 상기 게이트 배선들에 연결되며, 상기 제 1 구동 신호 및 상기 제 2 구동 신호를 생성하는 구동부; 및
    상기 센서부들에 의해서 생성되는 센싱 신호들을 입력받는 신호 처리부를 포함하는 표시장치.
  8. 제 7 항에 있어서, 상기 구동부는 디스플레이 기간 동안에 상기 게이트 배선들에 상기 제 1 구동 신호를 인가하고,
    상기 디스플레이 기간 후에 이어지는 포치 동안에 상기 게이트 배선들에 상기 제 2 구동 신호를 인가하는 표시장치.
  9. 제 7 항에 있어서, 상기 구동부는 디스플레이 기간 동안에 상기 게이트 배선 들에 상기 제 1 구동 신호 및 상기 제 2 구동 신호를 인가하는 표시장치.
  10. 게이트 배선;
    상기 게이트 배선과 교차하며, 상기 게이트 배선과 픽셀 영역을 정의하는 데이터 배선;
    상기 픽셀 영역에 배치되는 화소전극;
    상기 게이트 배선을 통하여 인가되는 제 1 구동 신호에 의해서 구동되며, 상기 데이터 배선 및 상기 화소 전극을 선택적으로 연결하고, 제 1 문턱 전압을 가지는 제 1 박막 트랜지스터;
    상기 픽셀 영역에 배치되며, 외부 광을 센싱하는 센서부; 및
    상기 센서부에 연결되며, 상기 게이트 배선을 통하여 인가되는 제 2 구동 신호에 의해서 구동되고, 상기 제 1 문턱 전압보다 낮은 제 2 문턱 전압을 가지는 제 2 박막 트랜지스터를 포함하는 입력장치.
KR1020090059266A 2009-06-30 2009-06-30 표시장치 및 입력장치 KR101172225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090059266A KR101172225B1 (ko) 2009-06-30 2009-06-30 표시장치 및 입력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090059266A KR101172225B1 (ko) 2009-06-30 2009-06-30 표시장치 및 입력장치

Publications (2)

Publication Number Publication Date
KR20110001644A true KR20110001644A (ko) 2011-01-06
KR101172225B1 KR101172225B1 (ko) 2012-08-07

Family

ID=43610184

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090059266A KR101172225B1 (ko) 2009-06-30 2009-06-30 표시장치 및 입력장치

Country Status (1)

Country Link
KR (1) KR101172225B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694615A (zh) * 2022-04-26 2022-07-01 合肥鑫晟光电科技有限公司 显示面板的驱动方法、驱动电路及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114694615A (zh) * 2022-04-26 2022-07-01 合肥鑫晟光电科技有限公司 显示面板的驱动方法、驱动电路及显示面板
CN114694615B (zh) * 2022-04-26 2023-04-07 合肥鑫晟光电科技有限公司 显示面板的驱动方法、驱动电路及显示面板

Also Published As

Publication number Publication date
KR101172225B1 (ko) 2012-08-07

Similar Documents

Publication Publication Date Title
US10572062B2 (en) Display device and touch detection method of display device
KR101189092B1 (ko) 센싱회로 및 이를 갖는 표시장치
US9965063B2 (en) Display circuitry with reduced pixel parasitic capacitor coupling
US9939950B2 (en) Multi-mode voltages for touchscreens
TWI470306B (zh) 半導體裝置，顯示裝置及電子裝置
EP2472363B1 (en) Display device
US8436835B2 (en) Touch device, display substrate, liquid crystal display and operation method for photo sensor
JP7148688B2 (ja) 入出力パネル
US10061455B2 (en) Array substrate, display panel and display device
US9645662B2 (en) Pixel circuit, display panel and display apparatus
US9898141B2 (en) Touch panel, method for fabricating the same and touch display device
US9798402B2 (en) Touch control display screen and electronic device
US11112916B2 (en) Display device including detection device
US9778800B2 (en) Pixel circuit, display panel and display apparatus
JP2019101713A (ja) タッチセンサ内蔵型の表示装置およびその駆動方法
US20110193816A1 (en) Capacitance change detecting circuit
US9429784B2 (en) Touch display panel and touch display device using the same
CN101655644A (zh) 具触控功能的基板、液晶显示器及驱动该基板的操作方法
US10705646B2 (en) Touch display panel, method for driving the same, and display device
KR101172225B1 (ko) 표시장치 및 입력장치
KR20080072429A (ko) 표시패널 및 이를 갖는 표시장치
KR20070016684A (ko) 센싱회로 및 이를 갖는 표시장치
KR20070016685A (ko) 센싱회로 및 이를 갖는 표시장치
KR20100130057A (ko) 입력장치
WO2022068384A1 (zh) 触控显示基板及其驱动方法、显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 7