KR20100125012A - Method for manufacturing thin film transistor(tft) of liquid crystal display device - Google Patents

Method for manufacturing thin film transistor(tft) of liquid crystal display device Download PDF

Info

Publication number
KR20100125012A
KR20100125012A KR1020090044001A KR20090044001A KR20100125012A KR 20100125012 A KR20100125012 A KR 20100125012A KR 1020090044001 A KR1020090044001 A KR 1020090044001A KR 20090044001 A KR20090044001 A KR 20090044001A KR 20100125012 A KR20100125012 A KR 20100125012A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
release film
substrate
liquid crystal
Prior art date
Application number
KR1020090044001A
Other languages
Korean (ko)
Other versions
KR101091074B1 (en
Inventor
황장환
Original Assignee
주식회사 엠디코드
황장환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠디코드, 황장환 filed Critical 주식회사 엠디코드
Priority to KR1020090044001A priority Critical patent/KR101091074B1/en
Publication of KR20100125012A publication Critical patent/KR20100125012A/en
Application granted granted Critical
Publication of KR101091074B1 publication Critical patent/KR101091074B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate

Abstract

PURPOSE: A method of manufacturing a thin film transistor of a liquid crystal display apparatus is provided to print a thin film transistor with desired structure and pattern on a release film and spread the release film on a substrate. CONSTITUTION: A thin film transistor is attached to one side of a first release film(S1). A second release film is attached to the side where the thin film transistor of the first release film is attached(S2). By separating the first release film, the thin film transistor is spread over the second release film(S3). The second release film attaching to the thin film transistor is attached to the substrate(S4). In the state the thin film transistor is spread over the substrate, the second release film separates from the substrate(S5).

Description

액정디스플레이장치의 박막 트랜지스터 제조방법{Method for Manufacturing Thin Film Transistor(TFT) of Liquid Crystal Display Device} Method for Manufacturing Thin Film Transistor (TFT) of Liquid Crystal Display Device}

본 발명은 액정디스플레이장치의 박막 트랜지스터(TFT : Thin Film Transistor)를 제조하는 방법에 관한 것으로, 더욱 상세하게는 이형필름을 이용하여 액정디스플레이장치의 박막 트랜지스터(TFT)를 용이하고 간단하게 제조할 수 있는 제조방법에 관한 것이다. The present invention relates to a method for manufacturing a thin film transistor (TFT) of a liquid crystal display device, and more particularly, to easily and simply manufacture a thin film transistor (TFT) of a liquid crystal display device using a release film. The present invention relates to a manufacturing method.

일반적으로, 액정디스플레이장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용한다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다. 따라서, 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.In general, the driving principle of the liquid crystal display device uses the optical anisotropy and polarization of the liquid crystal. Since the liquid crystal is thin and long in structure, the liquid crystal has directivity in the arrangement of molecules, and the direction of the molecular arrangement can be controlled by artificially applying an electric field to the liquid crystal. Therefore, if the molecular arrangement direction of the liquid crystal is arbitrarily adjusted, the molecular arrangement of the liquid crystal is changed, and light is refracted in the molecular arrangement direction of the liquid crystal due to optical anisotropy to express image information.

현재에는 박막트랜지스터(TFT)와 상기 박막트랜지스터에 연결된 화소 전극이 행렬방식으로 배열된 능동행렬 액정디스플레이장치(AM-LCD : Active Matrix LCD 이하, 액정디스플레이장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다. 이러한 능동행렬 액정디스플레이장치(AM-LCD)에서는 박막 트랜지스터(TFT : Thin Film Transistor) 하나가 화소 한 개의 액정에 걸리는 전압을 조절하여 화소의 투과도를 변화시키는 스위칭 소자로 사용된다.Currently, an active matrix liquid crystal display device (AM-LCD: less than an active matrix LCD, abbreviated as a liquid crystal display device) in which a thin film transistor (TFT) and pixel electrodes connected to the thin film transistor are arranged in a matrix manner has a resolution and a moving picture capability. It is excellent and attracts the most attention. In such an active matrix liquid crystal display (AM-LCD), a thin film transistor (TFT) is used as a switching element to change the transmittance of a pixel by controlling a voltage applied to a liquid crystal of one pixel.

그런데, 종래의 액정디스플레이장치의 박막 트랜지스터(TFT)는 세정, 스퍼터에 의한 막증착, 포토리소그래피(photolithography) 공정, 에칭공정, 포토레지스트 제거, 증착 및 막성장 공정 등 복잡한 제조공정을 거쳐 완성된다. However, a thin film transistor (TFT) of a conventional liquid crystal display device is completed through complex manufacturing processes such as cleaning, film deposition by sputtering, photolithography, etching, photoresist removal, deposition and film growth.

본 발명은 상기와 같은 종래의 문제를 해결하기 위한 것으로, 본 발명의 목적은 이형필름을 이용하여 박막 트랜지스터(TFT)를 매우 용이하고 간단하게 제작할 수 있는 액정디스플레이장치의 박막트랜지스터 제조방법을 제공함에 있다. The present invention is to solve the conventional problems as described above, an object of the present invention is to provide a thin film transistor manufacturing method of a liquid crystal display device that can be very easily and simply manufacturing a thin film transistor (TFT) using a release film. have.

상기와 같은 목적을 달성하기 위한 본 발명은, 제1이형필름의 일면에 박막 트랜지스터(TFT)를 부착시키는 단계(S1)와, 제2이형필름을 제1이형필름의 박막 트랜지스터가 부착된 면에 합착시키는 단계(S2)와, 제1이형필름을 분리하여 박막 트랜지스터를 제2이형필름에 전사시키는 단계(S3)와, 상기 박막 트랜지스터가 부착된 제2이형필름의 면을 기판에 부착시키는 단계(S4)와, 상기 박막 트랜지스터가 기판에 전사된 상태로 제2이형필름만 기판에서 분리하는 단계(S5)를 포함하는 액정디스플레이장치의 박막 트랜지스터 제조방법을 제공한다.The present invention for achieving the above object, the step (S1) for attaching a thin film transistor (TFT) on one surface of the first release film, and the second release film on the surface is attached to the thin film transistor of the first release film Bonding (S2), separating the first release film to transfer the thin film transistor to the second release film (S3), and attaching the surface of the second release film to which the thin film transistor is attached to the substrate ( S4) and the step of separating only the second release film from the substrate in the state that the thin film transistor is transferred to the substrate (S5) provides a method of manufacturing a thin film transistor of the liquid crystal display device.

이와 같은 본 발명에 따르면, 이형필름에 원하는 구조와 패턴의 박막 트랜지스터(TFT)를 인쇄한 다음, 이를 기판에 전사시켜 기판에 박막 트랜지스터를 형성하므로 박막 트랜지스터 제조 공정이 매우 단순해지며 용이해지는 이점을 얻을 수 있다.According to the present invention, a thin film transistor (TFT) having a desired structure and pattern is printed on a release film, and then transferred to a substrate to form a thin film transistor on the substrate, thereby making the thin film transistor manufacturing process very simple and easy. You can get it.

이하, 첨부된 도면을 참조하여 본 발명에 따른 액정디스플레이장치의 박막 트랜지스터 제조방법의 바람직한 실시예를 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of a thin film transistor manufacturing method of the liquid crystal display device according to the present invention in detail.

먼저, 도 1과 도 2를 참조하여 액정디스플레이장치의 구조를 간략하게 설명하면 다음과 같다. First, the structure of the liquid crystal display device will be briefly described with reference to FIGS. 1 and 2 as follows.

도 1에 도시된 것과 같이, 액정디스플레이장치는 어레이기판(10)과 컬러필터기판(20)이 대향하여 구성되며, 어레이기판(10)과 컬러필터기판(20) 사이에는 액정층(30)이 개재되어 있다. As shown in FIG. 1, the liquid crystal display device includes an array substrate 10 and a color filter substrate 20 facing each other, and a liquid crystal layer 30 between the array substrate 10 and the color filter substrate 20. Intervened.

상기 어레이기판(10)은 투명한 유리 기판(11)에 정의된 복수의 화소(P)마다 박막 트랜지스터(T)와 공통전극(미도시)과 화소 전극(12)이 구성되어 있다. The array substrate 10 includes a thin film transistor T, a common electrode (not shown), and a pixel electrode 12 for each of the plurality of pixels P defined in the transparent glass substrate 11.

상기 공통 전극(미도시)과 화소 전극(12)은 어레이기판(10) 상에 서로 평행하게 이격하여 구성되어 있다. 그리고, 상기 화소(P)의 일측을 따라 연장된 게이트라인(13)과, 이와는 수직한 방향으로 연장된 데이터라인(14)이 구성되고, 상기 공통 전극(미도시)에 전압을 인가하는 공통 배선(미도시)이 구성된다. The common electrode (not shown) and the pixel electrode 12 are configured to be spaced apart from each other in parallel on the array substrate 10. In addition, a gate line 13 extending along one side of the pixel P and a data line 14 extending in a direction perpendicular thereto are formed, and a common wiring for applying a voltage to the common electrode (not shown). (Not shown) is configured.

상기 컬러필터기판(20)에는 투명한 유리 기판 상에 상기 게이트라인(13)과 데이터라인(14)과 박막 트랜지스터(T)에 대응하는 부분에 블랙매트릭스(21)가 구성되고, 상기 화소(P)에 대응하여 컬러필터(22)가 구성되어 있다.The color filter substrate 20 includes a black matrix 21 formed at a portion corresponding to the gate line 13, the data line 14, and the thin film transistor T on a transparent glass substrate. Correspondingly, the color filter 22 is configured.

상기 박막트랜지스터(T)는 도 2에 도시된 것과 같이 게이트 전극(1)과, 게이트 전극(1) 상부에 절연막(2)을 사이에 두고 구성된 액티브층(3, 4)(active layer)과, 액티브층(3, 4)의 상부에 서로 이격하여 구성된 소스 전극(5) 및 드레인 전극(6)과, 소스 전극(5) 및 드레인 전극(6)의 상부를 둘러싸는 산화방지막(7)을 포함한다. 상기 액티브층(3, 4)은 비정질 실리콘(a-Si)층(3)과 n+ 비정질 실리콘(a- Si)층(4)으로 이루어질 수 있다. As shown in FIG. 2, the thin film transistor T includes a gate electrode 1 and an active layer 3 and 4 formed between the insulating layer 2 on the gate electrode 1. A source electrode 5 and a drain electrode 6 spaced apart from each other on top of the active layers 3 and 4, and an antioxidant film 7 surrounding the top of the source electrode 5 and the drain electrode 6; do. The active layers 3 and 4 may be formed of an amorphous silicon (a-Si) layer 3 and an n + amorphous silicon (a-Si) layer 4.

상기 게이트 전극(1)은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 구리(Cu), ITO 등의 금속으로 이루어질 수 있으며, 절연막(2)은 SiNx 로 이루어질 수 있다. 그리고, 소스 전극(5) 및 드레인 전극(6)은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 구리(Cu) 등의 금속으로 이루어지며, 산화방지막(7)은 SiNx 로 이루어질 수 있다. 상기 산화방지막(7)은 대략 2500Å 의 두께로 형성됨이 바람직하다. The gate electrode 1 may be made of a metal such as chromium (Cr), aluminum (Al), molybdenum (Mo), copper (Cu), or ITO, and the insulating layer 2 may be made of SiNx. The source electrode 5 and the drain electrode 6 may be made of a metal such as chromium (Cr), aluminum (Al), molybdenum (Mo), or copper (Cu), and the antioxidant layer 7 may be formed of SiNx. have. The antioxidant film 7 is preferably formed to a thickness of approximately 2500Å.

상기 액정층(30)은 상기 공통 전극(미도시)과 화소 전극(12)의 수평전계에 의해 동작된다.The liquid crystal layer 30 is operated by a horizontal electric field of the common electrode (not shown) and the pixel electrode 12.

다음으로, 도 3 내지 도 9를 참조하여 도 2에 도시된 박막 트랜지스터(T)를 제조하는 방법의 일 실시예에 대해 상세히 설명한다. Next, an embodiment of a method of manufacturing the thin film transistor T shown in FIG. 2 will be described in detail with reference to FIGS. 3 to 9.

도 3에 도시된 것과 같이, 본 발명의 박막 트랜지스터 제조방법은 크게 제1이형필름의 일면에 박막 트랜지스터(TFT)를 부착시키는 단계(S1)와, 제2이형필름을 제1이형필름의 박막 트랜지스터가 부착된 면에 합착시키는 단계(S2)와, 제1이형필름을 분리하여 박막 트랜지스터를 제2이형필름에 전사시키는 단계(S3)와, 상기 박막 트랜지스터가 부착된 제2이형필름의 면을 기판에 부착시키는 단계(S4)와, 상기 박막 트랜지스터가 기판에 전사된 상태로 제2이형필름만 기판에서 분리하는 단계(S5)로 이루어진다. As shown in FIG. 3, the method of manufacturing a thin film transistor of the present invention includes attaching a thin film transistor (TFT) to one surface of a first release film (S1), and attaching a second release film to a thin film transistor of a first release film. Attaching the thin film transistor to the second release film by separating the first release film (S3), and attaching the surface of the second release film to which the thin film transistor is attached. Attaching it to the substrate (S4), and separating only the second release film from the substrate (S5) while the thin film transistor is transferred to the substrate.

상기 단계 S1은 도 4와 도 5에 도시된 것과 같이 복수개의 인쇄롤러(110, 120, 130, 140, 150, 160, 170)를 구비한 박막 트랜지스터 적층 장치를 이용하여 제1이형필름(RF1)의 일면에 순차적으로 박막 트랜지스터 구조를 설정된 패턴으로 적층하는 공정으로 이루어진다. Step S1 is a first release film RF1 using a thin film transistor lamination apparatus including a plurality of printing rollers 110, 120, 130, 140, 150, 160, and 170 as shown in FIGS. 4 and 5. The thin film transistor structure is sequentially laminated on one surface of a predetermined pattern.

이를 좀 더 구체적으로 설명하면, 상기 박막 트랜지스터 적층 장치는 게이트 전극 인쇄롤러(110)와, 절연막 인쇄롤러(120), 비정질 실리콘(a-Si)층(3)(도 2참조)을 형성하는 제1액티브층 인쇄롤러(130), ITO층(8)(도 2참조)을 인쇄하는 ITO층 인쇄롤러(140), n+ 비정질 실리콘(a-Si)층(4)(도 2참조)을 형성하는 제2액티브층 인쇄롤러(150), 소스/드레인 인쇄롤러(160), 산화방지막 인쇄롤러(170)를 구비하며, 제1이형필름(RF1)은 상기 인쇄롤러들의 외주면에 차례로 밀착되면서 진행한다. In more detail, the thin film transistor stacking apparatus includes a gate electrode printing roller 110, an insulating film printing roller 120, and an amorphous silicon (a-Si) layer 3 (see FIG. 2). 1 to form an active layer printing roller 130, an ITO layer printing roller 140 for printing the ITO layer 8 (see FIG. 2), and an n + amorphous silicon (a-Si) layer 4 (see FIG. 2). The second active layer printing roller 150, the source / drain printing roller 160, the antioxidant film printing roller 170 is provided, the first release film (RF1) proceeds in close contact with the outer peripheral surface of the printing rollers in turn.

상기 각 인쇄롤러(110~170) 사이에는 제1이형필름(RF1)의 장력을 유지하기 위한 장력인가용 롤러(180)들이 배치된다. Tension applying rollers 180 for maintaining the tension of the first release film RF1 are disposed between the printing rollers 110 to 170.

상기 각 인쇄롤러(110~170)에는 형성하고자 하는 박막 트랜지스터(T)의 구조물에 대응하는 패턴의 성형홈이 형성되어 있다. 예를 들어, 게이트 전극 인쇄롤러(110)에는 게이트 전극(1)(도 2참조)의 패턴과 대응하는 패턴의 성형홈(112)이 형성되어 있으며, 절연막 인쇄롤러(120)에는 절연막(2)(도 2참조)과 대응하는 패턴의 성형홈(122)이 형성되어 있다. Each of the printing rollers 110 to 170 has a forming groove having a pattern corresponding to the structure of the thin film transistor T to be formed. For example, a molding groove 112 having a pattern corresponding to the pattern of the gate electrode 1 (see FIG. 2) is formed in the gate electrode printing roller 110, and the insulating film 2 is formed in the insulating film printing roller 120. The molding groove 122 of the pattern corresponding to (refer FIG. 2) is formed.

그리고, 도 5에 도시된 것과 같이, 각 인쇄롤러(110~170)의 일측에는 해당 박막 트랜지스터 구조물을 형성하기 위한 재료가 공급되는 재료공급기(116, 126)와, 일단부가 인쇄롤러(110~170)의 외주면에 연접하도록 설치되어 공급된 재료가 성형홈(112, 122)에만 수용되고 성형홈(112, 122) 이외 부분에는 재료가 뭍지 않도록 하는 스크라이버(117, 127)와, 자외선을 조사하여 재료를 경화시키는 UV 경화장치(115, 125) 등이 구성된다. And, as shown in Figure 5, one side of each printing roller (110 ~ 170) and the material feeder (116, 126) is supplied with a material for forming the thin film transistor structure, and one end of the printing roller (110 ~ 170) Scribers 117 and 127 which are installed so as to be connected to the outer circumferential surface of the circumferential surface and are accommodated only in the forming grooves 112 and 122 and the material other than the forming grooves 112 and 122 are irradiated. UV curing apparatuses 115 and 125 for curing the material are configured.

상기와 같이 구성된 박막 트랜지스터 적층 장치를 이용하여 제1이형필름(RF1)에 박막 트랜지스터(T)를 형성하는 공정을 설명하면 다음과 같다.A process of forming the thin film transistor T on the first release film RF1 using the thin film transistor stacking device configured as described above is as follows.

게이트 전극 인쇄롤러(110)의 상측에 설치된 재료공급기(116)를 통해 게이트 전극 형성용 재료가 공급된다. The material for forming the gate electrode is supplied through the material supplier 116 provided above the gate electrode printing roller 110.

상기 게이트 전극 인쇄롤러(110)의 상측으로 공급된 금속 재료는 성형홈(112) 내측에 수용된 다음, 제1이형필름(RF1)과 접하는 부분에서 제1이형필름(RF1)의 면에 부착되고, UV 경화장치(115)에 의해 경화된 후, 제1이형필름(RF1)이 게이트 전극 인쇄롤러(110)에서 분리되는 지점에서 제1이형필름(RF1)의 면에 부착되어 함께 이동한다. The metal material supplied to the upper side of the gate electrode printing roller 110 is accommodated in the forming groove 112, and then attached to the surface of the first release film RF1 at a portion in contact with the first release film RF1. After curing by the UV curing device 115, the first release film (RF1) is attached to the surface of the first release film (RF1) at the point separated from the gate electrode printing roller 110 and moves together.

상기와 같이 일면에 게이트 전극(1)(도 2참조)이 설정된 패턴으로 형성된 제1이형필름(RF1)은 절연막 인쇄롤러(120)를 통과하게 되고, 전술한 것과 동일한 과정으로 절연막 인쇄롤러(120)에 절연막 형성용 재료가 공급되어 게이트 전극(1) 상에 설정된 패턴으로 절연막(2)이 적층된다. As described above, the first release film RF1 having the pattern in which the gate electrode 1 (see FIG. 2) is set on one surface passes through the insulating film printing roller 120, and the insulating film printing roller 120 is processed in the same process as described above. ) Is supplied to the insulating film forming material, and the insulating film 2 is laminated in a pattern set on the gate electrode 1.

이 후, 제1이형필름(RF1)은 제1액티브층 인쇄롤러(130), ITO층 인쇄롤러(140), 제2액티브층 인쇄롤러(150), 소스/드레인 인쇄롤러(160), 산화방지막 인쇄롤러(170)를 차례로 통과하면서 전술한 것과 동일한 과정으로 액티브층(3, 4)(도 2참조)과, ITO층(8), 소스 전극(5), 드레인 전극(6), 산화방지막(7)이 차례로 적층 형성된다. Subsequently, the first release film RF1 includes the first active layer printing roller 130, the ITO layer printing roller 140, the second active layer printing roller 150, the source / drain printing roller 160, and the anti-oxidation film. The active layers 3 and 4 (see FIG. 2), the ITO layer 8, the source electrode 5, the drain electrode 6, and the anti-oxidation film ( 7) are laminated in turn.

한편, 제1이형필름(RF1)에 박막 트랜지스터(T)를 형성하기 위한 박막 트랜지스터 적층 장치는 제조하고자 하는 박막 트랜지스터의 구조에 따라 변경이 가능하 다. 예를 들어, 도 6에 도시된 것과 같이 게이트 전극(1), 절연막(2), 액티브층(3a), 소스 전극(5) 및 드레인 전극(6), MOS 커패시터(9)(MOS Capacitor)로 구성된 박막 트랜지스터를 제조하고자 할 경우, 박막 트랜지스터 적층 장치는 도 7에 도시된 것과 같이 게이트 전극 인쇄롤러(210), 절연막 인쇄롤러(220), 액티브층 인쇄롤러(230), 소스/드레인 전극 인쇄롤러(240), MOS 커패시터 인쇄롤러(250)로 구성될 수 있다. The thin film transistor stacking apparatus for forming the thin film transistor T on the first release film RF1 may be changed according to the structure of the thin film transistor to be manufactured. For example, as illustrated in FIG. 6, the gate electrode 1, the insulating film 2, the active layer 3a, the source electrode 5, the drain electrode 6, and the MOS capacitor 9 (MOS Capacitor) may be used. In order to manufacture the configured thin film transistor, the thin film transistor stacking apparatus includes a gate electrode printing roller 210, an insulating film printing roller 220, an active layer printing roller 230, and a source / drain electrode printing roller as shown in FIG. 240, the MOS capacitor printing roller 250.

상기와 같이 제1이형필름(RF1)에 원하는 구조의 박막 트랜지스터(T)가 형성되면, 도 8에 도시된 것과 같이 제1이형필름(RF1)을 제2이형필름(RF2)과 합착한다. When the thin film transistor T having a desired structure is formed on the first release film RF1 as described above, the first release film RF1 is bonded to the second release film RF2 as shown in FIG. 8.

이어서, 도 9에 도시된 것과 같이 제1,2이형필름 합착체를 기판과의 접합 공정 위치로 이송하여, 제1이형필름(RF1)을 분리하여 제2이형필름(RF2)에 박막 트랜지스터(T)가 옮겨져 부착되도록 하고, 제2이형필름(RF2)을 가압롤러(300)와 기판(11) 사이를 통과시키면서 가압롤러(300)로 제2이형필름(RF2)을 기판(11)에 대해 가압하여 박막 트랜지스터(T)를 기판(11) 면에 전사시킨다. Subsequently, as shown in FIG. 9, the first and second release film adhesives are transferred to the bonding process position with the substrate, and the first release film RF1 is separated to form the thin film transistor T on the second release film RF2. ) To move and attach, and presses the second release film RF2 against the substrate 11 with the pressure roller 300 while passing the second release film RF2 between the pressure roller 300 and the substrate 11. The thin film transistor T is transferred to the substrate 11 surface.

이 상태에서 상기 제2이형필름(RF2)을 분리시키면 기판(1)의 외면에 박막 트랜지스터(T)가 원하는 패턴으로 부착된 상태로 남아 있게 된다. In this state, when the second release film RF2 is separated, the thin film transistor T remains on the outer surface of the substrate 1 in a desired pattern.

이와 같이 본 발명에 따르면, 이형필름(RF1, RF2)에 원하는 구조와 패턴의 박막 트랜지스터(T)를 인쇄한 다음, 이를 기판(11)에 전사시켜 기판(11)에 박막 트랜지스터(T)를 형성하므로 박막 트랜지스터 제조 공정이 매우 단순해지며 용이해지는 이점을 얻을 수 있다.As described above, the thin film transistor T having a desired structure and pattern is printed on the release films RF1 and RF2 and then transferred to the substrate 11 to form the thin film transistor T on the substrate 11. As a result, the thin film transistor manufacturing process is very simple and can be easily obtained.

도 1은 일반적인 액정디스플레이장치의 구성을 개략적으로 나타낸 도면1 is a view schematically showing a configuration of a general liquid crystal display device

도 2는 도 1의 액정디스플레이장치의 박막 트랜지스터의 구조의 일 실시예를 나타낸 요부 단면도FIG. 2 is a cross-sectional view illustrating main parts of an embodiment of a structure of a thin film transistor of the liquid crystal display device of FIG. 1. FIG.

도 3은 본 발명에 따른 액정디스플레이장치의 박막 트랜지스터 제조방법을 나타낸 순서도3 is a flowchart illustrating a method of manufacturing a thin film transistor of a liquid crystal display device according to the present invention.

도 4는 본 발명의 액정디스플레이장치의 박막 트랜지스터 제조방법 중 이형필름에 박막 트랜지스터를 형성하는 장치의 일 실시예를 개략적으로 나타낸 구성도Figure 4 is a schematic view showing an embodiment of a device for forming a thin film transistor on the release film of the thin film transistor manufacturing method of the liquid crystal display device of the present invention

도 5는 도 4의 장치의 일부 구성을 더욱 상세히 나타낸 요부 단면도5 is a cross-sectional view of main parts showing some components of the apparatus of FIG. 4 in more detail.

도 6은 액정디스플레이장치의 박막 트랜지스터의 구조의 다른 실시예를 나타낸 요부 단면도6 is a sectional view showing the principal parts of another embodiment of a structure of a thin film transistor of a liquid crystal display device;

도 7은 도 6의 박막 트랜지스터를 이형필름에 형성하기 위한 장치의 구성의 일 실시예를 개략적으로 나타낸 구성도FIG. 7 is a schematic view illustrating an embodiment of a configuration of an apparatus for forming the thin film transistor of FIG. 6 on a release film.

도 8은 박막 트랜지스터가 형성된 이형필름에 다른 이형필름을 합착하는 상태를 나타낸 요부 단면도8 is a sectional view showing the principal parts of a state in which another release film is bonded to a release film on which a thin film transistor is formed.

도 9는 이형필름의 박막 트랜지스터를 기판에 전사하는 공정의 일 실시예를 나타낸 요부 단면도9 is a cross-sectional view illustrating main parts of one embodiment of a process of transferring a thin film transistor of a release film to a substrate;

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

1 : 게이트 전극 2 : 절연막1 gate electrode 2 insulating film

3 : 비정질 실리콘층(a-Si) 4 : n+ 비정질 실리콘층(n+ a-Si)3: amorphous silicon layer (a-Si) 4: n + amorphous silicon layer (n + a-Si)

5 : 소스 전극 6 : 드레인전극5 source electrode 6 drain electrode

7 : 산화방지막 8 : ITO층7: antioxidant film 8: ITO layer

10 : 어레이기판 11 : 유리 기판10: array substrate 11: glass substrate

12 : 화소 전극 13 : 게이트라인12 pixel electrode 13 gate line

14 : 데이터라인 110 : 게이트 전극 인쇄롤러14: data line 110: gate electrode printing roller

112 : 성형홈 120 : 절연막 인쇄롤러112: forming groove 120: insulating film printing roller

122 : 성형홈 130 : 제1액티브층 인쇄롤러122: forming groove 130: first active layer printing roller

140 : ITO층 인쇄롤러 150: 제2액티브층 인쇄롤러140: ITO layer printing roller 150: second active layer printing roller

160 : 소스/드레인 인쇄롤러 170 : 산화방지막 인쇄롤러160: source / drain printing roller 170: antioxidant film printing roller

P : 화소 RF1, RF2 : 제1,2이형필름P: pixel RF1, RF2: 1st, 2nd release film

T : 박막 트랜지스터 T: thin film transistor

Claims (3)

(a) 제1이형필름의 일면에 박막 트랜지스터(TFT)를 부착시키는 단계와;(a) attaching a thin film transistor (TFT) to one surface of the first release film; (b) 제2이형필름을 제1이형필름의 박막 트랜지스터가 부착된 면에 합착시키는 단계와;(b) bonding the second release film to the surface to which the thin film transistor of the first release film is attached; (c) 제1이형필름을 분리하여 박막 트랜지스터를 제2이형필름에 전사시키는 단계와; (c) separating the first release film and transferring the thin film transistor to the second release film; (d) 상기 박막 트랜지스터가 부착된 제2이형필름의 면을 기판에 부착시키는 단계와;(d) attaching a surface of the second release film to which the thin film transistor is attached to a substrate; (e) 상기 박막 트랜지스터가 기판에 전사된 상태로 제2이형필름만 기판에서 분리하는 단계를 포함하여 구성된 액정디스플레이장치의 박막 트랜지스터 제조방법.and (e) separating only the second release film from the substrate while the thin film transistor is transferred to the substrate. 제1항에 있어서, 상기 (a) 단계는, 제1이형필름을 외주면에 각각 상이한 박막 트랜지스터 형성용 수지가 공급되는 복수개의 인쇄롤러를 통과시키면서 순차적으로 박막 트랜지스터 구조를 설정된 패턴으로 적층하도록 한 것을 특징으로 하는 액정디스플레이장치의 박막 트랜지스터 제조방법.The method of claim 1, wherein the step (a) comprises sequentially stacking the thin film transistor structure in a predetermined pattern while passing the plurality of printing rollers supplied with different thin film transistor forming resins to the outer circumferential surface of the first release film. A method of manufacturing a thin film transistor of a liquid crystal display device. 제1항에 있어서, 상기 (d) 단계에서는, 기판의 일측에서 가압롤러로 제2이형필름을 기판에 대해 가압하여 박막 트랜지스터를 기판에 전사시키도록 한 것을 특 징으로 하는 액정디스플레이장치의 박막 트랜지스터 제조방법.The thin film transistor of claim 1, wherein in the step (d), the second release film is pressed against the substrate by a pressure roller on one side of the substrate to transfer the thin film transistor to the substrate. Manufacturing method.
KR1020090044001A 2009-05-20 2009-05-20 Method for Manufacturing Thin Film Transistor(TFT) of Liquid Crystal Display Device KR101091074B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090044001A KR101091074B1 (en) 2009-05-20 2009-05-20 Method for Manufacturing Thin Film Transistor(TFT) of Liquid Crystal Display Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090044001A KR101091074B1 (en) 2009-05-20 2009-05-20 Method for Manufacturing Thin Film Transistor(TFT) of Liquid Crystal Display Device

Publications (2)

Publication Number Publication Date
KR20100125012A true KR20100125012A (en) 2010-11-30
KR101091074B1 KR101091074B1 (en) 2011-12-08

Family

ID=43408986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090044001A KR101091074B1 (en) 2009-05-20 2009-05-20 Method for Manufacturing Thin Film Transistor(TFT) of Liquid Crystal Display Device

Country Status (1)

Country Link
KR (1) KR101091074B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101506425B1 (en) * 2014-06-19 2015-03-27 한양대학교 산학협력단 Method for purifying micro/nano structure, and apparatus for purifying micro/nano structure
WO2015088208A1 (en) * 2013-12-10 2015-06-18 한양대학교 산학협력단 Substrate having microstructure, manufacturing method therefor, refining method for microstructure, manufacturing method for microstructure network, and manufacturing apparatus therefor
US10166571B2 (en) 2013-12-10 2019-01-01 Lg Display Co., Ltd. Refining method for microstructure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015088208A1 (en) * 2013-12-10 2015-06-18 한양대학교 산학협력단 Substrate having microstructure, manufacturing method therefor, refining method for microstructure, manufacturing method for microstructure network, and manufacturing apparatus therefor
US10166571B2 (en) 2013-12-10 2019-01-01 Lg Display Co., Ltd. Refining method for microstructure
US11141890B2 (en) 2013-12-10 2021-10-12 Lg Display Co., Ltd. Substrate including nano/micro structure, method for manufacturing the same, method for refining nano/micro structure, method for manufacturing nano/micro structure network, and manufacturing apparatus therefor
KR101506425B1 (en) * 2014-06-19 2015-03-27 한양대학교 산학협력단 Method for purifying micro/nano structure, and apparatus for purifying micro/nano structure

Also Published As

Publication number Publication date
KR101091074B1 (en) 2011-12-08

Similar Documents

Publication Publication Date Title
US10254578B2 (en) Liquid crystal display device and method of manufacturing the same
US8319928B2 (en) Liquid crystal display device and method of manufacturing the same
JP5536986B2 (en) Liquid crystal display
JP4961271B2 (en) Liquid crystal display panel manufacturing method and liquid crystal display panel
US9696580B2 (en) Array substrate and fabricating method thereof, and display apparatus
US8168484B2 (en) Display device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR100975734B1 (en) A array plate and the fabrication method for In-Plane-Switching mode LCD
US9298054B2 (en) Liquid crystal display device and method of manufacturing the same
JP3946683B2 (en) Method for manufacturing active matrix substrate
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
US10325944B2 (en) Display device and manufacturing method thereof
US20120320295A1 (en) Liquid crystal display device and mother substrate
WO2014036753A1 (en) Method of fabricating liquid crystal display panel
KR101339170B1 (en) Liquid crystal display panel and manufacturing method thereof
WO2013171989A1 (en) Array substrate and liquid crystal display panel provided with same
US20090316089A1 (en) Liquid crystal display panel and method for fabricating the same
US20150346529A1 (en) Liquid crystal display and method of manufacturing the same
KR101091074B1 (en) Method for Manufacturing Thin Film Transistor(TFT) of Liquid Crystal Display Device
US9690146B2 (en) Array substrate, its manufacturing method, and display device
US20190109155A1 (en) Array substrate, method of producing the same, and display panel
US20150021611A1 (en) Array substrate and manufacturing method thereof
KR20080060794A (en) Array substrate and colorfilter substrate, liquid crystal display having the same and method of fabricating the same
US9261744B2 (en) Array substrate, fabricating method thereof and display device
KR101951298B1 (en) Liquid crystal display device and method of fabricating the same
KR20110072434A (en) Method for fabricating liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
N231 Notification of change of applicant
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 9