KR20100122161A - 에어면을 포함하는 발광소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 에어면을 갖는 발광소자를 제공한다. 상기 발광소자는 기판; 상기 기판상에 성장되며, Si 도핑농도가 높은 층이 삽입된 반도체층; 상기 반도체층의 내부에 형성된 에어갭; 상기 Si 도핑농도가 높은 층이 식각되어 형성된 에어면; 상기 에어면 위에 성장된 발광층; 및 상기 에어면의 불연속 부분 위에 성장된 발광층을 포함한다. 또한 본 발명은 상기 발광소자의 제조방법을 제공한다.

반도체, 에어갭, 습식식각, 에어면

Description

에어면을 포함하는 발광소자 및 그 제조방법{Light emitting device with air surfaces and methods of manufacturing the same}

본 발명은 하나 이상의 에어면을 구비하는 발광소자 및 이의 제조방법에 관한 것이다.

이중 파장 혹은 다중파장 LED를 구현함에 있어서, 종래에는 칩의 단색파장 발광과 이러한 파장에 의해 여기되어 발광하는 형광체에서 나오는 파장의 조합을 이용하였다. 이 경우 반드시 형광체를 사용하여야 하는 문제점이 있다. 또한, 여러 개의 칩(예로서 R, G, B의 칩)을 사용하여 다중파장을 구현하는 경우가 있다. 이러한 방법을 사용한 패키지 레벨에서의 다중파장의 구현은 그 구조가 복잡한 단점 때문에, 단일 칩을 사용하여 하나 이상의 파장을 방출하게 하는 기술에 대한 요구가 있어왔다.

하나의 칩에서 하나 이상으로 파장을 발생시키는 방법으로서, 칩 내부의 불순물 도핑농도를 부분적으로 조절하고, 도핑농도가 각각 다른 영역으로부터 하나 이상의 파장을 방출하는 것을 고려할 수 있다. 그러나 칩의 표면부위별로 다른 발광파장이 무작위로 방출되면 의도하는 파장을 얻을 수 없다. 따라서 반도체층의 성장 프로세스 중에 영역별로 도핑농도를 조절하는 기술적 수단이 요구되어 왔다.

본 발명의 발광소자는 기판; 상기 기판 상에 성장되며, Si 도핑농도가 다른 층이 삽입된 반도체층; 상기 반도체층의 내부에 형성된 에어갭; 상기 Si 도핑농도가 다른 층이 식각되어 형성된 에어면;

상기 에어면 위에 성장된 발광층; 및 상기 에어면의 불연속 부분 위에 성장된 발광층을 포함한다. Si 도핑농도가 다른 층이 삽입된 반도체층이란 반도체층의 다른 부분에 비하여 상대적으로 도핑농도가 높거나 낮은 층이 포함되어있다는 의미이다.

또한, 본 발명의 발광소자는 기판; 상기 기판상에 성장되며, Si 도핑농도가 다른 층이 삽입되고, 실리콘옥사이드 닷패턴과 연결되는 상부의 입구를 갖는 반도체층; 상기 Si 도핑농도가 다른 층이 식각되어 형성된 에어면; 상기 에어면 부분위에 성장된 발광층; 및 상기 에어면의 불연속 부분 위에 성장된 발광층을 포함한다.

이때, 식각유도용패턴은 실리콘옥사이드 닷패턴일 수 있다.

또한, 본 발명의 발광소자는 상기 에어면이 수직면상에서 보아 다층인 것을 특징으로 한다.

또한, 본 발명의 발광소자는 상기 에어면의 상부로부터 p층의 상부면까지의 두께가 서브마이크론 이하인 것을 특징으로 한다.

또한, 본 발명의 발광소자는, 상기 에어면 위에 성장된 발광층과, 상기 에어면의 불연속 부분 위에 성장된 발광층의 인듐조성비가 다른 것을 특징으로 한다. 본 발명의 발광소자는 상기 에어면 위에 성장된 발광층은 인듐조성비가 높고, 상기 에어면의 불연속 부분 위에 성장된 발광층은 인듐조성비가 낮다.

본 발명의 발광소자 제조방법은 기판을 준비하는 단계; 상기 기판 상에 패터닝용 박막층을 형성하는단계; 상기 패터닝용 박막층에 식각 유도용 패턴과, 이에 연결된 에어갭용 패턴을 형성하는 단계; 상기 패턴 상에 Si 도핑농도가 다른 층이 삽입된 반도체층을 형성하는 단계; 상기 반도체층상에 노출된 식각 유도용 패턴과, 상기 식각유도용 패턴과 연결되며 반도체층의 하부에 형성된 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계; 상기 에어갭을 따라 전기화학적 식각을 이용하여 측방으로 Si 도핑농도가 높은 층을 따라서 에어면을 형성하는 단계; 와 상기 반도체 층위에 발광층을 형성하는 단계;를 포함한다.

또한, 본 발명의 발광소자의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 식각유도용 패턴을 형성하는 단계; 상기 패턴 상에 Si 도핑농도가 다른 층이 삽입된 반도체층을 형성하는 단계; 상기 반도체층상에 노출된 식각유도용 패턴을 습식식각용액으로 식각하는 단계; 상기 식각유도용 패턴의 식각에 의해 노출된 Si 도핑농도가 다른 층을 따라서 전기화학적 식각을 이용하여 측방으로 에어면을 형성하는 단계;와 상기 반도체 층위에 발광층과 p층을 형성하는 단계를 포함한다. 이때, 상기 기판 상에 형성되는 식각유도용 패턴은 닷패턴(dot pattern)일 수 있다.

또한, 본 발명의 발광소자의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 패터닝용 박막층을 형성하는 단계; 상기 패터닝용 박막층에 에어갭용 패턴을 형성하는 단계; 상기 패턴 상에 Si 도핑농도가 다른 층이 삽입된 반도체층을 형성하는 단계; 상기 반도체층상에 마스크를 설치하고 건식식각하여 노출된 반도체층 하부의 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계; 상기 에어갭을 따라 전기화학적 식각을 이용하여 측방으로 Si 도핑농도가 다른 층을 따라서 에어면을 형성하는 단계; 및 상기 반도체 층위에 발광층을 형성하는 단계;를 포함한다.

또한 본 발명의 발광소자의 제조방법은, 상기 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계가,

상기 반도체층상에 노출된 식각 유도용 패턴과, 상기 식각유도용 패턴과 연결되며 반도체층의 하부에 형성된 에어갭용 패턴을 습식식각하는 단계;와

상기 에어갭용 패턴이 습식식각된 공간을 따라 반도체층을 습식식각하여 에어갭을 형성하는 단계로 이루어지는 것을 특징으로 한다.

상기와 같이 에어갭과 에어면을 포함하는 n층위에 형성되는 다중양자우물(Multi Quantum Well)의 인듐조성비는 에어갭과 에어면 중 어느 부분위에 형성되는 지에 따라 인듐조성비가 달라질 수 있다. 이 경우, 상대적으로 온도가 낮은 에 어면부분은 인듐조성비가 높고, 상대적으로 온도가 다른 에어면이 없는 부분은 인듐조성비가 낮아진다. 이에 따라 인듐조성비가 상대적으로 높은 부분은 장파장이 발생하고, 인듐조성비가 상대적으로 낮은 부분은 단파장이 발생한다. 그 결과, 두 개의 파장이 합성된 색을 방출하는 발광소자가 제공된다.

본 발명의 발광소자는 기판; 상기 기판상에 성장되며, Si 도핑농도가 높은 층이 삽입된 반도체층; 상기 반도체층의 내부에 형성된 에어갭; 상기 Si 도핑농도가 상대적으로 높은 층이 식각되어 형성된 에어면; 상기 에어면위에 성장된 발광층; 및 상기 에어면의 불연속 부분 위에 성장된 발광층을 포함하여 이루어진다.

에어갭과 에어면이 형성된 발광소자의 단면도인 도 1을 참조하면, 본 발명의 발광소자는 기판(100)과, 기판(100) 상에 형성되는 반도체층들(130, 140, 150)과, 상기 반도체층(130, 140, 150) 내에 형성되는 에어갭(111)을 포함한다. 상기 에어갭(111)은 상기 반도체층(130, 140, 150) 내부에 프리즘 형태로 형성된다.

또한, 상기 반도체층(130, 140, 150)의 상단에는 전류를 인가하기 위한 전극 패드(171, 172)가 마련된다. 이와 같이 구성되는 발광소자는 상기 전극 패드(171, 172)를 통해 외부 전류를 인가하면 반도체층(130, 140, 150)을 구성하는 활성층(140)이 발광 면적 또는 발광 영역의 기능을 수행한다.

여기서, 상기 기판(100)은 사파이어 기판, 실리콘 카바이드(SiC) 기판, 실리콘(Si) 기판, 아연 산화물(ZnO) 기판, 갈륨 비소화물(GaAs) 기판 및 갈륨 인화물(gallium phosphide;GaP) 기판 중의 어느 하나를 사용할 수 있으며, 본 실시예에 서는 사파이어 기판을 사용한다.

상기 프리즘 형태의 에어갭(111)은 반도체층(130, 140, 150)에서 생성된 광중에서 사파이어로 진행하는 광을 산란시킴으로써 광 추출 효과를 향상시키는 역할을 한다. 도 3은 이러한 에어갭에 의한 광반사경로를 묘사하는 개요도이다.

도 1과 도 3에 도시된 바와 같이, 에어갭(111)의 단면이 프리즘 형태를 이루는 것을 예로 하였으나, 본 발명에 따르는 에어갭(111)은 이에 한정되지 않고, 삼각뿔 및 육각뿔 형태 등 소정의 마스크의 모양에 따라 다양한 형상의 단면을 갖도록 제작될 수 있다.

여기서, 이러한 에어갭(111)의 형성에 사용되는 패턴은 SiOx, SiNx, W 및 Pt 중 어느 하나의 물질로 이루어지며, 상기와 같이 프리즘 형태의 에어갭(111)을 형성하기 위하여 상기 패턴의 상부면에서 측면성장하여 반도체층이 봉합될 것이 요구된다.

상기 반도체층(130, 140, 150)은 n형층(130)과 활성층(140) 및 p형층(150)을 포함하며, Si 막, GaN 막, AlN 막, InGaN 막, AlGaN 막, AlInGaN 막 및 이들을 포함하는 반도체 박막 중 적어도 하나를 포함하여 형성될 수 있다. 여기서, 상기 n형층(130)은 다수 캐리어가 전자인 층으로서, n형 반도체층과 n형 클래드층으로 구성될 수 있다. 이러한 n형 반도체층과 n형 클래드층은 전술한 반도체 박막에 n형 불순물 예를 들어, Si, Ge, Se, Te, C 등을 주입하여 형성할 수 있다. 그리고, p형층(150)은 다수 캐리어가 정공인 층으로서, p형 반도체층과 p형 클래드층으로 구성될 수 있다. 이러한 p형 반도체층과 p형 클래드층은 전술한 반도체 박막에 p형 불 순물 예를 들어, Mg, Zn, Be, Ca, Sr, Ba 등을 주입하여 형성한다. 활성층(140)은 n형층(130)에서 제공된 전자와 p형층(150)에서 제공된 정공이 재결합되면서 소정 파장의 광을 출력하는 층이다. 이러한 활성층(140)은 우물층(well layer)과 장벽층(barrier layer)을 교대로 적층하여 단일 양자 우물 구조 또는 다중 양자 우물 (multiple quantum well) 구조를 갖는 다층의 반도체 박막으로 형성할 수 있다. 이때, 활성층(140)을 이루는 반도체 재료에 따라 출력되는 광의 기본적인 파장이 변화되므로, 목표로 하는 출력 파장에 따라 적절한 반도체 재료를 선택하는 것이 바람직하다.

한편, 반도체층은 SiOx, SiNx, W 및 Pt 중 어느 하나의 물질로 이루어진 식각유도용 패턴위에서는 성장하지 않으므로, 상기 식각유도용 패턴을 제외한 영역에서 성장하는 반도체층(130, 140, 150)에 의해 입구가 형성되며, 상기 입구를 향해 상기 식각유도용 패턴이 노출된다. 이 입구를 통하여 침투하는 습식식각액이 사파이어 기판 위에 놓인 식각유도용 패턴과 에어갭 연결용 패턴이 형성된 영역을 제거한다. 상기 패턴이 제거되면, 상기 패턴이 있던 공간 위로 노출된 질화물 반도체의 N-면을 습식식각 할 수 있게 되어 프리즘 형태의 에어갭이 형성될 수 있다. 여기서, 반도체층(130, 140, 150)에 형성된 상기 패터닝을 위한 입구(식각유도용 패턴의 입구)는 원형 또는 다각형의 형태일 수 있다.

이때, 에어갭(111)의 하부는 기판과 접촉된다. 그리고, 상기 에어갭(111)과 기판(100)이 이루는 내측 경사각(1)은 기판(100)을 기준으로 20도 내지 70도가 되도록 형성됨이 바람직하다. 따라서, 이러한 프리즘 형상을 갖는 에어갭(111)의 내 측 경사면은 내부 전반사에 의해 사파이어 방향으로 진행되는 광을 편향 제어하여 광 추출 효율을 향상시킬 수 있다.

에어갭과 에어면이 형성된 발광소자의 실시예가 도 1에 도시되어 있다. 사파이어 기판 상에, 식각유도용 패턴으로서 실리콘옥사이드 닷(dot)패턴과 이를 관통하는 에어갭용 스트라이프(stripe)패턴을 형성한 후, 반도체층인 갈륨나이트라이드층을 성장시키면, 실리콘 닷 위에 갈륨나이트라이드가 성장하지 않아서 반도체상에 생기는 입구에 습식식각용액이 주입되어 상기 스트라이프 패턴을 따라 식각이 진행되면 에어갭이 형성된다(도 3참조).

에어면(200)은 상기 식각된 공간으로 이루어지는 에어갭을 통해 주입된 에칭용액이 상기 Si 도핑농도가 상대적으로 높은 층을 측면으로 식각하여 형성된다.

이후, 발광층과 P층이 형성될 때, 상기 에어면상에 형성되는 발광층은 에어면 위가 온도가 낮아지므로 온도구배가 생기고, 이에 따라 발광층의 인듐조성비는 증가하게 된다. 반대로, 에어면이 형성되지 않은 부분에 성장된 발광층은 인듐조성비가 상대적으로 감소하게 된다. 이 부분의 온도가 에어면 위보다 높아지기 때문이다. 이러한 특성이 각각의 발광층에서 나오는 파장을 다르게 하여 하나의 칩에서 하나 이상의 파장을 방출시킨다.

이러한 에어면은 갈륨나이트라이드 성장시 실리콘 도핑농도를 층별로 조절함에 따라 다층으로 형성할 수 있다(도 2 참조). 이에 따라 온도구배가 달라져 에어면이 하나인 때와 대비하여 인듐조성비가 변하게 되므로 방출되는 파장을 설계할 수 있게 된다.

이러한 본 발명의 발광소자를 제조하는 방법은, 기판 상에 패터닝용 박막층을 형성하는 단계; 상기 패터닝용 박막층에 식각 유도용 패턴과, 이에 연결된 에어갭용 패턴을 형성하는 단계; 상기 패턴 상에 Si 도핑농도가 상대적으로 높은 층이 삽입된 반도체층을 형성하는 단계; 상기 반도체층상에 노출된 식각 유도용 패턴을 습식식각용액으로 식각하고, 상기 식각 유도용 패턴과 연결된 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계; 상기 에어갭을 따라 전기화학적 식각을 이용하여 측방으로 Si 도핑농도가 상대적으로 높은 층을 따라서 에어면을 형성하는 단계; 및 상기 반도체 층위에 발광층을 형성하는 단계;를 포함하여 이루어진다.

본 발명의 발광소자는 기판; 상기 기판상에 성장되며, Si 도핑농도가 상대적으로 높은 층이 삽입되고 실리콘옥사이드 닷패턴과 연결되는 상부의 입구를 갖는 반도체층; 상기 Si 도핑농도가 상대적으로 높은 층이 식각되어 형성된 에어면; 상기 에어면 부분위에 성장된 발광층; 및 상기 에어면의 불연속 부분 위에 성장된 발광층을 포함하여 이루어진다. 상기 실리콘옥사이드 닷패턴(Dot Pattern)은 식각유도용 패턴의 실시예이다.

도 4는 상기 기판 상에 형성된 실리콘옥사이드 닷패턴 상의 반도체적층이 식각되어 언더컷이 발생한 모습을 보이고 있다. 언더컷의 존재여부는 본 발명의 구성요소가 아니다. 이렇게 형성된 식각구멍을 통해 전기화학적 식각을 진행하여 Si 도핑농도가 상대적으로 높은 층을 식각하여 에어면을 형성할 수 있다(도 5 참조).

도 6은 도 4의 SEM사진에 대응하는 개요도이다. 도 7은 도 6에 도시된 언더컷부분에 전기화학적 식각을 적용하여 에어면(200)이 형성된 모습을 나타내는 단면 도이다. 이러한 식각과정이 도8에 순차적으로 도시되어 있다.

따라서, 본 발명의 발광소자의 제조방법의 실시예로서 기판 상에 식각유도용 닷패턴을 형성하는 단계; 상기 패턴 상에 Si 도핑농도가 상대적으로 높은 층이 삽입된 반도체층을 형성하는 단계; 상기 반도체층상에 노출된 닷패턴에 대하여 습식식각용액으로 식각하는 단계; 상기 닷패턴에 대한 식각에 의해 노출된 Si도핑 농도가 상대적으로 높은 층을 따라서 전기화학적 식각을 이용하여 측방으로 에어면을 형성하는 단계;와 상기 반도체 층위에 발광층과 p층을 형성하는 단계;를 포함하여 이루어진다.

또한, 본 발명의 발광소자의 제조방법은 기판 상에 패터닝용 박막층을 형성하는 단계; 상기 패터닝용 박막층에 에어갭용 패턴을 형성하는 단계; 상기 패턴 상에 Si 도핑농도가 상대적으로 높은 층이 삽입된 반도체층을 형성하는 단계; 상기 반도체층상에 마스크레이어를 설치하고 건식식각하여 노출된 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계; 상기 에어갭을 따라 전기화학적 식각을 이용하여 측방으로 Si 도핑농도가 상대적으로 높은 층을 따라서 에어면을 형성하는 단계; 및 상기 반도체 층위에 발광층을 형성하는 단계;를 포함하여 이루어진다.

이때, 건식식각은 ICP(Inductive Coupled Plasma)장비(도 9)를 이용하며, 건식식각용 마스크(도10)를 형성하여 에어갭용패턴이 형성된 부분까지 건식식각을 수행한다. 상기 건식식각이 수행된 후, 습식식각용액을 사용하여 에어갭을 형성한다(도 11).

본 발명의 실시예는,

상기 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계가, 상기 반도체층상에 노출된 식각유도용 패턴과, 상기 식각유도용 패턴과 연결되며 반도체층의 하부에 형성된 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계;와 상기 에어갭용 패턴이 습식식각된 공간을 따라 반도체층을 습식식각하여 에어갭을 형성하는 단계를 포함하는 것을 특징으로 한다.

식각유도용 패턴은 보통 SiO2 막을 사용한다. BOE(Buffered Oxide Echant)-(NH4F + HF) 용액을 사용하게 되면 SiO2 가 선택적으로 제거된다. 그 후에 상기 식각유도용 패턴에 연결되어 있는 에어갭 연결패턴이 식각된다. 이렇게 에어갭 연결패턴이 식각되어 만들어진 공간을 따라 반도체층에 스며들어가 에어갭을 형성한다.한편, 반도체층의 식각에는 KOH 용액이 효율적일 수 있다.

그러므로, 식각유도용 패턴의 식각부터 KOH용액을 습식식각용액으로 적용하여 한가지 식각용액으로도 에어갭을 형성할 수도 있다. 이때, KOH는 예시이며, 습식식각용액은 이에 한정되지 않는다.

도 1은 에어면을 가지는 발광소자의 단면도.

도 2는 에어면을 가지는 발광소자의 SEM사진.

도 3은 에어면이 형성되기 전의 에어갭의 단면도.

도 4는 닷패턴 상의 반도체적층이 언더컷을 가진 형태로 식각된 모습의 SEM사진.

도 5는 언더컷이 형성된 식각면이 에어면을 포함하는 SEM사진.

도 6은 닷패턴 상의 반도체적층이 언더컷을 가진 형태로 식각된 모습의 단면도.

도 7은 에어면을 포함하며 언더컷을 가진 형태로 식각된 모습의 단면도.

도 8은 에어면을 형성하기 위한 식각흐름도.

도 9는 ICP장비의 개요도.

도 10은 건식식각마스크의 개요도.

도 11은 건식식각후 습식식각에 의해 에어갭이 형성된 모습의 사시도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 기판 111 : 에어갭

112 : 식각 유도용 닷패턴 130 : n형층

140 : 활성층 150 : p형층

160 : 전류 확산층 200 : 에어면

210 : 실리콘도핑농도가 상대적으로 높은 층

220 : 인듐조성비가 상대적으로 낮은 부분

230 : 인듐조성비가 상대적으로 높은 부분

240 : 건식식각용 마스크 패턴

Claims (9)

1. 기판;

   상기 기판 상에 성장되며, Si 도핑농도가 다른 층이 삽입된 반도체층;

   상기 반도체층의 내부에 형성된 에어갭;

   상기 Si 도핑농도가 다른 층이 식각되어 형성된 에어면;

   상기 에어면 위에 성장된 발광층; 및

   상기 에어면의 불연속 부분 위에 성장된 발광층을 포함하는 발광소자.
2. 기판;

   상기 기판상에 성장되며, Si 도핑농도가 다른 층이 삽입되고, 상부의 입구를 갖는 반도체층;

   상기 Si 도핑농도가 다른 층이 식각되어 형성된 에어면;

   상기 에어면 부분위에 성장된 발광층; 및

   상기 에어면의 불연속 부분 위에 성장된 발광층을 포함하는 발광소자.
3. 제1항 또는 제2항에 있어서,

   상기 에어면이 수직면상에서 다층인 것을 특징으로 하는 발광소자.
4. 제1항 또는 제2항에 있어서,

   상기 에어면의 상부로부터 p층의 상부면까지의 두께가 서브마이크론 이하인 것을 특징으로 하는 발광소자.
5. 제1항 또는 제2항에 있어서,

   상기 에어면 위에 성장된 발광층과,

   상기 에어면의 불연속 부분 위에 성장된 발광층의 인듐조성비가 다른 것을 특징으로 하는 발광소자.
6. 기판을 준비하는 단계;

   상기 기판 상에 패터닝용 박막층을 형성하는 단계;

   상기 패터닝용 박막층에 식각유도용 패턴과, 이에 연결된 에어갭용 패턴을 형성하는 단계;

   상기 패턴 상에 Si 도핑농도가 다른 층이 삽입된 반도체층을 형성하는 단계;

   상기 반도체층상에 노출된 식각 유도용 패턴과, 상기 식각유도용 패턴과 연결되며 반도체층의 하부에 형성된 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계;

   상기 에어갭을 따라 전기화학적 식각을 이용하여 측방으로 Si 도핑농도가 다른 층을 따라서 에어면을 형성하는 단계; 및

   상기 반도체 층위에 발광층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
7. 기판을 준비하는 단계;

   상기 기판 상에 식각유도용 패턴을 형성하는 단계;

   상기 패턴 상에 Si 도핑농도가 다른 층이 삽입된 반도체층을 형성하는 단계;

   상기 반도체층상에 노출된 식각유도용 패턴을 습식식각용액으로 식각하는 단계;

   상기 식각유도용 패턴의 식각에 의해 노출된 Si 도핑농도가 다른 층을 따라서 전기화학적 식각을 이용하여 측방으로 에어면을 형성하는 단계;와

   상기 반도체 층위에 발광층을 형성하는 단계;를 포함하는 발광소자의 제조방법.
8. 기판을 준비하는 단계;

   상기 기판 상에 패터닝용 박막층을 형성하는 단계;

   상기 패터닝용 박막층에 에어갭용 패턴을 형성하는 단계;

   상기 패턴 상에 Si 도핑농도가 다른 층이 삽입된 반도체층을 형성하는 단계;

   상기 반도체층상에 마스크를 설치하고 건식식각하여 노출된 반도체층 하부의 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계;

   상기 에어갭을 따라 전기화학적 식각을 이용하여 측방으로 Si도핑 농도가 다른 층을 따라서 에어면을 형성하는 단계; 및

   상기 반도체 층위에 발광층을 형성하는 단계;를 포함하는 발광소자의 제조방 법.
9. 제6항 또는 제8항에 있어서,

   상기 에어갭용 패턴을 습식식각하여 에어갭을 형성하는 단계가,

   상기 반도체층상에 노출된 식각유도용 패턴과, 상기 식각유도용 패턴과 연결되며 반도체층의 하부에 형성된 에어갭용 패턴을 습식식각하는 단계;와

   상기 에어갭용 패턴이 습식식각된 공간을 따라 반도체층을 습식식각하여 에어갭을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 발광소자의 제조방법.

Images