KR20100120927A - 함몰전극형 태양전지의 제조방법 - Google Patents
함몰전극형 태양전지의 제조방법 Download PDFInfo
- Publication number
- KR20100120927A KR20100120927A KR1020090039803A KR20090039803A KR20100120927A KR 20100120927 A KR20100120927 A KR 20100120927A KR 1020090039803 A KR1020090039803 A KR 1020090039803A KR 20090039803 A KR20090039803 A KR 20090039803A KR 20100120927 A KR20100120927 A KR 20100120927A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- mask layer
- semiconductor substrate
- electrode
- impurity
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 186
- 239000000758 substrate Substances 0.000 claims abstract description 128
- 230000008569 process Effects 0.000 claims abstract description 115
- 238000005530 etching Methods 0.000 claims abstract description 114
- 239000012535 impurity Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000007650 screen-printing Methods 0.000 claims abstract description 20
- 239000007789 gas Substances 0.000 claims description 45
- 238000001020 plasma etching Methods 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000002003 electrode paste Substances 0.000 claims description 15
- 238000000059 patterning Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000007641 inkjet printing Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000000608 laser ablation Methods 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 67
- 229910052710 silicon Inorganic materials 0.000 description 67
- 239000010703 silicon Substances 0.000 description 67
- 238000007747 plating Methods 0.000 description 11
- 239000006227 byproduct Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 239000005388 borosilicate glass Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005215 recombination Methods 0.000 description 5
- 230000006798 recombination Effects 0.000 description 5
- 101100257624 Arabidopsis thaliana SPS4 gene Proteins 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003471 anti-radiation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- OYLRFHLPEAGKJU-UHFFFAOYSA-N phosphane silicic acid Chemical compound P.[Si](O)(O)(O)O OYLRFHLPEAGKJU-UHFFFAOYSA-N 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003245 coal Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0216—Coatings
- H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
- H01L31/02168—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells the coatings being antireflective or having enhancing optical properties for the solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/022425—Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
- H01L31/068—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN homojunction type, e.g. bulk silicon PN homojunction solar cells or thin film polycrystalline silicon PN homojunction solar cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
본 발명은 함몰전극형 태양전지의 제조방법에 관한 것이다. 본 발명에서는 먼저 실리콘 기판(100)의 전면에 일정 모양으로 패터닝된 마스크 층(110')을 형성한 다음 RIE 방법을 이용하여 식각공정을 수행한다. 이때 상기 패터닝된 마스크 층(110')과 실리콘 기판(100)과의 식각 선택비를 공정 특성에 맞게 적절히 조절하여 식각공정을 수행한다. 그러면, 한 번의 RIE 식각공정으로, 상기 실리콘 기판(100)에는 전면전극용 홈(G)이 형성되고, 상기 패터닝된 마스크 층(110')이 제거되며, 상기 실리콘 기판(100)의 표면 텍스처링이 수행된 실리콘 기판(102)이 형성된다. 그런 다음에는 상기 형성된 전면전극용 홈(G) 주위는 고농도로 도핑하고 상기 표면 텍스처링된 부분은 저농도로 도핑하여 상기 실리콘 기판(102) 상에 선택적 에미터 층(140)을 형성한다. 그리고 상기 형성된 선택적 에미터 층(140) 상부에 반사방지막(150)을 형성한 다음, 상기 전면전극용 홈(G) 내부에는 전면전극(162)을 형성하고 후면에는 후면전극(164)을 형성한다. 이와 같은 본 발명에 의하면, 한 번의 식각공정으로 실리콘 기판(100)에 전면전극용 홈(G) 형성 및 표면 텍스처링을 동시에 수행할 수 있어 전체 공정을 간소화할 수 있는 이점이 있다.
태양전지, RIE, 홈, 마스크 층, 식각 선택비, 선택적 에미터
Description
본 발명은 태양전지에 관한 것으로, 특히 반도체 기판 표면에 전면전극용 홈(Groove)을 내고 홈 안에 전극을 형성하는 함몰전극형 태양전지의 제조방법에 관한 것이다.
최근 석유나 석탄과 같은 기존 에너지 자원의 고갈이 예측되면서 이들을 대체할 대체 에너지에 대한 관심이 높아지고 있다. 그 중에서도 태양전지는 에너지 자원이 풍부하고 환경오염에 대한 문제점이 없어 특히 주목받고 있다. 태양전지에는 태양열을 이용하여 터빈을 회전시키는데 필요한 증기를 발생시키는 태양열 전지와, 반도체의 성질을 이용하여 태양빛(photons)을 전기에너지로 변환시키는 태양광 전지가 있으며, 태양전지라고 하면 일반적으로 태양광 전지(이하 '태양전지'라 함)를 일컫는다.
상기 태양전지는 반도체의 광 기전력 효과를 이용한 것으로서, p형 반도체와 n형 반도체를 조합하여 만든다. p형 반도체와 n형 반도체가 접한 부분(pn 접합부)에 빛이 들어오면, 빛 에너지에 의하여 반도체 내부에서 마이너스의 전하(전자)와 플러스의 전하(정공)가 발생한다. 상기 빛 에너지에 의해 발생된 전자와 정공은 내부의 전계에 의하여 각각 n형 반도체측과 p형 반도체측으로 이동하여 양쪽의 전극부에 모아진다. 이러한 두 개의 전극을 도선으로 연결하면 전류가 흐르고 외부에서 전력으로 이용할 수 있게 된다.
이러한 태양전지는 전극의 형태에 따라 스크린 프린팅형 태양전지(Screen Printing Solar Cell: 이하 'SPSC'라 약칭함)와 함몰전극형 태양전지(Buried Contact Solar Cell: 이하 'BCSC'라 약칭함)로 구분할 수 있다.
상기 'SPSC'는 일반적으로 제조하기가 용이하지만 에너지 변환효율이 낮은 편이다. 이는 금속 전극에서의 반사, 후면 전류 흐름에서 기인된 저항 및 일반적으로 깊게 도핑되어 있는 에미터 영역에서의 캐리어들의 높은 재결합률 때문이다. 또한 상기와 같은 이유로 'SPSC'에서는 단락회로전류밀도와 블루우 리스폰스(blue response) 특성이 불량하다.
반면, 상기 'BCSC'는 상기 'SPSC'에 비해 제조 원가가 비싸고 공정이 복잡한 단점이 있으나, 변환 효율을 획기적으로 향상시킬 수 있는 장점으로 인해 최근에는 'BCSC'에 대한 연구가 이루어지고 있다.
도 1에는 일반적인 'BCSC'의 제조공정도가 도시되어 있다. 설명의 편의상 'BCSC'의 제조 재료인 반도체 기판으로서, 결정질 실리콘(Si) 기판을 예로 들어 설명한다.
도 1을 설명하면, 먼저 실리콘 기판을 필요한 크기로 자른 뒤 절단시 발생한 실리콘 기판의 표면 결함이나 손상 부분을 제거하는 절단 및 에칭(Saw damage etching) 공정이 수행된다(S10).
상기 에칭공정을 마친 실리콘 기판에 대해 반응성 이온 식각(Reactive Ion Etching:RIE) 방법 또는 습식 식각(Wet Etching) 방법을 이용하여 텍스처링(Texturing) 공정을 수행한다(S12). 상기 텍스처링 공정이 수행되면 상기 실리콘 기판의 전면은 입사되는 빛의 반사를 감소시키는 구조로 형성된다.
상기 텍스처링 공정된 실리콘 기판과 다른 타입의 불순물(도펀트)을 도핑하여 저농도의 에미터 층을 형성하는 제1도핑공정이 수행된다(S14). 여기서, 만약 상기 에미터 층이 고농도로 도핑되어 형성되는 경우, 표면에 존재하는 고농도의 도펀트들이 실리콘 기판 내에 과잉으로 존재함으로써 응집물이 형성되고, 이로 인해 전하의 수명이 감소되어 태양전지의 작동효율이 저하될 수 있다. 그렇기 때문에 저농도의 에미터 층을 형성하는 것이다.
상기 저농도 에미터 층이 형성된 다음에는 상기 저농도 에미터 층 형성시 발생하는 부산물을 제거하는 제1부산물제거공정이 수행된다(S16). 상기 부산물은, p형 기판에 n형 도펀트를 확산시키는 경우 생성되는 PSG(Phosphor-Silicate Glass) 또는 n형 기판에 p형 도펀트를 확산시키는 경우 생성되는 BSG(Boro-Silicate Glass)를 말한다. 상기 PSG 또는 BSG는 전지의 전류를 차폐시키는 역할을 하기 때문에 전지효율을 높이기 위해서 식각용액 등을 이용하여 반드시 제거해 주어야 한다.
상기 부산물이 제거되면, 상기 저농도 에미터 층 상부에 태양광 반사를 막기 위한 반사방지막을 형성시키는 공정이 수행된다(S18). 상기 반사방지막은 실리콘 기판의 표면 보호막(Passivation) 역할도 한다.
상기 반사방지막이 형성된 다음에는 실리콘 기판의 전면 내부까지 전면전극용 홈(Groove)를 형성시키는 공정이 수행된다(S20). 상기 홈은, 함몰전극(Buried Contact)이 형성될 공간으로, 레이저(Laser) 또는 절단톱(Dicing Saw)을 이용하여 형성된다.
상기 홈이 형성되면 상기 함몰전극과의 접촉저항을 줄이기 위해 홈 표면에 실리콘 기판과 다른 타입의 불순물을 도핑하여 고농도 에미터 층을 형성하는 제2도핑공정을 수행한다(S22). 이와 같이, 상기 제1도핑공정과 제2도핑공정을 통해 서로 다른 농도를 가지는 에미터 층을 형성하는 것을 선택적 에미터(selective emitter) 층으로 칭하고 있다.
상기 고농도 에미터 층이 형성된 다음에는 상기 고농도 에미터 층 형성시 발생하는 부산물을 제거하는 제2부산물제거공정이 수행된다(S24). 상기 부산물은 상술하였듯이, PSG 또는 BSG를 말한다.
이어서, 상기 실리콘 기판의 전면에 형성된 홈 내부 및 후면의 모든 부분에 금속 페이스트를 사용하여 전극을 형성하는 공정이 수행된다(S26). 상기 금속 페이스트는 은(Ag), 알루미늄(Al) 등이 이용될 수 있다. 이때에는 스크린 프린팅 기법 등에 의해 실시된다. 상기 전면에 형성된 전극은 태양광 흡수로 생성된 전자를 수집하는 역할을 하고, 후면에 형성된 전극은 실리콘 기판 후면에서의 광 반사를 높이고 전자의 재결합을 방지하는 역할을 한다.
상기 전·후면에 형성된 전극이 실리콘 기판에 전기적으로 연결되도록 열처 리 공정을 수행한다(S28). 이때, 상기 실리콘 기판의 후면에는 상기 금속 페이스트가 상기 열처리 공정에 의해 소정의 두께만큼 확산되어 후면 전계층(Back Surface Field: BSF)을 형성한다. 상기 'BSF'는 전계를 형성하여 광여기된 전자가 실리콘 기판의 후면으로 이동하는 것을 방지하는 역할을 한다.
한편, 상기 형성된 전면 전극은 그 자체로 전면 전극 기능을 수행할 수도 있지만, 시드층(seed layer)으로도 사용될 수 있다. 이 경우 상기 형성된 전면 전극 상에 도금층을 형성하는 공정이 추가로 실시될 수 있다(S30). 이는 상기 전면 전극의 저항을 감소시키고 완성된 'BCSC' 기판의 종횡비를 높일 수 있다.
그러나, 종래의 'BCSC'의 제조방법에는 다음과 같은 문제점이 있다.
먼저, 레이저(Laser) 또는 절단톱(Dicing Saw)을 이용하여 홈을 형성하는 경우에는 실리콘 기판에 물리적인 손상을 유발시킬 수 있다. 특히 레이저(Laser)를 이용하여 홈을 형성하는 경우에는 높은 온도로 인해 기판 표면과 내부에 재결정 현상이 발생한다. 이는 빛을 흡수하여 생성된 캐리어를 재결합시키는 요인이 되어 표면 재결합 속도를 증가시키고 캐리어의 라이프 타임(life time)을 감소시키는 문제점이 있다.
다음으로, 상기 선택적 에미터 층을 형성하기 위해서는 제1 및 제2도핑공정을 반드시 수행하여야 한다. 이는 선택적 에미터 층을 형성 시 공정이 복잡하고, 이에 따라 공정 비용이 증가하는 문제점이 있다.
또한, 통상적으로, 도핑공정은 불순물을 실리콘 기판에 디퓨전시키기 위해 열처리공정을 수행하게 되는데, 이러한 고온의 열처리공정은 실리콘 기판의 품질을 저하시키는 원인으로 작용한다. 그런데, 상기 'BCSC'는, 상술한 바와 같이 제1 및 제2도핑공정을 수행하고 있어 실리콘 기판의 품질을 더욱 저하시키는 문제점이 있다.
따라서 본 발명의 목적은 상기한 문제점을 해결하기 위한 것으로서, 반도체기판에 홈 형성 시 캐리어의 라이프 타임(life time)이 감소되는 것을 방지하는 함몰전극형 태양전지의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 홈 형성공정 및 표면 텍스처링공정을 한 번의 식각공정으로 실시하는 데 있다.
본 발명의 또 다른 목적은 선택적 에미터 층의 형성공정을 간소화하기 위한 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 반도체 기판의 상부에 마스크 층을 형성하는 마스크 층 형성단계; 상기 형성된 마스크 층의 일부분을 제거하여 패터닝된 마스크 층을 형성하는 마스크 층 패터닝단계; 상기 패터닝된 마스크 층이 형성되면, 식각 가스(Etching Gas)를 이용하여 상기 패터닝된 마스크 층 제거와, 상기 반도체 기판의 표면 텍스처링과, 전면전극용 홈 형성을 동시에 수행하는 식각단계; 상기 식각단계가 완료되면, 상기 반도체 기판 상에 불순물을 도핑하여 에미터 층을 형성하는 에미터 층 형성단계; 상기 형성된 에미터 층 상부에 반사방지막을 형성하는 반사방지막 형성단계; 상기 반사방지막 중 상기 전면전극용 홈과 대응하는 부분에 전면전극을 형성하고, 상기 반도체 기판의 후면 전면적에 후면전극을 형성하는 전극 형성단계; 그리고 상기 형성된 전 면전극 및 후면전극이 상기 반도체 기판에 전기적으로 연결되도록 열처리하는 열처리단계;를 포함한다.
상기 마스크 층은 상기 반도체 기판과의 식각 선택비(Etching Selectivity) 조절이 가능한 산화물(Oxide) 계열 또는 질화물(Nidtride) 계열의 유전체 물질이 이용되고, 상기 마스크 층은 화학증착(Chemical Vapor Deposition: CVD), 증류(evaporation), 스퍼터링(sputtering), 스핀 코팅(Spin Coating), 잉크젯(Inkjet), 스크린 프린팅, 열 산화(thermal oxidation) 방법 중 어느 하나에 의해 형성된다.
상기 마스크 층 패터닝단계에서, 상기 마스크 층은, 광식각(Photo-lithography) 방법, 식각 페이스트(Etching Paste)를 이용한 잉크젯(Inkjet) 또는 스크린 프린팅 방법, 레이저를 이용한 패터닝(Laser ablation) 방법 중 어느 하나에 의해 패터닝된다. 또는 상기 반도체 기판의 상부에 상기 마스크 층이 미형성된 상태에서, 일정 모양으로 패터닝된 마스크 층을 상기 반도체 기판 상부에 직접 형성할 수도 있다. 여기서, 상기 패터닝된 마스크 층은 잉크젯(Inkjet) 방법 또는 스크린 프린팅 방법 중 어느 하나를 이용하여 형성된다.
상기 식각단계는, 반응성 이온 식각(Reactive Ion Etching: RIE) 방법 또는 플라즈마 식각(Plasma Etching) 방법에 의해 실시되고, 적어도 하나 이상의 식각 가스를 이용하여 실시된다.
상기 식각단계에서 하나의 식각 가스를 이용하는 경우, 상기 반도체 기판과 패터닝된 마스크 층이 모두 식각될 수 있도록 식각 선택비(Etching Selectivity)가 낮은 식각 가스를 이용한다.
상기 식각단계에서 둘 이상의 식각 가스를 이용하는 경우, 식각 선택비(Etching Selectivity)가 높은 식각 가스 중에서 상기 반도체 기판만이 식각되는 식각 가스와, 상기 패터닝된 마스크 층만이 식각되는 식각 가스를 이용한다.
상기 식각단계에서 둘 이상의 식각 가스를 이용하는 경우, 상기 반도체 기판만이 식각될 수 있도록 식각 선택비(Etching Selectivity)가 높은 식각 가스와, 상기 반도체 기판과 상기 패터닝된 마스크 층이 모두 식각될 수 있도록 식각 선택비(Etching Selectivity)가 낮은 식각 가스를 이용한다.
상기 식각 가스는 F 계열 또는 Cl 계열이다.
상기 에미터 층 형성단계는, 상기 전면전극용 홈 내부에 제1불순물을 도포하는 단계;와 상기 제1불순물이 도포되면, 열처리공정에 의해 상기 도포된 제1불순물이 상기 전면전극용 홈 주위로 디퓨전되어 고농도로 도핑되고, 상기 도포된 제1불순물 중 기화되는 불순물에 의해 상기 반도체 기판의 전면이 저농도로 도핑되어 상기 반도체 기판 상에 선택적 에미터 층을 형성하는 단계;를 포함하고, 상기 제1불순물은 상기 제2불순물보다 상대적으로 고농도를 가진다.
또는 상기 에미터 층 형성단계는, 상기 전면전극용 홈 내부에 제1불순물을 도포하는 단계; 상기 제1불순물이 도포되면, 상기 반도체 기판 전면과 상기 제1불순물의 상부 전체에 제2불순물을 도포하는 단계; 그리고 상기 제2불순물이 도포되면, 열처리공정에 의해 상기 도포된 제1불순물은 상기 전면전극용 홈 주위로 디퓨전되어 고농도로 도핑되고, 상기 도포된 제2불순물은 상기 반도체 기판의 전면으로 디퓨전되어 저농도로 도핑되어 상기 반도체 기판 상에 선택적 에미터 층을 형성하는 단계;를 포함하고, 상기 제1불순물은 상기 제2불순물보다 상대적으로 고농도를 가진다.
상기 식각단계가 완료되면, 상기 반도체 기판 상에 저농도 에미터 층 및 반사방지막을 순차적으로 형성하는 단계; 상기 형성된 반사방지막 중 상기 전면전극용 홈과 대응하는 부분에 고농도의 불순물과 금속 페이스트로 이루어진 전면전극용 페이스트를 도포하고, 상기 반도체 기판의 후면 전면적에 금속 페이스트로 이루어진 후면전극용 페이스트를 도포하는 단계; 그리고 상기 전면전극/후면전극용 페이스트가 도포된 상태에서 열처리 수행하여 상기 전면전극용 페이스트에 포함된 금속 페이스트로 전면전극을 형성하고 후면전극용 페이스트로 후면전극을 형성하는 단계;를 포함하되, 상기 열처리 수행시 상기 전면전극용 페이스트에 포함된 고농도의 불순물이 상기 반도체 기판 내로 확산되어 상기 전면전극용 홈 주위가 고농도의 에미터 층으로 형성된다.
이와 같은 구성을 갖는 본 발명의 함몰전극형 태양전지의 제조방법에 따르면, 반도체 기판 상에 일정모양으로 패터닝된 마스크 층을 형성한 상태에서 반응성 이온 식각(Reactive Ion Etching:RIE) 방법 또는 플라즈마 식각(Plasma Etching) 방법에 의해 식각공정을 수행한다. 이때, 상기 식각공정에 사용되는 식각 가스를 동일하게 사용하거나 또는 적어도 두 개 이상의 식각 가스를 순차적으로 변경하여 사용한다. 그러면, 한 번의 식각공정으로, 상기 패터닝된 마스크 층 제거공 정, 반도체 기판의 표면 텍스처링공정 및 홈 형성공정이 동시에 수행된다. 이와 같이, 상기 식각공정은 RIE 방법 또는 플라즈마 식각(Plasma Etching) 방법에 사용되는 식각 가스를 이용하여 실시되기 때문에, 종래와 같이 레이저(Laser)를 이용하여 홈을 형성했을 때 발생하는 캐리어의 라이프 타임(life time) 감소 현상을 방지하는 효과가 있다.
더욱이 한 번의 식각공정으로, 패터닝된 마스크 층 제거공정, 반도체 기판의 표면 텍스처링공정 및 홈 형성공정을 동시에 수행하여 공정이 간소화되는 효과가 있다.
또한 도핑공정 시 스크린 프린팅, 오토도핑(Auto-Doping), 셀프도핑(Self-Doping) 중 어느 하나의 방법을 이용함에 따라 한 번의 도핑공정으로 선택적 에미터(selective emitter) 층을 형성할 수 있는 효과가 있다.
따라서, 함몰전극형 태양전지를 제조함에 있어 전체 공정을 간소화할 수 있어 공정 비용이 절감되고, 결국 생산단가를 낮추는 효과를 기대할 수 있다.
또 상기 도핑공정 시 스크린 프린팅, 오토도핑(Auto-Doping), 셀프도핑(Self-Doping) 중 어느 하나의 방법을 이용하여 실시함에 따라 디퓨전공정, 즉 열처리공정을 한 번만 수행하게 되어, 반도체 기판의 품질이 저하되는 것을 방지할 수 있는 효과가 있다.
이하, 본 발명에 의한 함몰전극형 태양전지의 제조방법을 첨부된 도면에 도시된 바람직한 실시 예를 참고하여 상세하게 설명한다. 본 발명의 실시 예에서는 태양전지의 제조 재료로 반도체 기판으로서, 결정질 실리콘(Si) 기판을 예로 설명하기로 한다.
도 2에는 본 발명의 바람직한 실시 예에 따른 함몰전극형 태양전지의 제조방법의 공정도가 종단면도로 도시되어 있고, 도 3에는 도 2의 공정 중 표면 텍스처링과 홈을 형성하는 공정의 다른 실시 예에 따른 공정도가 종단면도로 도시되어 있고, 도 4에는 도 2의 공정 중 표면 텍스처링과 홈을 형성하는 공정의 또 다른 실시 예에 따른 공정도가 종단면도로 도시되어 있고, 도 5에는 도 2의 공정 중 선택적 에미터 층을 형성하는 공정의 다른 실시 예에 따른 공정도가 종단면도로 도시되어 있다.
도 2를 참조하면, 먼저 실리콘 기판(100)을 필요한 크기로 자르고 표면의 결합 및 손상을 제거하는 절단 및 에칭(Saw damage etching) 공정이 수행된다. 이는 도 2(a)에 도시되어 있다.
그런 다음, 도 2(b)와 같이, 상기 에칭된 실리콘 기판(100)의 전면 상부에 마스크 층(Mask Layer)(110)을 증착시키는 공정이 수행된다. 상기 마스크 층(110)은 상기 실리콘 기판(100)과의 식각 선택비(Etching Selectivity) 조절이 용이한 
, 
, 
, 
와 같은 산화물(Oxide) 계열 또는 질화물(Nidtride) 계열의 유전체 물질이 사용되는 것이 좋다. 상기 식각 선택비는 식각 작업시 두 물질이 식각되는 식각율의 비를 말한다. 그리고 상기 마스크 층(110)은 화학증착(Chemical Vapor Deposition: CVD), 증류(evaporation), 스퍼터링(sputtering), 스핀 코팅(Spin Coating), 잉크젯(Inkjet), 스크린 프린팅, 열 산화(thermal oxidation) 등의 방법에 의해 형성된다.
상기 마스크 층(110)이 형성되면, 도 2(c)에 도시된 바와 같이, 상기 실리콘 기판(100)의 전면 중 전면전극용 홈(Groove)이 형성될 부분에 해당하는 마스크 층(110)의 일부분을 제거하여 패터닝(Patterning)된 마스크 층(110')을 형성하는 패터닝공정이 수행된다. 상기 패터닝공정은, 광식각(Photo-lithography) 방법, 식각 페이스트(Etching Paste)를 이용한 잉크젯(Inkjet) 또는 스크린 프린팅 방법, 레이저를 이용한 패터닝(Laser ablation) 방법에 의해 실시될 수 있다.
여기서, 상기 패터닝된 마스크 층(110')을 형성하는 공정에 있어, 상술한 바와 같이 상기 실리콘 기판(100) 전면의 모든 영역에 마스크 층(110)을 형성한 상태에서 패터닝공정을 수행할 수도 있지만, 잉크젯(Inkjet) 또는 스크린 프린팅 방법 등을 이용하여 별도의 패터닝공정 없이 일정 모양으로 패터닝된 마스크 층(110')을 직접 상기 실리콘 기판(100) 상부에 형성시킬 수도 있다.
상기 패터닝된 마스크 층(110')이 형성되면, 반응성 이온 식각(Reactive Ion Etching: RIE) 방법 또는 플라즈마 식각(Plasma Etching) 방법을 이용하여 식각공정이 수행된다. 본 실시 예에서는 한 번의 식각공정으로 전면전극용 홈(G) 형성공정, 상기 패터닝된 마스크 층(110') 제거공정 및 상기 실리콘 기판(100)의 표면 텍스처링(Texturing)공정을 동시에 수행하게 된다. 이는 세 가지 방법에 의해 수행될 수 있다. 세 가지 방법은 도 2의 (d), 도 3 그리고 도 4에 도시하고 있다.
먼저, 도 2(d)를 참조하여 첫 번째 방법을 설명한다. 이 방법은 각각의 공정 에 따라 다른 식각 가스(Etching Gas)를 사용하여 실시되기 때문에 최적화된 식각 공정을 확보할 수 있다. 이때에는 상기 패터닝된 마스크 층(110')과 실리콘 기판(100) 중 어느 하나만이 식각될 수 있도록 식각 선택비가 높은 식각 가스만을 사용하여 수행된다. 이때 상기 식각 가스는 F 계열 또는 Cl 계열 등의 반응 가스를 이용하는 것이 좋으나, 반드시 그러한 것은 아니고 상기 패터닝된 마스크 층(110')과 실리콘 기판(100) 중 어느 하나만이 식각될 수 있도록 식각 선택비가 높은 반응 가스이면 상관없다.
도 2(d)를 설명하면, 상기 실리콘 기판(100)만이 식각될 수 있는 식각 가스를 이용하여 식각공정을 개시한다.
그러면, 도 2(d')와 같이, 상기 실리콘 기판(100)에는 상기 패터닝된 마스크 층(110')과 비접촉되는 부분만이 선택적으로 식각되면서 전면전극용 홈(G)이 형성된다.
상기 전면전극용 홈(G)이 원하는 깊이만큼 형성된 다음에는, 도 2(d'')처럼, 상기 패터닝된 마스크 층(110')만이 식각될 수 있는 식각 가스로 변경하여 상기 패터닝된 마스크 층(110')을 제거한다. 물론, 상기 식각 가스의 혼합 비율을 조절하여 수행될 수도 있다.
상기 패터닝된 마스크 층(110')이 제거되면, 다시 실리콘 기판(100)을 식각할 수 있는 식각 가스로 변경하여 상기 실리콘 기판(100)의 전면을 텍스처링한다. 그러면, 도 2(d''')에 도시된 바와 같이, 기판 표면적이 증가되고 기판 표면에 입사되는 빛의 반사를 감소시키게 되는 구조로 형성된다. 이하에서는 텍스처링된 실 리콘 기판(102)이라 한다.
다음, 도 3을 참조하여 두 번째 방법을 설명한다. 이 방법은 상기 패터닝된 마스크 층(110')이 실리콘 기판(100)과의 식각 선택비를 적절하게 조절할 수 있는 물질로 이루어진 경우에 실시될 수 있다. 이는 첫 번째 방법에 비해 공정시간을 절감시킬 수 있다.
도 3을 설명하면, 도 3(l)과 같이 실리콘 기판(100) 상부에 패터닝된 마스크 층(110')이 형성된 상태에서, 일단 실리콘 기판(100)만이 식각될 수 있는 식각 가스를 이용하여 식각공정을 개시한다. 그러면, 상기 실리콘 기판(100)에는 상기 패터닝된 마스크 층(110')과 비접촉된 부분만이 선택적으로 식각되면서 전면전극용 홈(G')이 형성되기 시작한다. 이때, 상기 전면전극용 홈(G')은, 도 3(m')와 같이 소정 깊이만큼만 형성되도록 한다. 이는 상기 식각 공정이 완료되었을 때 동시에 전면전극용 홈이 원하는 깊이만큼 충분히 형성되어야 하지만, 부족하게 형성될 수도 있기 때문에, 이를 방지하기 위함이다. 이러한 차이는 상기 패터닝된 마스크 층(110')의 식각 정도가 상대적으로 빠르게 진행되어 발생할 수 있다. 상기 식각 정도는 상기 패터닝된 마스크 층(110')의 물질, 두께, 식각 선택비, 식각 속도 등에 의해 달라질 수 있다. 따라서, 상기 소정 깊이를 가지는 전면전극용 홈(G')은 상기 패터닝된 마스크 층(110')의 식각 정도를 고려하여 형성되는 것이 바람직하다.
상기 소정 깊이를 가지는 전면전극용 홈(G')이 형성되면, 상기 패터닝된 마스크 층(110')과 실리콘 기판(100)이 모두 식각될 수 있도록 식각 선택비가 낮은 식각 가스로 변경하거나 또는 식각 가스의 혼합비율을 조절하여 식각공정을 계속 수행한다. 그러면, 도 3(m'')와 같이 상기 패터닝된 마스크 층(110')은 모두 제거되고, 실리콘 기판(100)에는 깊이가 더 깊어진 전면전극용 홈(G'')이 형성된다.
상기 패터닝된 마스크 층(110')이 모두 식각되어 제거된 다음에는 현재의 식각 가스를 그대로 이용하여 식각 공정을 조금 더 수행한다. 그러면, 도 3(m''')와 같이, 텍스처링된 실리콘 기판(102)이 형성되면서 이와 동시에 상기 텍스처링된 실리콘 기판(102)에는 원하는 깊이를 가지는 전면전극용 홈(G)이 형성된다.
다음, 도 4를 참조하여 세 번째 방법을 설명한다. 이 방법은 상기 패터닝된 마스크 층(110')이 식각 정도를 고려했을 때 최적으로 형성된 경우에 실시할 수 있는 방법이다. 즉, 상기 패터닝된 마스크 층(110') 제거공정 및 전면전극용 홈(G) 형성공정을 동시에 개시하는 것이다. 따라서, 첫 번째 방법 및 두 번째 방법은 식각 가스를 변경하여 수행되지만, 세 번째 방법은 동일한 식각 가스를 이용하여 식각공정을 수행한다.
도 4를 설명하면, 먼저, 도 4(n)처럼 실리콘 기판(100) 상부에 패터닝된 마스크 층(110')이 형성된 상태에서, 상기 패터닝된 마스크 층(110')과 실리콘 기판(100)이 모두 식각될 수 있도록 식각 선택비가 낮은 식각 가스를 사용하여 식각공정을 실시한다.
그러면, 도 4(o)와 같이, 상기 패터닝된 마스크 층(110')이 제거되고, 상기 실리콘 기판(100)의 표면이 텍스처링되면서 원하는 깊이를 가지는 전면전극용 홈(G)이 형성된 실리콘 기판(102)이 형성된다.
이와 같이 본 발명에서는 RIE 방법 또는 플라즈마 식각(Plasma Etching) 방법에 사용되는 식각 가스의 식각 선택비를 이용하여 한 번의 식각 공정으로 상기 패터닝된 마스크 층(110') 제거공정, 표면 텍스처링공정 및 전면전극용 홈(G) 형성공정을 동시에 실시할 수 있게 된다.
다시 도 2를 참조하면, 상기 식각 공정이 완료된 다음에는 상기 텍스처링된 실리콘 기판(102) 상에 선택적 에미터(selective emitter) 층(140)을 형성하는 도핑공정이 수행된다. 상기 선택적 에미터 층(140)은 스크린 프린팅 방법, 오토도핑(Auto-doping) 방법, 셀프도핑(Self-Doping) 방법 중 어느 하나에 의해 실시될 수 있다. 이 중 상기 셀프도핑 방법은 상기 선택적 에미터 층(140)을 형성하는 과정이 상이하여 아래에서 자세하게 설명하기로 한다. 그리고 본 실시 예에서는 설명의 편의상 스크린 프린팅 방법은 생략하고 오토도핑 방법을 이용하여 선택적 에미터 층(140)이 형성되는 과정을 설명하기로 한다.
먼저, 도 2(e)와 같이 스크린 프린팅, 잉크젯(Inkjet) 등의 방법을 이용하여 상기 텍스처링된 실리콘 기판(102)에서 전면전극용 홈(G)이 형성된 영역에만 제1불순물(120)을 도포한다. 이때 상기 제1불순물(120)은 상기 전면전극용 홈(G)의 상부보다 더 높게 도포되는 것이 좋다. 상기 제1불순물(120)은 아래에서 설명하는 제2불순물(130)보다 더 짙은 농도를 가진다. 이를 고농도 불순물이라고도 한다.
그리고, 도 2(f)와 같이, 상기 텍스처링된 실리콘 기판(102)의 전면 및 상기 도포된 제1불순물(120) 상부에 제2불순물(130)을 도포한다. 상기 제2불순물(130)은 상기 제1불순물(120)보다 상대적으로 옅은 농도를 가진다. 이를 저농도 불순물이라 고도 한다. 상기 제2불순물(130)은 스프레이(Spray), 스핀 온 도펀트(Spin on Dopant), 스크린 프린팅, 잉크젯(Inkjet) 등의 방법으로 도포된다.
그런 다음 열처리공정을 수행하면, 도 2(g)에 도시된 바와 같이, 상기 제1불순물(120)은 전면전극용 홈(G) 주위에 디퓨전되어 고농도의 에미터 층(142)이 형성되고, 상기 제2불순물(130)은 텍스처링된 실리콘 기판(102)의 표면으로 디퓨전되어 저농도의 에미터 층(144)이 형성된다. 이에 따라, 상기 텍스처링된 실리콘 기판(102)에는 선택적 에미터 층(140)이 형성된다. 여기서 상기 제2불순물(130)은 상기 제1불순물(120)이 기화되는 현상을 방지하는 역할도 수행하기 때문에, 상기 텍스처링된 실리콘 기판(102)에서 제1불순물(120)이 도포된 영역 이외의 주변부가 고농도로 도핑되는 것이 방지된다.
한편, 상기 제2불순물(130)을 도포하는 공정, 즉 도 2(f)는 반드시 실시될 필요는 없다. 이러한 경우에는, 열처리공정시 상기 제1불순물(120)이 전면전극용 홈(G) 주위로 디퓨전되면서 상기 전면전극용 홈(G) 주위는 고농도로 도핑되고, 이때 기화되는 불순물에 의해 텍스처링된 실리콘 기판(102)의 표면은 저농도로 도핑되게 된다. 이에 상기 텍스처링된 실리콘 기판(102)에는 선택적 에미터 층(140)이 형성된다.
그리고 상기 오토도핑 방법에 의해 형성된 상기 선택적 에미터 층(140)에서, 고농도의 에미터 층(142)은 90옴(ohm)/squar 이상의 면 저항을 가지도록 도핑되고, 저농도의 에미터 층(144)은 40옴(ohm)/squar 이하의 면 저항을 가지도록 도핑되는 것이 좋다.
상기 선택적 에미터 층(140)이 형성된 다음에는, 도면에는 미도시되고 있지만, 상기 선택적 에미터 층(140) 형성시 발생하는 부산물을 제거하는 공정이 수행된다. 상기 부산물은, p형 기판에 n형 도펀트를 확산시키는 경우 생성되는 PSG(Phosphor-Silicate Glass) 또는 n형 기판에 p형 도펀트를 확산시키는 경우 생성되는 BSG(Boro-Silicate Glass)를 말한다. 상기 PSG 또는 BSG는 전지의 전류를 차폐시키는 역할을 하기 때문에 전지효율을 높이기 위해서 반드시 제거해 주어야 한다.
상기 부산물이 제거된 다음에는 상기 선택적 에미터 층(140) 상부에 태양광 반사를 막기 위한 반사방지막(150)을 형성시킨다. 상기 반사방지막(150)은 
, 
, 
, 
등과 같이 1.1 ~ 2.5 사이의 굴절율을 가지는 유전체 물질로 형성하고, 이는 화학증착(CVD), 스퍼터링(sputtering), 열 산화(thermal oxidation), 스프레이(Spray) 등의 방법에 의해 형성된다. 이는 도 2(h)에 도시되어 있다. 이러한 반사방지막(150)은 실리콘 기판의 표면 보호막(Passivation) 역할도 한다.
이어서, 도 2(i)와 같이, 상기 텍스처링된 실리콘 기판(102)의 전면에 형성된 전면전극용 홈(G) 내부에는 전면전극(162)을 형성한다. 보다 정확하게는 상기 전면전극용 홈(G) 내부에 형성된 반사방지막(150)의 상부에 전면전극(162)을 형성한다. 그리고 상기 텍스처링된 실리콘 기판(102)의 후면의 모든 부분에는 후면전극(164)을 형성한다. 상기 전면전극(162) 및 후면전극(164)은 니켈(Ni), 은(Ag), 크로뮴(Cr), 알루미늄(Al) 등의 금속 페이스트가 이용된다. 이때에는 스크린 프린팅, 스텐실(Stencil), 잉크젯(Inkjet), 에어로졸 젯(Aerosol Jet) 등의 방법에 의해 실시된다. 상기 전면전극(162)은 태양광 흡수로 생성된 전자를 수집하는 역할을 하고, 상기 후면전극(164)은 텍스처링된 실리콘 기판(102) 후면에서의 광 반사를 높이고 전자의 재결합을 방지하는 역할을 한다.
그리고 상기 전면전극(162) 및 후면전극(164)이 상기 텍스처링된 실리콘 기판(102)에 전기적으로 연결되도록 700도 이상의 고온에서 열처리 공정이 수행된다. 그러면, 도 2(j)처럼 상기 전면전극(162) 내의 금속원자가 전면전극용 홈(G) 내부에 형성된 반사방지막(150)으로 침투하여 결국 상기 반사방지막(150)이 전면전극(162')화 되게 된다. 따라서, 전면전극(162')은 실리콘 기판에 접합하게 되어 저항 전극(Ohmic Contact) 형태로 형성되는 것이다. 그리고 상기 후면전극(164)은 상기 후면전극(164)의 금속 페이스트가 소정의 두께만큼 상기 텍스처링된 실리콘 기판(102)의 후면에 확산되어 후면 전계층(Back Surface Field: BSF)(166)을 형성한다. 상기 후면 전계층(166)은 전계를 형성하여 광여기된 전자가 텍스처링된 실리콘 기판(102)의 후면으로 이동하는 것을 방지하는 역할을 한다.
한편, 상기 저항 전극(Ohmic Contact) 형태로 형성된 전면전극(162')은 그 자체로 전면전극의 기능을 수행할 수도 있지만, 시드층(seed layer)으로도 사용될 수 있다. 이 경우 상기 전면전극(162')의 저항을 낮추고 종횡비를 높이기 위하여 상기 형성된 전면전극(162') 상에 도금 층(170)을 형성하는 도금공정이 추가적으로 수행될 수 있다. 이때 상기 도금 층(170)은, 도 2(k)에 도시된 바와 같이, 하나의 도금 층(170)으로 형성될 수 있으나, 반드시 그러한 것은 아니고, 복수 개로 형성할 수도 있다. 이러한 도금 층(170)은, 구리(Cu), 주석(Sn), 크로뮴(Cr), 은(Ag), 니켈(Ni) 등의 도금 물질 또는 상기 도금 물질의 혼합물이 사용될 수 있다.
한편, 도 2의 공정 중 선택적 에미터 층은 셀프도핑 방법에 의해 형성될 수 있다. 이를 도 5를 참조하여 설명한다. 여기서는 선택적 에미터 층을 형성하기 이전의 공정, 즉 절단 및 에칭(Saw damage etching) 공정, 마스크 층 형성공정, 패터닝된 마스크 층 형성공정 및 식각 공정은 도 2에서와 동일하기 때문에, 선택적 에미터 층을 형성하는 공정만을 설명한다.
도 5를 참조하면, 텍스처링된 실리콘 기판(102)의 전면전극용 홈(G) 및 전면의 모든 부분에 상기 텍스처링된 실리콘 기판(102)과 다른 타입의 불순물을 이용하여 저농도로 도핑하는 공정이 수행된다. 그러면, 도 5(p)와 같이 상기 텍스처링된 실리콘 기판(102)의 전면전극용 홈(G) 주위 및 전면의 모든 부분에는 균일하게 저농도 에미터 층(210)이 형성된다.
그런 다음, 도 5(q)와 같이 상기 저농도 에미터 층(210) 상부에 태양광 반사를 막기 위한 반사방지막(220)을 형성시킨다. 상기 반사방지막(220)은 도 2의 반사방지막(150)과 동일하다.
상기 방사방지막(220)이 형성되면, 도 5(r)에 도시된 바와 같이, 상기 방사방지막(220)에서 전면전극용 홈(G)과 대응하는 부분에만 전면전극용 페이스트(232)를 도포하는 공정을 수행한다. 이때 상기 전면전극용 페이스트(232)는 고농도의 불순물과 금속 페이스트가 합쳐진 페이스트를 말한다. 그리고, 상기 텍스처링된 실리 콘 기판(102) 후면의 모든 부분에 후면전극용 금속 페이스트(234)를 도포한다.
그런 다음 700도 이상의 고온에서 열처리 공정이 수행되면, 전면전극용 페이스트(232)에 포함된 고농도의 불순물원자 및 금속원자가 전면전극용 홈(G) 내부에 형성된 반사방지막(220)으로 침투되고 결국 상기 고농도의 불순물원자가 전면전극용 홈(G) 주위로 디퓨전되면서 고농도 에미터 층(240)을 형성한다. 그리고, 상기 금속원자에 의해 전면전극용 홈(G) 내부에 형성된 반사방지막이 전면전극(232')화 되게 된다. 즉, 선택적 에미터 층(250)이 형성되는 동시에 전면전극용 홈(G) 내부에는 전면전극(232')이 저항 전극(Ohmic Contact) 형태로 형성되는 것이다. 이때, 상기 텍스처링된 실리콘 기판(102)의 후면에는 후면 전계층(Back Surface Field: BSF)(236)이 형성된다.
한편, 상기 전면전극(232')은, 상술하였듯이, 시드층(seed layer)으로 사용되는 경우 상기 형성된 전면전극(232') 상에 도금 층(260)을 형성하는 도금공정이 추가적으로 수행된다.
이와 같이 상기 실시 예에 설명되고 있는 본 발명은 RIE 방법 또는 플라즈마 식각(Plasma Etching) 방법을 이용하여 한 번의 식각 공정으로 전면전극용 홈(G) 형성공정, 실리콘 기판(100)의 표면 텍스처링공정 및 패터닝된 마스크 층(110') 제거공정을 동시에 실시할 수 있고, 오토도핑, 스크린 프린팅, 셀프도핑 방법 중 어느 하나를 이용하여 선택적 에미터 층을 형성하는 바, 전체 공정을 간소화할 수 있어, 공정 비용을 절감할 수 있는 이점이 있다.
이상과 같이 본 발명의 도시된 실시 예를 참고하여 설명하고 있으나, 이는 예시적인 것들에 불과하며, 본 발명의 속하는 기술분야의 통상 지식을 가진 자라면 본 발명의 요지 및 범위에 벗어나지 않으면서도 다양한 변형, 변경 및 균등한 타 실시 예들이 가능하다는 것을 명백하게 알 수 있을 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 청구범위의 기술적인 사상에 의해 정해져야 할 것이다.
도 1은 일반적인 함몰전극형 태양전지의 제조방법의 공정도.
도 2는 본 발명의 바람직한 실시 예에 따른 함몰전극형 태양전지의 제조방법의 공정도의 종단면도.
도 3은 도 2의 공정 중 표면 텍스처링과 홈을 형성하는 공정의 다른 실시 예에 따른 공정도의 종단면도.
도 4는 도 2의 공정 중 표면 텍스처링과 홈을 형성하는 공정의 또 다른 실시 예에 따른 공정도의 종단면도.
도 5에는 도 2의 공정 중 선택적 에미터 층을 형성하는 공정의 다른 실시 예에 따른 공정도의 종단면도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 실리콘 기판 102 : 텍스처링된 실리콘 기판
110 : 마스크 층(Mask Layer) 110' : 패터닝된 마스크 층
G : 전면전극용 홈(Groove) 120 : 고농도 불순물
130 : 저농도 불순물 140 : 선택적 에미터 층
142 : 저농도 에미터 층 144 : 고농도 에미터 층
150 : 반사방지막 162 : 전면전극
164 : 후면전극 166 : 후면 전계층(BSF)
170 : 도금층
Claims (12)
- 반도체 기판의 상부에 마스크 층을 형성하는 마스크 층 형성단계;상기 형성된 마스크 층의 일부분을 제거하여 패터닝된 마스크 층을 형성하는 마스크 층 패터닝단계;상기 패터닝된 마스크 층이 형성되면, 식각 가스(Etching Gas)를 이용하여 상기 패터닝된 마스크 층 제거와, 상기 반도체 기판의 표면 텍스처링과, 전면전극용 홈 형성을 동시에 수행하는 식각단계;상기 식각단계가 완료되면, 상기 반도체 기판 상에 불순물을 도핑하여 에미터 층을 형성하는 에미터 층 형성단계;상기 형성된 에미터 층 상부에 반사방지막을 형성하는 반사방지막 형성단계;상기 반사방지막 중 상기 전면전극용 홈과 대응하는 부분에 전면전극을 형성하고, 상기 반도체 기판의 후면 전면적에 후면전극을 형성하는 전극 형성단계; 그리고상기 형성된 전면전극 및 후면전극이 상기 반도체 기판에 전기적으로 연결되도록 열처리하는 열처리단계;를 포함하는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 1항에 있어서,상기 마스크 층은 상기 반도체 기판과의 식각 선택비(Etching Selectivity) 조절이 가능한 산화물(Oxide) 계열 또는 질화물(Nidtride) 계열의 유전체 물질이 이용되고,상기 마스크 층은 화학증착(Chemical Vapor Deposition: CVD), 증류(evaporation), 스퍼터링(sputtering), 스핀 코팅(Spin Coating), 잉크젯(Inkjet), 스크린 프린팅, 열 산화(thermal oxidation) 방법 중 어느 하나에 의해 형성되는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 2항에 있어서, 상기 마스크 층 패터닝단계에서,상기 마스크 층은, 광식각(Photo-lithography) 방법, 식각 페이스트(Etching Paste)를 이용한 잉크젯(Inkjet) 또는 스크린 프린팅 방법, 레이저를 이용한 패터닝(Laser ablation) 방법 중 어느 하나에 의해 패터닝되는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 1항에 있어서, 상기 마스크 층 패터닝단계는,상기 반도체 기판의 상부에 상기 마스크 층을 미형성한 상태에서, 일정 모양으로 패터닝된 마스크 층을 상기 반도체 기판 상부에 직접 형성하고,상기 패터닝된 마스크 층은 잉크젯(Inkjet) 방법 또는 스크린 프린팅 방법 중 어느 하나를 이용하여 형성됨을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 1항에 있어서, 상기 식각단계는,반응성 이온 식각(Reactive Ion Etching: RIE) 방법 또는 플라즈마 식각(Plasma Etching) 방법에 의해 실시되고,적어도 하나 이상의 식각 가스를 이용하여 실시되는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 5항에 있어서,상기 식각단계에서 하나의 식각 가스를 이용하는 경우, 상기 반도체 기판과 패터닝된 마스크 층이 모두 식각될 수 있도록 식각 선택비(Etching Selectivity)가 낮은 식각 가스를 이용하는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 5항에 있어서,상기 식각단계에서 둘 이상의 식각 가스를 이용하는 경우, 식각 선택비(Etching Selectivity)가 높은 식각 가스 중에서 상기 반도체 기판만이 식각되는 식각 가스와, 상기 패터닝된 마스크 층만이 식각되는 식각 가스를 이용하는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 5항에 있어서,상기 식각단계에서 둘 이상의 식각 가스를 이용하는 경우, 상기 반도체 기판만이 식각될 수 있도록 식각 선택비(Etching Selectivity)가 높은 식각 가스와, 상 기 반도체 기판과 상기 패터닝된 마스크 층이 모두 식각될 수 있도록 식각 선택비(Etching Selectivity)가 낮은 식각 가스를 이용하는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 5항 내지 제 8항 중 어느 한 항에 있어서,상기 식각 가스는 F 계열 또는 Cl 계열인 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 1항에 있어서, 상기 에미터 층 형성단계는,상기 전면전극용 홈 내부에 제1불순물을 도포하는 단계;와상기 제1불순물이 도포되면, 열처리공정에 의해 상기 도포된 제1불순물이 상기 전면전극용 홈 주위로 디퓨전되어 고농도로 도핑되고, 상기 도포된 제1불순물 중 기화되는 불순물에 의해 상기 반도체 기판의 전면이 저농도로 도핑되어 상기 반도체 기판 상에 선택적 에미터 층을 형성하는 단계;를 포함하고,상기 제1불순물은 상기 제2불순물보다 상대적으로 고농도를 가지는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 1항에 있어서, 상기 에미터 층 형성단계는,상기 전면전극용 홈 내부에 제1불순물을 도포하는 단계;상기 제1불순물이 도포되면, 상기 반도체 기판 전면과 상기 제1불순물의 상 부 전체에 제2불순물을 도포하는 단계; 그리고상기 제2불순물이 도포되면, 열처리공정에 의해 상기 도포된 제1불순물은 상기 전면전극용 홈 주위로 디퓨전되어 고농도로 도핑되고, 상기 도포된 제2불순물은 상기 반도체 기판의 전면으로 디퓨전되어 저농도로 도핑되어 상기 반도체 기판 상에 선택적 에미터 층을 형성하는 단계;를 포함하고,상기 제1불순물은 상기 제2불순물보다 상대적으로 고농도를 가지는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
- 제 1항에 있어서,상기 식각단계가 완료되면, 상기 반도체 기판 상에 저농도 에미터 층 및 반사방지막을 순차적으로 형성하는 단계;상기 형성된 반사방지막 중 상기 전면전극용 홈과 대응하는 부분에 고농도의 불순물과 금속 페이스트로 이루어진 전면전극용 페이스트를 도포하고, 상기 반도체 기판의 후면 전면적에 금속 페이스트로 이루어진 후면전극용 페이스트를 도포하는 단계; 그리고상기 전면전극/후면전극용 페이스트가 도포된 상태에서 열처리 수행하여 상기 전면전극용 페이스트에 포함된 금속 페이스트로 전면전극을 형성하고 후면전극용 페이스트로 후면전극을 형성하는 단계;를 포함하되,상기 열처리 수행시 상기 전면전극용 페이스트에 포함된 고농도의 불순물이 상기 반도체 기판 내로 확산되어 상기 전면전극용 홈 주위가 고농도의 에미터 층으 로 형성되는 것을 특징으로 하는 함몰전극형 태양전지의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090039803A KR101160114B1 (ko) | 2009-05-07 | 2009-05-07 | 함몰전극형 태양전지의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090039803A KR101160114B1 (ko) | 2009-05-07 | 2009-05-07 | 함몰전극형 태양전지의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100120927A true KR20100120927A (ko) | 2010-11-17 |
| KR101160114B1 KR101160114B1 (ko) | 2012-06-26 |
Family
ID=43406348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090039803A KR101160114B1 (ko) | 2009-05-07 | 2009-05-07 | 함몰전극형 태양전지의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101160114B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012134061A2 (en) * | 2011-03-30 | 2012-10-04 | Hanwha Chemical Corporation. | Solar cell and method for manufacturing the same |
| KR101406950B1 (ko) * | 2014-03-21 | 2014-06-16 | 에스티엑스 솔라주식회사 | 태양전지 및 그 제조방법 |
| KR101406955B1 (ko) * | 2014-03-21 | 2014-06-17 | 에스티엑스 솔라주식회사 | 태양전지 및 그 제조방법 |
| KR20230106973A (ko) * | 2022-01-07 | 2023-07-14 | 울산과학기술원 | 내부식성 전극을 포함한 태양전지 및 태양전지의 제조방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397596B1 (ko) * | 1995-11-02 | 2003-12-06 | 삼성전자주식회사 | 함몰전극형 태양전지 및 그 제조방법 |
| KR100351066B1 (ko) * | 1995-12-27 | 2002-12-18 | 삼성전자 주식회사 | 함몰전극형 태양전지의 제조방법 |
| KR100446597B1 (ko) * | 1997-05-12 | 2005-06-07 | 삼성전자주식회사 | 함몰전극형 태양전지의 제조방법 |
| KR20020010005A (ko) * | 2000-07-28 | 2002-02-02 | 준 신 이 | 결정입계에 자기정열 함몰전극을 이용한 다결정태양전지의 제조방법 |
-
2009
- 2009-05-07 KR KR1020090039803A patent/KR101160114B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012134061A2 (en) * | 2011-03-30 | 2012-10-04 | Hanwha Chemical Corporation. | Solar cell and method for manufacturing the same |
| WO2012134061A3 (en) * | 2011-03-30 | 2012-11-29 | Hanwha Chemical Corporation. | Solar cell and method for manufacturing the same |
| KR101406950B1 (ko) * | 2014-03-21 | 2014-06-16 | 에스티엑스 솔라주식회사 | 태양전지 및 그 제조방법 |
| KR101406955B1 (ko) * | 2014-03-21 | 2014-06-17 | 에스티엑스 솔라주식회사 | 태양전지 및 그 제조방법 |
| KR20230106973A (ko) * | 2022-01-07 | 2023-07-14 | 울산과학기술원 | 내부식성 전극을 포함한 태양전지 및 태양전지의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101160114B1 (ko) | 2012-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101160112B1 (ko) | 함몰전극형 태양전지의 제조방법 | |
| EP4123723B1 (en) | Passivated contact structure and solar cell comprising the same, cell assembly, and photovoltaic system | |
| US8349644B2 (en) | Mono-silicon solar cells | |
| AU2022204107B2 (en) | Doped region structure and solar cell comprising the same, cell assembly, and photovoltaic system | |
| US9634160B2 (en) | Solar cell and method for manufacturing the same | |
| KR101225978B1 (ko) | 태양전지 및 그 제조방법 | |
| KR101139459B1 (ko) | 태양전지 및 그 제조방법 | |
| JP2014179649A (ja) | 太陽電池、その製造方法及び太陽電池の不純物部形成方法 | |
| JP2013526053A (ja) | 太陽電池及びその製造方法 | |
| EP2634815A1 (en) | Back-contact solar cell and fabrication method thereof | |
| JP6538009B2 (ja) | 太陽電池及びその製造方法 | |
| KR102132740B1 (ko) | 태양 전지 및 이의 제조 방법 | |
| KR100990864B1 (ko) | 태양전지 및 그 제조 방법 | |
| KR101159277B1 (ko) | 강유전체를 이용한 태양전지의 제조방법 | |
| KR101160114B1 (ko) | 함몰전극형 태양전지의 제조방법 | |
| KR20120062224A (ko) | 태양전지의 제조방법 | |
| KR101160115B1 (ko) | 함몰전극형 태양전지의 제조방법 | |
| JP2007019259A (ja) | 太陽電池およびその製造方法 | |
| JP5645734B2 (ja) | 太陽電池素子 | |
| KR102049604B1 (ko) | 태양전지 및 그 제조 방법 | |
| CN111864014A (zh) | 一种太阳能电池及其制造方法 | |
| US12009440B2 (en) | Doped region structure and solar cell comprising the same, cell assembly, and photovoltaic system | |
| KR101382047B1 (ko) | 태양전지의 선택적 에미터 형성방법 | |
| KR20140102786A (ko) | 태양 전지 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |